JPH10123215A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH10123215A JPH10123215A JP8278188A JP27818896A JPH10123215A JP H10123215 A JPH10123215 A JP H10123215A JP 8278188 A JP8278188 A JP 8278188A JP 27818896 A JP27818896 A JP 27818896A JP H10123215 A JPH10123215 A JP H10123215A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- circuits
- output
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】チップ面積を殆んど増大させず、信号波形を測
定したい多数の回路ノードあるいはバス配線の信号波形
の観察・評価が可能となるＩＣを提供する。 【解決手段】集積回路チップ上に形成された複数の回路
１１、１２と、複数の回路の信号波形を測定したい内部
ノードにそれぞれ接続されている信号配線１３〜１８の
信号あるいは複数の回路間の入出力信号が伝搬する複数
のバス配線３４〜３６の信号を入力とする複数のスイッ
チ回路２１〜２６と、複数のスイッチ回路を外部選択信
号に基づいて択一的に選択する信号選択回路１９と、信
号選択回路により選択されたスイッチ回路の出力信号に
より駆動される出力ドライバ回路２８と、出力ドライバ
回路の出力が供給される測定用のパッド２９とを具備す
る。
定したい多数の回路ノードあるいはバス配線の信号波形
の観察・評価が可能となるＩＣを提供する。 【解決手段】集積回路チップ上に形成された複数の回路
１１、１２と、複数の回路の信号波形を測定したい内部
ノードにそれぞれ接続されている信号配線１３〜１８の
信号あるいは複数の回路間の入出力信号が伝搬する複数
のバス配線３４〜３６の信号を入力とする複数のスイッ
チ回路２１〜２６と、複数のスイッチ回路を外部選択信
号に基づいて択一的に選択する信号選択回路１９と、信
号選択回路により選択されたスイッチ回路の出力信号に
より駆動される出力ドライバ回路２８と、出力ドライバ
回路の出力が供給される測定用のパッド２９とを具備す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路
（ＩＣ）に係り、特に回路の内部ノードの信号あるいは
バス配線上の信号を観察あるいは評価するための回路に
関する。
（ＩＣ）に係り、特に回路の内部ノードの信号あるいは
バス配線上の信号を観察あるいは評価するための回路に
関する。
【０００２】
【従来の技術】従来、半導体デバイスの製品開発時期に
製造技術の未成熟に起因し、あるいは半導体デバイスの
量産時期にも突発的な製造工程の不安定性などにより内
部回路が誤動作することがある。
製造技術の未成熟に起因し、あるいは半導体デバイスの
量産時期にも突発的な製造工程の不安定性などにより内
部回路が誤動作することがある。
【０００３】しかし、集積回路チップ上のボンディング
パッドを介して通常のプローブカードからテスト信号を
入出力することにより内部回路の動作状況を評価するこ
とは困難であり、不良箇所の解析は不可能である。
パッドを介して通常のプローブカードからテスト信号を
入出力することにより内部回路の動作状況を評価するこ
とは困難であり、不良箇所の解析は不可能である。
【０００４】そこで、内部回路から配線された信号線や
回路相互間のバス配線上に小さいパッドあるいは大きめ
の配線層エリアを設けておき、このパッドあるいは配線
層エリアに入力容量の小さなプローブ針を接触させて信
号波形を増幅し、オシロスコープで波形を観察したり、
この実際の動作波形を理想動作波形と比較することによ
り、不良箇所を解析している。
回路相互間のバス配線上に小さいパッドあるいは大きめ
の配線層エリアを設けておき、このパッドあるいは配線
層エリアに入力容量の小さなプローブ針を接触させて信
号波形を増幅し、オシロスコープで波形を観察したり、
この実際の動作波形を理想動作波形と比較することによ
り、不良箇所を解析している。
【０００５】一方、近年は、プローブカードの技術も向
上し、メンブレンカードと称されるものが開発されてお
り、その構造の一例を図５に示している。図５に示すメ
ンブレンカードは、基板７１の表面側に形成された配線
パターン７２と裏面側に形成された小さなバンプ電極７
３とがスルーホールを通じて接続されている。
上し、メンブレンカードと称されるものが開発されてお
り、その構造の一例を図５に示している。図５に示すメ
ンブレンカードは、基板７１の表面側に形成された配線
パターン７２と裏面側に形成された小さなバンプ電極７
３とがスルーホールを通じて接続されている。
【０００６】このようなメンブレンカードは、バンプ電
極が接触するパッドの面積が小さくて済み、しかも、通
常のプローブカードよりも入力容量を小さくすることが
可能になっており、カード直下のバンプ電極部までプロ
ーブ装置側のインピーダンス（例えば５０Ω）との整合
をとることが可能になっている。
極が接触するパッドの面積が小さくて済み、しかも、通
常のプローブカードよりも入力容量を小さくすることが
可能になっており、カード直下のバンプ電極部までプロ
ーブ装置側のインピーダンス（例えば５０Ω）との整合
をとることが可能になっている。
【０００７】そこで、図６に示すように、集積回路チッ
プ上に形成された複数の回路８１の信号波形を測定した
い内部ノードにそれぞれ接続されている信号配線８２あ
るいは複数の回路の信号波形を測定したい各内部ノード
に共通に接続されているバス配線８３の信号群を、メン
ブレンカードの入力容量に見合った駆動能力を有する出
力ドライバ回路８４群を介して通常のボンディングパッ
ド群よりも小さなパッド８５群に出力するように構成し
ておけば、このパッド８５群にメンブレンカードのバン
プ電極を接触させて通常のロジックテスターあるいはメ
モリーテスターなどの評価装置により信号波形の状態を
即時に大量に観察・評価することが可能になる。
プ上に形成された複数の回路８１の信号波形を測定した
い内部ノードにそれぞれ接続されている信号配線８２あ
るいは複数の回路の信号波形を測定したい各内部ノード
に共通に接続されているバス配線８３の信号群を、メン
ブレンカードの入力容量に見合った駆動能力を有する出
力ドライバ回路８４群を介して通常のボンディングパッ
ド群よりも小さなパッド８５群に出力するように構成し
ておけば、このパッド８５群にメンブレンカードのバン
プ電極を接触させて通常のロジックテスターあるいはメ
モリーテスターなどの評価装置により信号波形の状態を
即時に大量に観察・評価することが可能になる。
【０００８】しかし、近年の半導体デバイスの回路規模
数は飛躍的に増加しており、信号波形を測定したい回路
ノードやバス配線の数も多くなってきている。従って、
上記したような多数の回路ノードやバス配線の全てに対
して出力ドライバ回路やメンブレンカード接触用パッド
用のエリアを設けると、チップ面積に大きく影響する。
数は飛躍的に増加しており、信号波形を測定したい回路
ノードやバス配線の数も多くなってきている。従って、
上記したような多数の回路ノードやバス配線の全てに対
して出力ドライバ回路やメンブレンカード接触用パッド
用のエリアを設けると、チップ面積に大きく影響する。
【０００９】
【発明が解決しようとする課題】上記したように従来の
半導体デバイスは、信号波形を測定したい回路ノードや
バス配線の数も多くなってきており、多数の回路ノード
やバス配線の全てに対して出力ドライバ回路やメンブレ
ンカード接触用パッド用のエリアを設けると、チップ面
積に大きく影響するという問題があった。
半導体デバイスは、信号波形を測定したい回路ノードや
バス配線の数も多くなってきており、多数の回路ノード
やバス配線の全てに対して出力ドライバ回路やメンブレ
ンカード接触用パッド用のエリアを設けると、チップ面
積に大きく影響するという問題があった。
【００１０】本発明は上記の問題点を解決すべくなされ
たもので、チップ面積を殆んど増大させることなく、信
号波形を測定したい多数の回路ノードあるいはバス配線
の信号波形の観察・評価が可能となる半導体集積回路を
提供することを目的とする。
たもので、チップ面積を殆んど増大させることなく、信
号波形を測定したい多数の回路ノードあるいはバス配線
の信号波形の観察・評価が可能となる半導体集積回路を
提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の半導体集積回路
は、集積回路チップ上に形成された複数の回路と、前記
複数の回路の信号波形を測定したい複数の内部ノードに
それぞれ接続されている信号配線の信号あるいは前記複
数の回路間の入出力信号が伝搬する複数のバス配線の信
号を入力とする複数のスイッチ回路と、前記複数のスイ
ッチ回路を外部選択信号に基づいて択一的に選択する信
号選択回路と、前記信号選択回路により選択されたスイ
ッチ回路の出力信号により駆動される出力ドライバ回路
と、前記出力ドライバ回路の出力信号が供給される測定
用のパッドとを具備することを特徴とする。
は、集積回路チップ上に形成された複数の回路と、前記
複数の回路の信号波形を測定したい複数の内部ノードに
それぞれ接続されている信号配線の信号あるいは前記複
数の回路間の入出力信号が伝搬する複数のバス配線の信
号を入力とする複数のスイッチ回路と、前記複数のスイ
ッチ回路を外部選択信号に基づいて択一的に選択する信
号選択回路と、前記信号選択回路により選択されたスイ
ッチ回路の出力信号により駆動される出力ドライバ回路
と、前記出力ドライバ回路の出力信号が供給される測定
用のパッドとを具備することを特徴とする。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明の第１の実
施の形態に係る半導体集積回路を示している。図１にお
いて、１１、１２は集積回路チップ上に形成された複数
の回路（例えば複数のトランジスタやキャパシタなどで
形成された小規模なロジック回路である）である。
施の形態を詳細に説明する。図１は、本発明の第１の実
施の形態に係る半導体集積回路を示している。図１にお
いて、１１、１２は集積回路チップ上に形成された複数
の回路（例えば複数のトランジスタやキャパシタなどで
形成された小規模なロジック回路である）である。
【００１３】１３〜１８はそれぞれ対応して前記複数の
回路中の信号波形を測定したい素子部分（内部ノード）
に接続されている複数の信号配線である。２１〜２６は
それぞれ対応して前記信号配線１３〜１８の各信号を入
力とする複数のスイッチ回路（例えば相補信号によりス
イッチング制御されるＣＭＯＳトランスファゲートから
なるスイッチング素子）であり、その各出力側は例えば
一括接続されて１本の外部配線２７に接続されている。
回路中の信号波形を測定したい素子部分（内部ノード）
に接続されている複数の信号配線である。２１〜２６は
それぞれ対応して前記信号配線１３〜１８の各信号を入
力とする複数のスイッチ回路（例えば相補信号によりス
イッチング制御されるＣＭＯＳトランスファゲートから
なるスイッチング素子）であり、その各出力側は例えば
一括接続されて１本の外部配線２７に接続されている。
【００１４】１９は前記複数のスイッチ回路２１〜２６
を外部選択信号に基づいて択一的に選択する信号選択回
路である。２８は前記信号選択回路１９により選択され
たスイッチ回路の出力信号により駆動される１本の外部
配線１６に挿入された出力ドライバ回路であり、例えば
二段の出力ドライバ２８１、２８２からなる。
を外部選択信号に基づいて択一的に選択する信号選択回
路である。２８は前記信号選択回路１９により選択され
たスイッチ回路の出力信号により駆動される１本の外部
配線１６に挿入された出力ドライバ回路であり、例えば
二段の出力ドライバ２８１、２８２からなる。
【００１５】２９は前記出力ドライバ２８２の出力信号
が供給される測定用のパッドである。この測定用のパッ
ド２９としては、通常のボンディングパッドよりも小さ
な面積で形成しておき、測定時にメンブレンカードを接
触させることが望ましい。
が供給される測定用のパッドである。この測定用のパッ
ド２９としては、通常のボンディングパッドよりも小さ
な面積で形成しておき、測定時にメンブレンカードを接
触させることが望ましい。
【００１６】また、前記二段の出力ドライバのうちの少
なくとも後段の出力ドライバ２８２は、測定系の入力容
量（例えばメンブレンカードの入力容量）に見合った駆
動能力を持つように設計されている。
なくとも後段の出力ドライバ２８２は、測定系の入力容
量（例えばメンブレンカードの入力容量）に見合った駆
動能力を持つように設計されている。
【００１７】図２は、図１の集積回路の測定時における
各部の信号波形の一例を示している。信号選択回路１９
がｔ0 期間にスイッチング素子２１を選択してオン状態
に制御すると、対応する内部ノード（信号配線１３）の
信号波形が出力ドライバ回路２８を経て測定用のパッド
２９に出力する。
各部の信号波形の一例を示している。信号選択回路１９
がｔ0 期間にスイッチング素子２１を選択してオン状態
に制御すると、対応する内部ノード（信号配線１３）の
信号波形が出力ドライバ回路２８を経て測定用のパッド
２９に出力する。
【００１８】従って、ｔ0 期間内に、測定用のパッド２
９に出力する信号波形をオシロスコープなどにより観察
したり、テスターにより評価することが可能になる。こ
の後、信号選択回路１９が前記スイッチング素子２１を
オフ状態に制御し、ｔ1 期間に別のスイッチング素子２
２を選択してオン状態に制御すると、対応する内部ノー
ド（信号配線１４）の信号波形が出力ドライバ回路２８
を経て測定用のパッド２９に出力するので、ｔ1 期間内
に信号波形の観察・評価が可能になる。
９に出力する信号波形をオシロスコープなどにより観察
したり、テスターにより評価することが可能になる。こ
の後、信号選択回路１９が前記スイッチング素子２１を
オフ状態に制御し、ｔ1 期間に別のスイッチング素子２
２を選択してオン状態に制御すると、対応する内部ノー
ド（信号配線１４）の信号波形が出力ドライバ回路２８
を経て測定用のパッド２９に出力するので、ｔ1 期間内
に信号波形の観察・評価が可能になる。
【００１９】以下同様の要領で、信号選択回路１９がｔ
2 期間にさらに別のスイッチング素子２３を選択してオ
ン状態に制御すると、対応する内部ノードの信号波形を
ｔ2期間内に観察・評価することが可能になる。
2 期間にさらに別のスイッチング素子２３を選択してオ
ン状態に制御すると、対応する内部ノードの信号波形を
ｔ2期間内に観察・評価することが可能になる。
【００２０】なお、各内部ノードの実際の信号がそれぞ
れ選択されて測定用のパッド２９に出力するまでの経路
の遅延時間はそれぞれ同じであるとみなせるので、各内
部ノードの信号の相対的な比較に際して前記経路の遅延
時間は無視できる。
れ選択されて測定用のパッド２９に出力するまでの経路
の遅延時間はそれぞれ同じであるとみなせるので、各内
部ノードの信号の相対的な比較に際して前記経路の遅延
時間は無視できる。
【００２１】上記したような半導体集積回路によれば、
複数の内部ノードの信号の観察・評価を行うために、複
数のスイッチング素子２１〜２６、１個の信号選択回路
１９、１系列の出力ドライバ回路２８および測定用のパ
ッド２９を使用して時系列的に実行することが可能にな
る。
複数の内部ノードの信号の観察・評価を行うために、複
数のスイッチング素子２１〜２６、１個の信号選択回路
１９、１系列の出力ドライバ回路２８および測定用のパ
ッド２９を使用して時系列的に実行することが可能にな
る。
【００２２】従って、必要な回路構成は少なくて済み、
チップ面積を殆んど増大させることなく、信号波形を測
定したい多数の回路ノードの信号波形の観察・評価が可
能となる。また、測定用のパッド２９に接触させるカー
ドの端子数を減少させることも可能になる。
チップ面積を殆んど増大させることなく、信号波形を測
定したい多数の回路ノードの信号波形の観察・評価が可
能となる。また、測定用のパッド２９に接触させるカー
ドの端子数を減少させることも可能になる。
【００２３】また、測定用のパッド２９にメンブレンカ
ードを接触させることにより、従来のプローブカードの
タングテン針を接触させるボンディングパッドよりもパ
ッド面積および加圧量を低減でき、測定用のパッド２９
の下方のダメージを低減することが可能になる。
ードを接触させることにより、従来のプローブカードの
タングテン針を接触させるボンディングパッドよりもパ
ッド面積および加圧量を低減でき、測定用のパッド２９
の下方のダメージを低減することが可能になる。
【００２４】従って、測定用のパッド２９の下方に、前
記スイッチ回路２１〜２６、信号選択回路１９および出
力ドライバ回路２８の少なくとも一部を形成しておくこ
とが可能になり、チップ面積を一層減少させることが可
能になる。
記スイッチ回路２１〜２６、信号選択回路１９および出
力ドライバ回路２８の少なくとも一部を形成しておくこ
とが可能になり、チップ面積を一層減少させることが可
能になる。
【００２５】図３は、本発明の第２の実施の形態に係る
半導体集積回路を示している。図３に示す半導体集積回
路は、図１に示した半導体集積回路と比べて、複数の回
路５１〜５３の信号波形を測定したい内部ノードに共通
に接続されている（つまり、複数の回路間の入出力信号
が伝搬する）複数のバス配線５４〜５６の各信号をそれ
ぞれ対応して信号配線５７〜５９を介して複数のスイッ
チ回路６２〜６４に入力するように変更したものであ
り、その他は図１中と同じであるので同じ符号を付して
いる。
半導体集積回路を示している。図３に示す半導体集積回
路は、図１に示した半導体集積回路と比べて、複数の回
路５１〜５３の信号波形を測定したい内部ノードに共通
に接続されている（つまり、複数の回路間の入出力信号
が伝搬する）複数のバス配線５４〜５６の各信号をそれ
ぞれ対応して信号配線５７〜５９を介して複数のスイッ
チ回路６２〜６４に入力するように変更したものであ
り、その他は図１中と同じであるので同じ符号を付して
いる。
【００２６】図４は、図３の集積回路の測定時における
各部の信号波形の一例を示している。信号選択回路６０
がｔ0 期間にスイッチング素子６２を選択してオン状態
に制御すると、対応するバス配線５４の信号波形が出力
ドライバ回路２８を経て測定用のパッド２９に出力する
ので、ｔ0 期間内に信号波形の観察・評価が可能にな
る。
各部の信号波形の一例を示している。信号選択回路６０
がｔ0 期間にスイッチング素子６２を選択してオン状態
に制御すると、対応するバス配線５４の信号波形が出力
ドライバ回路２８を経て測定用のパッド２９に出力する
ので、ｔ0 期間内に信号波形の観察・評価が可能にな
る。
【００２７】この後、信号選択回路６０が前記スイッチ
ング素子６２をオフ状態に制御し、ｔ1 期間に別のスイ
ッチング素子６３を選択してオン状態に制御すると、対
応するバス配線５５の信号波形が出力ドライバ回路２８
を経て測定用のパッド２９に出力するので、ｔ1 期間内
に信号波形の観察・評価が可能になる。
ング素子６２をオフ状態に制御し、ｔ1 期間に別のスイ
ッチング素子６３を選択してオン状態に制御すると、対
応するバス配線５５の信号波形が出力ドライバ回路２８
を経て測定用のパッド２９に出力するので、ｔ1 期間内
に信号波形の観察・評価が可能になる。
【００２８】以下同様の要領で、信号選択回路６０がｔ
2 期間にさらに別のスイッチング素子６４を選択してオ
ン状態に制御すると、対応するバス配線５６の信号波形
をｔ2 期間内に観察・評価することが可能になる。
2 期間にさらに別のスイッチング素子６４を選択してオ
ン状態に制御すると、対応するバス配線５６の信号波形
をｔ2 期間内に観察・評価することが可能になる。
【００２９】上記第２の実施の形態においても、前述し
た第１の実施の形態におけると同様の効果が得られる。
なお、上記第１の実施の形態および第２の実施の形態の
組み合わせた実施も可能である。つまり、複数の回路の
信号波形を測定したい内部ノードに共通に接続されてい
る信号配線および複数の回路の信号波形を測定したい内
部ノードに共通に接続されているバス配線を有し、上記
信号配線およびバス配線の各信号をそれぞれ対応して複
数のスイッチ回路に入力して択一的に選択して測定用の
パッドに出力することも可能である。
た第１の実施の形態におけると同様の効果が得られる。
なお、上記第１の実施の形態および第２の実施の形態の
組み合わせた実施も可能である。つまり、複数の回路の
信号波形を測定したい内部ノードに共通に接続されてい
る信号配線および複数の回路の信号波形を測定したい内
部ノードに共通に接続されているバス配線を有し、上記
信号配線およびバス配線の各信号をそれぞれ対応して複
数のスイッチ回路に入力して択一的に選択して測定用の
パッドに出力することも可能である。
【００３０】また、上記各実施の形態では、複数の信号
の観察・評価を行うために、複数のスイッチング素子に
対して１系列の信号選択回路、出力ドライバ回路および
測定用のパッドを設けたが、これを設ける際の配線の引
き回しの距離が長くなることによる寄生容量の増加を避
けるために、前記複数のスイッチング素子を複数のグル
ープに区分し、この各区分に対応して複数系列の信号選
択回路、出力ドライバ回路および測定用のパッドを設け
るように変更してもよい。
の観察・評価を行うために、複数のスイッチング素子に
対して１系列の信号選択回路、出力ドライバ回路および
測定用のパッドを設けたが、これを設ける際の配線の引
き回しの距離が長くなることによる寄生容量の増加を避
けるために、前記複数のスイッチング素子を複数のグル
ープに区分し、この各区分に対応して複数系列の信号選
択回路、出力ドライバ回路および測定用のパッドを設け
るように変更してもよい。
【００３１】また、上記各実施の形態では、プローブカ
ードとしてメンブレンカードを用いる場合について説明
したが、これは入力容量が小さくかつ前記のようにイン
ピーダンス整合がとれていれば他のプローブカードでも
使用できることはもちろんである。
ードとしてメンブレンカードを用いる場合について説明
したが、これは入力容量が小さくかつ前記のようにイン
ピーダンス整合がとれていれば他のプローブカードでも
使用できることはもちろんである。
【００３２】
【発明の効果】上述したように本発明によれば、チップ
面積を殆んど増大させることなく、信号波形を測定した
い多数の回路ノードあるいはバス配線の信号波形の観察
・評価が可能となる半導体集積回路を提供することがで
きる。
面積を殆んど増大させることなく、信号波形を測定した
い多数の回路ノードあるいはバス配線の信号波形の観察
・評価が可能となる半導体集積回路を提供することがで
きる。
【図１】本発明の第１の実施の形態に係る半導体集積回
路の要部を示すブロック図。
路の要部を示すブロック図。
【図２】図１の回路の測定時における各部の信号の一例
を示す波形図。
を示す波形図。
【図３】本発明の第２の実施の形態に係る半導体集積回
路の要部を示すブロック図。
路の要部を示すブロック図。
【図４】図３の回路の測定時における各部の信号の一例
を示す波形図。
を示す波形図。
【図５】従来のメンブレンカードの構造の一例を示す側
面図。
面図。
【図６】従来の集積回路チップ上に形成された複数の回
路の信号波形を観察したい各内部ノードあるいはバス配
線の信号を測定するための回路を示す回路図。
路の信号波形を観察したい各内部ノードあるいはバス配
線の信号を測定するための回路を示す回路図。
１１、１２…内部回路、 １３〜１８…信号配線、 １９…信号選択回路、 ２１〜２６…スイッチ回路、 ２７…外部配線、 ２８…出力ドライバ回路、 ２９…測定用のパッド、 ３４〜３６…複数のバス配線。
Claims (4)
- 【請求項１】 集積回路チップ上に形成された複数の回
路と、 前記複数の回路の信号波形を測定したい複数の内部ノー
ドにそれぞれ接続されている信号配線の信号あるいは前
記複数の回路間の入出力信号が伝搬する複数のバス配線
の信号を入力とする複数のスイッチ回路と、 前記複数のスイッチ回路を外部選択信号に基づいて択一
的に選択する信号選択回路と、 前記信号選択回路により選択されたスイッチ回路の出力
信号により駆動される出力ドライバ回路と、 前記出力ドライバ回路の出力信号が供給される測定用の
パッドとを具備することを特徴とする半導体集積回路。 - 【請求項２】 請求項１記載の半導体集積回路におい
て、 前記パッドは、ボンディングパッドよりも小さな面積を
有することを特徴とする半導体集積回路。 - 【請求項３】 集積回路チップ上に形成された複数の回
路と、 前記複数の回路の信号波形を測定したい複数の内部ノー
ドの信号および前記複数の回路間の入出力信号が伝搬す
る複数のバス配線の信号を入力とする複数のスイッチ回
路と、 前記複数のスイッチ回路を外部選択信号に基づいて択一
的に選択する信号選択回路と、 前記信号選択回路により選択されたスイッチ回路の出力
信号により駆動される出力ドライバ回路と、 前記出力ドライバ回路の出力信号が供給される測定用の
パッドとを具備することを特徴とする半導体集積回路。 - 【請求項４】 請求項３記載の半導体集積回路におい
て、 前記パッドは、ボンディングパッドよりも小さな面積を
有することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8278188A JPH10123215A (ja) | 1996-10-21 | 1996-10-21 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8278188A JPH10123215A (ja) | 1996-10-21 | 1996-10-21 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10123215A true JPH10123215A (ja) | 1998-05-15 |
Family
ID=17593825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8278188A Withdrawn JPH10123215A (ja) | 1996-10-21 | 1996-10-21 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10123215A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002538435A (ja) * | 1999-02-25 | 2002-11-12 | フォームファクター，インコーポレイテッド | 高帯域受動集積回路テスタのプローブカードアセンブリ |
| US7332916B2 (en) | 2005-03-03 | 2008-02-19 | Semiconductor Technology Academic Research Center | On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip |
| CN100433330C (zh) * | 2003-12-25 | 2008-11-12 | 精工爱普生株式会社 | 驱动ic及驱动ic以及输出装置的检查方法 |
| US8144045B2 (en) | 2009-07-01 | 2012-03-27 | Semiconductor Technology Academic Research Center | Timing signal generator circuit for use in signal waveform measurement system for measuring multi-channel on-chip signals flowing on VLSI |
-
1996
- 1996-10-21 JP JP8278188A patent/JPH10123215A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002538435A (ja) * | 1999-02-25 | 2002-11-12 | フォームファクター，インコーポレイテッド | 高帯域受動集積回路テスタのプローブカードアセンブリ |
| JP2007178440A (ja) * | 1999-02-25 | 2007-07-12 | Formfactor Inc | 高帯域受動集積回路テスタのプローブカードアセンブリ |
| CN100433330C (zh) * | 2003-12-25 | 2008-11-12 | 精工爱普生株式会社 | 驱动ic及驱动ic以及输出装置的检查方法 |
| US7332916B2 (en) | 2005-03-03 | 2008-02-19 | Semiconductor Technology Academic Research Center | On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip |
| US7609100B2 (en) | 2005-03-03 | 2009-10-27 | Semiconductor Technology Academic Research Center | On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip |
| US8144045B2 (en) | 2009-07-01 | 2012-03-27 | Semiconductor Technology Academic Research Center | Timing signal generator circuit for use in signal waveform measurement system for measuring multi-channel on-chip signals flowing on VLSI |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3247898B2 (ja) | 配線基板構造とそれに使用するプログラマブル配線チップと診断・テストチップ | |
| US7348595B2 (en) | Semiconductor wiring substrate, semiconductor device, method for testing semiconductor device, and method for mounting semiconductor device | |
| US7990163B2 (en) | Systems and methods for defect testing of externally accessible integrated circuit interconnects | |
| US20060238972A1 (en) | Circuit having a long device configured for testing | |
| KR100200916B1 (ko) | 웨이퍼 테스트 신호 발생기를 가지는 반도체 메모리 장치 | |
| US7739571B2 (en) | Semiconductor integrated circuit and system LSI having a test expected value programming circuit | |
| JP2002313860A (ja) | 半導体装置 | |
| US5796266A (en) | Circuit and a method for configuring pad connections in an integrated device | |
| JP3487281B2 (ja) | 半導体装置及びそのテスト方法 | |
| JPH10123215A (ja) | 半導体集積回路 | |
| US6433628B1 (en) | Wafer testable integrated circuit | |
| JP2005072375A (ja) | 半導体集積回路 | |
| US7564255B2 (en) | Semiconductor integrated circuit for reducing number of contact pads to be probed in probe test | |
| JPH1082834A (ja) | 半導体集積回路 | |
| JPH0992787A (ja) | 半導体装置 | |
| JP4887563B2 (ja) | 半導体装置 | |
| JPH118277A (ja) | 半導体集積回路 | |
| JPH07225258A (ja) | 半導体装置 | |
| JPH0864648A (ja) | 半導体ウエハ | |
| JP2004156976A (ja) | 半導体集積回路のテスト方法、プローブカード、半導体集積回路装置と半導体集積回路装置の製造方法 | |
| JP3052798B2 (ja) | 半導体装置 | |
| JP2002022809A (ja) | 半導体装置 | |
| JPH08184646A (ja) | 半導体集積回路 | |
| JP2000121703A (ja) | 半導体モジュールの電気的特性試験方法及びその装置 | |
| JPH0613445A (ja) | 大規模集積回路のウェハテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |