JP2002313860A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002313860A JP2002313860A JP2001109990A JP2001109990A JP2002313860A JP 2002313860 A JP2002313860 A JP 2002313860A JP 2001109990 A JP2001109990 A JP 2001109990A JP 2001109990 A JP2001109990 A JP 2001109990A JP 2002313860 A JP2002313860 A JP 2002313860A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- inspection
- switch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 分割ライン上に配置される検査用パッドや検
査回路を切断することによる誤動作発生を、処理工程を
増やすことなく確実に防止する。 【解決手段】 半導体ウエハ上に形成された複数の半導
体集積回路１と、半導体集積回路の内部回路３に対して
信号の入出力を行うための検査用パッド７と、半導体集
積回路と検査用パッドとの接続の有無を切り替えるスイ
ッチ１１と、半導体集積回路の周囲の分割ライン２上に
形成され、スイッチの入力端子に接続された配線パター
ン１６とを備える。半導体集積回路が個々に切り離され
る際に、配線パターンが切断されることによりスイッチ
がオフとなる。それにより、検査用パッドや検査回路が
切り離される切断面の影響が内部回路に及ぶことを阻止
する。
査回路を切断することによる誤動作発生を、処理工程を
増やすことなく確実に防止する。 【解決手段】 半導体ウエハ上に形成された複数の半導
体集積回路１と、半導体集積回路の内部回路３に対して
信号の入出力を行うための検査用パッド７と、半導体集
積回路と検査用パッドとの接続の有無を切り替えるスイ
ッチ１１と、半導体集積回路の周囲の分割ライン２上に
形成され、スイッチの入力端子に接続された配線パター
ン１６とを備える。半導体集積回路が個々に切り離され
る際に、配線パターンが切断されることによりスイッチ
がオフとなる。それにより、検査用パッドや検査回路が
切り離される切断面の影響が内部回路に及ぶことを阻止
する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体ウエハ上に形成され、テスト時に半導体
集積回路の内部回路に対して信号の入出力を行うための
検査用パッドを備えた半導体装置に関するものである。
し、特に半導体ウエハ上に形成され、テスト時に半導体
集積回路の内部回路に対して信号の入出力を行うための
検査用パッドを備えた半導体装置に関するものである。
【０００２】
【従来の技術】図６は、半導体ウエハ上に複数の半導体
集積回路を形成した従来の半導体装置の部分的な平面図
である。半導体ウエハ上に複数の半導体集積回路１が配
置されており、半導体集積回路１間には分割ライン２が
形成されている。半導体集積回路１に形成されている内
部回路３と外部との信号の入出力を行うため、検査時に
使用される検査用パッド４や、検査後に製品としてパッ
ケージされた後に使用されるボンディングパッド５が、
配線６を介して接続されている。
集積回路を形成した従来の半導体装置の部分的な平面図
である。半導体ウエハ上に複数の半導体集積回路１が配
置されており、半導体集積回路１間には分割ライン２が
形成されている。半導体集積回路１に形成されている内
部回路３と外部との信号の入出力を行うため、検査時に
使用される検査用パッド４や、検査後に製品としてパッ
ケージされた後に使用されるボンディングパッド５が、
配線６を介して接続されている。
【０００３】一方で半導体集積回路１内に形成されるこ
のような検査用パッド４が増えると半導体集積回路１の
面積が増大してしまうことから、図６に示すように検査
時のみに使用する検査用パッド７は、分割ライン２上に
配置され、配線８を介して内部回路３と接続されてい
る。検査後に複数の半導体集積回路１を分割ライン２に
沿って切断する際に検査用パッド７が切除されることに
より、半導体集積回路１の面積を増加させることなく内
部回路３を検査することが可能となる。
のような検査用パッド４が増えると半導体集積回路１の
面積が増大してしまうことから、図６に示すように検査
時のみに使用する検査用パッド７は、分割ライン２上に
配置され、配線８を介して内部回路３と接続されてい
る。検査後に複数の半導体集積回路１を分割ライン２に
沿って切断する際に検査用パッド７が切除されることに
より、半導体集積回路１の面積を増加させることなく内
部回路３を検査することが可能となる。
【０００４】この場合、半導体集積回路１を分割ライン
２に沿って切断する際に、配線８の切断面が供給電源や
接地電源あるいは他の信号線とショートすることによ
り、半導体集積回路１が誤動作する危険性がある。その
ため検査用パッド７と内部回路３を接続する配線８に、
例えば電流を流して溶断するヒューズ９を設け、配線８
がショートしてもその影響が内部回路３に及ぶことを避
けるようにすることができる。
２に沿って切断する際に、配線８の切断面が供給電源や
接地電源あるいは他の信号線とショートすることによ
り、半導体集積回路１が誤動作する危険性がある。その
ため検査用パッド７と内部回路３を接続する配線８に、
例えば電流を流して溶断するヒューズ９を設け、配線８
がショートしてもその影響が内部回路３に及ぶことを避
けるようにすることができる。
【０００５】
【発明が解決しようとする課題】半導体集積回路１の良
否を正確に判定し、多数の検査項目を測定する検査時間
を削減するためには、並列で信号を入力するための多数
の検査用パッド７を設ける必要がある。また半導体集積
回路１の面積を小さくするためにはできるだけ多くの検
査用パッド７を、分割ライン２上に配置することが効果
的である。
否を正確に判定し、多数の検査項目を測定する検査時間
を削減するためには、並列で信号を入力するための多数
の検査用パッド７を設ける必要がある。また半導体集積
回路１の面積を小さくするためにはできるだけ多くの検
査用パッド７を、分割ライン２上に配置することが効果
的である。
【０００６】しかしながら、分割ライン２上に配置され
るすべての検査用パッド７に接続される配線８に設けら
れるヒューズ９を、個別にしかも確実に切断することは
困難である。また、個々のヒューズ９を切断するための
処理工程を追加する必要があり、検査時間の増加の原因
ともなっていた。
るすべての検査用パッド７に接続される配線８に設けら
れるヒューズ９を、個別にしかも確実に切断することは
困難である。また、個々のヒューズ９を切断するための
処理工程を追加する必要があり、検査時間の増加の原因
ともなっていた。
【０００７】本発明は、分割ライン上に配置される検査
用パッドや検査回路を切断することによる誤動作発生
を、追加の工程を必要とせず、検査時間の増加を伴うこ
ともなく防止して、多数の検査用パッドを分割ライン上
に配置することを可能とした半導体装置を提供すること
を目的とする。
用パッドや検査回路を切断することによる誤動作発生
を、追加の工程を必要とせず、検査時間の増加を伴うこ
ともなく防止して、多数の検査用パッドを分割ライン上
に配置することを可能とした半導体装置を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】第１の構成の本発明の半
導体装置は、半導体ウエハ上に形成された複数の半導体
集積回路と、前記半導体集積回路の内部回路に対して信
号の入出力を行うための検査用パッドと、前記半導体集
積回路と前記検査用パッドとの接続の有無を切り替える
スイッチと、前記半導体集積回路の周囲の分割ライン上
に形成され、前記スイッチのオン−オフ状態を制御する
信号の配線に接続された配線パターンとを備える。
導体装置は、半導体ウエハ上に形成された複数の半導体
集積回路と、前記半導体集積回路の内部回路に対して信
号の入出力を行うための検査用パッドと、前記半導体集
積回路と前記検査用パッドとの接続の有無を切り替える
スイッチと、前記半導体集積回路の周囲の分割ライン上
に形成され、前記スイッチのオン−オフ状態を制御する
信号の配線に接続された配線パターンとを備える。
【０００９】前記検査用パッドは、前記半導体集積回路
上もしくは前記分割ライン上のどちらに形成されていて
もよい。
上もしくは前記分割ライン上のどちらに形成されていて
もよい。
【００１０】第２の構成の本発明の半導体装置は、半導
体ウエハ上に形成された複数の半導体集積回路と、前記
半導体集積回路の周囲の分割ライン上に形成された前記
半導体集積回路を検査するための検査回路と、前記検査
回路に対して信号の入出力を行うための検査用パッド
と、前記半導体集積回路と前記検査回路との接続および
前記検査回路と前記検査用パッドとの接続の有無を各々
切り替えるスイッチと、前記分割ライン上に形成され、
前記スイッチのオン−オフ状態を制御する信号の配線に
接続された配線パターンとを備える。
体ウエハ上に形成された複数の半導体集積回路と、前記
半導体集積回路の周囲の分割ライン上に形成された前記
半導体集積回路を検査するための検査回路と、前記検査
回路に対して信号の入出力を行うための検査用パッド
と、前記半導体集積回路と前記検査回路との接続および
前記検査回路と前記検査用パッドとの接続の有無を各々
切り替えるスイッチと、前記分割ライン上に形成され、
前記スイッチのオン−オフ状態を制御する信号の配線に
接続された配線パターンとを備える。
【００１１】これらの構成によれば、分割ライン上に配
置された検査用パッドや検査回路を切断する際の切断面
の影響が、内部回路に及ぶことを確実に防止することが
できる。従って、従来から行っている工程である半導体
集積回路を分割ラインに沿って切り離すだけで追加の工
程を必要とせず、検査時間の増加を伴うこともなく、多
数の検査用パッドを分割ライン上に配置することが可能
となる。
置された検査用パッドや検査回路を切断する際の切断面
の影響が、内部回路に及ぶことを確実に防止することが
できる。従って、従来から行っている工程である半導体
集積回路を分割ラインに沿って切り離すだけで追加の工
程を必要とせず、検査時間の増加を伴うこともなく、多
数の検査用パッドを分割ライン上に配置することが可能
となる。
【００１２】第３の構成の本発明の半導体装置は、半導
体ウエハ上に形成された複数の半導体集積回路と、前記
半導体集積回路の動作モードを切り替えるための動作モ
ードセレクタ用パッドと、前記半導体集積回路と動作モ
ードセレクタ用パッドとの接続の有無を切り替えるスイ
ッチと、前記半導体集積回路の周囲の分割ライン上に形
成され、前記スイッチのオン−オフ状態を制御する信号
の配線に接続された配線パターンを備える。
体ウエハ上に形成された複数の半導体集積回路と、前記
半導体集積回路の動作モードを切り替えるための動作モ
ードセレクタ用パッドと、前記半導体集積回路と動作モ
ードセレクタ用パッドとの接続の有無を切り替えるスイ
ッチと、前記半導体集積回路の周囲の分割ライン上に形
成され、前記スイッチのオン−オフ状態を制御する信号
の配線に接続された配線パターンを備える。
【００１３】この構成によれば、分割ラインで半導体集
積回路が切り離された後に動作モードが固定されること
から、誤動作を防止することができ、さらに検査用パッ
ドを用いた信号の入出力が不可能となるため、高いセキ
ュリティ性を確保することが可能となる。
積回路が切り離された後に動作モードが固定されること
から、誤動作を防止することができ、さらに検査用パッ
ドを用いた信号の入出力が不可能となるため、高いセキ
ュリティ性を確保することが可能となる。
【００１４】前記動作モードセレクタ用パッドは、前記
半導体集積回路上もしくは前記半導体集積回路の周囲の
分割ライン上のどちらに形成されていてもよい。
半導体集積回路上もしくは前記半導体集積回路の周囲の
分割ライン上のどちらに形成されていてもよい。
【００１５】また、上記のいずれかの構成において、前
記半導体集積回路を製品化する工程中、前記複数の半導
体集積回路が前記分割ラインに沿って切り離されるとき
に、前記配線パターンが切断されるように配置が設定さ
れる。
記半導体集積回路を製品化する工程中、前記複数の半導
体集積回路が前記分割ラインに沿って切り離されるとき
に、前記配線パターンが切断されるように配置が設定さ
れる。
【００１６】また、この構成において、前記配線パター
ンの切断により前記スイッチのオンーオフが切り替えら
れるように構成することができる。その切り替えは、オ
ンからオフへの切り替えであることが好ましい。
ンの切断により前記スイッチのオンーオフが切り替えら
れるように構成することができる。その切り替えは、オ
ンからオフへの切り替えであることが好ましい。
【００１７】また、この構成において、前記配線パター
ンをポリシリコンで形成することが好ましい。それによ
り、前記半導体集積回路が前記分割ラインに沿って切り
離されると同時に切り離される前記配線パターンにおい
て、例えばアルミニウムなどで前記配線パターンを形成
した場合よりも展性が小さいことから、切断面が供給電
源や接地電源あるいは他の信号線とショートしにくい構
成とすることが可能となる。
ンをポリシリコンで形成することが好ましい。それによ
り、前記半導体集積回路が前記分割ラインに沿って切り
離されると同時に切り離される前記配線パターンにおい
て、例えばアルミニウムなどで前記配線パターンを形成
した場合よりも展性が小さいことから、切断面が供給電
源や接地電源あるいは他の信号線とショートしにくい構
成とすることが可能となる。
【００１８】また、第３の構成において、前記配線パタ
ーンの切断により前記半導体集積回路の動作モードが固
定される構成とすることが好ましい。
ーンの切断により前記半導体集積回路の動作モードが固
定される構成とすることが好ましい。
【００１９】
【発明の実施の形態】（実施の形態１）図１は、本発明
の実施の形態１における半導体装置を示す。この半導体
装置は、半導体ウエハ上に形成された複数の半導体集積
回路１と分割ライン２を有する。半導体集積回路１に形
成されている内部回路３と外部との信号の入出力を行う
ための、検査用パッド４やボンディングパッド５が配置
され、配線６を介して内部回路３と接続されている。ま
た、検査時のみに使用する検査用パッド７が分割ライン
２上に配置され、配線８および配線１０、スイッチ１１
を介して内部回路３と接続されている。検査用パッド７
は、検査後に複数の半導体集積回路１が分割ライン２に
沿って切断、切り離される際に切除される。
の実施の形態１における半導体装置を示す。この半導体
装置は、半導体ウエハ上に形成された複数の半導体集積
回路１と分割ライン２を有する。半導体集積回路１に形
成されている内部回路３と外部との信号の入出力を行う
ための、検査用パッド４やボンディングパッド５が配置
され、配線６を介して内部回路３と接続されている。ま
た、検査時のみに使用する検査用パッド７が分割ライン
２上に配置され、配線８および配線１０、スイッチ１１
を介して内部回路３と接続されている。検査用パッド７
は、検査後に複数の半導体集積回路１が分割ライン２に
沿って切断、切り離される際に切除される。
【００２０】スイッチ１１は、内部回路３と検査用パッ
ド７との接続のオン−オフを切り替える素子である。半
導体集積回路１が分割ライン２に沿って切断、切り離さ
れる前にはスイッチ１１は接続オン状態であり、検査用
パッド７を用いて内部回路３に対して信号の入出力を行
うことが可能である。このスイッチ１１のオン−オフ状
態を決定する信号は、配線１２により伝達される、スイ
ッチ切り替え素子１３の出力信号である。
ド７との接続のオン−オフを切り替える素子である。半
導体集積回路１が分割ライン２に沿って切断、切り離さ
れる前にはスイッチ１１は接続オン状態であり、検査用
パッド７を用いて内部回路３に対して信号の入出力を行
うことが可能である。このスイッチ１１のオン−オフ状
態を決定する信号は、配線１２により伝達される、スイ
ッチ切り替え素子１３の出力信号である。
【００２１】図２は、図１に示されるスイッチ切り替え
素子１３を含む制御回路の一例を示したものである。ス
イッチ切り替え素子１３は、接地電源ＶＳＳと供給電源
ＶＤＤを、抵抗素子１４と、抵抗素子１４に比べ十分抵
抗値が小さい抵抗素子１５により分圧する構成となって
いる。分圧された出力により配線１２を通してスイッチ
１１のオン−オフの制御が行われる。また、抵抗素子１
５の一部（点線部の抵抗素子１６）は、図１に示すよう
に分割ライン２を横切る形で形成され、半導体集積回路
１が分割ライン２に沿って切り離されるときに、同時に
確実に切断される構成となっている。
素子１３を含む制御回路の一例を示したものである。ス
イッチ切り替え素子１３は、接地電源ＶＳＳと供給電源
ＶＤＤを、抵抗素子１４と、抵抗素子１４に比べ十分抵
抗値が小さい抵抗素子１５により分圧する構成となって
いる。分圧された出力により配線１２を通してスイッチ
１１のオン−オフの制御が行われる。また、抵抗素子１
５の一部（点線部の抵抗素子１６）は、図１に示すよう
に分割ライン２を横切る形で形成され、半導体集積回路
１が分割ライン２に沿って切り離されるときに、同時に
確実に切断される構成となっている。
【００２２】ここで、抵抗素子１４に対して抵抗素子１
５の抵抗値が十分小さいことから、配線１２の信号のレ
ベルはほぼ接地電源ＶＳＳとなり、このときスイッチ１
１はオンされることより、内部回路３と検査用パッド７
は電気的に接続されている状態にある。また内部回路３
とスイッチ１１を接続する配線１０は、抵抗１７を介し
て接地電源ＶＳＳに弱くプルダウンされている。
５の抵抗値が十分小さいことから、配線１２の信号のレ
ベルはほぼ接地電源ＶＳＳとなり、このときスイッチ１
１はオンされることより、内部回路３と検査用パッド７
は電気的に接続されている状態にある。また内部回路３
とスイッチ１１を接続する配線１０は、抵抗１７を介し
て接地電源ＶＳＳに弱くプルダウンされている。
【００２３】一方、半導体集積回路１の検査工程が完了
し、製品にするために分割ライン２に沿って個々に切り
離す工程が完了すると、抵抗素子１６が切断されるた
め、配線１２の信号のレベルはほぼ供給電源ＶＤＤとな
り、このときスイッチ１１はオフされることにより、内
部回路３と検査用パッド７は電気的に切断されている状
態となる。このとき検査用パッド７も同時に切断され、
検査用パッドに接続される配線８が切断されることか
ら、切断面が接地電源ＶＳＳや供給電源ＶＤＤ、他の信
号線とショートしてしまい、配線８の信号レベルが変化
する場合があるが、スイッチ１１がオフされており、内
部回路３に接続される配線１０は抵抗１７を介して接地
電源ＶＳＳに弱くプルダウンされていることから、配線
１０の信号レベルは常に安定して接地電源ＶＳＳに固定
される。
し、製品にするために分割ライン２に沿って個々に切り
離す工程が完了すると、抵抗素子１６が切断されるた
め、配線１２の信号のレベルはほぼ供給電源ＶＤＤとな
り、このときスイッチ１１はオフされることにより、内
部回路３と検査用パッド７は電気的に切断されている状
態となる。このとき検査用パッド７も同時に切断され、
検査用パッドに接続される配線８が切断されることか
ら、切断面が接地電源ＶＳＳや供給電源ＶＤＤ、他の信
号線とショートしてしまい、配線８の信号レベルが変化
する場合があるが、スイッチ１１がオフされており、内
部回路３に接続される配線１０は抵抗１７を介して接地
電源ＶＳＳに弱くプルダウンされていることから、配線
１０の信号レベルは常に安定して接地電源ＶＳＳに固定
される。
【００２４】このように、半導体集積回路１の一個所以
上にスイッチ切り替え素子１３を配置することのみによ
り、多数の検査用パッド７を切り離すことによる切断面
の影響を防ぐことが可能となる。
上にスイッチ切り替え素子１３を配置することのみによ
り、多数の検査用パッド７を切り離すことによる切断面
の影響を防ぐことが可能となる。
【００２５】さらに、分割ライン２上に配置されること
になる抵抗素子１５に、展性の小さいポリシリコン抵抗
を使用すれば、分割ライン２に沿って切断される際に抵
抗素子１５の切断面が他の信号線とショートすることを
防ぐために効果的である。
になる抵抗素子１５に、展性の小さいポリシリコン抵抗
を使用すれば、分割ライン２に沿って切断される際に抵
抗素子１５の切断面が他の信号線とショートすることを
防ぐために効果的である。
【００２６】（実施の形態２）図３は、実施の形態２に
おける半導体装置を示す。この半導体装置は、半導体集
積回路１内部に配置していた検査回路１８を、分割ライ
ン２上に配置することにより半導体集積回路１の面積を
小さくしたものである。この場合においても、検査回路
１８と内部回路３を接続する配線８および配線１０の間
に、スイッチ１１が配置される。このスイッチ１１のオ
ン−オフ状態は、配線１２を介して接続されたスイッチ
切り替え素子１３により切り替えられる。スイッチ切り
替え素子１３は、分割ライン２上に配置された抵抗素子
１６を有する。従って、分割ライン２に沿った切り離し
の際に検査回路１８が切除され、配線８の切断面が接地
電源ＶＳＳや供給電源ＶＤＤ、他の信号線とショートし
た場合においても、同時に抵抗素子１６が切断され、ス
イッチ１１がオフされることにより、内部回路３への影
響を防ぐことが可能である。
おける半導体装置を示す。この半導体装置は、半導体集
積回路１内部に配置していた検査回路１８を、分割ライ
ン２上に配置することにより半導体集積回路１の面積を
小さくしたものである。この場合においても、検査回路
１８と内部回路３を接続する配線８および配線１０の間
に、スイッチ１１が配置される。このスイッチ１１のオ
ン−オフ状態は、配線１２を介して接続されたスイッチ
切り替え素子１３により切り替えられる。スイッチ切り
替え素子１３は、分割ライン２上に配置された抵抗素子
１６を有する。従って、分割ライン２に沿った切り離し
の際に検査回路１８が切除され、配線８の切断面が接地
電源ＶＳＳや供給電源ＶＤＤ、他の信号線とショートし
た場合においても、同時に抵抗素子１６が切断され、ス
イッチ１１がオフされることにより、内部回路３への影
響を防ぐことが可能である。
【００２７】図３に示すように、本実施の形態における
スイッチ切り替え素子１３における抵抗素子１６は、図
１の場合のように分割ライン２を横切らず、分割ライン
に沿った切り離しのときに抵抗素子１６が確実に切断さ
れるのに十分な程度に、例えば分割ライン２の中央まで
引き出されたコの字型の配置である。
スイッチ切り替え素子１３における抵抗素子１６は、図
１の場合のように分割ライン２を横切らず、分割ライン
に沿った切り離しのときに抵抗素子１６が確実に切断さ
れるのに十分な程度に、例えば分割ライン２の中央まで
引き出されたコの字型の配置である。
【００２８】さらに、検査用パッド７は半導体集積回路
１の内部にあり、分割ライン２に沿って半導体集積回路
１が個々に切り離されるときに検査用パッド７が切除さ
れない。この場合においても、検査用パッド７と検査回
路８とを接続する配線上にスイッチ１１を配置すること
により、例えばパッケージ処理後されたときに検査用パ
ッドが電気的に他の検査用パッド４やボンディングパッ
ド５と接続されても、検査用パッド７を介して切断面に
よる影響が及ぼされることを防ぐことが可能である。
１の内部にあり、分割ライン２に沿って半導体集積回路
１が個々に切り離されるときに検査用パッド７が切除さ
れない。この場合においても、検査用パッド７と検査回
路８とを接続する配線上にスイッチ１１を配置すること
により、例えばパッケージ処理後されたときに検査用パ
ッドが電気的に他の検査用パッド４やボンディングパッ
ド５と接続されても、検査用パッド７を介して切断面に
よる影響が及ぼされることを防ぐことが可能である。
【００２９】（実施の形態３）図４は、実施の形態３に
おける半導体装置を示す。この半導体装置は、半導体集
積回路１の動作モードセレクタ用パッド１９、２０、２
１を分割ライン２上に配置することにより、半導体集積
回路１の面積を小さくしたものである。
おける半導体装置を示す。この半導体装置は、半導体集
積回路１の動作モードセレクタ用パッド１９、２０、２
１を分割ライン２上に配置することにより、半導体集積
回路１の面積を小さくしたものである。
【００３０】動作モードセレクタ用パッド１９、２０、
２１に所定のタイミングにて信号を入出力することによ
り、半導体集積回路１の動作モードを変化させることが
できる。例えばある動作モードにおいてはメモリ検査を
行うことが可能となり、検査用パッド４や検査用パッド
７などを用いてメモリデータの読み出しおよび書き込み
などが可能となる。またさらに他の動作モードではデジ
タル回路特性の検査を行うことが可能となり、検査用パ
ッド４や検査用パッド７などを用いてデジタル回路特性
データの入出力処理などが可能となる。これら動作モー
ドを変化させる手段としては、例えば動作モードセレク
タ用パッド１９に所定のタイミングにてシリアルに“０
０１００１”（“１”を高電圧レベル信号、“０”を低
電圧レベル信号とする）という信号を入力することによ
って所望とする動作モードに変化させたり、あるいは所
定のタイミングにて動作モードセレクタ用パッド１９に
“０”、動作モードセレクタ用パッド２０に“１”、動
作モードセレクタ用パッド２１に“０”をそれぞれ入力
することによって所望とする動作モードに変化させるこ
とが可能である。これら動作モードセレクタ用パッド１
９、２０、２１は１つ以上任意の数を配置してよい。
２１に所定のタイミングにて信号を入出力することによ
り、半導体集積回路１の動作モードを変化させることが
できる。例えばある動作モードにおいてはメモリ検査を
行うことが可能となり、検査用パッド４や検査用パッド
７などを用いてメモリデータの読み出しおよび書き込み
などが可能となる。またさらに他の動作モードではデジ
タル回路特性の検査を行うことが可能となり、検査用パ
ッド４や検査用パッド７などを用いてデジタル回路特性
データの入出力処理などが可能となる。これら動作モー
ドを変化させる手段としては、例えば動作モードセレク
タ用パッド１９に所定のタイミングにてシリアルに“０
０１００１”（“１”を高電圧レベル信号、“０”を低
電圧レベル信号とする）という信号を入力することによ
って所望とする動作モードに変化させたり、あるいは所
定のタイミングにて動作モードセレクタ用パッド１９に
“０”、動作モードセレクタ用パッド２０に“１”、動
作モードセレクタ用パッド２１に“０”をそれぞれ入力
することによって所望とする動作モードに変化させるこ
とが可能である。これら動作モードセレクタ用パッド１
９、２０、２１は１つ以上任意の数を配置してよい。
【００３１】動作モードセレクタ用パッド１９、２０、
２１を分割ライン２上に配置した構成においては、分割
ライン２に沿った切り離しの際に、動作モードセレクタ
用パッド１９、２０、２１がそれぞれ切除される。その
結果、配線８の切断面が接地電源ＶＳＳや供給電源ＶＤ
Ｄ、他の信号線とショートすると、通常使用時とは異な
る動作モードに変化することで誤動作を引き起こす場合
が発生する。また、これら通常使用時とは異なる動作モ
ードに変化することにより、容易に内部データの読み出
しや書き込みなどが可能となり、セキュリティ上の問題
が発生することになる。
２１を分割ライン２上に配置した構成においては、分割
ライン２に沿った切り離しの際に、動作モードセレクタ
用パッド１９、２０、２１がそれぞれ切除される。その
結果、配線８の切断面が接地電源ＶＳＳや供給電源ＶＤ
Ｄ、他の信号線とショートすると、通常使用時とは異な
る動作モードに変化することで誤動作を引き起こす場合
が発生する。また、これら通常使用時とは異なる動作モ
ードに変化することにより、容易に内部データの読み出
しや書き込みなどが可能となり、セキュリティ上の問題
が発生することになる。
【００３２】そこで図４に示すように、動作モードセレ
クタ用パッド１９、２０、２１を、配線８、配線１０、
およびスイッチ１１を介して内部回路３と接続する。ス
イッチ１１は、図３の場合と同様に、分割ライン２上に
配置された抵抗素子１６の状態により制御され、配線１
２により伝達される信号にてオン−オフ動作を行う。こ
れにより、検査後に複数の半導体集積回路１を分割ライ
ン２に沿って切断する際に、動作モードセレクタ用パッ
ド１９、２０、２１が切除されると同時に、スイッチ１
１がすべてオフの状態となる。この状態は配線１０が接
地電源ＶＳＳに弱くプルダウンされていることから、動
作モードセレクタ用パッド１９、２０、２１にすべて
“０”を入力した場合と等価となり、半導体集積回路１
を切り離した後は、常にこの状態に固定されることにな
る。この状態を通常時動作モードとしておくことによ
り、常に安定した動作モードが得られることになる。
クタ用パッド１９、２０、２１を、配線８、配線１０、
およびスイッチ１１を介して内部回路３と接続する。ス
イッチ１１は、図３の場合と同様に、分割ライン２上に
配置された抵抗素子１６の状態により制御され、配線１
２により伝達される信号にてオン−オフ動作を行う。こ
れにより、検査後に複数の半導体集積回路１を分割ライ
ン２に沿って切断する際に、動作モードセレクタ用パッ
ド１９、２０、２１が切除されると同時に、スイッチ１
１がすべてオフの状態となる。この状態は配線１０が接
地電源ＶＳＳに弱くプルダウンされていることから、動
作モードセレクタ用パッド１９、２０、２１にすべて
“０”を入力した場合と等価となり、半導体集積回路１
を切り離した後は、常にこの状態に固定されることにな
る。この状態を通常時動作モードとしておくことによ
り、常に安定した動作モードが得られることになる。
【００３３】また動作モードセレクタ用パッド１９、２
０、２１にそれぞれ接続される配線１０を、接地電源Ｖ
ＳＳに弱くプルダウンする代わりに、供給電源ＶＤＤに
弱くプルアップしておくこともできる。例えば、動作モ
ードセレクタ用パッド１９と動作モードセレクタ用パッ
ド２１に接続される配線１０を接地電源ＶＳＳに弱くブ
ルダウンし、動作モードセレクタ用パッド２０に接続さ
れる配線１０を供給電源ＶＤＤに弱くプルアップした場
合においては、検査後に複数の半導体集積回路１が分割
ライン２に沿って切断されると同時に抵抗素子１６が切
断された状態では、動作モードセレクタ用パッド１９、
２０、２１にそれぞれ“０”、“１”、“０”を入力し
た場合と等価な状態となる。この状態を通常時動作モー
ドとすることにより、常に安定した動作モードを得るこ
とも可能である。
０、２１にそれぞれ接続される配線１０を、接地電源Ｖ
ＳＳに弱くプルダウンする代わりに、供給電源ＶＤＤに
弱くプルアップしておくこともできる。例えば、動作モ
ードセレクタ用パッド１９と動作モードセレクタ用パッ
ド２１に接続される配線１０を接地電源ＶＳＳに弱くブ
ルダウンし、動作モードセレクタ用パッド２０に接続さ
れる配線１０を供給電源ＶＤＤに弱くプルアップした場
合においては、検査後に複数の半導体集積回路１が分割
ライン２に沿って切断されると同時に抵抗素子１６が切
断された状態では、動作モードセレクタ用パッド１９、
２０、２１にそれぞれ“０”、“１”、“０”を入力し
た場合と等価な状態となる。この状態を通常時動作モー
ドとすることにより、常に安定した動作モードを得るこ
とも可能である。
【００３４】またこのとき通常時動作モードに固定され
ることにより、検査用パッド７と内部回路３との接続間
に配置されるスイッチ１１のオン−オフにかかわらず、
検査用パッド７は検査としての機能が無効となるため、
検査用パッド７および検査用パッド７に接続された配線
８、配線１０を用いて内部回路３のメモリデータの読み
出しおよび書き込みやデジタル回路特性の検査を行うこ
とは不可能となる。従って、半導体集積回路１が分割ラ
イン２に沿って個々に切り離された後に、高セキュリテ
ィ性が確保されることになる。
ることにより、検査用パッド７と内部回路３との接続間
に配置されるスイッチ１１のオン−オフにかかわらず、
検査用パッド７は検査としての機能が無効となるため、
検査用パッド７および検査用パッド７に接続された配線
８、配線１０を用いて内部回路３のメモリデータの読み
出しおよび書き込みやデジタル回路特性の検査を行うこ
とは不可能となる。従って、半導体集積回路１が分割ラ
イン２に沿って個々に切り離された後に、高セキュリテ
ィ性が確保されることになる。
【００３５】これら検査用パッド７および動作モードセ
レクタ用パッド１９、２０、２１が分割ライン２上では
なく、半導体集積回路１上に配置された場合において
も、抵抗素子１６を分割ライン２上に配置することによ
り、分割ライン２に沿って個々の半導体集積回路１が切
り離されるときに抵抗素子１６が切断され、動作モード
が固定されることになる。従って、検査用パッド７およ
び動作モードセレクタ用パッド１９、２０、２１に対す
る信号の入出力は不可能となり、同様な高セキュリティ
性を確保することが可能である。検査用パッド７および
動作モードセレクタ用パッド１９、２０、２１を分割ラ
イン２上に配置した場合においては、信号の入出力を行
うためのパッドが、分割ライン２に沿って個々の半導体
集積回路１が切り離されるときに物理的に切断されるた
め、さらに高いセキュリティ性を確保することが可能で
ある。
レクタ用パッド１９、２０、２１が分割ライン２上では
なく、半導体集積回路１上に配置された場合において
も、抵抗素子１６を分割ライン２上に配置することによ
り、分割ライン２に沿って個々の半導体集積回路１が切
り離されるときに抵抗素子１６が切断され、動作モード
が固定されることになる。従って、検査用パッド７およ
び動作モードセレクタ用パッド１９、２０、２１に対す
る信号の入出力は不可能となり、同様な高セキュリティ
性を確保することが可能である。検査用パッド７および
動作モードセレクタ用パッド１９、２０、２１を分割ラ
イン２上に配置した場合においては、信号の入出力を行
うためのパッドが、分割ライン２に沿って個々の半導体
集積回路１が切り離されるときに物理的に切断されるた
め、さらに高いセキュリティ性を確保することが可能で
ある。
【００３６】（実施の形態４）図５は、実施の形態４に
おける半導体装置を示す。この半導体装置においては、
半導体集積回路１に形成されている内部回路３と外部と
の信号の入出力を行うための検査用パッド７が、分割ラ
イン２上ではなく半導体集積回路１内部に配置されてお
り、検査用バッド７に入力された信号がバッファ素子２
２およびＡＮＤ論理素子２３を介して内部回路３に入力
され、一方で内部回路３からの信号がスイッチバッファ
素子２４を介して検査用パッド７に出力される。また、
同時に配置されるスイッチ切り替え素子１３の出力信号
が、配線１２を介してＮＯＴ論理素子２５に入力され
る。ＮＯＴ論理素子２５の出力信号は、ＡＮＤ論理素子
２３の一方の入力端子に入力されるとともにスイッチバ
ッファ素子２４のオン−オフを制御するＡＮＤ論理素子
２６の一方の入力端子に入力される。
おける半導体装置を示す。この半導体装置においては、
半導体集積回路１に形成されている内部回路３と外部と
の信号の入出力を行うための検査用パッド７が、分割ラ
イン２上ではなく半導体集積回路１内部に配置されてお
り、検査用バッド７に入力された信号がバッファ素子２
２およびＡＮＤ論理素子２３を介して内部回路３に入力
され、一方で内部回路３からの信号がスイッチバッファ
素子２４を介して検査用パッド７に出力される。また、
同時に配置されるスイッチ切り替え素子１３の出力信号
が、配線１２を介してＮＯＴ論理素子２５に入力され
る。ＮＯＴ論理素子２５の出力信号は、ＡＮＤ論理素子
２３の一方の入力端子に入力されるとともにスイッチバ
ッファ素子２４のオン−オフを制御するＡＮＤ論理素子
２６の一方の入力端子に入力される。
【００３７】半導体集積回路１が分割ライン２に沿って
切り離される前の状態においては、スイッチ切り替え素
子１３内の抵抗１６は接続されており、スイッチ切り替
え素子１３の出力信号は低電圧レベル信号であり、ＮＯ
Ｔ論理素子２５を介してＡＮＤ論理素子２３に入力され
る信号は高電圧レベル信号となる。ここで内部回路３に
よってＡＮＤ論理素子２６の入力を低電圧レベル信号に
制御することにより、スイッチバッファ素子２４が接続
オフに制御された状態になり、検査用パッド７に入力さ
れた信号はそのまま内部回路３に入力される。また内部
回路３からの出力は、ＡＮＤ論理素子２６の入力を高電
圧レベル信号に制御することにより、接続オン状態とな
るスイッチバッファ素子２４を介してそのまま検査用パ
ッド７に出力され、半導体集積回路１の各種検査が可能
となる。
切り離される前の状態においては、スイッチ切り替え素
子１３内の抵抗１６は接続されており、スイッチ切り替
え素子１３の出力信号は低電圧レベル信号であり、ＮＯ
Ｔ論理素子２５を介してＡＮＤ論理素子２３に入力され
る信号は高電圧レベル信号となる。ここで内部回路３に
よってＡＮＤ論理素子２６の入力を低電圧レベル信号に
制御することにより、スイッチバッファ素子２４が接続
オフに制御された状態になり、検査用パッド７に入力さ
れた信号はそのまま内部回路３に入力される。また内部
回路３からの出力は、ＡＮＤ論理素子２６の入力を高電
圧レベル信号に制御することにより、接続オン状態とな
るスイッチバッファ素子２４を介してそのまま検査用パ
ッド７に出力され、半導体集積回路１の各種検査が可能
となる。
【００３８】一方、半導体集積回路１が分割ライン２に
沿って切り離されると、スイッチ切り替え素子１３内の
抵抗１６が切断され、スイッチ切り替え素子１３の出力
信号は高電圧レベル信号となる。これにより、ＮＯＴ論
理素子２５を介してＡＮＤ論理素子２３に入力される信
号は低電圧レベル信号となり、検査用パッド７に信号が
入力された場合において、検査用パッド７に入力された
信号に関わらずＡＮＤ論理素子２３の出力信号は低電圧
レベル信号となり、常に内部回路３には低電圧レベル信
号が入力される。また内部回路３から信号が出力される
場合においても、内部回路３からの出力された信号に関
わらずＡＮＤ論理素子２６により制御されスイッチバッ
ファ素子２４は接続オフ状態となる。このように論理素
子制御を用いた場合においても、検査用パッド７を用い
て内部回路３のメモリデータの読み出しおよび書き込み
や、デジタル回路特性の検査を行うことは不可能とな
り、高セキュリティ性が確保されることになる。
沿って切り離されると、スイッチ切り替え素子１３内の
抵抗１６が切断され、スイッチ切り替え素子１３の出力
信号は高電圧レベル信号となる。これにより、ＮＯＴ論
理素子２５を介してＡＮＤ論理素子２３に入力される信
号は低電圧レベル信号となり、検査用パッド７に信号が
入力された場合において、検査用パッド７に入力された
信号に関わらずＡＮＤ論理素子２３の出力信号は低電圧
レベル信号となり、常に内部回路３には低電圧レベル信
号が入力される。また内部回路３から信号が出力される
場合においても、内部回路３からの出力された信号に関
わらずＡＮＤ論理素子２６により制御されスイッチバッ
ファ素子２４は接続オフ状態となる。このように論理素
子制御を用いた場合においても、検査用パッド７を用い
て内部回路３のメモリデータの読み出しおよび書き込み
や、デジタル回路特性の検査を行うことは不可能とな
り、高セキュリティ性が確保されることになる。
【００３９】
【発明の効果】本発明によれば、半導体集積回路の内部
回路と検査用パッドあるいは検査回路との接続の切り替
えを行うスイッチのオンーオフを制御する配線パターン
を分割ライン上に配置しているため、分割ラインで半導
体集積回路が切り離される際に、確実に配線パターンを
切断しすべての切断面の影響を内部回路に及ぼさないよ
うにすることが可能である。
回路と検査用パッドあるいは検査回路との接続の切り替
えを行うスイッチのオンーオフを制御する配線パターン
を分割ライン上に配置しているため、分割ラインで半導
体集積回路が切り離される際に、確実に配線パターンを
切断しすべての切断面の影響を内部回路に及ぼさないよ
うにすることが可能である。
【００４０】また、従来から行っている工程である半導
体集積回路を分割ラインに沿って切り離すだけで追加の
工程を必要とせず、検査時間の増加を伴うことなく、す
べての切断面の影響を内部回路に及ぼさないようにする
ことができる。
体集積回路を分割ラインに沿って切り離すだけで追加の
工程を必要とせず、検査時間の増加を伴うことなく、す
べての切断面の影響を内部回路に及ぼさないようにする
ことができる。
【図１】 実施の形態１における半導体装置の部分的な
平面図
平面図
【図２】 図１の装置におけるスイッチ切り替え回路の
拡大図
拡大図
【図３】 実施の形態２における半導体装置の部分的な
平面図
平面図
【図４】 実施の形態３における半導体装置の部分的な
平面図
平面図
【図５】 実施の形態４における半導体装置の部分的な
平面図
平面図
【図６】 従来例における半導体装置の部分的な平面図
１…半導体集積回路 ２…分割ライン ３…半導体集積回路の内部回路 ４…検査用パッド ５…ボンディングパッド ６…配線 ７…検査用パッド ８…配線 ９…ヒューズ １０…配線 １１…スイッチ １２…配線 １３…スイッチ切り替え素子 １４…抵抗 １５…抵抗 １６…分割ライン上に形成される抵抗 １７…抵抗 １８…検査回路 １９…動作モードセレクタ用パッド１ ２０…動作モードセレクタ用パッド２ ２１…動作モードセレクタ用パッド３ ２２…バッファ素子 ２３…ＡＮＤ論理素子 ２４…スイッチバッファ素子 ２５…ＮＯＴ論理素子 ２６…ＡＮＤ論理素子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G132 AK03 AK22 AL09 4M106 AA01 AA08 AD02 AD07 AD23 BA20 CA70 5F038 AV13 BE05 BH02 BH14 CA01 CA13 CD16 CD18 DT02 DT04 DT15 EZ20
Claims (8)
- 【請求項１】 半導体ウエハ上に形成された複数の半導
体集積回路と、前記半導体集積回路の内部回路に対して
信号の入出力を行うための検査用パッドと、前記半導体
集積回路と前記検査用パッドとの接続の有無を切り替え
るスイッチと、前記半導体集積回路の周囲の分割ライン
上に形成され、前記スイッチのオン−オフ状態を制御す
る信号の配線に接続された配線パターンとを備えた半導
体装置。 - 【請求項２】 半導体ウエハ上に形成された複数の半導
体集積回路と、前記半導体集積回路の周囲の分割ライン
上に形成された前記半導体集積回路を検査するための検
査回路と、前記検査回路に対して信号の入出力を行うた
めの検査用パッドと、前記半導体集積回路と前記検査回
路との接続および前記検査回路と前記検査用パッドとの
接続の有無を各々切り替えるスイッチと、前記分割ライ
ン上に形成され、前記スイッチのオン−オフ状態を制御
する信号の配線に接続された配線パターンとを備えた半
導体装置。 - 【請求項３】 半導体ウエハ上に形成された複数の半導
体集積回路と、前記半導体集積回路の動作モードを切り
替えるための動作モードセレクタ用パッドと、前記半導
体集積回路と動作モードセレクタ用パッドとの接続の有
無を切り替えるスイッチと、前記半導体集積回路の周囲
の分割ライン上に形成され、前記スイッチのオン−オフ
状態を制御する信号の配線に接続された配線パターンを
備えた半導体装置。 - 【請求項４】 前記配線パターンは、前記複数の半導体
集積回路が前記分割ラインに沿って切り離されるときに
切断されるように配置されたことを特徴とする請求項１
から３のいずれか１項に記載の半導体装置。 - 【請求項５】 前記配線パターンの切断により、前記ス
イッチのオン−オフが切り替えられることを特徴とする
請求項４に記載の半導体装置。 - 【請求項６】 前記配線パターンの切断により、前記ス
イッチがオンからオフに切り替えられることを特徴とす
る請求項５に記載の半導体装置。 - 【請求項７】 前記配線パターンは、ポリシリコンで形
成されたことを特徴とする請求項５に記載の半導体装
置。 - 【請求項８】 前記配線パターンの切断により前記半導
体集積回路の動作モードが固定されることを特徴とする
請求項３に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109990A JP3506377B2 (ja) | 2001-04-09 | 2001-04-09 | 半導体装置およびその製造方法 |
| US10/119,560 US6838891B2 (en) | 2001-04-09 | 2002-04-09 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109990A JP3506377B2 (ja) | 2001-04-09 | 2001-04-09 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313860A true JP2002313860A (ja) | 2002-10-25 |
| JP3506377B2 JP3506377B2 (ja) | 2004-03-15 |
Family
ID=18961843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001109990A Expired - Fee Related JP3506377B2 (ja) | 2001-04-09 | 2001-04-09 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6838891B2 (ja) |
| JP (1) | JP3506377B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032631A (ja) * | 2004-07-15 | 2006-02-02 | Sony Corp | 半導体ウェハ、半導体装置及び半導体装置の製造方法 |
| US7242080B2 (en) | 2003-11-18 | 2007-07-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer with information protection function |
| JP2011223033A (ja) * | 2011-07-22 | 2011-11-04 | Panasonic Corp | 半導体装置 |
| JP2016046342A (ja) * | 2014-08-21 | 2016-04-04 | 力晶科技股▲ふん▼有限公司 | 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026646B2 (en) * | 2002-06-20 | 2006-04-11 | Micron Technology, Inc. | Isolation circuit |
| KR100487530B1 (ko) * | 2002-07-26 | 2005-05-03 | 삼성전자주식회사 | 테스트 소자 그룹이 구비된 반도체 소자 |
| US20040051550A1 (en) * | 2002-09-12 | 2004-03-18 | Ma David Suitwai | Semiconductor die isolation system |
| JP4091562B2 (ja) * | 2004-03-29 | 2008-05-28 | ファナック株式会社 | モータ駆動装置 |
| DE102004059505B4 (de) * | 2004-12-10 | 2014-06-18 | X-Fab Semiconductor Foundries Ag | Anordnung zum Test von eingebetteten Schaltungen mit Hilfe von Testinseln |
| JP4472650B2 (ja) * | 2006-02-27 | 2010-06-02 | シャープ株式会社 | 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法 |
| KR101274208B1 (ko) * | 2007-08-07 | 2013-06-17 | 삼성전자주식회사 | 접촉 불량 검출회로를 구비하는 반도체 장치 |
| DE102007063229B4 (de) * | 2007-12-31 | 2013-01-24 | Advanced Micro Devices, Inc. | Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten |
| US9048201B2 (en) * | 2011-06-23 | 2015-06-02 | Broadcom Corporation | Sacrificial wafer probe pads through seal ring for electrical connection to circuit inside an integrated circuit |
| ITMI20111418A1 (it) | 2011-07-28 | 2013-01-29 | St Microelectronics Srl | Architettura di testing di circuiti integrati su un wafer |
| TWI560833B (en) * | 2015-10-19 | 2016-12-01 | Siliconware Precision Industries Co Ltd | No-sticking detection method and substrate and pressure plate thereof |
| CN106652859A (zh) * | 2016-11-23 | 2017-05-10 | 上海中航光电子有限公司 | 显示面板及其制作方法、显示设备和显示测试方法 |
| CN106782248B (zh) * | 2017-01-12 | 2021-01-15 | 京东方科技集团股份有限公司 | 一种显示面板检测装置及显示面板检测的方法 |
| CN109584802B (zh) | 2019-01-04 | 2021-09-21 | 京东方科技集团股份有限公司 | 一种驱动电路及其工作方法、显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293598A (ja) * | 1986-06-12 | 1987-12-21 | Toshiba Corp | 半導体記憶装置 |
| JPH03185756A (ja) * | 1989-12-14 | 1991-08-13 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US5059899A (en) | 1990-08-16 | 1991-10-22 | Micron Technology, Inc. | Semiconductor dies and wafers and methods for making |
| US5214657A (en) | 1990-09-21 | 1993-05-25 | Micron Technology, Inc. | Method for fabricating wafer-scale integration wafers and method for utilizing defective wafer-scale integration wafers |
| JPH0661298A (ja) * | 1992-08-11 | 1994-03-04 | Hitachi Ltd | 半導体集積回路装置 |
| US5619462A (en) * | 1995-07-31 | 1997-04-08 | Sgs-Thomson Microelectronics, Inc. | Fault detection for entire wafer stress test |
| US5861660A (en) * | 1995-08-21 | 1999-01-19 | Stmicroelectronics, Inc. | Integrated-circuit die suitable for wafer-level testing and method for forming the same |
| JP3529581B2 (ja) | 1997-03-14 | 2004-05-24 | 東芝マイクロエレクトロニクス株式会社 | 半導体ウェーハ及びｉｃカード |
| JP3070533B2 (ja) * | 1997-07-10 | 2000-07-31 | 日本電気株式会社 | 半導体集積回路試験装置 |
| US6313658B1 (en) * | 1998-05-22 | 2001-11-06 | Micron Technology, Inc. | Device and method for isolating a short-circuited integrated circuit (IC) from other IC's on a semiconductor wafer |
-
2001
- 2001-04-09 JP JP2001109990A patent/JP3506377B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-09 US US10/119,560 patent/US6838891B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242080B2 (en) | 2003-11-18 | 2007-07-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer with information protection function |
| JP2006032631A (ja) * | 2004-07-15 | 2006-02-02 | Sony Corp | 半導体ウェハ、半導体装置及び半導体装置の製造方法 |
| JP4595416B2 (ja) * | 2004-07-15 | 2010-12-08 | ソニー株式会社 | 半導体ウェハ、半導体装置及び半導体装置の製造方法 |
| JP2011223033A (ja) * | 2011-07-22 | 2011-11-04 | Panasonic Corp | 半導体装置 |
| JP2016046342A (ja) * | 2014-08-21 | 2016-04-04 | 力晶科技股▲ふん▼有限公司 | 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6838891B2 (en) | 2005-01-04 |
| JP3506377B2 (ja) | 2004-03-15 |
| US20020145440A1 (en) | 2002-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002313860A (ja) | 半導体装置 | |
| US6417721B2 (en) | Device and method for limiting the extent to which circuits in integrated circuit dice electrically load bond pads and other circuit nodes in the dice | |
| US7550762B2 (en) | Isolation circuit | |
| JP4187022B2 (ja) | 半導体装置、半導体集積回路およびバンプ抵抗測定方法 | |
| KR20000048488A (ko) | 집적 회로 모듈내의 집적 회로 다이스를 검사하기 위한 장치 및방법 | |
| US8624615B2 (en) | Isolation circuit | |
| JP2004028885A (ja) | 半導体装置、半導体パッケージ及び半導体装置の試験方法 | |
| KR100343283B1 (ko) | 반도체 장치의 테스트 전원 공급 회로 | |
| EP0414014B1 (en) | Semiconductor device and method of testing the same | |
| US7969169B2 (en) | Semiconductor integrated circuit wafer, semiconductor integrated circuit chip, and method of testing semiconductor integrated circuit wafer | |
| US20080093597A1 (en) | Semiconductor device | |
| US9899312B2 (en) | Isolating electric paths in semiconductor device packages | |
| US7622947B1 (en) | Redundant circuit presents connections on specified I/O ports | |
| US6720785B2 (en) | Integrated circuit with test mode, and test configuration for testing an integrated circuit | |
| KR100465541B1 (ko) | 멀티 프로빙 패드를 구비한 반도체 테스트 장치 | |
| TWI782339B (zh) | 晶片內去耦電容器電路的測試系統及方法 | |
| JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
| JP2954076B2 (ja) | 半導体集積回路ウェハ及びその試験方法 | |
| JP2003004808A (ja) | 半導体装置および半導体装置のテスト方法 | |
| KR20180138472A (ko) | 테스트 회로를 포함하는 반도체 장치 | |
| JPH0637159A (ja) | 半導体素子の選別方法 | |
| JP2008058200A (ja) | 半導体集積回路装置 | |
| JPH0567683A (ja) | 識別回路 | |
| JP2002022809A (ja) | 半導体装置 | |
| JPH0572272A (ja) | スキヤンパスを備えた論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |