JPH0572272A - スキヤンパスを備えた論理回路 - Google Patents

Abstract

(57)【要約】 【目的】 内蔵するスキャンパスに縮退故障やショート
が生じた場合においても機能試験を行うことができ、不
良箇所を特定することのできる論理回路を実現するこ
と。 【構成】 制御信号に応じて第１乃至第３の入力のうち
のいずれか１つを選択する複数のセレクタ回路と、前記
複数のセレクタ回路に対応して複数設けられ、各セレク
タ回路の出力を入力するレジスタとを備えた論理回路で
あって、セレクタ回路およびレジスタは、各入力の選択
により各レジスタが直列接続された第１のスキャンパス
と、該第１のスキャンパスと逆向きに各レジスタが直列
接続された第２のスキャンパスが形成されるように接続
されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は論理回路の試験方法に関
し、特に、スキャン方式を用いた試験方式に関する。

【０００２】

【従来の技術】近年の半導体集積回路やプリント板は多
端子化・高集積化が進み、そこに搭載される論理回路量
の増加と回路の複雑化によって、これらの機能検査はよ
り困難なものになりつつある。

【０００３】従来より、これらのような大規模集積回路
（以後、ＬＳＩと略称する）やプリント板論理パッケー
ジにおいては論理機能試験を容易にするための一方法と
してスキャンパスを用いた試験方法が採られていた。

【０００４】図７は上記のスキャンパスを用いた試験方
法を行う従来例の構成を示す回路図である。

【０００５】本従来例は、ＬＳＩ（もしくはプリント板
論理パッケージ）内に設けられる第１乃至第４のセレク
タ回路７１〜７４と、各セレクタ回路７１〜７４の出力
をそれぞれ入力する第１乃至第４のレジスタ７５〜７８
より構成されている。

【０００６】各セレクタ回路７１〜７４は２つの入力端
子を有し、制御信号Ｓの状態によりいずれかの入力端子
を選択するものである。通常動作時には第１の入力端子
に接続された本来の論理信号を各レジスタ７５〜７８へ
出力するように制御され、スキャンパスを用いる検査時
には、第２の入力端子を選択するように制御される。第
１乃至第４のセレクタ回路７１〜７４と第１乃至第４の
レジスタ７５〜７８はそれぞれ対応して組み合わされて
おり、各セレクタ回路（７２〜７４）の第２の入力端子
にはそれぞれ異なる組のレジスタ（７５〜７７）の出力
信号が入力されている。このように接続されることによ
り、ＬＳＩ内のレジスタは数珠つなぎに接続されること
になり、レジスタ群を一連のシフトレジスタとして動作
させることによりスキャンパスを構成することができ
る。

【０００７】シフトレジスタとして動作させた場合、最
先頭となる第１のレジスタ７５に第１のセレクタ回路７
１を介して接続されるスキャン入力端子ＩＮよりシフト
レジスタに任意のテストデータを書込んだり、最後尾と
なる第４のレジスタ７８の出力であるスキャン出力端子
ＯＴよりシフトレジスタの内容を読み出すことができ、
これらの書込み内容と読み出し内容とを照合することに
より、シフトレジスタを構成する各レジスタの動作を確
認することができる。

【０００８】このように、従来行われているスキャンパ
スを用いたこの種の検査方式においては、レジスタをシ
フトレジスタとして用いてデータを一方向にシフトさ
せ、その書込み内容と読み出し内容とを照合させること
が行われていた。

【０００９】

【発明が解決しようとする課題】上述した従来のスキャ
ンパスを用いた検査方式においては、データを一方向に
シフトさせるものであるため、スキャンパス上のいずれ
かのレジスタが入力設定値に関わらずに常に固定値を保
持した状態となる、いわゆる縮退故障を起こした場合
や、スキャンパスの途中で配線切れや電源配線等のショ
ートが生じた場合には、スキャン入力端子にデータ順次
入力してもスキャンパスの出力端子から順次出力される
データは全ビットともに故障状態に従った固定値となっ
てしまい、このような故障が生じた場合には不良の原因
や不良箇所を特定することが非常に困難であり、また、
機能試験を行うことができないという問題点がある。

【００１０】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、上記のような
縮退故障やショートが生じた場合においても機能試験を
行うことができ、不良箇所を特定することのできるスキ
ャン試験方法を実現することを目的とする。

【００１１】

【課題を解決するための手段】本発明のスキャンパスを
備えた論理回路は、制御信号に応じて第１乃至第３の入
力のうちのいずれか１つを選択する複数のセレクタ回路
と、前記複数のセレクタ回路に対応して複数設けられ、
各セレクタ回路の出力を入力するレジスタとを備えた論
理回路であって、前記セレクタ回路およびレジスタは、
セレクタ回路の第１の入力が選択されているときには論
理回路に本来用いられる信号がレジスタより出力され、
セレクタ回路の第２の入力が選択されているときには各
レジスタが直列接続された第１のスキャンパスが形成さ
れ、セレクタ回路の第３の入力が選択されているときに
は第２の入力が選択されているときと逆向きに各レジス
タが直列接続された第２のスキャンパスが形成されるよ
うに接続されている。

【００１２】この場合、第１のスキャンパスおよび第２
のスキャンパスの各入力端子が共通の外部端子に接続さ
れてもよく、また、 制御信号として３つの電位状態を
有する信号が用いられ、セレクタ回路は該制御信号の電
位状態に応じて入力の選択を行うものとしてもよい。

【００１３】

【作用】第１のスキャンパスによる論理回路の試験時に
出力データが固定値となった場合には、第２のスキャン
パスを用いることにより不良の原因を特定することがで
きる。すなわち、第２のスキャンパスで正常にデータが
出力されるのであれば不良の原因は第１のスキャンパス
を形成する配線のショートもしくは断線と特定すること
ができる。この場合には第２のスキャンパスによって論
理回路の試験を行うことができる。

【００１４】また、第２のスキャンパスでも出力データ
が固定となる場合にはレジスタの縮退故障と見なすこと
ができる。この場合、第１のスキャンパスを用いて各レ
ジスタにデータを与えた後に第２のスキャンパスを用い
てデータを読み出すことにより縮退故障が生じたレジス
タを特定することができる。

【００１５】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１６】図１は本発明の第１の実施例の構成を示す
回路図である。

【００１７】本実施例は本発明の方法によって試験され
るＬＳＩ内に設けられた回路を示すものであり、３入力
のセレクタ回路である第１〜第４のセレクタ回路１１〜
１４と、該第１〜第４のセレクタ回路１１〜１４と組み
合わされて、これらの出力を入力する第１〜第４のレジ
スタ１５〜１８より構成されている。

【００１８】各レジスタ１５〜１８は、図示しないが同
一のクロック信号の供給を受けるものであり、該クロッ
クと同期した動作を行う。各セレクタ回路１１〜１４の
それぞれは、制御信号Ｓの内容に応じて３入力のうちの
いずれか一つを選択して出力する。

【００１９】各セレクタ回路１１〜１４の第１の入力端
子１１₁〜１４₁には図示していないがＬＳＩを本来の機
能として動作させるときの信号が入力されている。

【００２０】各セレクタ回路１１〜１４の第２の入力端
子１１₂〜１４₂にはそれぞれ他のセレクタ回路と組み合
わされるレジスタの出力信号が入力されており、第１の
セレクタ回路１１の第２の入力端子１１₂でもある第１
のスキャン信号入力端子ＩＮ１、第１のセレクタ回路１
１、第１のレジスタ回路１５、第２のセレクタ回路１
２、第２のレジスタ回路１６、第３のセレクタ回路１
３、第３のレジスタ回路１７、第４のセレクタ回路１
４、第４のレジスタ回路１８を順に通り、第４のレジス
タ回路１８の出力端子である第１のスキャン出力端子Ｏ
Ｔ１の順に信号が通る第１のスキャンパスが構成されて
いる。

【００２１】各セレクタ回路１１〜１４の第３の入力端
子１１₃〜１４₃にもそれぞれ他のセレクタ回路と組み合
わされるレジスタの出力信号が入力されてスキャンパス
が構成されるが、この場合には上記の第１のスキャンパ
スとは逆に信号が通る第２のスキャンパスが構成され
る。

【００２２】第２のスキャンパスは、第４のセレクタ回
路１４の第３の入力端子１１³でもある第２のスキャン
信号入力端子ＩＮ２、第４のセレクタ回路１４、第４の
レジスタ回路１８、第３のセレクタ回路１３、第３のレ
ジスタ回路１７、第２のセレクタ回路１２、第２のレジ
スタ回路１６、第１のセレクタ回路１１、第１のレジス
タ回路１５を順に通り、第１のレジスタ回路１５の出力
端子である第２のスキャン出力端子ＯＴ２の順に信号が
通るように構成される。

【００２３】図２は図１中の各セレクタ回路および各レ
ジスタ回路の構成を詳細に示す回路図である。

【００２４】３入力のセレクタ回路２０は、２つの２入
力のセレクタ回路２１，２２から構成されており、その
入力端子として第１〜第３の入力端子２０¹〜２０³を有
している。セレクタ回路２２は上記の第２の入力端子２
０²と第３の入力端子２０³とを入力端子としている。セ
レクタ回路２１は第１の入力端子２０₁とセレクタ回路
２２の出力端子とを入力端子とするもので、その出力端
子はセレクタ回路２０の出力端子とされてレジスタ回路
２３に出力されている。

【００２５】上記の各セレクタ回路２１，２２のそれぞ
れは可変電圧信号である制御信号Ｓを入力するもので、
該制御信号Ｓの電圧値に応じて各入力のうちのいずれか
を出力する。

【００２６】各セレクタ回路２１，２２の入力選択動作
について説明する。

【００２７】セレクタ回路２１は第１の規準電位ＶＴ１
を持つもので、制御信号Ｓの電圧値が第１の規準電位Ｖ
Ｔ１よりも高いものであるときには第１の入力端子２０
₁に入力されている信号を選択し、制御信号Ｓの電圧値
が第１の規準電位ＶＴ１よりも低いものであるときには
セレクタ回路２２の出力を選択してレジスタ回路２３へ
出力する。

【００２８】セレクタ回路２２は、第１の規準電位ＶＴ
１よりも低い規準電位ＶＴ２を持つもので、制御信号Ｓ
の電圧値が第２の規準電位ＶＴ２よりも高いものである
ときには第２の入力端子２０₂に入力されている信号を
選択し、制御信号Ｓの電圧値が第２の規準電位ＶＴ２よ
りも低いものであるときには第３の入力端子２０₃に入
力されている信号を選択してセレクタ回路２２へ出力す
る。

【００２９】図３は上記の選択状態を示す図であり、制
御信号Ｓとセレクタ回路２０の出力信号の状態を示して
いる。

【００３０】図示されるように、制御信号Ｓが第１の電
位ＶＴ１より高いものであるときには、第１の入力端子
２０₁への入力信号が選択され、制御信号Ｓが第１の規
準電位ＶＴ１より低く、かつ、第２の規準電位ＶＴ２よ
りも高いものであるときには第２の入力端子２０₂への
入力信号が選択される。また、制御信号Ｓが第２の規準
電位ＶＴ２よりも低いものであるときには第３の入力端
子２０₃への入力信号が選択されてレジスタ回路２３へ
出力される。

【００３１】本実施例によれば、第１〜第４のレジスタ
１５〜１８のうちのいずれかのレジスタに縮退故障が生
じたとしても、前述した第１のスキャンパスを用いて各
レジスタにデータをセットした後に第２のスキャンパス
を用いてそれらのデータを読み出すことにより故障した
レジスタを容易に特定することができる。

【００３２】すなわち、第１のスキャンパスを使ってデ
ータを各レジスタにセットし終えたとき、故障したレジ
スタよりも第１のスキャン入力端子ＩＮ１寄りにあるレ
ジスタには故障の影響が及ばない。このため、この状態
のときに各レジスタの内容を第２のスキャンパスを使っ
て第２のスキャン出力端子ＯＴ２より読み出すと、読み
出されたデータのうち、最初に縮退状態となるビット位
置が故障したレジスタのスキャンパス上の位置を示すこ
ととなり、これにより縮退故障が生じたレジスタの位置
を特定することができる。

【００３３】また、本実施例のものにおいては、ＬＳＩ
内に第１および第２のスキャンパスという２つのスキャ
ンパスが設けられるので、第１のスキャンパスの経路中
に断線が生じた場合にも第２のスキャンパスを使ってＬ
ＳＩの機能試験を行うことができる。

【００３４】さらに、第１，第２のスキャンパスを使っ
て試験することにより、不良の原因がレジスタにあるの
か、もしくはスキャンパスの経路中にあるのかを調べる
ことができる。

【００３５】図４は本発明の第２の実施例の構成を示す
回路図である。

【００３６】本実施例は、図１に示した第１の実施例に
おいて各スキャンパスにそれぞれ設けられていた第１，
第２のスキャン入力端子ＩＮ１，ＩＮ２を共通化してス
キャン入力端子ＩＮとしたものである。これ以外の構成
は図１に示した第１の実施例と同様であるため説明は省
略する。

【００３７】本実施例のものにおいては、上記のように
入力端子の共通化を図ることにより、実際の回路動作に
は不要となる試験専用端子の数を節減することができ、
構成を簡略化することができた。

【００３８】図５は本発明の第３の実施例の構成を示す
図である。

【００３９】本実施例は、図４に示した第２の実施例の
第１，第２のスキャン出力端子ＯＴ１，ＯＴ２を共通化
したスキャン出力端子ＯＴを設けたうえで、各スキャン
パスの出力端（レジスタ１５，１８の出力）のいずれか
を出力端子ＯＴへ接続するスキャン出力セレクタ回路５
１を設けたものである。これら以外の構成は図４に示し
た第２の実施例と同様であるため説明は省略する。

【００４０】各セレクタ回路１１〜１４を切換えるため
の制御信号Ｓは、スキャン出力セレクタ回路５１にも与
えられている。スキャン出力セレクタ回路５１は、制御
信号Ｓが第２の規準電位ＶＴ２よりも高いものである場
合には第４のレジスタ１８の出力を選択して出力端子Ｏ
Ｔを第１のスキャンパスの出力端子として動作させ、制
御信号Ｓが第２の規準電位ＶＴ２よりも低いものである
場合には第１のレジスタ。１５を選択して出力端子ＯＴ
を第２のスキャンパスの出力端子として動作させる。

【００４１】上記のような切換え動作を行うスキャン出
力セレクタ回路５１を設けることにより、本実施例のも
のにおいては試験専用端子の数をさらに節減することが
でき、構成を簡略化することができた。

【００４２】図６は本発明の第４の実施例の構成を示す
回路図である。

【００４３】本実施例においては、第１のスキャンパス
の入力（第１のセレクタ回路１１への入力）と第２のス
キャンパスの出力（第１のレジスタ１５の出力）とが第
１の双方向回路６１を介して第１の入出力端子Ｔ１に接
続され、第２のスキャンパスの入力（第４のセレクタ回
路１４への入力）と第１のスキャンパスの出力（第４の
レジスタ１８の出力）とが第２の双方向回路６２を介し
て第２の入出力端子Ｔ２に接続されている。各セレクタ
回路１１〜１４を切換えるための制御信号Ｓは、各双方
向回路６１，６２にも与えられている。これら以外の構
成は図１に示した第１の実施例と同様であるため説明は
省略する。

【００４４】制御信号Ｓが第２の規準電位ＶＴ２より高
いものである場合、第１の双方向回路６１は第１の入出
力端子Ｔ１と第１のセレクタ回路１１の入力とを接続
し、第２の双方向回路６２は第２の入出力端子Ｔ２と第
４のレジスタ１８の出力とを接続して第１のスキャンパ
スを形成する。

【００４５】また、制御信号Ｓが第２の規準電位ＶＴ２
より低いものである場合、第１の双方向回路６１は第１
の入出力端子Ｔ１と第１のレジスタ１５ので力とを接続
し、第２の双方向回路６２は第２の入出力端子Ｔ２と第
４のセレクタ回路１４の入力とを接続して第２のスキャ
ンパスを形成する。

【００４６】本実施例の場合、試験専用端子の数として
は図５に示した第３の実施例と同様であるが、比較的近
い位置にある第１のスキャンパスの入力端子と第２のス
キャンパスの出力端子および第２のスキャンパスの入力
端子と第１のスキャンパスの出力端子とをそれぞれ共有
化できるので、配線を短くすることができる。このた
め、ＬＳＩや論理パッケージ内を横切るような長い配線
をなくすことができ、断線やショートが生じる危険性を
少なくすることができる。

【００４７】なお、本実施例においては、２つの双方向
回路６１，６２のそれぞれに制御信号Ｓを与えるものと
して説明したが、双方向回路として同時双方向動作が可
能な回路を使用することにより、双方向回路を１つとす
ることもでき、このように構成してもよい。

【００４８】また、以上述べた各実施例において、３入
力の各セレクタ回路の入力信号の切換えは制御信号Ｓの
電位に応じて行うものとして説明したが、複数の制御信
号に応じて入力信号を切り換えるマルチプレクサを用い
ても当然よい。この場合には、上記の場合に比べると制
御信号用の配線数が増えるものの、各セレクタ回路や制
御信号の発生器を通常用いられるディジタル回路化する
ことができる。

【００４９】

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。

【００５０】請求項１に記載のものにおいては、スキャ
ンパスを２系統とすることにより、一方のスキャンパス
を形成する配線にショートもしくは断線が生じてたり、
スキャンパスを構成するレジスタに縮退故障が生じた場
合においてもその故障原因や故障箇所を特定することが
できる効果がある。また、故障原因が配線に関するもの
である場合には他方のスキャンパスを用いて論理回路の
試験を行うことができる効果がある。

【００５１】請求項２に記載のものにおいては、論理回
路の試験を行うための外部端子数を少なくすることがで
きる効果がある。

【００５２】請求項３に記載のものにおいては、制御信
号用の配線を少なくすることができ、構成を簡略化する
ことができる効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成を示す回路図であ
る。

【図２】図１中の各セレクタ回路および各レジスタ回路
の構成を詳細に示す回路図である。

【図３】図１中の各セレクタ回路の選択状態を示す図で
ある。

【図４】本発明の第２の実施例の構成を示す回路図であ
る。

【図５】本発明の第３の実施例の構成を示す回路図であ
る。

【図６】本発明の第４の実施例の構成を示す回路図であ
る。

【図７】従来例の構成を示す回路図である。

【符号の説明】

１１ 第１のセレクタ回路 １２ 第２のセレクタ回路 １３ 第３のセレクタ回路 １４ 第４のセレクタ回路 １５ 第１のレジスタ １６ 第２のレジスタ １７ 第３のレジスタ １８ 第４のレジスタ ５１ スキャン出力セレクタ回路 ６１，６２ 双方向回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御信号に応じて第１乃至第３の入力の
   うちのいずれか１つを選択する複数のセレクタ回路と、 前記複数のセレクタ回路に対応して複数設けられ、各セ
   レクタ回路の出力を入力するレジスタとを備えた論理回
   路であって、 前記セレクタ回路およびレジスタは、セレクタ回路の第
   １の入力が選択されているときには論理回路に本来用い
   られる信号がレジスタより出力され、セレクタ回路の第
   ２の入力が選択されているときには各レジスタが直列接
   続された第１のスキャンパスが形成され、セレクタ回路
   の第３の入力が選択されているときには第２の入力が選
   択されているときと逆向きに各レジスタが直列接続され
   た第２のスキャンパスが形成されるように接続されてい
   ることを特徴とするスキャンパスを備えた論理回路。
2. 【請求項２】 請求項１記載のスキャンパスを備えた論
   理回路において、 第１のスキャンパスおよび第２のスキャンパスの各入力
   端子が共通の外部端子に接続されることを特徴とするス
   キャンパスを備えた論理回路。
3. 【請求項３】 請求項１または請求項２に記載のスキャ
   ンパスを備えた論理回路において、 制御信号として３つの電位状態を有する信号が用いら
   れ、セレクタ回路は該制御信号の電位状態に応じて入力
   の選択を行うことを特徴とするスキャンパスを備えた論
   理回路。