JP2007017363A - プローブカード - Google Patents

プローブカード Download PDF

Info

Publication number
JP2007017363A
JP2007017363A JP2005201242A JP2005201242A JP2007017363A JP 2007017363 A JP2007017363 A JP 2007017363A JP 2005201242 A JP2005201242 A JP 2005201242A JP 2005201242 A JP2005201242 A JP 2005201242A JP 2007017363 A JP2007017363 A JP 2007017363A
Authority
JP
Japan
Prior art keywords
probe card
chip
probe
cantilever type
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005201242A
Other languages
English (en)
Other versions
JP4859174B2 (ja
JP2007017363A5 (ja
Inventor
Hidenori Fukushima
英徳 福島
Manabu Yamauchi
学 山内
Akishi Tashiro
晃史 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2005201242A priority Critical patent/JP4859174B2/ja
Publication of JP2007017363A publication Critical patent/JP2007017363A/ja
Publication of JP2007017363A5 publication Critical patent/JP2007017363A5/ja
Application granted granted Critical
Publication of JP4859174B2 publication Critical patent/JP4859174B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】本発明は、半導体ウェハの高密度に集積されたチップの電気的特性を検査するにあたり、均一形状のカンチレバー型プロ−ブを採用し、かつ、複数のチップの検査を同時に行う各開口部を完全に分離し、該各開口部に具備されたプローブが相互に物理的に、電気的に干渉することなく、できるだけ全体をコンパクトにしたプローブカードを提供する。
【解決手段】半導体ウェハ上の複数のチップ領域に対向させて電気的測定を行うプローブカードであって、所定のチップ領域に対応する開口部と、この開口部からX軸方向、Y軸方向のそれぞれにN個(Nは正の整数)のチップ領域に相当する寸法分を離して設けられた複数の開口部と、前記それぞれの開口部の周縁部から内部に伸びる複数のカンチレバー型プローブとを有するプローブカードユニット、および四方に延びた形状で、先端で上記プローブカードユニットを支持する支持部材を備えたことを特徴とするプローブカード。
【選択図】図1

Description

本発明は、半導体ウェハ状態におけるLSIチップのパッドにプローブを機械的に接触させて電気的特性を検査するプローブカードに関するものである。
従来、半導体ウェハ上のチップデバイスの電気的特性を検査するには、プローブカードと呼ばれる装置が用いられている。そしてウェハ上のチップ数の増大に伴い、順次多数のチップを同時に検査することによって短時間で検査を完了するように図られてきている。複数のチップを同時に検査する場合、隣り合うチップを一群として検査する方法と、所定の関係をもって離れたチップを一群として検査する方法とが考えられてきた。前者の方法の場合、1×Nまたはn×mに並んだチップの一群を検査対象として、プローブカード側ではそれぞれのチップに対応した1×Nまたはn×mに並んだテスト領域を設定し、プローブカードと検査対象とを相対的に一定周期で反復移動させるものであって、効率よく検査を進めることができるという長所がある。この例として、2×2の4個取りのプローブカードが先行技術として開示されている(文献1)。しかし、隣り合うチップに対してそれぞれ下ろされる多数のプローブが2層構造になっており、プローブが交錯・接触しないようにするという課題があり、チップの高集積化に伴うプローブ数の増加に対応しきれない状態が生じる。
一方、後者の方法は、前者の方法に比し、プローブの配置を単純化できるという長所があるが、プローブカードと検査対象との相対的な移動が複雑になると共に、移動回数が多くなることから前者の方法に比較して効率が悪いと考えられてきた。しかし、ウェハ上のチップの高集積化に伴なって、検査能力を上げるために多くのチップの同時測定を可能にするプローブカードの先行技術が開示されている(文献2)。文献2の先行技術は、探針(プローブ)の局所的な密集を軽減しつつ、なるべく多くのチップ領域が同時測定できるような多数個取りのプローブカードであって、限られたチップ領域のうち斜め隣のチップ領域だけを同時に測定し、X軸方向及びY軸方向に隣接するチップ領域の検査を後回しにしている。すなわち、テスト領域である開口部を千鳥格子状に設けている。
特開2004−156976号公報(〔0054〜0058〕、図10,11) 特開2001−291750号公報(〔0011〕、〔0013〕、図1)
前述のプローブカードでは、1つのチップ領域だけの空間を設けただけのため、各開口部に備えられたプローブは斜め隣の開口部のプローブと近くなることから、とくに半導体ウェハ上へのチップの高集積化に伴い、プローブの全長およびプローブの固定部分(針元)で物理的な干渉が生じる。また、特にプローブがカンチレバー型プローブの場合は、プローブ全体の形状と長さがオーバードライブでのスクラブ動作に影響する。また、電気的検査結果の信頼性を高めるためにプローブ全体の長さの均一化に配慮しなければならないという問題があった。また、複数のチップ領域を同時に対応するためには、プローブカード全体が大型化し、複数のチップ領域の各々に対応するプローブカードユニットをどのように支持するかという問題があった。
本発明は、上記事情に鑑みて、これらの問題を解決するために成したものであって、半導体ウェハ上に高密度に集積されたチップの電気的特性を検査するプローブカードにおいて、均一形状のカンチレバー型プロ−ブを採用し、かつ、複数のチップのテストを同時に行う各開口部を完全に分離し、該各開口部に具備されたプローブが相互に物理的に、電気的に干渉することなく、できるだけ全体をコンパクトにしたプローブカードを提供するものである。
前記の目的を達成するために、請求項1のプローブカードの発明は、半導体ウェハ上の複数のチップ領域に対向させて電気的測定を行うプローブカードであって、所定のチップ領域に対応する開口部と、この開口部からX軸方向、Y軸方向のそれぞれにN個(Nは正の整数)のチップ領域に相当する寸法分を離して設けられた複数の開口部と、前記それぞれの開口部の周縁部から内部に伸びる複数のカンチレバー型プローブとを有するプローブカードユニット、および四方に延びた形状で、先端で上記プローブカードユニットを支持する支持部材を備えたことを特徴とする。また、請求項2の発明は、請求項1記載のプローブカードにおいて、前記Nが、式N≧2L/C(L:カンチレバー型プローブ群中の最大長さ、C:チップ領域のX,Y軸方向の長さ)で求められる整数値であることを特徴とする。
この構成を採用することにより、カンチレバー型プロ−ブの針形状と針全長を略同一にしているから、測定時のオーバードライブのスクラブ動作を均一に、かつ安定させることができるので、各開口部のみならず複数の開口部でのチップ領域に対する電気的測定結果の高信頼性に繋がる。さらに、プローブカードユニットを定位置に固定・支持する支持部材を設けているので、複数の開口部でのチップ領域に対する電気的測定結果の高信頼性に繋がる(請求項1)。また、複数の開口部の内、X軸、Y軸のそれぞれ隣り合う開口部に関して、開口部の周縁部にある複数のカンチレバー型プロ−ブの針及び針元同士が重複又は接触したりするような物理的な干渉が無くなる(請求項2)。また、針及び針元同士の接近を極力回避できるため、電気的な信号、特に高周波信号の干渉妨害を回避することができる。
請求項3のプローブカードの発明は、半導体ウェハ上の複数のチップ領域に対向させて電気的測定を行うプローブカードであって、所定のチップ領域に対応する開口部と、この開口部から上記チップ領域の斜め対角方向にM個(Mは正の整数)のチップ領域に相当する寸法分を離して設けられた複数の開口部と、前記それぞれの開口部の周縁部から内部に伸びる複数のカンチレバー型プローブとを有するプローブカードユニット、および上記対角方向に延びた形状で上記プローブカードユニットを支持する支持部材を備えたことを特徴とする。また、請求項4の発明は、請求項3に記載のプローブカードにおいて、前記Mが、式M≧√2L/C(L:カンチレバー型プローブ群中の最大長さ、C:チップ領域のX,Y軸方向の長さ)で求められる整数値であることを特徴とする。
この構成を採用することにより、カンチレバー型プロ−ブの針形状と針全長を略同一にしているから、測定時のオーバードライブのスクラブ動作を均一に、かつ安定させることができるので、各開口部のみならず複数の開口部でのチップ領域に対する電気的測定結果の高信頼性に繋がる。さらに、プローブカードユニットを定位置に固定・支持する支持部材を設けているので、複数の開口部でのチップ領域に対する電気的測定結果の高信頼性に繋がる(請求項3)。また、複数の開口部の内、対角線上のそれぞれ隣り合う開口部に関して、開口部の周縁部にある複数のカンチレバー型プロ−ブの針及び針元同士が重複又は接触したりするような物理的な干渉が無くなる(請求項4)。また、針及び針元同士の接近を極力回避できるため、電気的な信号、特に高周波信号の干渉妨害を回避することができる。
本発明による請求項1から4までの構成のプローブカードによれば、ウェハ上の多数のチップを同時に測定すること(以下同測という)が可能で、また、X軸若しくはY軸、又は斜めの対角軸方向に対して、チップ領域を測定するカンチレバー型プロ−ブが周縁部に配置された複数の開口部をN個数のチップ領域を飛ばして配設できるので、カンチレバー型プロ−ブ同士の物理的干渉が少なく、また、電気的信号の授受においても干渉が無い。また、針長を最短にし、かつ、略同寸のカンチレバー型プロ−ブを採用できるので、ウェハの電気的特性の測定において、オーバードライブのスクラブ作用が安定するので、検査精度の信頼性を高めることができる。また、多数のチップ領域の同測検査が可能であるので、ウェハのチップの高集積化に対応したウェハの検査処理能力を向上することができる。また、略同寸のカンチレバー型プロ−ブが採用できるので、プローブカードの製造においても、製作が容易であり、製品品質が維持しやすく、かつ、信頼性を高めることができる。
以下、本発明の実施形態を図面に基いて説明する。図1は、本発明の実施の形態であるプローブカードであって、X軸及びY軸方向に9チップ飛ばして、チップ4個を同測可能にしたプローブカードの模式的平面図である。図2は、本発明の実施の形態であるプローブカードであって、斜め対角方向に3チップ飛ばして、チップ4個を同測可能にしたプローブカードの模式的平面図である。図3は、本発明の実施の形態であるプローブカードにおいて、X軸方向の隣り合うカンチレバー型プロ−ブとチップ領域との模式的配置の説明図であって、aは平面図、bはaのA−A矢視の側面図である。図4は、本発明の実施の形態であるプローブカードにおいて、aはX軸、Y軸方向にある4個のプローブカードユニットの支持部材の模式的平面図、bはaの側面図である。また、cは斜め対角方向にある2個のプローブカードユニットの支持部材の模式的平面図、dはcの側面図である。
図1を用いて、本発明の実施の形態である4個のチップ10を同測(同時測定)可能にしたプローブカード1について説明すると、プローブカード1はX軸、Y軸方向にN個チップ分(本図では9チップ(10、10)分)飛ばした4個のプローブカードユニット1−1,1−2,1−3,1−4が四角形の頂点に位置するように基板9上に配設した構成をとる。各プローブカードユニット1−1,1−2,1−3,1−4は被測定チップ10の電極(図示しない)に接触して電気的測定を行う複数のカンチレバー型プロ−ブ2を開口部3の周縁部から被測定チップ10の電極に求心的に配設し、該カンチレバー型プロ−ブ2は針元部5で固定されると共に、中間支持部4で支持される構造を有する。
図3を用いて、隣り合うX軸方向のプローブカードユニット1−1,1−2の部分的な平面配置とA−A矢視の側面図を説明すると、カンチレバー型プロ−ブ2は先端部のみが約97度以上の角度に曲げられ、他は直線状であって、基板9から約7度の傾斜角αをもって針元部5を固定点として中間支持部4で支持される。そして、平面的に見た場合、複数のカンチレバー型プロ−ブ2は先端部から中間支持部4までは平行に並んで配置され、中間支持部4から針元部5までは屈曲して、それぞれの針元の間隔を拡大するようにし、プローブと基板ターミナルとの配線をし易くしている。
また、カンチレバー型プロ−ブ2の全長L(先端から針元までのX軸方向の長さ)は傾斜角αと被測定チップ10までの深さdによって決まり、L=d/tanαとなる。したがって、複数の測定するチップ領域10,10をX軸方向に配列する場合、2つの被測定チップ10の間にチップ領域10がN個(正の整数)在るとすると、カンチレバー型プロ−ブ2群中の最大長さをLとし、チップ領域10のX軸方向の長さをCとすれば、N≧2L/Cで表される。また、Y軸方向についても、X軸方向と同様に、N≧2L/Cで表される。
具体的に数値を入れて計算すると、例えばC=6.3mm、d=8.0mm、α=7°とすると、L=8/tan7=65mmとなる。このカンチレバー型プロ−ブ2の長さの最大値が65mmとなる場合には、N≧2L/C=2×65/6.3=20.6となり、被測定チップ10からX軸方向に21のチップ領域10を飛ばして、即ち跨いで、次の被測定チップ10が配置されることになる。この飛ばしチップ領域10数を減少するために、カンチレバー型プロ−ブ2の全長を縮小化することが求められ、カンチレバー型プロ−ブ2の中間支持部4から針元部5までを基板9側に屈曲させることでカンチレバー型プロ−ブ2の全長の短縮が行われ、L=26mmのものが採用されている。この場合には、N≧2L/C=2×26/6.3=8.25となり、Nは9となって、被測定チップ10間のチップ領域の数は9となる。よって、被測定チップ領域10からX軸方向に9個のチップ領域10を飛ばして、次の被測定チップ領域10を配設することになる。また、Y軸方向についても同様で、被測定チップ領域10からY軸方向に9個のチップ領域10を飛ばして、次の被測定チップ領域10を配設することになる。したがって、図1のプローブカード1は、X軸、Y軸方向に9チップ(10、10)分飛ばした4個のプローブカードユニット1−1,1−2,1−3,1−4が四角形の頂点に位置するように基板9上に配設した状態を表している。
また、図2は被測定チップ領域10を斜めの対角方向に配列したプローブカード1であって、プローブカード1は斜め対角方向にM個チップ分(本図では3チップ10XY分)飛ばした4個のプローブカードユニット1−1,1−2,1−3,1−4が対角線上に位置するように基板9上に配設した構成をとる。各プローブカードユニット1−1,1−2,1−3,1−4は被測定チップ10の電極(図示しない)に接触して電気的測定を行う複数のカンチレバー型プロ−ブ2を開口部3の周縁部から被測定チップ10の電極に求心的に配設し、該カンチレバー型プロ−ブ2は針元部5で固定されると共に、中間支持部4で支持される構造を有する。
前述の斜めに隣り合うプローブカードユニット1−1,1−2は対角方向に接する配置となる。各プローブカードユニットの平面的に見たカンチレバー型プロ−ブ2の全長Lによって関係する領域は、概略的に被測定チップ10の周縁部から略半径Lの領域として表すことができる。したがって、複数のチップ領域10XYを被測定チップ10間において斜め対角方向に配列する場合、模式的には対角線長さが略2Lの四角形の対角線上に、一辺Cのチップ領域10XYが幾つ配置できるかということになる。よって、図2に示すように、四角形が正方形として、対角線が2Lであれば一辺の長さは√2Lとなる。複数の測定するチップ領域10,10XYを対角方向に配列する場合、2つの被測定チップ10の間にチップ領域10XYがM個(正の整数)在るとすると、カンチレバー型プロ−ブ2群中の最大長さをLとし、チップ領域10XYのX軸方向の長さをCとすれば、M≧√2L/Cで表される。
具体的に数値を入れて計算すると、カンチレバー型プロ−ブ2の長さの最大値が65mmとなる場合には、M≧√2L/C=1.4×65/6.3=14.4となり、被測定チップ10から対角方向に15のチップ領域10XYを飛ばして、即ち跨いで、次の被測定チップ10が配置されることになる。また。実際に採用されているカンチレバー型プロ−ブ2の全長L=26mmのものを当てはめると、M≧√2L/C=1.4×26/6.3=5.7となり、Mは6となって、被測定チップ10間のチップ領域の数は6となる。よって、被測定チップ領域10から対角方向に6個のチップ領域10XYを飛ばして、次の被測定チップ領域10を配設することになる。図2の場合には、カンチレバー型プロ−ブ2の針元部5の配設を、それぞれ隣り合うプローブカードユニットに対してカンチレバー型プロ−ブ2の針元部5が物理的に干渉しないよう改善することで、Mが3の飛ばしチップ領域10XYを達成している。
また、図4は、本発明のプローブカード1のおいて、各プローブカードユニットを一体的に定位置に固定・支持する支持部材11であって、図4aはX軸、Y軸方向にある4個のプローブカードユニット1−1,1−2,1−3,1−4の支持部材11の模式的平面図であり、図4cは斜め対角方向にある2個のプローブカードユニット1−1,1−2の支持部材11の模式的平面図である。前記支持部材11は、複数枚の金属製の薄板12を積層したもので、この積層板は四方に延びた形状又は斜め対角方向に延びた形状を呈する。また、支持部材11の四方に延びた又は斜め対角方向に延びた各先端部13は、プローブカードユニットを支持するよう構成され、プローブカードユニットの開口部3に対応する開口部15を有し、さらに、支持されるプローブカードユニットの変形を防止するために補強板14が設けられる。
本発明の実施形態のプローブカード1の使用を概略説明すると、図1のプローブカード1においては、半導体ウェハ上にある複数のチップ領域のうち、4箇のプローブカードユニット1−1,1−2,1−3,1−4に対向する被測定チップ10に対して、各プローブカードユニットの開口部3から延在する複数のカンチレバー型プロ−ブ2の先端部が対向するチップ領域の電極部にスクラブ動作を伴って接触して電気的特性の検査を行う。検査終了後、プローブカード1とウェハは相対的にX軸又はY軸方向にチップ一個分移動し、再び4個のチップ領域の電気的測定を行う。こうしてN個の飛ばしチップ領域分(図1では9チップ領域分)を順次移動して測定した後、前記N個の飛ばしチップ領域分を一度にX軸又はY軸方向に移動することにより、再度測定を繰り返して、最終的にウェハ上の全部のチップを走査して電気的特性の検査を終了することになる。
図2のプローブカード1の場合には、前述の図1のプローブカード1の場合と違った所だけを説明すると、半導体ウェハ上にある複数のチップ領域のうち、4箇のプローブカードユニット1−1,1−2,1−3,1−4に対向する被測定チップ10に対して電気的特性の検査を行った後、プローブカード1とウェハは相対的に対角方向にチップ一個分移動し、再び4個のチップ領域の電気的測定を行う。こうしてN個の飛ばしチップ領域分(図2では3チップ領域分)を順次移動して測定した後、前記N個の飛ばしチップ領域分を一度に対角軸方向又は対角軸に直交する方向に移動することにより、再度測定を繰り返して、最終的にウェハ上の全部のチップを走査して電気的特性の検査を終了することになる。
半導体ウェハにおいて、高集積化のICチップの電気的特性を検査するプローブカードに利用することができる。
本発明の実施の形態であるプローブカードであって、X軸、Y軸方向に9チップ飛ばして、チップ4個を同測可能にしたプローブカードの模式的平面図である。 本発明の実施の形態であるプローブカードであって、斜め対角方向に3チップ飛ばして、チップ4個を同測可能にしたプローブカードの模式的平面図である。 本発明の実施の形態であるプローブカードにおいて、X軸方向の隣り合うカンチレバー型プロ−ブとチップ領域との模式的配置の説明図であって、aは平面図、bはaのA−A矢視の側面図である。 本発明の実施の形態であるプローブカードにおいて、aはX軸、Y軸方向にある4個のプローブカードユニットの支持部材の模式的平面図、bはaの側面図である。また、cは斜め対角方向にある2個のプローブカードユニットの支持部材の模式的平面図、dはcの側面図である。
符号の説明
1:プローブカード 1−1,2,3,4:プローブカードユニット
2:カンチレバー型プロ−ブ 3:開口部 4:中間支持部
5:プローブ針元部 9:基板
10:被測定チップ 10:X方向チップ領域 10:Y方向チップ領域
10X,Y:対角方向チップ領域 11:支持部材 12:薄板
13:先端部 14:補強板 15:開口部
L:プロ−ブ全長 C:チップ領域長さ α:傾斜角 d:深さ

Claims (4)

  1. 半導体ウェハ上の複数のチップ領域に対向させて電気的測定を行うプローブカードであって、所定のチップ領域に対応する開口部と、この開口部からX軸方向、Y軸方向のそれぞれにN個(Nは正の整数)のチップ領域に相当する寸法分を離して設けられた複数の開口部と、前記それぞれの開口部の周縁部から内部に伸びる複数のカンチレバー型プローブとを有するプローブカードユニット、および四方に延びた形状で、先端で上記プローブカードユニットを支持する支持部材を備えたことを特徴とするプローブカード。
  2. 前記Nが、式N≧2L/C(L:カンチレバー型プローブ群中の最大長さ、C:チップ領域のX,Y軸方向の長さ)で求められる整数値であることを特徴とする請求項1に記載のプローブカード。
  3. 半導体ウェハ上の複数のチップ領域に対向させて電気的測定を行うプローブカードであって、所定のチップ領域に対応する開口部と、この開口部から上記チップ領域の斜め対角方向にM個(Mは正の整数)のチップ領域に相当する寸法分を離して設けられた複数の開口部と、前記それぞれの開口部の周縁部から内部に伸びる複数のカンチレバー型プローブとを有するプローブカードユニット、および上記対角方向に延びた形状で上記プローブカードユニットを支持する支持部材を備えたことを特徴とするプローブカード。
  4. 前記Mが、式M≧√2L/C(L:カンチレバー型プローブ群中の最大長さ、C:チップ領域のX,Y軸方向の長さ)で求められる整数値であることを特徴とする請求項3に記載のプローブカード。
JP2005201242A 2005-07-11 2005-07-11 プローブカード Expired - Fee Related JP4859174B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005201242A JP4859174B2 (ja) 2005-07-11 2005-07-11 プローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005201242A JP4859174B2 (ja) 2005-07-11 2005-07-11 プローブカード

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011187376A Division JP5152941B2 (ja) 2011-08-30 2011-08-30 プローブカード

Publications (3)

Publication Number Publication Date
JP2007017363A true JP2007017363A (ja) 2007-01-25
JP2007017363A5 JP2007017363A5 (ja) 2008-07-03
JP4859174B2 JP4859174B2 (ja) 2012-01-25

Family

ID=37754641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005201242A Expired - Fee Related JP4859174B2 (ja) 2005-07-11 2005-07-11 プローブカード

Country Status (1)

Country Link
JP (1) JP4859174B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010537187A (ja) * 2007-08-17 2010-12-02 アドバンスト マイクロ デバイシズ,インコーポレイテッド マルチサイトプローブ
CN113777369A (zh) * 2020-06-10 2021-12-10 中华精测科技股份有限公司 悬臂式薄膜探针卡
CN115754388A (zh) * 2022-10-19 2023-03-07 深圳锐盟半导体有限公司 一种探针卡、芯片测试方法、测试机及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116963A (ja) * 1997-06-25 1999-01-22 Ii S J:Kk 半導体ウェハーのテスト方法および装置
JP2001291750A (ja) * 2000-04-06 2001-10-19 Seiko Epson Corp プローブカード及びそれを用いたチップ領域ソート方法
JP2001291749A (ja) * 2000-04-06 2001-10-19 Seiko Epson Corp プローブカード及びそれを用いたチップ領域ソート方法
JP2002313856A (ja) * 2001-04-12 2002-10-25 Mitsubishi Electric Corp 半導体素子試験装置およびこれを用いた半導体素子試験方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116963A (ja) * 1997-06-25 1999-01-22 Ii S J:Kk 半導体ウェハーのテスト方法および装置
JP2001291750A (ja) * 2000-04-06 2001-10-19 Seiko Epson Corp プローブカード及びそれを用いたチップ領域ソート方法
JP2001291749A (ja) * 2000-04-06 2001-10-19 Seiko Epson Corp プローブカード及びそれを用いたチップ領域ソート方法
JP2002313856A (ja) * 2001-04-12 2002-10-25 Mitsubishi Electric Corp 半導体素子試験装置およびこれを用いた半導体素子試験方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010537187A (ja) * 2007-08-17 2010-12-02 アドバンスト マイクロ デバイシズ,インコーポレイテッド マルチサイトプローブ
CN113777369A (zh) * 2020-06-10 2021-12-10 中华精测科技股份有限公司 悬臂式薄膜探针卡
CN113777369B (zh) * 2020-06-10 2023-12-19 台湾中华精测科技股份有限公司 悬臂式薄膜探针卡
CN115754388A (zh) * 2022-10-19 2023-03-07 深圳锐盟半导体有限公司 一种探针卡、芯片测试方法、测试机及存储介质
CN115754388B (zh) * 2022-10-19 2023-09-29 深圳锐盟半导体有限公司 一种探针卡、芯片测试方法、测试机及存储介质

Also Published As

Publication number Publication date
JP4859174B2 (ja) 2012-01-25

Similar Documents

Publication Publication Date Title
US8547127B2 (en) Probe block
JP2005300545A (ja) 電気信号接続装置及びこれを用いたプローブ組立体並びにプローバ装置
US7501838B2 (en) Contact assembly and LSI chip inspecting device using the same
JP4859174B2 (ja) プローブカード
JP5152941B2 (ja) プローブカード
JP6195709B2 (ja) プローブカード、検査装置、及び検査方法
TW546756B (en) Semiconductor device and test device thereof
JPH07201935A (ja) プローブカード及び検査方法
JP2007225581A (ja) 格子状配列プローブ組立体
US20070069748A1 (en) Probe assembly
JP2013142689A (ja) 複数チップ同時測定用プローブ組立体
JP2007067008A (ja) 半導体検査のプローブ方法
KR100291940B1 (ko) 중공형 프로브팁을 수직으로 배치한 프로브카드
JP3553731B2 (ja) プローブカード
JP5333829B2 (ja) プローブ組立体
JP2004356597A (ja) 半導体チップの検査方法及びそれに用いるプローブカード
JP2012023278A (ja) 半導体装置および半導体装置の製造方法
JP3564399B2 (ja) プローブカード
JP2013015505A (ja) 格子状配列プローブ組立体
JP2008226994A (ja) プロービンク方法
JP2006145402A (ja) 半導体集積回路の同時測定方法
JP2007157955A (ja) プローブカードおよびこれを用いた測定方法および検査装置
JPH06196537A (ja) 電気回路検査方法及び装置
JP5055149B2 (ja) 電気的接続装置
KR100773767B1 (ko) 프로브 조립체

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

R150 Certificate of patent or registration of utility model

Ref document number: 4859174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees