JP2002313856A - 半導体素子試験装置およびこれを用いた半導体素子試験方法 - Google Patents

半導体素子試験装置およびこれを用いた半導体素子試験方法

Info

Publication number
JP2002313856A
JP2002313856A JP2001113903A JP2001113903A JP2002313856A JP 2002313856 A JP2002313856 A JP 2002313856A JP 2001113903 A JP2001113903 A JP 2001113903A JP 2001113903 A JP2001113903 A JP 2001113903A JP 2002313856 A JP2002313856 A JP 2002313856A
Authority
JP
Japan
Prior art keywords
probe card
semiconductor device
reinforcing
screw
reinforcing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001113903A
Other languages
English (en)
Other versions
JP4689070B2 (ja
JP2002313856A5 (ja
Inventor
Kazunobu Miki
一伸 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001113903A priority Critical patent/JP4689070B2/ja
Priority to US09/973,049 priority patent/US6710615B2/en
Publication of JP2002313856A publication Critical patent/JP2002313856A/ja
Publication of JP2002313856A5 publication Critical patent/JP2002313856A5/ja
Application granted granted Critical
Publication of JP4689070B2 publication Critical patent/JP4689070B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 複数のプローブ針を半導体ウエハの半導体素
子に接触させる形式の半導体素子試験装置とそれを用い
た半導体素子試験方法において、プローブカード基板
と、それに対する補強部材を、プローブカード保持部材
に取り付ける構造を均一化し、プローブカード基板の反
りを軽減する。 【解決手段】 プローブカード基板と補強部材とのプロ
ーブカード保持部材に対する複数の取り付け位置で、そ
れぞれ実質的に同じ深さ、同じ形状の座ぐりを形成し、
この座ぐりを介して、複数の取り付け位置で、同様な取
り付け構造を構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複数のプローブ
針を半導体ウエハの半導体素子に接触させる形式の半導
体素子試験装置、およびそれを用いた半導体素子試験方
法に関するものである。
【０００２】
【従来の技術】ＩＣ、ＬＳＩなどの半導体集積回路の製
造過程には、一般にウエハテスト工程と呼ばれる試験工
程がある。このウエハテスト工程では、一般に図８に示
すように、プローバ２に取り付けられたプローブカード
１の複数のプローブ針７を、ステージ４上に載置された
半導体ウエハ５の半導体素子に接触させる形式の半導体
素子試験装置が用いられる。図８において、プローバ２
には、テストヘッド１０が設けられ、このテストヘッド
１０は、コンピュータで構成されるテスタ３にケーブル
１５を介して接続されている。
【０００３】この試験装置では、図９に示すように、半
導体ウエハ５内に形成された複数の半導体素子（半導体
チップ）６の各電極パッド８に対して、プローブ針７を
コンタクト（接触）した状態で、テスタ３からの電気的
なテスト入力信号を、ケーブル１５、プローブ針７を介
して半導体素子６に送り、半導体素子６で処理されたテ
スト出力信号を、再びプローブ針７、ケーブル１５を介
してテスタ３に送って、各半導体素子６が良品か不良品
かをテストする。図１０は、プローブ針７と電極パッド
８との接触状態を示す。ステージ４は、テスト時には、
プローブ針７に向かって押し上げられ、電極パッド８を
プローブ針７に接触させ、またテストが完了すると、押
し下げられて電極パッド８をプローブ針７から離す。
【０００４】図１１はステージ４を押し下げた状態のプ
ローバ２の構成を示す側面図、図１２はプローブ針７を
搭載したプローブカード１を示す斜視図、図１３はその
プローブカード１の上面図である。プローバ２には、プ
ローブカード１が取り付けられる。このプローブカード
１は、多数のプローブ針７を支持するプローブカード基
板１２を有し、プローバ２には、このプローブカード１
２に協働するテストヘッド１０が設けられている。プロ
ーブカード基板１２は、下面に多数のプローブ針７を支
持しており、その上面にはプローブカード基板１２を補
強する補強部材１３と、複数のＺＩＦコネクタ１１が配
置されている。テストヘッド１０の下面には、各ＺＩＦ
コネクタ１１に対応する複数のＺＩＦソケット９が設け
られており、半導体素子６へのテスト入力信号および半
導体素子６からのテスト出力信号は、これらのＺＩＦコ
ネクタ１１とＺＩＦソケット９の結合により、これらを
通じてテスタ３とやり取りされる。なお、ＺＩＦソケッ
ト９は、ばねを内臓したソケットであり、ＺＩＦコネク
タ１１とは、噛み込みによって接続される。
【０００５】図１４に示すように、プローブカード基板
１２は補強部材１３とともにプローブカード保持部材２
６に取り付けられ、この取り付けには、図１５に示すよ
うに、ねじ１７が使用される。図１５に示すように、プ
ローバ２には、プローブカード保持部材２６が付属して
おり、このプローブカード保持部材２６は、可動腕２７
に取り付けられていて、プローブカード１を外部からプ
ローバ２内に搬入し、またプローバ２内のプローブカー
ド１を外部に搬出するのに使用される。またこのプロー
ブカード保持部材２６はプローブカード１をプローバ２
内で固定するためにも使用される。プローブカード保持
部材２６はリング状に形成されており、プローブカード
１のプローブカード基板１２は、プローブ針７がリング
状のプローブカード保持部材２６の開口から突出するよ
うにして、補強部材１３とともにプローブカード保持部
材２６に取り付けられている。このプローブカード１は
プローブカード保持部材２６に取り付けられた状態で、
図１６に示すように、プローバ２の上部の開口２５から
突出する状態に保持され、テストヘッド１０の位置決め
ピン１４によって位置決めされ、この状態で、ステージ
４上の半導体ウエハ５と所定の間隔を介して対向する。
【０００６】ねじ１７を使用した従来の装置において、
テストを実施する際にステージ４を押し上げ、半導体ウ
エハ５をプローブ針７に押し当てた時に、ねじ１７によ
る取り付け部分に集中的に応力がかかり、プローブカー
ド１に歪みを与えるような負荷がかかる。このため、プ
ローブカード基板１２に部分的に反りが発生し、プロー
ブカード１を長期間に亘り使用すると、プローブ針７の
先端の位置が初期値からずれ、各半導体素子６に対して
均等な接触が保てなくなり、一部の半導体素子６に対し
て接触不良が起こり、良品の半導体素子６であっても、
不良品と判定するような不都合がある。
【０００７】このプローブカード基板１２の使用中にお
ける反りを防ぐために、平坦であって、硬度の高い材料
の平板からなる補強部材１３が図１７に示すように用い
られている。しかしこの補強部材１３をプローブカード
基板１２とプローブカード保持部材２６に取り付ける構
造は、具体的には図１８に示されるように、補強部材１
３の４つの取り付け腕１３Ａ、１３Ｂ、１３Ｃ、１３Ｄ
の中の２つの取り付け腕１３Ａ、１３Ｃでは、取り付け
ねじ１７のための座ぐり１３ａが設けられるのに対し、
残りの取り付け腕１３Ｂ、１３Ｄにはこの座ぐり１３ａ
が設けられず、取り付け構造が不均一となっている。こ
れは、テストヘッド１０の位置決めピン１４との関係に
起因しており、この位置決めピン１４を避けるために、
取り付け腕１３Ａ、１３Ｃにだけ座ぐり１３ａを設けて
いる。しかし、この取り付け構造が不均一であるため
に、プローブカード基板１２の反りを防ぐには充分でな
かった。なお、符号１６は、取り付けねじ１７が貫通す
る穴である。
【０００８】テストヘッド１０は、テスタ３とプローブ
カード１とを接続するための多数の端子が集中した筐体
であり、図１５、図１６に示すように、プローバ２の上
部に開閉可能に取り付けられている。このテストヘッド
１０の位置決めピン１４は、テストヘッド１０とプロー
ブカード１とプローバ２とがいつも同一個所で毎回接続
されるようにするために設けられているが、そのために
プローブカード基板１２に設けている位置決め穴２１
（図１６）が取り付け腕１３Ａ、１３Ｃの端部に接近し
ているため、取り付け腕１３Ａ、１３Ｃだけに座ぐり１
３ａを設けた構造となっている。
【０００９】この取り付け構造の不均一さのために、ね
じ１７も図１８に示すように、取り付け腕１３Ａ、１３
Ｃでは長さの短いねじが、また取り付け腕１３Ｂ、１３
Ｄでは長さの長いねじが使用され、このねじの違いもプ
ローブカード基板１２の反りを生む原因となっている。
また長さの異なる２種類のねじを使用しているために、
ねじ１７の取り付け、取り外しが複雑になり、余分な時
間がかかる不都合も発生する。
【００１０】通常、半導体素子６の電極パッド８にプロ
ーブ針７を接触させる場合、電極パッド８の表面に自然
に生じる酸化膜を除去するため、電極パッド８にプロー
ブ針７を当てた後にさらにステージ４を押し上げ、電極
パッド８の表面を擦る（スクラブさせる）動作を実施す
る。それでも、ウエハテストを繰り返す中に、プローブ
針７の針先に絶縁物質が付着することにより、接触抵抗
が増大し、良品の半導体素子６が不良品と判定され、半
導体素子の製造歩留まりが不要に低下するような不都合
がある。この不都合を改善するため、プローブ針７の針
先の研磨、クリーニングを定期的に実施しているが、そ
の針先の位置精度や、研磨、クリーニングの状況検査の
ために、プローブカード保持部材２６からプローブカー
ド基板１２を補強部材１３とともに、ねじ１７を外すこ
とにより、取り外し、検査後に再び取り付ける作業が必
要になる。
【００１１】前記２種類のねじの使用は、このような取
り外し、取り付け作業を複雑にし、作業時間を長くする
不都合がある。また従来、ねじ１７は、図１９のよう
に、頭部１７Ａが平らな平ねじを使用しているが、この
平ねじは、ねじの回転操作のためのねじ操作穴１７ａが
浅く、ねじ操作穴がつぶれ易いため、ねじ取り付け、取
り外し作業が重なると、ねじを交換する必要がある。ま
た従来は、ねじ１７には、錆びにくく、硬度の高いステ
ンレス製のねじが使用されていたが、取り付け、取り外
し作業時に、ドライバに磁気的に吸着できないことか
ら、作業性も悪い。
【００１２】
【発明が解決しようとする課題】この発明は、プローブ
カードの補強部材の、プローブカード保持部材に対する
取り付け構造を改善し、プローブカード基板における反
りを軽減することのできる半導体素子試験装置を提案す
るものである。
【００１３】また、この発明は、プローブカードの補強
部材の、プローブカード保持部材に対する取り付け構造
を改善し、併せて取り付けに使用するねじの共通化によ
り、プローブカード基板における反りを軽減することが
できる半導体素子試験装置を提案するものである。
【００１４】また、この発明は、プローブカードの補強
部材の、プローブカード保持部材に対する取り付け構造
を改善し、プローブカード基板における反りを軽減する
とともに、取り付けねじの改良により、ねじの交換頻度
を少なくすることのできる半導体素子試験装置を提案す
るものである。
【００１５】また、この発明は、プローブカードの補強
部材の、プローブカード保持部材に対する取り付け構造
を改善し、プローブカード基板における反りを軽減する
とともに、取り付けねじの改良により、ねじの取り付
け、取り外し作業を容易にすることのできる半導体素子
試験装置を提案するものである。
【００１６】また、この発明は、プローブカードの補強
部材の、プローブカード保持部材に対する取り付け構造
を改善し、プローブカード基板における反りを軽減する
とともに、あわせて、補強部材を改善し、より補強強度
を増大して、プローブカード基板の反りを軽減できる半
導体素子試験装置を提案するものである。
【００１７】また、この発明は、プローブカードの補強
部材の、プローブカード保持部材に対する取り付け構造
を改善し、プローブカード基板における反りを軽減する
とともに、あわせて、補強部材とプローブカード基板と
の固着強度を増大して、プローブカード基板の反りを軽
減できる半導体素子試験装置を提案するものである。
【００１８】さらに、この発明は、プローブカードの補
強部材の、プローブカード保持部材に対する取り付け構
造を改善し、プローブカード基板における反りを軽減す
ることのできる半導体素子試験装置を用いて、半導体素
子の製造歩留まりが不要に低下するのを防止できる半導
体素子試験方法を提案するものである。
【００１９】
【課題を解決するための手段】この発明による半導体素
子試験装置は、半導体素子を含んだ半導体ウエハを載置
するステージ、および前記半導体ウエハに対向する複数
のプローブ針を有するプローブカードを備え、前記複数
のプローブ針を前記半導体ウエハの半導体素子に接触さ
せて、前記半導体素子を試験する半導体素子試験装置で
あって、前記プローブカードは前記複数のプローブ針を
支持するプローブカード基板と、このプローブカード基
板に対する補強部材とを有し、前記半導体素子試験装置
はプローブカード保持部材を有し、前記プローブカード
基板は、複数の取り付け位置において前記補強部材を通
して、ねじにより前記プローブカード保持部材に取り付
けられており、前記複数の取り付け位置のそれぞれにお
いて、前記補強部材には、互いに実質的に同じ深さと形
状を有する座ぐりが設けられ、これらの座ぐりを介して
前記ねじによる取り付けが行われていることを特徴とす
ることを特徴とするものである。
【００２０】また、この発明による半導体素子試験装置
は、前記複数の取り付け位置のそれぞれにおいて、同じ
長さのねじが使用されるものである。
【００２１】また、この発明による半導体素子試験装置
は、前記複数の取り付け位置のそれぞれにおいて、同じ
種類のねじが使用されるものである。
【００２２】また、この発明による半導体素子試験装置
は、前記ねじとして、ねじの頭部が膨らんだ鍋ねじが使
用されるものである。
【００２３】また、この発明による半導体素子試験装置
は、前記ねじとして、磁性体のねじが使用されるもので
ある。
【００２４】また、この発明による半導体素子試験装置
は、前記補強部材が、複数の補強腕の各端部の取り付け
位置において、ねじにより前記プローブカード保持部材
に取り付けられており、これらのそれぞれの取り付け位
置において、各補強腕の端部には、その幅よりも幅の狭
い座ぐりがその補強腕の幅方向のほぼ中央に形成されて
いるものである。
【００２５】また、この発明による半導体素子試験装置
は、前記補強部材が、前記複数の取り付け位置を有する
周辺部分と、この周辺部分よりも厚く形成された中央部
分とを有するものである。
【００２６】また、この発明による半導体素子試験試験
装置は、前記補強部材が、それぞれ前記取り付け位置を
有する複数の補強腕を形成した周辺部分と、枠形状の中
央部分とを有し、この中央部分には、前記枠形状の対向
する２辺を結ぶ補強片が設けられているものである。
【００２７】また、この発明による半導体素子試験装置
は、前記補強部材が、前記複数の取り付け位置を有する
周辺部分と、この周辺部分の中央に位置する中央部分と
を有し、この中央部分において前記補強部材とプローブ
カード基板が固着されているものである。
【００２８】さらに、この発明による半導体素子試験方
法は、プローブカードに設けられた複数のプローブ針を
半導体ウエハの半導体素子に接触させる形式の試験装置
を用いた半導体素子試験方法であって、前記プローブカ
ードは前記複数のプローブ針を支持するプローブカード
基板と、このプローブカード基板に対する補強部材を有
し、前記半導体素子試験装置は前記プローブカードが取
り付けられたプローブカード保持部材を有し、前記補強
部材は、複数の取り付け位置において、ねじにより前記
プローブカード基板とともに前記プローブカード保持部
材に取り付けられており、前記複数の取り付け位置のそ
れぞれにおいて、前記補強部材には、互いに実質的に同
じ深さと形状を有する座ぐりが設けられ、これらの座ぐ
りを介して前記ねじによる取り付けが行われていること
を特徴とする。
【００２９】
【発明の実施の形態】実施の形態１．この発明による半
導体素子試験装置の実施の形態１において、図８に示す
装置の全体構成、図９に示す半導体素子とプローブ針と
の接触状態、図１０に示す電極パッドとプローブ針との
接触状態、図１１に示すプローバの構成、および図１５
に示すプローブカード保持部材の構成は、そのまま採用
される。
【００３０】実施の形態１においては、図１に示すよう
な、改良されたプローブカード１が使用される。このプ
ローブカード１は、改良された補強部材１１３を持った
プローブカード基板１２を有する。この補強部材１１３
は、均一な厚さの平板を打ち抜いて構成され、十字形状
を有している。この補強部材１１３は、互いに直交する
４つの補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄ
を持ち、この各補強腕の先端部には、同じ深さで、同じ
形状の座ぐり１１４が形成されている。
【００３１】各補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、
１１３Ｄに、同じ深さ、同じ形状の座ぐり１１４を形成
することにより、各補強腕は同一の互いに揃った構造を
有する結果となり、この構造の揃った補強腕１１３Ａ、
１１３Ｂ、１１３Ｃ、１１３Ｄの使用により、それぞれ
の補強腕において、互いに揃った補強をプローブカード
基板１２に与えることができ、プローブカード基板１２
にかかるプローブ針７やＺＩＦコネクタ１１からの圧力
を均等に分散させ、プローブカード基板１２の強度と耐
久性を増大して、長期間の使用によっても、反りの発生
を軽減することが可能となる。なお、テストヘッド１０
の位置決めピン１４は、それに対応する補強腕１１３
Ａ、１１３Ｃの先端部に設けられた座ぐり１１４によっ
て、補強腕に当たるのが回避され、位置決めピン１４に
よるプローブカード基板１２の位置決めにも支障はな
い。
【００３２】この実施の形態１では、１つの種類のねじ
を使用して、補強部材１１３がプローブカード基板１２
とともに、図１５に示すプローブカード保持部材２６に
取り付けられる。この１種類のねじとして、図２に示す
鍋ねじ１１７が使用される。このねじ１１７は、図３に
示すように、各補強腕の座ぐり１１４の部分をそれぞれ
取り付け位置として取り付けられる。このねじ１１７
は、それぞれの取り付け位置において、座ぐり１１４を
貫通し、さらにその下のプローブカード基板１２を貫通
して、リング状のプローブカード保持部材２６に取り付
けられる。この各取り付け位置において、同じ種類で、
同じ長さの図２に示す鍋ねじ１１７が使用され、各取り
付け位置に均一な取り付け強度を与える。この均一な取
り付け強度は、プローブカード基板１２における反りの
発生を軽減するのに有効である。なお、符号１６は、各
座ぐり１１４に設けられた、ねじ１１７の取り付け穴を
示す。同じ種類のねじの使用は、ねじの取り付け、取り
外し作業を簡単化し、その作業時間を短縮するのに有効
である。
【００３３】鍋ねじ１１７は、ねじ頭部１１７Ａが膨ら
んだねじである。膨らんだ頭部１１７Ａは、ねじ操作穴
１１７ａの深さを増大するのに有効であり、これは、ね
じ１１７の取り付け、取り外しによるねじ操作穴１１７
ａのつぶれを防止するのに効果があり、ねじ１１７の寿
命を長くして、単位期間におけるねじ１１７の交換頻度
を小さくする。
【００３４】この鍋ねじ１１７には、図２（ｂ）に示す
ように、六角形状のねじ操作穴１１７ａを持っている。
この六角形状のねじ操作穴１１７ａは、従来の図１９
（ｂ）に示す十字形状のねじ操作穴１７ａに比べて、ね
じ操作穴１１７ａの耐久性を向上するのに有効である。
六角形状のねじ操作穴１１７ａは、操作穴にかかるトル
クを、より多くのポイントで受けるので、耐久性が増大
するのである。
【００３５】鍋ねじ１１７には、磁性体材料、例えば鉄
系の材料で作られたねじが使用される。この磁性体のね
じ１１７を使用することにより、ねじ１１７をドライバ
に磁力で付着させて運ぶことができ、座ぐり１１４の空
間が例え小さくても、ねじ１１７の取り付け、取り外し
が容易となる。この場合、ドライバとしては、磁化され
たビットを有するものを使用する。
【００３６】なお、鍋ねじ１１７は、一部のねじに限っ
て使用してもよく、また磁性体のねじも一部のねじに限
って使用することもできる。ともに、使用されたねじに
おいて、前述の効果が得られる。
【００３７】実施の形態２．この実施の形態２は、実施
の形態１にさらに改良を加えたものである。この実施の
形態２では、補強部材１１３の４つの補強腕１１３Ａ、
１１３Ｂ、１１３Ｃ、１１３Ｄの各先端に、改良された
座ぐり１１５が形成されている。図４は１つの補強腕１
１３Ａの先端部を示しているが、他の補強腕１１３Ｂ、
１１３Ｃ、１１３Ｄの先端部にも、座ぐり１１５と同じ
深さ、同じ形状の座ぐり１１５が形成されている。
【００３８】各補強腕は、その先端部が同じ厚さと同じ
幅を持って形成されており、図４では補強腕１１３Ａに
ついて、その厚さＴと幅Ｗを図示している。座ぐり１１
５は、瓢箪形状をして、各補強腕の先端部に形成されて
いる。この座ぐり１１５は、中央の大きな円形穴１１５
ａと、その内側に連接する小さな円形穴１１５ｂと、円
形穴１１５ａから補強腕の先端面に延びる直線穴１１５
ｃを持っており、いずれの穴１１５ａ、１１５ｂ、１１
５ｃも同じ深さを持って形成されている。円形穴１１５
ａの中心には、テストヘッド１０の位置決めピン１４が
挿入される穴２１が形成されており、また円形穴１１５
ｂの中心と、直線穴１１５ｃの内端部には、それぞれ取
り付けねじ１１７を挿入する取り付け穴１６が形成され
ている。この実施の形態２では、各補強腕毎に２つの取
り付けねじ１１７が使用され、合計８つの取り付けねじ
１１７で、より強固に取り付けが行われる。なお、この
実施の形態２では、プローブカード保持部材２６におい
て、２つの取り付け穴１６の対応した２つのねじ穴が都
合４箇所、合計８つ設けられる。
【００３９】円形穴１１５ａの直径Ｗ１は、この円形穴
１１５ａが形成された部分の補強腕の幅Ｗよりも小さ
く、約１／２Ｗとなっている。この円形穴１１５ａは、
補強腕の幅Ｗの中央に形成されているので、円形穴１１
５ａの両側には、座ぐり１１５が形成されずに、補強腕
がそのままの厚さＴで残った残存部分１１３ｒが形成さ
れている。この残存部分１１３ｒは、座ぐり１１５の両
側に、強度の大きな部分を与え、補強腕の強度を充分に
大きくするのに有効であり、これはプローブカード基板
１２の反りを、より軽減するのに有効である。
【００４０】実施の形態３．この実施の形態３も、実施
の形態１をさらに改良したものである。この実施の形態
３では、図５に示す改良された補強部材１３１が使用さ
れる。この補強部材１３１は、中央部分１３１Ａと周辺
部分１３１Ｂを有する。この補強部材１３１は、補強材
１３１ａとその中央部分に結合された中央補強材１３１
ｂから構成されている。補強材１３１ａは、平板を打ち
抜いて、図１に示した補強部材１１３と同様に形成さ
れ、４つの補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１
３Ｄを有する。周辺部分１３１Ｂには、この補強腕１１
３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄが延びている。中
央部分１３１Ａでは、補強材１３１ａの中央部分の上
に、同じく平板を打ち抜いて形成した中央補強材１３１
ｂが結合されている。
【００４１】この実施の形態３によれば、実施の形態１
と同様の効果が得られる上に、補強部材１３１の強度
を、より大きくして、補強効果をさらに増大することが
できる。
【００４２】中央補強材１３１ｂと補強材１３１ａとの
結合には、接着材が使用されるほか、溶接、ねじ付けも
使用できる。図６は、ねじ付けの例であり、ねじ２２に
より、中央補強材１３１ｂが補強材１３１ａに結合され
るだけでなく、ねじ２２によって、プローブカード基板
１２との結合も行われる。
【００４３】実施の形態４．この実施の形態４も、実施
の形態１をさらに改良するものである。この実施の形態
４では、図７（ａ）または（ｂ）に示される補強部材１
３２、１３２Ａが使用される。これらの補強部材１３
２、１３２Ａは、中央枠部分１３３と、周辺部分１３４
を有する。中央枠部分１３３は、長方形状をした枠部分
であって、この枠部分は互いに直角をなす４つの辺１３
３ａ、１３３ｂ、１３３ｃ、１３３ｄを有する。この４
つの辺の中央から、外側に、４つの補強腕１３４Ａ、１
３４Ｂ、１３４Ｃ、１３４Ｄが、互いに直交する方向に
延びており、この４つの補強腕が周辺部分１３４を構成
する。これらの補強腕の先端部には、図１と同様な座ぐ
り１１４が、互いに同じ深さ、同じ形状で形成され、実
施の形態１と同様の効果をもたらす。
【００４４】図７（ａ）（ｂ）に示す補強部材１３２、
１３２Ａは、さらに、中央枠部分１３３の中に、補強片
１３５を有する。図７（ａ）の補強部材１３２は、相対
向する辺１３３ｂと１３３ｄとの間に、一本の補強片１
３５を有し、また図７（ｂ）の補強部材１３２Ａは、互
いに平行な二本の補強片１３５を有する。これらの補強
片１３５は、中央枠部分１３３とともに、補強部材１３
２、１３２Ａの強度をさらに増大し、プローブカード基
板１２の反りを軽減する。なお、これらの補強部材１３
２、１３２Ａは、すべての部分を一枚の平板を打ち抜い
て、同じ厚さで構成される。図７において、符号２３は
中央枠部分１３３と補強片１３５で囲まれた領域を示
し、この領域２３の下部には、プローブカード基板１２
にプローブ針７の針立てが行われる。図７（ｂ）の領域
２４は、プローブカード基板１２の開口位置を示す。図
７（ａ）は、開口を持たないプローブカード基板１２に
対応し、図７（ｂ）は、開口を有するプローブカード基
板１２に対応する。いずれも、補強部材１３２、１３２
Ａに、かかる領域２３、２４を必要とするときに形成さ
れるが、補強辺１３５の補強効果は前述した通りであ
る。
【００４５】実施の形態５．この実施の形態５は、上記
各実施の形態１から４による半導体素子試験装置を用い
て、半導体素子６のテストを行う半導体素子試験方法で
ある。この試験方法において、試験装置が、プローブカ
ード基板１２の反りを軽減するので、この反りに起因す
る不要な製造歩留まりの低下を防止しながら、半導体素
子のテストを実施できる効果がある。
【００４６】
【発明の効果】以上のようにこの発明の半導体素子試験
装置によれば、プローブカード基板と補強部材とのプロ
ーブカード保持部材に対する複数の取り付け位置におい
て、実質的に同様な取り付け構造を与えることができ、
プローブカード基板における反りを軽減することができ
る。
【００４７】また、この発明により、取り付けに使用す
るねじに同じ長さのねじを使用し、または同じ種類のね
じを使用するものでは、このねじの共通化により、さら
にプローブカード基板の反りの軽減を図ることができ
る。
【００４８】また、この発明により、取り付けねじとし
て、ねじの頭部が膨らんだ鍋ねじを使用するものでは、
さらにねじの耐久性を向上し、ねじの交換頻度を少なく
できる。
【００４９】また、この発明により、取り付けねじとし
て、磁性体からなるねじを使用するものでは、さらにね
じの取り付け、取り外し作業を容易にすることができ
る。
【００５０】また、この発明により、補強腕の端部のほ
ぼ中央に、補強腕の端部の幅よりも幅の狭い座ぐりを設
けるもの、または、補強部材の中央部分をその周辺部分
よりも厚く形成するもの、または枠形状の中央部分に補
強片を追加したものでは、補強部材の強度の増大によ
り、プローブカード基板の反りをさらに軽減することが
できる。
【００５１】また、この発明により、補強部材の中央部
分をプローブカード基板と結合したものでは、補強部材
とプローブカード基板との固着強度を増大し、プローブ
カード基板の反りをさらに軽減できる。
【００５２】さらに、この発明による半導体素子試験方
法によれば、プローブカード基板とプローブカード保持
部材に対する複数の取り付け位置において、実質的に同
様な取り付け構造を与えることのできる半導体試験装置
を使用するので、プローブカード基板の反りによる不要
な製造歩留まりの低下を改善することができる。
【図面の簡単な説明】
【図１】 この発明による半導体素子試験装置の実施の
形態１におけるプローブカードの構成を示す斜視図。
【図２】 実施の形態１で使用される取り付けねじを示
し、（ａ）図は側面図、（ｂ）図は上面図。
【図３】 実施の形態１のプローブカードの取り付け状
態を説明する斜視図。
【図４】 この発明による半導体素子試験装置の実施の
形態２における補強部材の先端部を示す斜視図。
【図５】 この発明による半導体素子試験装置の実施の
形態３における補強部材の側面図。
【図６】 この発明による半導体素子試験装置の実施の
形態３における他の補強部材の側断面図。
【図７】 （ａ）（ｂ）ともに、この発明による半導体
素子試験装置の実施の形態４における補強部材の上面
図。
【図８】 従来の半導体素子試験装置の全体構成を示す
斜視図。
【図９】 その半導体素子とプローブ針の接触状況を示
す斜視図。
【図１０】 その電極パッドとプローブ針の接触状況を
示す斜視図。
【図１１】 従来のプローバの構成を示す側面図。
【図１２】 そのプローブカードを示す斜視図。
【図１３】 そのプローブカードを示す上面図。
【図１４】 そのプローバの一部の構成を示す斜視図。
【図１５】 そのプローバの全体の構成を示す斜視図。
【図１６】 そのプローバの一部の構成を示す斜視図。
【図１７】 そのプローブカードのＺＩＦコネクタを除
いた斜視図。
【図１８】 そのプローブカードの取り付けねじの取り
付け状態を示す斜視図。
【図１９】 その取り付けねじを示し、（ａ）図は側面
図、（ｂ）図は上面図。
【符号の説明】
２ プローバ、 ３ テスタ、 ４ ステージ、
５ 半導体ウエハ、６ 半導体素子、 ７ プロー
ブ針、 ８ 電極パッド、 １０ テストヘッド、
１ プローブカード、 １２ プローブカード基
板、 １３、１１３、１３１、１３２、１３２Ａ 補
強部材、 １４ 位置決めピン、１５ ケーブル、
１７、１１７ 取り付けねじ、 １１４、１１５座
ぐり、 １１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄ
補強腕、 １３１Ａ、１３３ 中央部分、 １３１
Ｂ、１３４ 周辺部分、 １３３ 中央枠部分。
フロントページの続き Ｆターム(参考） 2G003 AA10 AG03 AG04 AG08 AG12 AH00 AH05 AH06 2G011 AA02 AA16 AA17 AB06 AB07 AC00 AC12 AC14 AE03 AF00 2G132 AF02 AL00 AL03 4M106 AA01 BA01 CA70 DD03 DD10 DD30

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を含んだ半導体ウエハを載置
    するステージ、および前記半導体ウエハに対向する複数
    のプローブ針を有するプローブカードを備え、前記複数
    のプローブ針を前記半導体ウエハの半導体素子に接触さ
    せて、前記半導体素子を試験する半導体素子試験装置で
    あって、前記プローブカードは前記複数のプローブ針を
    支持するプローブカード基板と、このプローブカード基
    板に対する補強部材とを有し、前記半導体素子試験装置
    はプローブカード保持部材を有し、前記プローブカード
    基板は、複数の取り付け位置において前記補強部材を通
    して、ねじにより前記プローブカード保持部材に取り付
    けられており、前記複数の取り付け位置のそれぞれにお
    いて、前記補強部材には、互いに実質的に同じ深さと形
    状を有する座ぐりが設けられ、これらの座ぐりを介して
    前記ねじによる取り付けが行われていることを特徴とす
    る半導体素子試験装置。
  2. 【請求項２】 前記複数の取り付け位置のそれぞれにお
    いて、同じ長さのねじが使用されている請求項１記載の
    半導体素子試験装置。
  3. 【請求項３】 前記複数の取り付け位置のそれぞれにお
    いて、同じ種類のねじが使用されている請求項１記載の
    半導体素子試験装置。
  4. 【請求項４】 前記ねじとして、ねじの頭部が膨らんだ
    鍋ねじが使用される請求項３記載の半導体素子試験装
    置。
  5. 【請求項５】 前記ねじとして、磁性体からなるねじが
    使用される請求項３記載の半導体素子試験装置。
  6. 【請求項６】 前記補強部材は、複数の補強腕の各端部
    の取り付け位置において、ねじにより前記プローブカー
    ド保持部材に取り付けられており、これらのそれぞれの
    取り付け位置において、各補強腕の端部には、その幅よ
    りも幅の狭い座ぐりがその補強腕の幅方向のほぼ中央に
    形成されている請求項１記載の半導体素子試験装置。
  7. 【請求項７】 前記補強部材は、前記複数の取り付け位
    置を有する周辺部分と、この周辺部分よりも厚く形成さ
    れた中央部分とを有する請求項１記載の半導体素子試験
    装置。
  8. 【請求項８】 前記補強部材は、それぞれ前記取り付け
    位置を有する複数の補強腕を形成した周辺部分と、枠形
    状の中央部分とを有し、この中央部分には、前記枠形状
    の対向する２辺を結ぶ補強片が設けられている請求項１
    記載の半導体素子試験装置。
  9. 【請求項９】 前記補強部材は、前記複数の取り付け位
    置を有する周辺部分と、この周辺部分の中央に位置する
    中央部分とを有し、この中央部分において前記補強部材
    とプローブカード基板が固着されている請求項１記載の
    半導体素子試験装置。
  10. 【請求項１０】 プローブカードに設けられた複数のプ
    ローブ針を半導体ウエハの半導体素子に接触させる形式
    の試験装置を用いた半導体素子試験方法であって、前記
    プローブカードは前記複数のプローブ針を支持するプロ
    ーブカード基板と、このプローブカード基板に対する補
    強部材を有し、前記半導体素子試験装置は前記プローブ
    カードが取り付けられたプローブカード保持部材を有
    し、前記補強部材は、複数の取り付け位置において、ね
    じにより前記プローブカード基板とともに前記プローブ
    カード保持部材に取り付けられており、前記複数の取り
    付け位置のそれぞれにおいて、前記補強部材には、互い
    に実質的に同じ深さと形状を有する座ぐりが設けられ、
    これらの座ぐりを介して前記ねじによる取り付けが行わ
    れていることを特徴とする半導体素子試験方法。
JP2001113903A 2001-04-12 2001-04-12 半導体素子試験装置およびこれを用いた半導体素子試験方法 Expired - Fee Related JP4689070B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001113903A JP4689070B2 (ja) 2001-04-12 2001-04-12 半導体素子試験装置およびこれを用いた半導体素子試験方法
US09/973,049 US6710615B2 (en) 2001-04-12 2001-10-10 Semiconductor element test apparatus, and method of testing semiconductor element using the apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001113903A JP4689070B2 (ja) 2001-04-12 2001-04-12 半導体素子試験装置およびこれを用いた半導体素子試験方法

Publications (3)

Publication Number Publication Date
JP2002313856A true JP2002313856A (ja) 2002-10-25
JP2002313856A5 JP2002313856A5 (ja) 2008-05-22
JP4689070B2 JP4689070B2 (ja) 2011-05-25

Family

ID=18965063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001113903A Expired - Fee Related JP4689070B2 (ja) 2001-04-12 2001-04-12 半導体素子試験装置およびこれを用いた半導体素子試験方法

Country Status (2)

Country Link
US (1) US6710615B2 (ja)
JP (1) JP4689070B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006214732A (ja) * 2005-02-01 2006-08-17 Japan Electronic Materials Corp プローブカード用補強板
JP2007017363A (ja) * 2005-07-11 2007-01-25 Japan Electronic Materials Corp プローブカード
JP2007064850A (ja) * 2005-08-31 2007-03-15 Nhk Spring Co Ltd プローブカード
JP2007227899A (ja) * 2006-01-13 2007-09-06 King Yuan Electronics Co Ltd Ｚｉｆコネクタつきプローブカード、その組立方法、ウェハテストシステム、及びそれを導入したウェハテスト方法
JP2008292442A (ja) * 2007-05-25 2008-12-04 King Yuan Electronics Co Ltd Ｚｉｆコネクタを有するプローブカードとそのウェハテストシステム、テストボードおよびそのテストシステム
JP2011033397A (ja) * 2009-07-30 2011-02-17 Japan Electronic Materials Corp プローブカード
JP4704426B2 (ja) * 2005-05-23 2011-06-15 株式会社日本マイクロニクス 電気的接続装置、その製造方法および電気的接続装置
JP2012018176A (ja) * 2011-08-30 2012-01-26 Japan Electronic Materials Corp プローブカード
KR101133292B1 (ko) * 2003-09-11 2012-04-04 주식회사 아도반테스토 반도체 시험 시스템
JP2013200314A (ja) * 2013-05-23 2013-10-03 Japan Electronic Materials Corp プローブカード

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071714B2 (en) * 2001-11-02 2006-07-04 Formfactor, Inc. Method and system for compensating for thermally induced motion of probe cards
US6972578B2 (en) * 2001-11-02 2005-12-06 Formfactor, Inc. Method and system for compensating thermally induced motion of probe cards
KR100553689B1 (ko) * 2003-07-18 2006-02-24 삼성전자주식회사 집적회로 칩 검사장치
DE102004023987B4 (de) * 2004-05-14 2008-06-19 Feinmetall Gmbh Elektrische Prüfeinrichtung
US7766628B2 (en) * 2006-04-13 2010-08-03 Scroll Technologies Sealed compressor with structure on lower housing shell to assist weld placement
KR100790817B1 (ko) * 2006-12-06 2008-01-03 삼성전자주식회사 반도체 제조관리 시스템
JP7450346B2 (ja) * 2019-06-20 2024-03-15 株式会社キャタラー メタン浄化用触媒材料

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62129772U (ja) * 1986-02-07 1987-08-17
JP2555716Y2 (ja) * 1991-09-25 1997-11-26 横河電機株式会社 テストヘッド
JPH1090306A (ja) * 1996-09-17 1998-04-10 Nippon Maikuronikusu:Kk 検査用ヘッド
JPH1151972A (ja) * 1997-07-30 1999-02-26 Micronics Japan Co Ltd プローブカード
JPH1164440A (ja) * 1997-08-21 1999-03-05 Matsushita Electron Corp 半導体装置の検査装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899099A (en) * 1988-05-19 1990-02-06 Augat Inc. Flex dot wafer probe
JPH07109840B2 (ja) * 1989-03-10 1995-11-22 松下電器産業株式会社 半導体ｉｃの試験装置及び試験方法
JPH0411967A (ja) 1990-04-26 1992-01-16 Suehiro Tekkosho:Kk スピーカへの接着剤塗布装置
US5550482A (en) * 1993-07-20 1996-08-27 Tokyo Electron Kabushiki Kaisha Probe device
DE69533910T2 (de) * 1994-03-31 2005-12-15 Tokyo Electron Ltd. Messfühlersystem und Messverfahren
TW300954B (en) * 1995-07-14 1997-03-21 Tokyo Electron Co Ltd The probe card used in prober
US5656943A (en) * 1995-10-30 1997-08-12 Motorola, Inc. Apparatus for forming a test stack for semiconductor wafer probing and method for using the same
US5949244A (en) * 1996-01-03 1999-09-07 Miley; David M. Low tolerance probe card and probe ring systems
JPH09321102A (ja) * 1996-05-31 1997-12-12 Tokyo Electron Ltd 検査装置
US5914613A (en) * 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62129772U (ja) * 1986-02-07 1987-08-17
JP2555716Y2 (ja) * 1991-09-25 1997-11-26 横河電機株式会社 テストヘッド
JPH1090306A (ja) * 1996-09-17 1998-04-10 Nippon Maikuronikusu:Kk 検査用ヘッド
JPH1151972A (ja) * 1997-07-30 1999-02-26 Micronics Japan Co Ltd プローブカード
JPH1164440A (ja) * 1997-08-21 1999-03-05 Matsushita Electron Corp 半導体装置の検査装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133292B1 (ko) * 2003-09-11 2012-04-04 주식회사 아도반테스토 반도체 시험 시스템
JP2006214732A (ja) * 2005-02-01 2006-08-17 Japan Electronic Materials Corp プローブカード用補強板
JP4585873B2 (ja) * 2005-02-01 2010-11-24 日本電子材料株式会社 プローブカード用補強板
JP4704426B2 (ja) * 2005-05-23 2011-06-15 株式会社日本マイクロニクス 電気的接続装置、その製造方法および電気的接続装置
JP2007017363A (ja) * 2005-07-11 2007-01-25 Japan Electronic Materials Corp プローブカード
JP2007064850A (ja) * 2005-08-31 2007-03-15 Nhk Spring Co Ltd プローブカード
US8159251B2 (en) 2005-08-31 2012-04-17 Nhk Spring Co., Ltd. Probe card for semiconductor wafer
JP2007227899A (ja) * 2006-01-13 2007-09-06 King Yuan Electronics Co Ltd Ｚｉｆコネクタつきプローブカード、その組立方法、ウェハテストシステム、及びそれを導入したウェハテスト方法
JP2008292442A (ja) * 2007-05-25 2008-12-04 King Yuan Electronics Co Ltd Ｚｉｆコネクタを有するプローブカードとそのウェハテストシステム、テストボードおよびそのテストシステム
JP2011033397A (ja) * 2009-07-30 2011-02-17 Japan Electronic Materials Corp プローブカード
JP2012018176A (ja) * 2011-08-30 2012-01-26 Japan Electronic Materials Corp プローブカード
JP2013200314A (ja) * 2013-05-23 2013-10-03 Japan Electronic Materials Corp プローブカード

Also Published As

Publication number Publication date
US6710615B2 (en) 2004-03-23
JP4689070B2 (ja) 2011-05-25
US20020149385A1 (en) 2002-10-17

Similar Documents

Publication Publication Date Title
JP2002313856A (ja) 半導体素子試験装置およびこれを用いた半導体素子試験方法
US9347971B2 (en) Probing device
JP2972595B2 (ja) プローブカード
JP2005302917A (ja) 半導体集積回路の製造方法及びプローブカード
JP2003084047A (ja) 半導体装置の測定用治具
KR20080070133A (ko) 프로브 및 이를 이용한 디스플레이 패널 검사용 프로브블록
JP3256175B2 (ja) Ｉｃパッケージ測定用ソケット
KR100930258B1 (ko) 전기적 접속장치 및 그 사용방법
US8643394B2 (en) Non-reflow probe card structure
US20070103179A1 (en) Socket base adaptable to a load board for testing ic
JP2008216060A (ja) 電気的接続装置
JP2008134170A (ja) 電気的接続装置
JP3531644B2 (ja) 半導体ソケットおよび該ソケットのプローブ交換方法
JP2007116085A (ja) 電子部品試験装置
EP1411363A2 (en) Prober
JP2007212472A (ja) 半導体集積回路の製造方法及びプローブカード
KR20070016291A (ko) 프로브 카드 조립체
KR100670557B1 (ko) 프로브 어셈블리
KR100684046B1 (ko) 액정디스플레이 검사기용 프로브조립체
KR20060023250A (ko) 엘. 시. 디 검사 시스템의 프로브 블록
KR200352328Y1 (ko) 회로보드 테스트용 프로브 카드
KR20080100601A (ko) 반도체 소자 테스트용 프로브 카드
JP2002311057A (ja) コンタクト装置及びこれを備えたコンタクトプローブ
KR101412114B1 (ko) 검사 장치
KR100889146B1 (ko) 반도체 소자 테스트용 프로브 카드

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080404

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees