JP4689070B2 - 半導体素子試験装置およびこれを用いた半導体素子試験方法 - Google Patents
半導体素子試験装置およびこれを用いた半導体素子試験方法 Download PDFInfo
- Publication number
- JP4689070B2 JP4689070B2 JP2001113903A JP2001113903A JP4689070B2 JP 4689070 B2 JP4689070 B2 JP 4689070B2 JP 2001113903 A JP2001113903 A JP 2001113903A JP 2001113903 A JP2001113903 A JP 2001113903A JP 4689070 B2 JP4689070 B2 JP 4689070B2
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- semiconductor element
- screw
- reinforcing
- counterbore
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 238000012360 testing method Methods 0.000 title claims description 81
- 238000010998 test method Methods 0.000 title claims description 6
- 239000000523 sample Substances 0.000 claims description 164
- 230000003014 reinforcing effect Effects 0.000 claims description 117
- 239000000758 substrate Substances 0.000 claims description 54
- 239000011111 cardboard Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 230000002787 reinforcement Effects 0.000 claims description 5
- 239000000696 magnetic material Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 description 11
- 230000002950 deficient Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000004080 punching Methods 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005201 scrubbing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
Description
【０００１】
【発明の属する技術分野】
この発明は、複数のプローブ針を半導体ウエハの半導体素子に接触させる形式の半導体素子試験装置、およびそれを用いた半導体素子試験方法に関するものである。
【０００２】
【従来の技術】
ＩＣ、ＬＳＩなどの半導体集積回路の製造過程には、一般にウエハテスト工程と呼ばれる試験工程がある。このウエハテスト工程では、一般に図８に示すように、プローバ２に取り付けられたプローブカード１の複数のプローブ針７を、ステージ４上に載置された半導体ウエハ５の半導体素子に接触させる形式の半導体素子試験装置が用いられる。図８において、プローバ２には、テストヘッド１０が設けられ、このテストヘッド１０は、コンピュータで構成されるテスタ３にケーブル１５を介して接続されている。
【０００３】
この試験装置では、図９に示すように、半導体ウエハ５内に形成された複数の半導体素子（半導体チップ）６の各電極パッド８に対して、プローブ針７をコンタクト（接触）した状態で、テスタ３からの電気的なテスト入力信号を、ケーブル１５、プローブ針７を介して半導体素子６に送り、半導体素子６で処理されたテスト出力信号を、再びプローブ針７、ケーブル１５を介してテスタ３に送って、各半導体素子６が良品か不良品かをテストする。図１０は、プローブ針７と電極パッド８との接触状態を示す。ステージ４は、テスト時には、プローブ針７に向かって押し上げられ、電極パッド８をプローブ針７に接触させ、またテストが完了すると、押し下げられて電極パッド８をプローブ針７から離す。
【０００４】
図１１はステージ４を押し下げた状態のプローバ２の構成を示す側面図、図１２はプローブ針７を搭載したプローブカード１を示す斜視図、図１３はそのプローブカード１の上面図である。プローバ２には、プローブカード１が取り付けられる。このプローブカード１は、多数のプローブ針７を支持するプローブカード基板１２を有し、プローバ２には、このプローブカード１２に協働するテストヘッド１０が設けられている。プローブカード基板１２は、下面に多数のプローブ針７を支持しており、その上面にはプローブカード基板１２を補強する補強部材１３と、複数のＺＩＦコネクタ１１が配置されている。テストヘッド１０の下面には、各ＺＩＦコネクタ１１に対応する複数のＺＩＦソケット９が設けられており、半導体素子６へのテスト入力信号および半導体素子６からのテスト出力信号は、これらのＺＩＦコネクタ１１とＺＩＦソケット９の結合により、これらを通じてテスタ３とやり取りされる。なお、ＺＩＦソケット９は、ばねを内臓したソケットであり、ＺＩＦコネクタ１１とは、噛み込みによって接続される。
【０００５】
図１４に示すように、プローブカード基板１２は補強部材１３とともにプローブカード保持部材２６に取り付けられ、この取り付けには、図１５に示すように、ねじ１７が使用される。図１５に示すように、プローバ２には、プローブカード保持部材２６が付属しており、このプローブカード保持部材２６は、可動腕２７に取り付けられていて、プローブカード１を外部からプローバ２内に搬入し、またプローバ２内のプローブカード１を外部に搬出するのに使用される。またこのプローブカード保持部材２６はプローブカード１をプローバ２内で固定するためにも使用される。プローブカード保持部材２６はリング状に形成されており、プローブカード１のプローブカード基板１２は、プローブ針７がリング状のプローブカード保持部材２６の開口から突出するようにして、補強部材１３とともにプローブカード保持部材２６に取り付けられている。このプローブカード１はプローブカード保持部材２６に取り付けられた状態で、図１６に示すように、プローバ２の上部の開口２５から突出する状態に保持され、テストヘッド１０の位置決めピン１４によって位置決めされ、この状態で、ステージ４上の半導体ウエハ５と所定の間隔を介して対向する。
【０００６】
ねじ１７を使用した従来の装置において、テストを実施する際にステージ４を押し上げ、半導体ウエハ５をプローブ針７に押し当てた時に、ねじ１７による取り付け部分に集中的に応力がかかり、プローブカード１に歪みを与えるような負荷がかかる。このため、プローブカード基板１２に部分的に反りが発生し、プローブカード１を長期間に亘り使用すると、プローブ針７の先端の位置が初期値からずれ、各半導体素子６に対して均等な接触が保てなくなり、一部の半導体素子６に対して接触不良が起こり、良品の半導体素子６であっても、不良品と判定するような不都合がある。
【０００７】
このプローブカード基板１２の使用中における反りを防ぐために、平坦であって、硬度の高い材料の平板からなる補強部材１３が図１７に示すように用いられている。しかしこの補強部材１３をプローブカード基板１２とプローブカード保持部材２６に取り付ける構造は、具体的には図１８に示されるように、補強部材１３の４つの取り付け腕１３Ａ、１３Ｂ、１３Ｃ、１３Ｄの中の２つの取り付け腕１３Ａ、１３Ｃでは、取り付けねじ１７のための座ぐり１３ａが設けられるのに対し、残りの取り付け腕１３Ｂ、１３Ｄにはこの座ぐり１３ａが設けられず、取り付け構造が不均一となっている。これは、テストヘッド１０の位置決めピン１４との関係に起因しており、この位置決めピン１４を避けるために、取り付け腕１３Ａ、１３Ｃにだけ座ぐり１３ａを設けている。しかし、この取り付け構造が不均一であるために、プローブカード基板１２の反りを防ぐには充分でなかった。なお、符号１６は、取り付けねじ１７が貫通する穴である。
【０００８】
テストヘッド１０は、テスタ３とプローブカード１とを接続するための多数の端子が集中した筐体であり、図１５、図１６に示すように、プローバ２の上部に開閉可能に取り付けられている。このテストヘッド１０の位置決めピン１４は、テストヘッド１０とプローブカード１とプローバ２とがいつも同一個所で毎回接続されるようにするために設けられているが、そのためにプローブカード基板１２に設けている位置決め穴２１（図１６）が取り付け腕１３Ａ、１３Ｃの端部に接近しているため、取り付け腕１３Ａ、１３Ｃだけに座ぐり１３ａを設けた構造となっている。
【０００９】
この取り付け構造の不均一さのために、ねじ１７も図１８に示すように、取り付け腕１３Ａ、１３Ｃでは長さの短いねじが、また取り付け腕１３Ｂ、１３Ｄでは長さの長いねじが使用され、このねじの違いもプローブカード基板１２の反りを生む原因となっている。また長さの異なる２種類のねじを使用しているために、ねじ１７の取り付け、取り外しが複雑になり、余分な時間がかかる不都合も発生する。
【００１０】
通常、半導体素子６の電極パッド８にプローブ針７を接触させる場合、電極パッド８の表面に自然に生じる酸化膜を除去するため、電極パッド８にプローブ針７を当てた後にさらにステージ４を押し上げ、電極パッド８の表面を擦る（スクラブさせる）動作を実施する。それでも、ウエハテストを繰り返す中に、プローブ針７の針先に絶縁物質が付着することにより、接触抵抗が増大し、良品の半導体素子６が不良品と判定され、半導体素子の製造歩留まりが不要に低下するような不都合がある。この不都合を改善するため、プローブ針７の針先の研磨、クリーニングを定期的に実施しているが、その針先の位置精度や、研磨、クリーニングの状況検査のために、プローブカード保持部材２６からプローブカード基板１２を補強部材１３とともに、ねじ１７を外すことにより、取り外し、検査後に再び取り付ける作業が必要になる。
【００１１】
前記２種類のねじの使用は、このような取り外し、取り付け作業を複雑にし、作業時間を長くする不都合がある。また従来、ねじ１７は、図１９のように、頭部１７Ａが平らな平ねじを使用しているが、この平ねじは、ねじの回転操作のためのねじ操作穴１７ａが浅く、ねじ操作穴がつぶれ易いため、ねじ取り付け、取り外し作業が重なると、ねじを交換する必要がある。また従来は、ねじ１７には、錆びにくく、硬度の高いステンレス製のねじが使用されていたが、取り付け、取り外し作業時に、ドライバに磁気的に吸着できないことから、作業性も悪い。
【００１２】
【発明が解決しようとする課題】
この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、プローブカード基板における反りを軽減することのできる半導体素子試験装置を提案するものである。
【００１３】
また、この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、併せて取り付けに使用するねじの共通化により、プローブカード基板における反りを軽減することができる半導体素子試験装置を提案するものである。
【００１４】
また、この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、プローブカード基板における反りを軽減するとともに、取り付けねじの改良により、ねじの交換頻度を少なくすることのできる半導体素子試験装置を提案するものである。
【００１５】
また、この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、プローブカード基板における反りを軽減するとともに、取り付けねじの改良により、ねじの取り付け、取り外し作業を容易にすることのできる半導体素子試験装置を提案するものである。
【００１６】
また、この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、プローブカード基板における反りを軽減するとともに、あわせて、補強部材を改善し、より補強強度を増大して、プローブカード基板の反りを軽減できる半導体素子試験装置を提案するものである。
【００１７】
また、この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、プローブカード基板における反りを軽減するとともに、あわせて、補強部材とプローブカード基板との固着強度を増大して、プローブカード基板の反りを軽減できる半導体素子試験装置を提案するものである。
【００１８】
さらに、この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、プローブカード基板における反りを軽減することのできる半導体素子試験装置を用いて、半導体素子の製造歩留まりが不要に低下するのを防止できる半導体素子試験方法を提案するものである。
【００１９】
【課題を解決するための手段】
この発明による半導体素子試験装置は、半導体素子を含んだ半導体ウエハを載置するステージ、および前記半導体ウエハに対向する複数のプローブ針を有するプローブカードを備え、前記複数のプローブ針を前記半導体ウエハの半導体素子に接触させて、前記半導体素子を試験する半導体素子試験装置であって、前記プローブカードは前記複数のプローブ針を支持するプローブカード基板と、このプローブカード基板に対する補強部材とを有し、前記半導体素子試験装置はプローブカード保持部材を有し、前記プローブカード基板は、複数の取り付け位置において前記補強部材を通して、ねじにより前記プローブカード保持部材に取り付けられており、前記複数の取り付け位置のそれぞれにおいて、前記補強部材には、互いに実質的に同じ深さと形状を有する座ぐりが設けられ、これらの座ぐりを介して前記ねじによる取り付けが行われていることを特徴とすることを特徴とするものである。
【００２０】
また、この発明による半導体素子試験装置は、前記複数の取り付け位置のそれぞれにおいて、同じ長さのねじが使用されるものである。
【００２１】
また、この発明による半導体素子試験装置は、前記複数の取り付け位置のそれぞれにおいて、同じ種類のねじが使用されるものである。
【００２２】
また、この発明による半導体素子試験装置は、前記ねじとして、ねじの頭部が膨らんだ鍋ねじが使用されるものである。
【００２３】
また、この発明による半導体素子試験装置は、前記ねじとして、磁性体のねじが使用されるものである。
【００２４】
また、この発明による半導体素子試験装置は、前記補強部材が、複数の補強腕の各端部の取り付け位置において、ねじにより前記プローブカード保持部材に取り付けられており、これらのそれぞれの取り付け位置において、各補強腕の端部には、その幅よりも幅の狭い座ぐりがその補強腕の幅方向のほぼ中央に形成されているものである。
【００２５】
また、この発明による半導体素子試験装置は、前記補強部材が、前記複数の取り付け位置を有する周辺部分と、この周辺部分よりも厚く形成された中央部分とを有するものである。
【００２６】
また、この発明による半導体素子試験試験装置は、前記補強部材が、それぞれ前記取り付け位置を有する複数の補強腕を形成した周辺部分と、枠形状の中央部分とを有し、この中央部分には、前記枠形状の対向する２辺を結ぶ補強片が設けられているものである。
【００２７】
また、この発明による半導体素子試験装置は、前記補強部材が、前記複数の取り付け位置を有する周辺部分と、この周辺部分の中央に位置する中央部分とを有し、この中央部分において前記補強部材とプローブカード基板が固着されているものである。
【００２８】
さらに、この発明による半導体素子試験方法は、プローブカードに設けられた複数のプローブ針を半導体ウエハの半導体素子に接触させる形式の試験装置を用いた半導体素子試験方法であって、前記プローブカードは前記複数のプローブ針を支持するプローブカード基板と、このプローブカード基板に対する補強部材を有し、前記半導体素子試験装置は前記プローブカードが取り付けられたプローブカード保持部材を有し、前記補強部材は、複数の取り付け位置において、ねじにより前記プローブカード基板とともに前記プローブカード保持部材に取り付けられており、前記複数の取り付け位置のそれぞれにおいて、前記補強部材には、互いに実質的に同じ深さと形状を有する座ぐりが設けられ、これらの座ぐりを介して前記ねじによる取り付けが行われていることを特徴とする。
【００２９】
【発明の実施の形態】
実施の形態１．
この発明による半導体素子試験装置の実施の形態１において、図８に示す装置の全体構成、図９に示す半導体素子とプローブ針との接触状態、図１０に示す電極パッドとプローブ針との接触状態、図１１に示すプローバの構成、および図１５に示すプローブカード保持部材の構成は、そのまま採用される。
【００３０】
実施の形態１においては、図１に示すような、改良されたプローブカード１が使用される。このプローブカード１は、改良された補強部材１１３を持ったプローブカード基板１２を有する。この補強部材１１３は、均一な厚さの平板を打ち抜いて構成され、十字形状を有している。この補強部材１１３は、互いに直交する４つの補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄを持ち、この各補強腕の先端部には、同じ深さで、同じ形状の座ぐり１１４が形成されている。
【００３１】
各補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄに、同じ深さ、同じ形状の座ぐり１１４を形成することにより、各補強腕は同一の互いに揃った構造を有する結果となり、この構造の揃った補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄの使用により、それぞれの補強腕において、互いに揃った補強をプローブカード基板１２に与えることができ、プローブカード基板１２にかかるプローブ針７やＺＩＦコネクタ１１からの圧力を均等に分散させ、プローブカード基板１２の強度と耐久性を増大して、長期間の使用によっても、反りの発生を軽減することが可能となる。
なお、テストヘッド１０の位置決めピン１４は、それに対応する補強腕１１３Ａ、１１３Ｃの先端部に設けられた座ぐり１１４によって、補強腕に当たるのが回避され、位置決めピン１４によるプローブカード基板１２の位置決めにも支障はない。
【００３２】
この実施の形態１では、１つの種類のねじを使用して、補強部材１１３がプローブカード基板１２とともに、図１５に示すプローブカード保持部材２６に取り付けられる。この１種類のねじとして、図２に示す鍋ねじ１１７が使用される。このねじ１１７は、図３に示すように、各補強腕の座ぐり１１４の部分をそれぞれ取り付け位置として取り付けられる。このねじ１１７は、それぞれの取り付け位置において、座ぐり１１４を貫通し、さらにその下のプローブカード基板１２を貫通して、リング状のプローブカード保持部材２６に取り付けられる。この各取り付け位置において、同じ種類で、同じ長さの図２に示す鍋ねじ１１７が使用され、各取り付け位置に均一な取り付け強度を与える。この均一な取り付け強度は、プローブカード基板１２における反りの発生を軽減するのに有効である。なお、符号１６は、各座ぐり１１４に設けられた、ねじ１１７の取り付け穴を示す。同じ種類のねじの使用は、ねじの取り付け、取り外し作業を簡単化し、その作業時間を短縮するのに有効である。
【００３３】
鍋ねじ１１７は、ねじ頭部１１７Ａが膨らんだねじである。膨らんだ頭部１１７Ａは、ねじ操作穴１１７ａの深さを増大するのに有効であり、これは、ねじ１１７の取り付け、取り外しによるねじ操作穴１１７ａのつぶれを防止するのに効果があり、ねじ１１７の寿命を長くして、単位期間におけるねじ１１７の交換頻度を小さくする。
【００３４】
この鍋ねじ１１７には、図２（ｂ）に示すように、六角形状のねじ操作穴１１７ａを持っている。この六角形状のねじ操作穴１１７ａは、従来の図１９（ｂ）に示す十字形状のねじ操作穴１７ａに比べて、ねじ操作穴１１７ａの耐久性を向上するのに有効である。六角形状のねじ操作穴１１７ａは、操作穴にかかるトルクを、より多くのポイントで受けるので、耐久性が増大するのである。
【００３５】
鍋ねじ１１７には、磁性体材料、例えば鉄系の材料で作られたねじが使用される。この磁性体のねじ１１７を使用することにより、ねじ１１７をドライバに磁力で付着させて運ぶことができ、座ぐり１１４の空間が例え小さくても、ねじ１１７の取り付け、取り外しが容易となる。この場合、ドライバとしては、磁化されたビットを有するものを使用する。
【００３６】
なお、鍋ねじ１１７は、一部のねじに限って使用してもよく、また磁性体のねじも一部のねじに限って使用することもできる。ともに、使用されたねじにおいて、前述の効果が得られる。
【００３７】
実施の形態２．
この実施の形態２は、実施の形態１にさらに改良を加えたものである。この実施の形態２では、補強部材１１３の４つの補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄの各先端に、改良された座ぐり１１５が形成されている。図４は１つの補強腕１１３Ａの先端部を示しているが、他の補強腕１１３Ｂ、１１３Ｃ、１１３Ｄの先端部にも、座ぐり１１５と同じ深さ、同じ形状の座ぐり１１５が形成されている。
【００３８】
各補強腕は、その先端部が同じ厚さと同じ幅を持って形成されており、図４では補強腕１１３Ａについて、その厚さＴと幅Ｗを図示している。座ぐり１１５は、瓢箪形状をして、各補強腕の先端部に形成されている。この座ぐり１１５は、中央の大きな円形穴１１５ａと、その内側に連接する小さな円形穴１１５ｂと、円形穴１１５ａから補強腕の先端面に延びる直線穴１１５ｃを持っており、いずれの穴１１５ａ、１１５ｂ、１１５ｃも同じ深さを持って形成されている。円形穴１１５ａの中心には、テストヘッド１０の位置決めピン１４が挿入される穴２１が形成されており、また円形穴１１５ｂの中心と、直線穴１１５ｃの内端部には、それぞれ取り付けねじ１１７を挿入する取り付け穴１６が形成されている。この実施の形態２では、各補強腕毎に２つの取り付けねじ１１７が使用され、合計８つの取り付けねじ１１７で、より強固に取り付けが行われる。なお、この実施の形態２では、プローブカード保持部材２６において、２つの取り付け穴１６の対応した２つのねじ穴が都合４箇所、合計８つ設けられる。
【００３９】
円形穴１１５ａの直径Ｗ１は、この円形穴１１５ａが形成された部分の補強腕の幅Ｗよりも小さく、約１／２Ｗとなっている。この円形穴１１５ａは、補強腕の幅Ｗの中央に形成されているので、円形穴１１５ａの両側には、座ぐり１１５が形成されずに、補強腕がそのままの厚さＴで残った残存部分１１３ｒが形成されている。この残存部分１１３ｒは、座ぐり１１５の両側に、強度の大きな部分を与え、補強腕の強度を充分に大きくするのに有効であり、これはプローブカード基板１２の反りを、より軽減するのに有効である。
【００４０】
実施の形態３．
この実施の形態３も、実施の形態１をさらに改良したものである。この実施の形態３では、図５に示す改良された補強部材１３１が使用される。この補強部材１３１は、中央部分１３１Ａと周辺部分１３１Ｂを有する。この補強部材１３１は、補強材１３１ａとその中央部分に結合された中央補強材１３１ｂから構成されている。補強材１３１ａは、平板を打ち抜いて、図１に示した補強部材１１３と同様に形成され、４つの補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄを有する。周辺部分１３１Ｂには、この補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄが延びている。中央部分１３１Ａでは、補強材１３１ａの中央部分の上に、同じく平板を打ち抜いて形成した中央補強材１３１ｂが結合されている。
【００４１】
この実施の形態３によれば、実施の形態１と同様の効果が得られる上に、補強部材１３１の強度を、より大きくして、補強効果をさらに増大することができる。
【００４２】
中央補強材１３１ｂと補強材１３１ａとの結合には、接着材が使用されるほか、溶接、ねじ付けも使用できる。図６は、ねじ付けの例であり、ねじ２２により、中央補強材１３１ｂが補強材１３１ａに結合されるだけでなく、ねじ２２によって、プローブカード基板１２との結合も行われる。
【００４３】
実施の形態４．
この実施の形態４も、実施の形態１をさらに改良するものである。この実施の形態４では、図７（ａ）または（ｂ）に示される補強部材１３２、１３２Ａが使用される。これらの補強部材１３２、１３２Ａは、中央枠部分１３３と、周辺部分１３４を有する。中央枠部分１３３は、長方形状をした枠部分であって、この枠部分は互いに直角をなす４つの辺１３３ａ、１３３ｂ、１３３ｃ、１３３ｄを有する。この４つの辺の中央から、外側に、４つの補強腕１３４Ａ、１３４Ｂ、１３４Ｃ、１３４Ｄが、互いに直交する方向に延びており、この４つの補強腕が周辺部分１３４を構成する。これらの補強腕の先端部には、図１と同様な座ぐり１１４が、互いに同じ深さ、同じ形状で形成され、実施の形態１と同様の効果をもたらす。
【００４４】
図７（ａ）（ｂ）に示す補強部材１３２、１３２Ａは、さらに、中央枠部分１３３の中に、補強片１３５を有する。図７（ａ）の補強部材１３２は、相対向する辺１３３ｂと１３３ｄとの間に、一本の補強片１３５を有し、また図７（ｂ）の補強部材１３２Ａは、互いに平行な二本の補強片１３５を有する。これらの補強片１３５は、中央枠部分１３３とともに、補強部材１３２、１３２Ａの強度をさらに増大し、プローブカード基板１２の反りを軽減する。なお、これらの補強部材１３２、１３２Ａは、すべての部分を一枚の平板を打ち抜いて、同じ厚さで構成される。
図７において、符号２３は中央枠部分１３３と補強片１３５で囲まれた領域を示し、この領域２３の下部には、プローブカード基板１２にプローブ針７の針立てが行われる。図７（ｂ）の領域２４は、プローブカード基板１２の開口位置を示す。図７（ａ）は、開口を持たないプローブカード基板１２に対応し、図７（ｂ）は、開口を有するプローブカード基板１２に対応する。いずれも、補強部材１３２、１３２Ａに、かかる領域２３、２４を必要とするときに形成されるが、補強辺１３５の補強効果は前述した通りである。
【００４５】
実施の形態５．
この実施の形態５は、上記各実施の形態１から４による半導体素子試験装置を用いて、半導体素子６のテストを行う半導体素子試験方法である。この試験方法において、試験装置が、プローブカード基板１２の反りを軽減するので、この反りに起因する不要な製造歩留まりの低下を防止しながら、半導体素子のテストを実施できる効果がある。
【００４６】
【発明の効果】
以上のようにこの発明の半導体素子試験装置によれば、プローブカード基板と補強部材とのプローブカード保持部材に対する複数の取り付け位置において、実質的に同様な取り付け構造を与えることができ、プローブカード基板における反りを軽減することができる。
【００４７】
また、この発明により、取り付けに使用するねじに同じ長さのねじを使用し、または同じ種類のねじを使用するものでは、このねじの共通化により、さらにプローブカード基板の反りの軽減を図ることができる。
【００４８】
また、この発明により、取り付けねじとして、ねじの頭部が膨らんだ鍋ねじを使用するものでは、さらにねじの耐久性を向上し、ねじの交換頻度を少なくできる。
【００４９】
また、この発明により、取り付けねじとして、磁性体からなるねじを使用するものでは、さらにねじの取り付け、取り外し作業を容易にすることができる。
【００５０】
また、この発明により、補強腕の端部のほぼ中央に、補強腕の端部の幅よりも幅の狭い座ぐりを設けるもの、または、補強部材の中央部分をその周辺部分よりも厚く形成するもの、または枠形状の中央部分に補強片を追加したものでは、補強部材の強度の増大により、プローブカード基板の反りをさらに軽減することができる。
【００５１】
また、この発明により、補強部材の中央部分をプローブカード基板と結合したものでは、補強部材とプローブカード基板との固着強度を増大し、プローブカード基板の反りをさらに軽減できる。
【００５２】
さらに、この発明による半導体素子試験方法によれば、プローブカード基板とプローブカード保持部材に対する複数の取り付け位置において、実質的に同様な取り付け構造を与えることのできる半導体試験装置を使用するので、プローブカード基板の反りによる不要な製造歩留まりの低下を改善することができる。
【図面の簡単な説明】
【図１】 この発明による半導体素子試験装置の実施の形態１におけるプローブカードの構成を示す斜視図。
【図２】 実施の形態１で使用される取り付けねじを示し、（ａ）図は側面図、（ｂ）図は上面図。
【図３】 実施の形態１のプローブカードの取り付け状態を説明する斜視図。
【図４】 この発明による半導体素子試験装置の実施の形態２における補強部材の先端部を示す斜視図。
【図５】 この発明による半導体素子試験装置の実施の形態３における補強部材の側面図。
【図６】 この発明による半導体素子試験装置の実施の形態３における他の補強部材の側断面図。
【図７】 （ａ）（ｂ）ともに、この発明による半導体素子試験装置の実施の形態４における補強部材の上面図。
【図８】 従来の半導体素子試験装置の全体構成を示す斜視図。
【図９】 その半導体素子とプローブ針の接触状況を示す斜視図。
【図１０】 その電極パッドとプローブ針の接触状況を示す斜視図。
【図１１】 従来のプローバの構成を示す側面図。
【図１２】 そのプローブカードを示す斜視図。
【図１３】 そのプローブカードを示す上面図。
【図１４】 そのプローバの一部の構成を示す斜視図。
【図１５】 そのプローバの全体の構成を示す斜視図。
【図１６】 そのプローバの一部の構成を示す斜視図。
【図１７】 そのプローブカードのＺＩＦコネクタを除いた斜視図。
【図１８】 そのプローブカードの取り付けねじの取り付け状態を示す斜視図。
【図１９】 その取り付けねじを示し、（ａ）図は側面図、（ｂ）図は上面図。
【符号の説明】
２ プローバ、 ３ テスタ、 ４ ステージ、 ５ 半導体ウエハ、６ 半導体素子、 ７ プローブ針、 ８ 電極パッド、 １０ テストヘッド、 １ プローブカード、 １２ プローブカード基板、 １３、１１３、１３１、１３２、１３２Ａ 補強部材、 １４ 位置決めピン、１５ ケーブル、 １７、１１７ 取り付けねじ、 １１４、１１５ 座ぐり、 １１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄ 補強腕、 １３１Ａ、１３３ 中央部分、 １３１Ｂ、１３４ 周辺部分、 １３３ 中央枠部分。
【発明の属する技術分野】
この発明は、複数のプローブ針を半導体ウエハの半導体素子に接触させる形式の半導体素子試験装置、およびそれを用いた半導体素子試験方法に関するものである。
【０００２】
【従来の技術】
ＩＣ、ＬＳＩなどの半導体集積回路の製造過程には、一般にウエハテスト工程と呼ばれる試験工程がある。このウエハテスト工程では、一般に図８に示すように、プローバ２に取り付けられたプローブカード１の複数のプローブ針７を、ステージ４上に載置された半導体ウエハ５の半導体素子に接触させる形式の半導体素子試験装置が用いられる。図８において、プローバ２には、テストヘッド１０が設けられ、このテストヘッド１０は、コンピュータで構成されるテスタ３にケーブル１５を介して接続されている。
【０００３】
この試験装置では、図９に示すように、半導体ウエハ５内に形成された複数の半導体素子（半導体チップ）６の各電極パッド８に対して、プローブ針７をコンタクト（接触）した状態で、テスタ３からの電気的なテスト入力信号を、ケーブル１５、プローブ針７を介して半導体素子６に送り、半導体素子６で処理されたテスト出力信号を、再びプローブ針７、ケーブル１５を介してテスタ３に送って、各半導体素子６が良品か不良品かをテストする。図１０は、プローブ針７と電極パッド８との接触状態を示す。ステージ４は、テスト時には、プローブ針７に向かって押し上げられ、電極パッド８をプローブ針７に接触させ、またテストが完了すると、押し下げられて電極パッド８をプローブ針７から離す。
【０００４】
図１１はステージ４を押し下げた状態のプローバ２の構成を示す側面図、図１２はプローブ針７を搭載したプローブカード１を示す斜視図、図１３はそのプローブカード１の上面図である。プローバ２には、プローブカード１が取り付けられる。このプローブカード１は、多数のプローブ針７を支持するプローブカード基板１２を有し、プローバ２には、このプローブカード１２に協働するテストヘッド１０が設けられている。プローブカード基板１２は、下面に多数のプローブ針７を支持しており、その上面にはプローブカード基板１２を補強する補強部材１３と、複数のＺＩＦコネクタ１１が配置されている。テストヘッド１０の下面には、各ＺＩＦコネクタ１１に対応する複数のＺＩＦソケット９が設けられており、半導体素子６へのテスト入力信号および半導体素子６からのテスト出力信号は、これらのＺＩＦコネクタ１１とＺＩＦソケット９の結合により、これらを通じてテスタ３とやり取りされる。なお、ＺＩＦソケット９は、ばねを内臓したソケットであり、ＺＩＦコネクタ１１とは、噛み込みによって接続される。
【０００５】
図１４に示すように、プローブカード基板１２は補強部材１３とともにプローブカード保持部材２６に取り付けられ、この取り付けには、図１５に示すように、ねじ１７が使用される。図１５に示すように、プローバ２には、プローブカード保持部材２６が付属しており、このプローブカード保持部材２６は、可動腕２７に取り付けられていて、プローブカード１を外部からプローバ２内に搬入し、またプローバ２内のプローブカード１を外部に搬出するのに使用される。またこのプローブカード保持部材２６はプローブカード１をプローバ２内で固定するためにも使用される。プローブカード保持部材２６はリング状に形成されており、プローブカード１のプローブカード基板１２は、プローブ針７がリング状のプローブカード保持部材２６の開口から突出するようにして、補強部材１３とともにプローブカード保持部材２６に取り付けられている。このプローブカード１はプローブカード保持部材２６に取り付けられた状態で、図１６に示すように、プローバ２の上部の開口２５から突出する状態に保持され、テストヘッド１０の位置決めピン１４によって位置決めされ、この状態で、ステージ４上の半導体ウエハ５と所定の間隔を介して対向する。
【０００６】
ねじ１７を使用した従来の装置において、テストを実施する際にステージ４を押し上げ、半導体ウエハ５をプローブ針７に押し当てた時に、ねじ１７による取り付け部分に集中的に応力がかかり、プローブカード１に歪みを与えるような負荷がかかる。このため、プローブカード基板１２に部分的に反りが発生し、プローブカード１を長期間に亘り使用すると、プローブ針７の先端の位置が初期値からずれ、各半導体素子６に対して均等な接触が保てなくなり、一部の半導体素子６に対して接触不良が起こり、良品の半導体素子６であっても、不良品と判定するような不都合がある。
【０００７】
このプローブカード基板１２の使用中における反りを防ぐために、平坦であって、硬度の高い材料の平板からなる補強部材１３が図１７に示すように用いられている。しかしこの補強部材１３をプローブカード基板１２とプローブカード保持部材２６に取り付ける構造は、具体的には図１８に示されるように、補強部材１３の４つの取り付け腕１３Ａ、１３Ｂ、１３Ｃ、１３Ｄの中の２つの取り付け腕１３Ａ、１３Ｃでは、取り付けねじ１７のための座ぐり１３ａが設けられるのに対し、残りの取り付け腕１３Ｂ、１３Ｄにはこの座ぐり１３ａが設けられず、取り付け構造が不均一となっている。これは、テストヘッド１０の位置決めピン１４との関係に起因しており、この位置決めピン１４を避けるために、取り付け腕１３Ａ、１３Ｃにだけ座ぐり１３ａを設けている。しかし、この取り付け構造が不均一であるために、プローブカード基板１２の反りを防ぐには充分でなかった。なお、符号１６は、取り付けねじ１７が貫通する穴である。
【０００８】
テストヘッド１０は、テスタ３とプローブカード１とを接続するための多数の端子が集中した筐体であり、図１５、図１６に示すように、プローバ２の上部に開閉可能に取り付けられている。このテストヘッド１０の位置決めピン１４は、テストヘッド１０とプローブカード１とプローバ２とがいつも同一個所で毎回接続されるようにするために設けられているが、そのためにプローブカード基板１２に設けている位置決め穴２１（図１６）が取り付け腕１３Ａ、１３Ｃの端部に接近しているため、取り付け腕１３Ａ、１３Ｃだけに座ぐり１３ａを設けた構造となっている。
【０００９】
この取り付け構造の不均一さのために、ねじ１７も図１８に示すように、取り付け腕１３Ａ、１３Ｃでは長さの短いねじが、また取り付け腕１３Ｂ、１３Ｄでは長さの長いねじが使用され、このねじの違いもプローブカード基板１２の反りを生む原因となっている。また長さの異なる２種類のねじを使用しているために、ねじ１７の取り付け、取り外しが複雑になり、余分な時間がかかる不都合も発生する。
【００１０】
通常、半導体素子６の電極パッド８にプローブ針７を接触させる場合、電極パッド８の表面に自然に生じる酸化膜を除去するため、電極パッド８にプローブ針７を当てた後にさらにステージ４を押し上げ、電極パッド８の表面を擦る（スクラブさせる）動作を実施する。それでも、ウエハテストを繰り返す中に、プローブ針７の針先に絶縁物質が付着することにより、接触抵抗が増大し、良品の半導体素子６が不良品と判定され、半導体素子の製造歩留まりが不要に低下するような不都合がある。この不都合を改善するため、プローブ針７の針先の研磨、クリーニングを定期的に実施しているが、その針先の位置精度や、研磨、クリーニングの状況検査のために、プローブカード保持部材２６からプローブカード基板１２を補強部材１３とともに、ねじ１７を外すことにより、取り外し、検査後に再び取り付ける作業が必要になる。
【００１１】
前記２種類のねじの使用は、このような取り外し、取り付け作業を複雑にし、作業時間を長くする不都合がある。また従来、ねじ１７は、図１９のように、頭部１７Ａが平らな平ねじを使用しているが、この平ねじは、ねじの回転操作のためのねじ操作穴１７ａが浅く、ねじ操作穴がつぶれ易いため、ねじ取り付け、取り外し作業が重なると、ねじを交換する必要がある。また従来は、ねじ１７には、錆びにくく、硬度の高いステンレス製のねじが使用されていたが、取り付け、取り外し作業時に、ドライバに磁気的に吸着できないことから、作業性も悪い。
【００１２】
【発明が解決しようとする課題】
この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、プローブカード基板における反りを軽減することのできる半導体素子試験装置を提案するものである。
【００１３】
また、この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、併せて取り付けに使用するねじの共通化により、プローブカード基板における反りを軽減することができる半導体素子試験装置を提案するものである。
【００１４】
また、この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、プローブカード基板における反りを軽減するとともに、取り付けねじの改良により、ねじの交換頻度を少なくすることのできる半導体素子試験装置を提案するものである。
【００１５】
また、この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、プローブカード基板における反りを軽減するとともに、取り付けねじの改良により、ねじの取り付け、取り外し作業を容易にすることのできる半導体素子試験装置を提案するものである。
【００１６】
また、この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、プローブカード基板における反りを軽減するとともに、あわせて、補強部材を改善し、より補強強度を増大して、プローブカード基板の反りを軽減できる半導体素子試験装置を提案するものである。
【００１７】
また、この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、プローブカード基板における反りを軽減するとともに、あわせて、補強部材とプローブカード基板との固着強度を増大して、プローブカード基板の反りを軽減できる半導体素子試験装置を提案するものである。
【００１８】
さらに、この発明は、プローブカードの補強部材の、プローブカード保持部材に対する取り付け構造を改善し、プローブカード基板における反りを軽減することのできる半導体素子試験装置を用いて、半導体素子の製造歩留まりが不要に低下するのを防止できる半導体素子試験方法を提案するものである。
【００１９】
【課題を解決するための手段】
この発明による半導体素子試験装置は、半導体素子を含んだ半導体ウエハを載置するステージ、および前記半導体ウエハに対向する複数のプローブ針を有するプローブカードを備え、前記複数のプローブ針を前記半導体ウエハの半導体素子に接触させて、前記半導体素子を試験する半導体素子試験装置であって、前記プローブカードは前記複数のプローブ針を支持するプローブカード基板と、このプローブカード基板に対する補強部材とを有し、前記半導体素子試験装置はプローブカード保持部材を有し、前記プローブカード基板は、複数の取り付け位置において前記補強部材を通して、ねじにより前記プローブカード保持部材に取り付けられており、前記複数の取り付け位置のそれぞれにおいて、前記補強部材には、互いに実質的に同じ深さと形状を有する座ぐりが設けられ、これらの座ぐりを介して前記ねじによる取り付けが行われていることを特徴とすることを特徴とするものである。
【００２０】
また、この発明による半導体素子試験装置は、前記複数の取り付け位置のそれぞれにおいて、同じ長さのねじが使用されるものである。
【００２１】
また、この発明による半導体素子試験装置は、前記複数の取り付け位置のそれぞれにおいて、同じ種類のねじが使用されるものである。
【００２２】
また、この発明による半導体素子試験装置は、前記ねじとして、ねじの頭部が膨らんだ鍋ねじが使用されるものである。
【００２３】
また、この発明による半導体素子試験装置は、前記ねじとして、磁性体のねじが使用されるものである。
【００２４】
また、この発明による半導体素子試験装置は、前記補強部材が、複数の補強腕の各端部の取り付け位置において、ねじにより前記プローブカード保持部材に取り付けられており、これらのそれぞれの取り付け位置において、各補強腕の端部には、その幅よりも幅の狭い座ぐりがその補強腕の幅方向のほぼ中央に形成されているものである。
【００２５】
また、この発明による半導体素子試験装置は、前記補強部材が、前記複数の取り付け位置を有する周辺部分と、この周辺部分よりも厚く形成された中央部分とを有するものである。
【００２６】
また、この発明による半導体素子試験試験装置は、前記補強部材が、それぞれ前記取り付け位置を有する複数の補強腕を形成した周辺部分と、枠形状の中央部分とを有し、この中央部分には、前記枠形状の対向する２辺を結ぶ補強片が設けられているものである。
【００２７】
また、この発明による半導体素子試験装置は、前記補強部材が、前記複数の取り付け位置を有する周辺部分と、この周辺部分の中央に位置する中央部分とを有し、この中央部分において前記補強部材とプローブカード基板が固着されているものである。
【００２８】
さらに、この発明による半導体素子試験方法は、プローブカードに設けられた複数のプローブ針を半導体ウエハの半導体素子に接触させる形式の試験装置を用いた半導体素子試験方法であって、前記プローブカードは前記複数のプローブ針を支持するプローブカード基板と、このプローブカード基板に対する補強部材を有し、前記半導体素子試験装置は前記プローブカードが取り付けられたプローブカード保持部材を有し、前記補強部材は、複数の取り付け位置において、ねじにより前記プローブカード基板とともに前記プローブカード保持部材に取り付けられており、前記複数の取り付け位置のそれぞれにおいて、前記補強部材には、互いに実質的に同じ深さと形状を有する座ぐりが設けられ、これらの座ぐりを介して前記ねじによる取り付けが行われていることを特徴とする。
【００２９】
【発明の実施の形態】
実施の形態１．
この発明による半導体素子試験装置の実施の形態１において、図８に示す装置の全体構成、図９に示す半導体素子とプローブ針との接触状態、図１０に示す電極パッドとプローブ針との接触状態、図１１に示すプローバの構成、および図１５に示すプローブカード保持部材の構成は、そのまま採用される。
【００３０】
実施の形態１においては、図１に示すような、改良されたプローブカード１が使用される。このプローブカード１は、改良された補強部材１１３を持ったプローブカード基板１２を有する。この補強部材１１３は、均一な厚さの平板を打ち抜いて構成され、十字形状を有している。この補強部材１１３は、互いに直交する４つの補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄを持ち、この各補強腕の先端部には、同じ深さで、同じ形状の座ぐり１１４が形成されている。
【００３１】
各補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄに、同じ深さ、同じ形状の座ぐり１１４を形成することにより、各補強腕は同一の互いに揃った構造を有する結果となり、この構造の揃った補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄの使用により、それぞれの補強腕において、互いに揃った補強をプローブカード基板１２に与えることができ、プローブカード基板１２にかかるプローブ針７やＺＩＦコネクタ１１からの圧力を均等に分散させ、プローブカード基板１２の強度と耐久性を増大して、長期間の使用によっても、反りの発生を軽減することが可能となる。
なお、テストヘッド１０の位置決めピン１４は、それに対応する補強腕１１３Ａ、１１３Ｃの先端部に設けられた座ぐり１１４によって、補強腕に当たるのが回避され、位置決めピン１４によるプローブカード基板１２の位置決めにも支障はない。
【００３２】
この実施の形態１では、１つの種類のねじを使用して、補強部材１１３がプローブカード基板１２とともに、図１５に示すプローブカード保持部材２６に取り付けられる。この１種類のねじとして、図２に示す鍋ねじ１１７が使用される。このねじ１１７は、図３に示すように、各補強腕の座ぐり１１４の部分をそれぞれ取り付け位置として取り付けられる。このねじ１１７は、それぞれの取り付け位置において、座ぐり１１４を貫通し、さらにその下のプローブカード基板１２を貫通して、リング状のプローブカード保持部材２６に取り付けられる。この各取り付け位置において、同じ種類で、同じ長さの図２に示す鍋ねじ１１７が使用され、各取り付け位置に均一な取り付け強度を与える。この均一な取り付け強度は、プローブカード基板１２における反りの発生を軽減するのに有効である。なお、符号１６は、各座ぐり１１４に設けられた、ねじ１１７の取り付け穴を示す。同じ種類のねじの使用は、ねじの取り付け、取り外し作業を簡単化し、その作業時間を短縮するのに有効である。
【００３３】
鍋ねじ１１７は、ねじ頭部１１７Ａが膨らんだねじである。膨らんだ頭部１１７Ａは、ねじ操作穴１１７ａの深さを増大するのに有効であり、これは、ねじ１１７の取り付け、取り外しによるねじ操作穴１１７ａのつぶれを防止するのに効果があり、ねじ１１７の寿命を長くして、単位期間におけるねじ１１７の交換頻度を小さくする。
【００３４】
この鍋ねじ１１７には、図２（ｂ）に示すように、六角形状のねじ操作穴１１７ａを持っている。この六角形状のねじ操作穴１１７ａは、従来の図１９（ｂ）に示す十字形状のねじ操作穴１７ａに比べて、ねじ操作穴１１７ａの耐久性を向上するのに有効である。六角形状のねじ操作穴１１７ａは、操作穴にかかるトルクを、より多くのポイントで受けるので、耐久性が増大するのである。
【００３５】
鍋ねじ１１７には、磁性体材料、例えば鉄系の材料で作られたねじが使用される。この磁性体のねじ１１７を使用することにより、ねじ１１７をドライバに磁力で付着させて運ぶことができ、座ぐり１１４の空間が例え小さくても、ねじ１１７の取り付け、取り外しが容易となる。この場合、ドライバとしては、磁化されたビットを有するものを使用する。
【００３６】
なお、鍋ねじ１１７は、一部のねじに限って使用してもよく、また磁性体のねじも一部のねじに限って使用することもできる。ともに、使用されたねじにおいて、前述の効果が得られる。
【００３７】
実施の形態２．
この実施の形態２は、実施の形態１にさらに改良を加えたものである。この実施の形態２では、補強部材１１３の４つの補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄの各先端に、改良された座ぐり１１５が形成されている。図４は１つの補強腕１１３Ａの先端部を示しているが、他の補強腕１１３Ｂ、１１３Ｃ、１１３Ｄの先端部にも、座ぐり１１５と同じ深さ、同じ形状の座ぐり１１５が形成されている。
【００３８】
各補強腕は、その先端部が同じ厚さと同じ幅を持って形成されており、図４では補強腕１１３Ａについて、その厚さＴと幅Ｗを図示している。座ぐり１１５は、瓢箪形状をして、各補強腕の先端部に形成されている。この座ぐり１１５は、中央の大きな円形穴１１５ａと、その内側に連接する小さな円形穴１１５ｂと、円形穴１１５ａから補強腕の先端面に延びる直線穴１１５ｃを持っており、いずれの穴１１５ａ、１１５ｂ、１１５ｃも同じ深さを持って形成されている。円形穴１１５ａの中心には、テストヘッド１０の位置決めピン１４が挿入される穴２１が形成されており、また円形穴１１５ｂの中心と、直線穴１１５ｃの内端部には、それぞれ取り付けねじ１１７を挿入する取り付け穴１６が形成されている。この実施の形態２では、各補強腕毎に２つの取り付けねじ１１７が使用され、合計８つの取り付けねじ１１７で、より強固に取り付けが行われる。なお、この実施の形態２では、プローブカード保持部材２６において、２つの取り付け穴１６の対応した２つのねじ穴が都合４箇所、合計８つ設けられる。
【００３９】
円形穴１１５ａの直径Ｗ１は、この円形穴１１５ａが形成された部分の補強腕の幅Ｗよりも小さく、約１／２Ｗとなっている。この円形穴１１５ａは、補強腕の幅Ｗの中央に形成されているので、円形穴１１５ａの両側には、座ぐり１１５が形成されずに、補強腕がそのままの厚さＴで残った残存部分１１３ｒが形成されている。この残存部分１１３ｒは、座ぐり１１５の両側に、強度の大きな部分を与え、補強腕の強度を充分に大きくするのに有効であり、これはプローブカード基板１２の反りを、より軽減するのに有効である。
【００４０】
実施の形態３．
この実施の形態３も、実施の形態１をさらに改良したものである。この実施の形態３では、図５に示す改良された補強部材１３１が使用される。この補強部材１３１は、中央部分１３１Ａと周辺部分１３１Ｂを有する。この補強部材１３１は、補強材１３１ａとその中央部分に結合された中央補強材１３１ｂから構成されている。補強材１３１ａは、平板を打ち抜いて、図１に示した補強部材１１３と同様に形成され、４つの補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄを有する。周辺部分１３１Ｂには、この補強腕１１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄが延びている。中央部分１３１Ａでは、補強材１３１ａの中央部分の上に、同じく平板を打ち抜いて形成した中央補強材１３１ｂが結合されている。
【００４１】
この実施の形態３によれば、実施の形態１と同様の効果が得られる上に、補強部材１３１の強度を、より大きくして、補強効果をさらに増大することができる。
【００４２】
中央補強材１３１ｂと補強材１３１ａとの結合には、接着材が使用されるほか、溶接、ねじ付けも使用できる。図６は、ねじ付けの例であり、ねじ２２により、中央補強材１３１ｂが補強材１３１ａに結合されるだけでなく、ねじ２２によって、プローブカード基板１２との結合も行われる。
【００４３】
実施の形態４．
この実施の形態４も、実施の形態１をさらに改良するものである。この実施の形態４では、図７（ａ）または（ｂ）に示される補強部材１３２、１３２Ａが使用される。これらの補強部材１３２、１３２Ａは、中央枠部分１３３と、周辺部分１３４を有する。中央枠部分１３３は、長方形状をした枠部分であって、この枠部分は互いに直角をなす４つの辺１３３ａ、１３３ｂ、１３３ｃ、１３３ｄを有する。この４つの辺の中央から、外側に、４つの補強腕１３４Ａ、１３４Ｂ、１３４Ｃ、１３４Ｄが、互いに直交する方向に延びており、この４つの補強腕が周辺部分１３４を構成する。これらの補強腕の先端部には、図１と同様な座ぐり１１４が、互いに同じ深さ、同じ形状で形成され、実施の形態１と同様の効果をもたらす。
【００４４】
図７（ａ）（ｂ）に示す補強部材１３２、１３２Ａは、さらに、中央枠部分１３３の中に、補強片１３５を有する。図７（ａ）の補強部材１３２は、相対向する辺１３３ｂと１３３ｄとの間に、一本の補強片１３５を有し、また図７（ｂ）の補強部材１３２Ａは、互いに平行な二本の補強片１３５を有する。これらの補強片１３５は、中央枠部分１３３とともに、補強部材１３２、１３２Ａの強度をさらに増大し、プローブカード基板１２の反りを軽減する。なお、これらの補強部材１３２、１３２Ａは、すべての部分を一枚の平板を打ち抜いて、同じ厚さで構成される。
図７において、符号２３は中央枠部分１３３と補強片１３５で囲まれた領域を示し、この領域２３の下部には、プローブカード基板１２にプローブ針７の針立てが行われる。図７（ｂ）の領域２４は、プローブカード基板１２の開口位置を示す。図７（ａ）は、開口を持たないプローブカード基板１２に対応し、図７（ｂ）は、開口を有するプローブカード基板１２に対応する。いずれも、補強部材１３２、１３２Ａに、かかる領域２３、２４を必要とするときに形成されるが、補強辺１３５の補強効果は前述した通りである。
【００４５】
実施の形態５．
この実施の形態５は、上記各実施の形態１から４による半導体素子試験装置を用いて、半導体素子６のテストを行う半導体素子試験方法である。この試験方法において、試験装置が、プローブカード基板１２の反りを軽減するので、この反りに起因する不要な製造歩留まりの低下を防止しながら、半導体素子のテストを実施できる効果がある。
【００４６】
【発明の効果】
以上のようにこの発明の半導体素子試験装置によれば、プローブカード基板と補強部材とのプローブカード保持部材に対する複数の取り付け位置において、実質的に同様な取り付け構造を与えることができ、プローブカード基板における反りを軽減することができる。
【００４７】
また、この発明により、取り付けに使用するねじに同じ長さのねじを使用し、または同じ種類のねじを使用するものでは、このねじの共通化により、さらにプローブカード基板の反りの軽減を図ることができる。
【００４８】
また、この発明により、取り付けねじとして、ねじの頭部が膨らんだ鍋ねじを使用するものでは、さらにねじの耐久性を向上し、ねじの交換頻度を少なくできる。
【００４９】
また、この発明により、取り付けねじとして、磁性体からなるねじを使用するものでは、さらにねじの取り付け、取り外し作業を容易にすることができる。
【００５０】
また、この発明により、補強腕の端部のほぼ中央に、補強腕の端部の幅よりも幅の狭い座ぐりを設けるもの、または、補強部材の中央部分をその周辺部分よりも厚く形成するもの、または枠形状の中央部分に補強片を追加したものでは、補強部材の強度の増大により、プローブカード基板の反りをさらに軽減することができる。
【００５１】
また、この発明により、補強部材の中央部分をプローブカード基板と結合したものでは、補強部材とプローブカード基板との固着強度を増大し、プローブカード基板の反りをさらに軽減できる。
【００５２】
さらに、この発明による半導体素子試験方法によれば、プローブカード基板とプローブカード保持部材に対する複数の取り付け位置において、実質的に同様な取り付け構造を与えることのできる半導体試験装置を使用するので、プローブカード基板の反りによる不要な製造歩留まりの低下を改善することができる。
【図面の簡単な説明】
【図１】 この発明による半導体素子試験装置の実施の形態１におけるプローブカードの構成を示す斜視図。
【図２】 実施の形態１で使用される取り付けねじを示し、（ａ）図は側面図、（ｂ）図は上面図。
【図３】 実施の形態１のプローブカードの取り付け状態を説明する斜視図。
【図４】 この発明による半導体素子試験装置の実施の形態２における補強部材の先端部を示す斜視図。
【図５】 この発明による半導体素子試験装置の実施の形態３における補強部材の側面図。
【図６】 この発明による半導体素子試験装置の実施の形態３における他の補強部材の側断面図。
【図７】 （ａ）（ｂ）ともに、この発明による半導体素子試験装置の実施の形態４における補強部材の上面図。
【図８】 従来の半導体素子試験装置の全体構成を示す斜視図。
【図９】 その半導体素子とプローブ針の接触状況を示す斜視図。
【図１０】 その電極パッドとプローブ針の接触状況を示す斜視図。
【図１１】 従来のプローバの構成を示す側面図。
【図１２】 そのプローブカードを示す斜視図。
【図１３】 そのプローブカードを示す上面図。
【図１４】 そのプローバの一部の構成を示す斜視図。
【図１５】 そのプローバの全体の構成を示す斜視図。
【図１６】 そのプローバの一部の構成を示す斜視図。
【図１７】 そのプローブカードのＺＩＦコネクタを除いた斜視図。
【図１８】 そのプローブカードの取り付けねじの取り付け状態を示す斜視図。
【図１９】 その取り付けねじを示し、（ａ）図は側面図、（ｂ）図は上面図。
【符号の説明】
２ プローバ、 ３ テスタ、 ４ ステージ、 ５ 半導体ウエハ、６ 半導体素子、 ７ プローブ針、 ８ 電極パッド、 １０ テストヘッド、 １ プローブカード、 １２ プローブカード基板、 １３、１１３、１３１、１３２、１３２Ａ 補強部材、 １４ 位置決めピン、１５ ケーブル、 １７、１１７ 取り付けねじ、 １１４、１１５ 座ぐり、 １１３Ａ、１１３Ｂ、１１３Ｃ、１１３Ｄ 補強腕、 １３１Ａ、１３３ 中央部分、 １３１Ｂ、１３４ 周辺部分、 １３３ 中央枠部分。
Claims (9)
- 半導体素子を含んだ半導体ウェハを載置するステージ、
前記半導体ウェハに対向する複数のプローブ針と、前記複数のプローブ針を支持するプローブカード基板と、このプローブカード基板における前記複数のプローブ針が支持された面に対向した面上に設けられた補強基板とを有するプローブカード、及び、
前記プローブカード基板が取り付けられるプローブカード保持部材を備え、
前記補強部材は、同じ第１の直線方向に延びる第１及び第２の補強腕と、前記第１の直線方向とは直交する同じ第２の直線方向に延びる第３及び第４の補強腕とを有し、
前記第１〜第４の補強腕には互いに同じ深さと形状の座ぐりが設けられ、
各補強腕の座ぐりを介してねじにより前記補強基板とともに前記プローブカード基板が前記プローブカード保持部材にねじ留めされることを特徴とする半導体素子試験装置。 - 前記第１〜第４の座ぐりを介してねじ留めするねじとして、同じ長さのねじが使用されることを特徴とする請求項１記載の半導体素子試験装置。
- 前記第１〜第４の座ぐりを介してねじ留めするねじとして、同じ種類のねじが使用されることを特徴とする請求項１記載の半導体素子試験装置。
- 前記第１〜第４の座ぐりを介してねじ留めするねじとして、ねじの頭部が膨らんだ鍋ねじが使用されることを特徴とする請求項３記載の半導体素子試験装置。
- 前記第１〜第４の座ぐりを介してねじ留めするねじとして、磁性体からなるねじが使用されることを特徴とする請求項３記載の半導体素子試験装置。
- 前記第１〜第４の補強腕各々において、座ぐりの形成されていない部分として第１の厚みをもつ第１の部分と、その座ぐりにより該第１の厚みよりも肉薄となっている第２の厚みをもつ第２の部分とを有し、
前記第１〜第４の補強腕各々において、前記第１の部分は、補強腕の延びる直線方向及び座ぐりの深さの方向のいずれにも直交する幅方向から前記第２の部分を挟みこんだ構造を有することを特徴とする請求項１記載の半導体素子試験装置。 - 前記補強部材は、前記第１〜第４の補強腕が連結する枠形状の部分と、この枠形状の対向する２辺を結ぶ補強片とをさらに有することを特徴とする請求項１記載の半導体素子試験装置。
- 請求項１〜７の何れか１項に記載の半導体素子試験装置を用いた半導体素子試験方法であって、
外部のテスタと接続されたテストヘッドを前記プローブカード基板の前記補強部材が設けられた面と同じ面に設けられたコネクタに結合させる工程、
前記プローブカード基板の前記複数のプローブ針を前記ステージに搭置された半導体ウェハに形成された半導体素子の電極に接触させる工程、及び、
前記テスタを使って前記半導体素子をテストする工程を備えたことを特徴とする半導体素子試験方法。 - 前記テストヘッドは、前記プローブカード基板と対向する面に設けれらた２つの位置決めピンを有し、テストヘッドを前記コネクタに結合する際に前記２つの位置決めピンを前記第１及び第２の座ぐり内に挿入することを特徴とする請求項８記載の半導体素子試験方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001113903A JP4689070B2 (ja) | 2001-04-12 | 2001-04-12 | 半導体素子試験装置およびこれを用いた半導体素子試験方法 |
| US09/973,049 US6710615B2 (en) | 2001-04-12 | 2001-10-10 | Semiconductor element test apparatus, and method of testing semiconductor element using the apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001113903A JP4689070B2 (ja) | 2001-04-12 | 2001-04-12 | 半導体素子試験装置およびこれを用いた半導体素子試験方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002313856A JP2002313856A (ja) | 2002-10-25 |
| JP2002313856A5 JP2002313856A5 (ja) | 2008-05-22 |
| JP4689070B2 true JP4689070B2 (ja) | 2011-05-25 |
Family
ID=18965063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001113903A Expired - Fee Related JP4689070B2 (ja) | 2001-04-12 | 2001-04-12 | 半導体素子試験装置およびこれを用いた半導体素子試験方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6710615B2 (ja) |
| JP (1) | JP4689070B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972578B2 (en) * | 2001-11-02 | 2005-12-06 | Formfactor, Inc. | Method and system for compensating thermally induced motion of probe cards |
| US7071714B2 (en) | 2001-11-02 | 2006-07-04 | Formfactor, Inc. | Method and system for compensating for thermally induced motion of probe cards |
| KR100553689B1 (ko) * | 2003-07-18 | 2006-02-24 | 삼성전자주식회사 | 집적회로 칩 검사장치 |
| JP4355543B2 (ja) * | 2003-09-11 | 2009-11-04 | 株式会社アドバンテスト | 半導体試験システム |
| DE102004023987B4 (de) * | 2004-05-14 | 2008-06-19 | Feinmetall Gmbh | Elektrische Prüfeinrichtung |
| JP4585873B2 (ja) * | 2005-02-01 | 2010-11-24 | 日本電子材料株式会社 | プローブカード用補強板 |
| WO2006126279A1 (ja) * | 2005-05-23 | 2006-11-30 | Kabushiki Kaisha Nihon Micronics | プローブ組立体、その製造方法および電気的接続装置 |
| JP4859174B2 (ja) * | 2005-07-11 | 2012-01-25 | 日本電子材料株式会社 | プローブカード |
| JP4979214B2 (ja) * | 2005-08-31 | 2012-07-18 | 日本発條株式会社 | プローブカード |
| JP2007227899A (ja) * | 2006-01-13 | 2007-09-06 | King Yuan Electronics Co Ltd | Ｚｉｆコネクタつきプローブカード、その組立方法、ウェハテストシステム、及びそれを導入したウェハテスト方法 |
| US7766628B2 (en) * | 2006-04-13 | 2010-08-03 | Scroll Technologies | Sealed compressor with structure on lower housing shell to assist weld placement |
| KR100790817B1 (ko) * | 2006-12-06 | 2008-01-03 | 삼성전자주식회사 | 반도체 제조관리 시스템 |
| TW200846688A (en) * | 2007-05-25 | 2008-12-01 | King Yuan Electronics Co Ltd | A testboard with ZIF connectors, method of assembling, integrated circuit testing system and testing method introduced by the same |
| JP5280958B2 (ja) * | 2009-07-30 | 2013-09-04 | 日本電子材料株式会社 | プローブカード |
| JP5152941B2 (ja) * | 2011-08-30 | 2013-02-27 | 日本電子材料株式会社 | プローブカード |
| JP5643876B2 (ja) * | 2013-05-23 | 2014-12-17 | 日本電子材料株式会社 | プローブカード |
| JP7450346B2 (ja) * | 2019-06-20 | 2024-03-15 | 株式会社キャタラー | メタン浄化用触媒材料 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62129772U (ja) * | 1986-02-07 | 1987-08-17 | ||
| US4899099A (en) * | 1988-05-19 | 1990-02-06 | Augat Inc. | Flex dot wafer probe |
| JPH07109840B2 (ja) * | 1989-03-10 | 1995-11-22 | 松下電器産業株式会社 | 半導体ｉｃの試験装置及び試験方法 |
| JPH0411967A (ja) | 1990-04-26 | 1992-01-16 | Suehiro Tekkosho:Kk | スピーカへの接着剤塗布装置 |
| JP2555716Y2 (ja) * | 1991-09-25 | 1997-11-26 | 横河電機株式会社 | テストヘッド |
| US5550482A (en) * | 1993-07-20 | 1996-08-27 | Tokyo Electron Kabushiki Kaisha | Probe device |
| US5585738A (en) * | 1994-03-31 | 1996-12-17 | Tokyo Electron Limited | Probe system having vertical height detection and double focal image pickup coinciding with probe contact in height adjustment |
| US5825192A (en) * | 1995-07-14 | 1998-10-20 | Tokyo Electron Limited | Probe card device used in probing apparatus |
| US5656943A (en) * | 1995-10-30 | 1997-08-12 | Motorola, Inc. | Apparatus for forming a test stack for semiconductor wafer probing and method for using the same |
| US5949244A (en) * | 1996-01-03 | 1999-09-07 | Miley; David M. | Low tolerance probe card and probe ring systems |
| JPH09321102A (ja) * | 1996-05-31 | 1997-12-12 | Tokyo Electron Ltd | 検査装置 |
| US5914613A (en) * | 1996-08-08 | 1999-06-22 | Cascade Microtech, Inc. | Membrane probing system with local contact scrub |
| JPH1090306A (ja) * | 1996-09-17 | 1998-04-10 | Nippon Maikuronikusu:Kk | 検査用ヘッド |
| JP4044645B2 (ja) * | 1997-07-30 | 2008-02-06 | 株式会社日本マイクロニクス | プローブカード |
| JP3208095B2 (ja) * | 1997-08-21 | 2001-09-10 | 松下電器産業株式会社 | 半導体装置の検査装置 |
-
2001
- 2001-04-12 JP JP2001113903A patent/JP4689070B2/ja not_active Expired - Fee Related
- 2001-10-10 US US09/973,049 patent/US6710615B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020149385A1 (en) | 2002-10-17 |
| US6710615B2 (en) | 2004-03-23 |
| JP2002313856A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4689070B2 (ja) | 半導体素子試験装置およびこれを用いた半導体素子試験方法 | |
| JP3675489B2 (ja) | 周辺にリードを有するパッケージ用テストコンタクタ | |
| KR100196195B1 (ko) | 프로우브 카드 | |
| JP4521611B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2972595B2 (ja) | プローブカード | |
| KR101206226B1 (ko) | 프로브 | |
| JP2003084047A (ja) | 半導体装置の測定用治具 | |
| US20120299614A1 (en) | Test socket with a rapidly detachable electrical connection module | |
| JPH0529406A (ja) | 半導体検査装置 | |
| US20070103179A1 (en) | Socket base adaptable to a load board for testing ic | |
| US20110254577A1 (en) | Non-Reflow Probe Card Structure | |
| JP2966671B2 (ja) | プローブカード | |
| JP3531644B2 (ja) | 半導体ソケットおよび該ソケットのプローブ交換方法 | |
| JP2003202351A (ja) | Ｌｃｄ検査用プローブカード | |
| JP2007212472A (ja) | 半導体集積回路の製造方法及びプローブカード | |
| EP1411363A2 (en) | Prober | |
| JP2002311057A (ja) | コンタクト装置及びこれを備えたコンタクトプローブ | |
| JP2571517B2 (ja) | プローブカード | |
| KR200352328Y1 (ko) | 회로보드 테스트용 프로브 카드 | |
| CN211320428U (zh) | 一种半导体集成电路测试用插座 | |
| KR200380244Y1 (ko) | 반도체 소자 검침용 프로브 카드 | |
| JP2009002760A (ja) | プローブカード及びそのプローブ基板の固定支持方法 | |
| JP2002151556A (ja) | 半導体検査装置の製造方法 | |
| JPH10116864A (ja) | ウェーハ検査装置 | |
| JP4716454B2 (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080404 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |