JP2002151556A

JP2002151556A - 半導体検査装置の製造方法

Info

Publication number: JP2002151556A
Application number: JP2000345397A
Authority: JP
Inventors: Takashi Yamagami; 孝山上; Tsutomu Nagakura; 力長倉
Original assignee: Hitachi Tokyo Electronics Co Ltd; Hitachi Ltd
Current assignee: Hitachi Ltd; Renesas Eastern Japan Semiconductor Inc
Priority date: 2000-11-13
Filing date: 2000-11-13
Publication date: 2002-05-24

Abstract

(57)【要約】（修正有）【課題】半導体検査装置の製造方法において、半導体
基板に塗布されたレジスト液だれを低減する。【解決手段】シリコン基板１の表面に被膜を形成し、
フォトリソグラフィにより複数のプローブを形成する工
程と、前記被膜を除去した後、再び前記と同様の工程に
より梁あるいはダイアフラムを前記プローブ毎に形成す
る工程と、前記被膜を除去した後、更に前記同様の工程
により貫通孔を形成する工程と、前記被膜を除去した
後、前記シリコン基板の表面に絶縁被膜を形成し、前記
絶縁被膜の表面に金属被膜を形成し、フォトリソグラフ
ィによりパターニングした後、配線を形成する半導体検
査装置の製造方法において、前記フォトリソグラフィに
よりパターニングする工程の前に、前記シリコン基板の
両側端のみを保持する電着レジスト塗布用ウェハホルダ
３を用いて前記シリコン基板に電着レジスト６を塗布
し、その後フォトリソグラフィによりパターニングす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体ウェハ上に
形成された半導体素子あるいは半導体デバイスの検査装
置の製造方法及び製造装置に関し、特に、プローピング
検査及びバーンイン検査など半導体製造工程における電
気的特性測定用の検査装置の前記シリコン基板に配線形
成用のレジストを電着法で塗布する方法に適用して有効
な技術に関するものである。

【０００２】

【従来の技術】従来、半導体ウェハ上に形成された半導
体素子あるいは半導体デバイスの検査方法及び装置とし
て、例えば、特開２０００−１７１４８３号公報に、
「シリコン（Ｓｉ）基板（Ｓｉウェハ）の表面に形成さ
れたプローブと、前記シリコン基板の裏面に形成された
電極と、前記プローブと電極とを電気的に導通する手段
を備えた検査ウェハを用いて、前記プローブを検査対象
ウェハの所定位置に押圧基板により押圧し、前記検査対
象ウェハの電気的導通検査を行う半導体検査装置におい
て、押圧基板による検査ウェハとの接続及び押圧を検査
ウェハの電極数と同数あるいはそれ以上のポゴピンを用
いて行う検査方法及び検査装置（シリコンコンタク
ト）」が提案されている。

【０００３】前記半導体検査装置の製造方法は、シリコ
ン基板の表面に被膜を形成し、フォトリソグラフィによ
りパターニングし、その後にエッチングにより角錐状あ
るいは円錐状の複数のプローブを形成する工程と、前記
被膜を除去した後、再び前記シリコン基板の表面に被膜
を形成し、フォトリソグラフィにより梁あるいはダイア
フラムを前記プローブ毎に形成する工程と、前記被膜を
除去した後、再び前記シリコン基板の表面に被膜を形成
し、フォトリソグラフィによりパターニングした後、エ
ッチングにより貫通孔を形成する工程と、前記被膜を除
去した後、再び前記シリコン基板の表面に絶縁被膜を形
成し、前記絶縁被膜の表面に金属被膜を形成し、フォト
リソグラフィによりパターニングした後、配線を形成す
るものである。

【０００４】前記シリコン基板の配線は、シリコン基板
内に貫通孔が存在し、そこに配線が３次元的に構成され
ているため、通常の回転塗布を行うレジストでは、その
部分での膜厚異常が発生する。そのためレジストを電着
する方法が用いられている。このレジストの電着工程
は、従来プリント基板等に実施されており、金属メッキ
と同様に金属膜の付いた基板を電極より通電可能なホル
ダにセットして、電着レジストの入った槽に対抗電極板
とともに挿入し、電圧をかけることで実施している。

【０００５】シリコン基板用金属メッキ等で一般に使用
されているホルダではシリコン基板内で等間隔に設けら
れた３点以上の給電部あるいは全周給電部のものが用い
られている。

【０００６】

【発明が解決しようとする課題】前記従来技術の３点以
上の給電部を設けてシリコン基板を保持した場合、以下
の問題点を見いだした。（１）３点以上の支持の内１点以上は、シリコン基板の
上部を支持するため、処理後にホルダに付着したレジス
トがシリコン基板に液だれし、膜厚異常を引きこす。特
に、半導体検査装置（シリコンコンタクト）では、両面
にレジストが電着法で塗布されるため、塗布むらによる
感光特性のフォーカスずれや膜厚差により寸法精度が悪
化する。（２）複数のシリコン基板を保持する場合、構造が複雑
となり扱いにくい。また、シリコン基板以外にレジスト
が電着される部分が多くなる。

【０００７】本発明の目的は、半導体検査装置の製造方
法において、半導体基板（シリコン基板）の裏表に塗布
されたレジスト膜厚の均一化をはかることが可能な技術
を提供することにある。

【０００８】本発明の目的は、半導体検査装置の製造方
法において、半導体基板（シリコン基板）の裏表に塗布
されたレジスト液だれを低減することが可能な技術を提
供することにある。本発明の前記ならびにその他の目的
と新規な特徴は、本明細書の記述及び添付図面によって
明らかになるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。本発明は、シリコン基板の表面に
被膜を形成し、フォトリソグラフィによりパターニング
し、その後にエッチングにより角錐状あるいは円錐状の
複数のプローブを形成する工程と、前記被膜を除去した
後、再び前記シリコン基板の表面に被膜を形成し、フォ
トリソグラフィにより梁あるいはダイアフラムを前記プ
ローブ毎に形成する工程と、前記被膜を除去した後、再
び前記シリコン基板の表面に被膜を形成し、フォトリソ
グラフィによりパターニングした後、エッチングにより
貫通孔を形成する工程と、前記被膜を除去した後、再び
前記シリコン基板の表面に絶縁被膜を形成し、前記絶縁
被膜の表面に金属被膜を形成し、フォトリソグラフィに
よりパターニングした後、配線を形成する半導体検査装
置の製造方法において、前記フォトリソグラフィにより
パターニングする工程の前に、前記シリコン基板の両端
（両サイド）のみを保持する電着レジスト塗布用ウェハ
ホルダを用いて前記シリコン基板にレジストを電着法で
塗布し、その後フォトリソグラフィによりパターニング
するものである。

【００１０】前述の手段によれば、シリコン基板（シリ
コンウェハ）の両端（両サイド）のみを保持することに
より、シリコン基板ホルダに付着したレジストがシリコ
ン基板上にたれてこないので、シリコン基板上のレジス
トの塗布むらを防止することができる。これにより、半
導体検査装置（シリコンコンタクト）の配線の寸法精度
及び信頼性を向上することができる。

【００１１】また、同形状で横に連続的に複数枚のシリ
コン基板をホールドすることにより、同時に複数枚の処
理を同条件で着工することができるので、スループット
の向上及び原価の低減をはかることができる。

【００１２】また、シリコン基板とのホルダ部分の接触
面積を少なくすることにより、レジストによる付着力を
小さくすることができ、シリコン基板とホルダとの間の
脱着作業が容易にすることができる。

【００１３】以下、本発明について、図面を参照して実
施の形態（実施例）とともに詳細に説明する。なお、実
施例を説明するための全図において、同一機能を有する
ものは同一符号を付け、その繰り返しの説明は省略す
る。

【００１４】

【発明の実施の形態】（実施例１）図１は、本発明に係
る実施例１の半導体検査装置の製造方法に用いる電着レ
ジスト塗布装置の概略構成を示す模式図であり、１はシ
リコン（Ｓｉ）ウェハ（半導体基板）、２は電着レジス
ト塗布槽、３はＳｉウェハの両端（両サイド）を保持す
る導電性のＳｉウェハホルダ、４は導電性のホルダバ
ー、５は導電性のＳｉウェハ押え、６は電着レジストで
ある。

【００１５】本実施例１の電着レジスト塗布装置は、図
１に示すように、電着レジスト塗布槽２、Ｓｉウェハの
両端（両サイド）を保持する導電性のＳｉウェハホルダ
３、導電性のホルダバー４、導電性のＳｉウェハ押え５
で構成されている。

【００１６】本電着レジスト塗布装置の動作は、図１に
示すように、最初にＳｉウェハ１の両端（両サイド）を
導電性のＳｉウェハ押え５で保持し、電着レジスト塗布
槽２に挿入する。

【００１７】次に、前記状態のままで、Ｓｉウェハホル
ダ３に電圧（例えば８０〜１５０ボルト）を印加してレ
ジストをＳｉウェハ１に付着させる。

【００１８】次に、電着が終了したＳｉウェハホルダ３
を電着レジスト塗布槽２から引き出す。この時点で、図
２に示すように、Ｓｉウェハ１及びホルダバー４の部分
に付着したレジスト（電着塗布されていない分）のレジ
ストだれ７が生じてくる。

【００１９】この時、Ｓｉウェハホルダ３よりたれたレ
ジストは、Ｓｉウェハ１の両端部よりそのまま下に落下
するため、レジストが塗布されたＳｉウェハ１の上にレ
ジストがたれることはない。これにより、レジストが塗
布されたＳｉウェハ１のレジスト塗布むらを防止するこ
とができる。

【００２０】（実施例２）図３は、本発明に係る実施例
２の半導体検査装置の製造方法に用いる電着レジスト塗
布装置の概略構成を示す模式図である。本実施例２の電
着レジスト塗布装置は、図３に示すように、前記実施例
１のＳｉウェハホルダ３のホルダバー４及びＳｉウェハ
押え５の先端をＳｉウェハ１の下端近くまで延ばし、そ
の先端を尖らせたものである。

【００２１】このように先端を尖らせることにより、Ｓ
ｉウェハホルダ３及びＳｉウェハ１に付着したレジスト
を前記ホルダバー４の尖らせた先端に集中させるので、
レジストが塗布されたＳｉウェハ１の上にレジストがた
れるのを確実に防止することができる。

【００２２】（実施例３）図４は、本発明に係る実施例
３の半導体検査装置の製造方法に用いる電着レジスト塗
布装置の概略構成を示す模式図である。本実施例３の電
着レジスト塗布装置は、図４に示すように、前記実施例
１のホルダバー４及びＳｉウェハ押え５を有するＳｉウ
ェハホルダ３を横に並べて設け、複数枚のＳｉウェハ１
を同時に処理する構成にしたものである。

【００２３】このようにすることにより、全Ｓｉウェハ
が同一形状でホールドされるため、給電部の形状の違い
による条件違いがなく、ほぼ全Ｓｉウェハが同等の条件
で処理される。これにより、簡単に複数枚のＳｉウェハ
を処理することができるので、スループットの向上及び
原価の低減をはかることができる。

【００２４】図５は、前記実施例１〜３のホルダバー４
及びＳｉウェハ押え５の概略構成を示す平面図及び断面
図であり、（ａ）は平面図、（ｂ）は断面図である。図
５に示すように、Ｓｉウェハ押え５は、ホルダバー４と
対向し設けられ、固定ネジ９によりネジ止めされる構成
になっている。前記ホルダバー４とＳｉウェハ押え５と
の間にＳｉウェハ１の端部を挟んで固定ネジ９によりネ
ジ止めし、前記Ｓｉウェハ１をホルダバー４に固定す
る。前記Ｓｉウェハ押え５のＳｉウェハ１との接触部は
小さくするかあるいは点接触とすることが好ましい。

【００２５】このようにすることにより、前記Ｓｉウェ
ハホルダ３とＳｉウェハ１との吸着を防止する。また、
前記Ｓｉウェハ押え５と固定ネジ９が一体で脱着可能と
しているので、前記Ｓｉウェハ１をＳｉウェハホルダ３
から脱着する作業の向上をはかることができる。

【００２６】また、図６に示すように、前記ホルダバー
４及びＳｉウェハ押え５のＳｉウェハ接触部以外の部分
を、テフロン（登録商標）等の絶縁性物質でコーティン
グすることにより、Ｓｉウェハ１以外の部分への電着レ
ジストの付着を防止することができる。これにより、Ｓ
ｉウェハホルダ３の洗浄作業が簡略化するとともに余分
なレジストの消費が抑制され、原価の低減がはかれる。

【００２７】図７は、本発明に係る半導体検査装置の検
査ウェハ構造の一実施例を示す断面図である。検査ウェ
ハ１１Ａは、両持ち梁又はダイアフラム１２Ａ（以下、
ダイアフラムで説明する）と、ブロープ１３と、貫通孔
１４とで構成されている。ダイアフラム１２Ａ部には、
ブロープ１３が形成されており、ブロープ１３は検査ウ
ェハ１１の底面より数μｍから数十μｍ突き出してい
る。前記貫通孔１４はブロープ１３と同数個形成されて
おり、検査ウェハ１１Ａの全面は酸化シリコン膜１５で
被覆されている。ブロープ１３と配線１６は、酸化シリ
コン膜１５の上に形成してある。配線１６は、個々のブ
ロープ１３からそれぞれの貫通孔１４を経て検査ウェハ
１１Ａの反対側面に形成した二次側電極パッド１７まで
形成されている。

【００２８】図８は、前記半導体検査装置の構造の一実
施例を示す断面図である。被検査ウェハ２１は、図示し
ていない、ＸＹＺθ方向に移動が可能なウェハ固定ステ
ージ２２に真空吸着されている。ウェハ固定ステージ２
２は、図７で説明した検査ウェハ１１Ａに形成されたブ
ロープ１３と、被検査ウェハ２１に形成された一次側電
極パッド２３とを高精度に位置合わせして接続すること
ができる。

【００２９】押圧機構支持基板２４には、検査ウェハ１
１Ａに形成された二次側電極パッド１７と外部端子とを
電気的に接続するため、弾性構造の一般にポゴピン２５
と呼ばれる接続端子と内部配線２６とが形成されてい
る。

【００３０】押圧故障支持基板２４と検査ウェハ１１Ａ
とは、ポゴピン２５と二次側電極パッド１７とを位置合
わせして接続した後に固定される。次に、押圧機構支持
基板２４に固定された検査ウェハ１１Ａを、ウェハ固定
ステージ２２に吸着した被検査ウェハ２１に押し当て
る。

【００３１】これにより、一次側電極パッド２３とブロ
ープ１３が接触し、ダイアフラム１２Ａが変形し、一定
の荷重がブロープ１３と一次側電極パッド２３間にかか
り、全ブロープにおいて均一な電気的特性検査が可能に
なる。なお、ここではウェハ固定ステージ２２にＸＹＺ
θ方向の移動機構を備えている構成で説明したが、移動
機構を押圧故障支持基板２４あるいはウェハ固定ステー
ジ２２と押圧機構支持基板２４の両方に付加してもよ
い。

【００３２】図９は、本発明に係る半導体検査装置によ
る被検査ウェハ構造の一実施例を示す斜視図である。図
９に示すように、被検査ウェハ２１には半導体チップ１
１１が数百個形成されており、それぞれの半導体チップ
１１１には電極パッド２３が数十個から百数十個形成さ
れている。また、検査ウェハ１１Ａには両持ち梁あるい
はダイアフラム１２Ａが被検査ウェハ２１の半導体チッ
プ１１１と同数あるいはそれ以上形成されており、それ
ぞれの両持ち梁あるいはダイアフラム１２Ａには半導体
チップ１１１に形成された電極パッド２３に対向してブ
ロープが形成されている。

【００３３】また、検査ウェハ１１Ａにはそれぞれの両
持ち梁あるいはダイアフラム１２Ａの周辺に貫通孔１４
が形成され、個々のプローブからの配線が貫通孔１４か
ら取り出される。

【００３４】以下に、本発明の半導体検査装置の製造方
法の一実施例を説明する。本実施例の半導体検査装置の
製造方法は、前記図７に示した半導体検査装置の製造方
法（特開２０００−１７１４８３号公報参照）における
「フォトリソグラフィによりパターニングする工程の前
に、シリコン基板にレジストを塗布する」工程を電着レ
ジスト塗布装置を用いて改良した方法である。

【００３５】すなわち、シリコン基板の表面に被膜を形
成し、フォトリソグラフィによりパターニングし、その
後にエッチングにより角錐状あるいは円錐状の複数のプ
ローブを形成する工程と、前記被膜を除去した後、再び
前記シリコン基板の表面に被膜を形成し、フォトリソグ
ラフィにより梁あるいはダイアフラムを前記プローブ毎
に形成する工程と、前記被膜を除去した後、再び前記シ
リコン基板の表面に被膜を形成し、フォトリソグラフィ
によりパターニングした後、エッチングにより貫通孔を
形成する工程と、前記被膜を除去した後、再び前記シリ
コン基板の表面に絶縁被膜を形成し、前記絶縁被膜の表
面に金属被膜を形成し、フォトリソグラフィによりパタ
ーニングした後、配線を形成する半導体検査装置の製造
方法（特開２０００−１７１４８３号公報参照）におい
て、前記フォトリソグラフィによりパターニングする工
程の前に、前述の実施例１〜３の電着レジスト塗布装置
を用いて、シリコン基板の両端（両サイド）のみを保持
する電着レジスト塗布用ウェハホルダを用いて前記シリ
コン基板にレジストを電着法で塗布し、その後フォトリ
ソグラフィによりパターニングするものである。

【００３６】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。

【００３７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。（１）シリコン基板（シリコンウェハ）の両側端（両サ
イド）のみを保持することにより、シリコン基板ホルダ
に付着したレジストがシリコン基板上にたれてこないの
で、シリコン基板上のレジストの塗布ならを防止するこ
とができる。（２）同状形で横に連続的に複数枚のシリコン基板をホ
ールドすることにより、同時に複数枚の処理を同条件で
着工することができる。（３）シリコン基板とのホルダ部分の接触面積を少なく
することにより、レジストによる付着力が小さくなり、
シリコン基板とホルダとの間の脱着作業が容易になる。

【図面の簡単な説明】

【図１】本発明に係る実施例１の半導体検査装置の製造
方法に用いる電着レジスト塗布装置の概略構成を示す模
式図である。

【図２】本実施例２の電着レジスト塗布装置の動作を説
明するための図である。

【図３】本発明に係る実施例２の半導体検査装置の製造
方法に用いる電着レジスト塗布装置の概略構成を示す模
式図である。

【図４】本発明に係る実施例３の半導体検査装置の製造
方法に用いる電着レジスト塗布装置の概略構成を示す模
式図である。

【図５】本実施例の電着レジスト塗布装置のホルダバー
及びＳｉウェハ押えの概略構成を示す平面図及び断面図
である。

【図６】本実施例の電着レジスト塗布装置の別のホルダ
バー及びＳｉウェハ押えの概略構成を示す模式図であ
る。

【図７】本発明に係る半導体検査装置の検査ウェハ構造
の一実施例を示す断面図である。

【図８】前記半導体検査装置の構造の一実施例を示す断
面図である。

【図９】本発明に係る半導体検査装置による被検査ウェ
ハ構造の一実施例を示す斜視図である。

【符号の説明】

１…シリコン（Ｓｉ）ウェハ２…電着レジスト塗布槽３…Ｓｉウェハホルダ４…ホルダバー５…Ｓｉウェハ押え６…電着レジスト７…レジスト液だれ８…Ｓｉウェハ接触部９…固定ネジ

───────────────────────────────────────────────────── フロントページの続き (72)発明者長倉力東京都青梅市藤橋３丁目３番地２日立東京エレクトロニクス株式会社内Ｆターム(参考） 2G011 AA15 AA16 AA21 AB01 AB06 AB08 AC14 AE03 AF07 4M106 AA01 AA02 BA01 BA12 CA27 DD03 DD04 DH55 5F046 JA20

Claims

【特許請求の範囲】

【請求項１】シリコン基板の表面に被膜を形成し、フ
ォトリソグラフィによりパターニングし、その後にエッ
チングにより角錐状あるいは円錐状の複数のプローブを
形成する工程と、前記被膜を除去した後、再び前記シリ
コン基板の表面に被膜を形成し、フォトリソグラフィに
より梁あるいはダイアフラムを前記プローブ毎に形成す
る工程と、前記被膜を除去した後、再び前記シリコン基
板の表面に被膜を形成し、フォトリソグラフィによりパ
ターニングした後、エッチングにより貫通孔を形成する
工程と、前記被膜を除去した後、再び前記シリコン基板
の表面に絶縁被膜を形成し、前記絶縁被膜の表面に金属
被膜を形成し、フォトリソグラフィによりパターニング
した後、配線を形成する半導体検査装置の製造方法にお
いて、前記フォトリソグラフィによりパターニングする
工程の前に、前記シリコン基板の両端（両サイド）のみ
を保持する電着レジスト塗布用ウェハホルダを用いて前
記シリコン基板にレジストを電着法で塗布し、その後フ
ォトリソグラフィによりパターニングすることを特徴と
する半導体検査装置の製造方法。