JP4355543B2 - 半導体試験システム - Google Patents

半導体試験システム Download PDF

Info

Publication number
JP4355543B2
JP4355543B2 JP2003319366A JP2003319366A JP4355543B2 JP 4355543 B2 JP4355543 B2 JP 4355543B2 JP 2003319366 A JP2003319366 A JP 2003319366A JP 2003319366 A JP2003319366 A JP 2003319366A JP 4355543 B2 JP4355543 B2 JP 4355543B2
Authority
JP
Japan
Prior art keywords
performance board
device under
semiconductor test
under test
reinforcing structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003319366A
Other languages
English (en)
Other versions
JP2005084014A (ja
Inventor
良真 伊東
克彦 並木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003319366A priority Critical patent/JP4355543B2/ja
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to CNB2004800234390A priority patent/CN100476446C/zh
Priority to PCT/JP2004/013076 priority patent/WO2005026754A1/ja
Priority to KR1020067004624A priority patent/KR101133292B1/ko
Priority to EP04787759A priority patent/EP1666900A4/en
Priority to TW093127409A priority patent/TWI338148B/zh
Priority to US10/939,157 priority patent/US7135853B2/en
Publication of JP2005084014A publication Critical patent/JP2005084014A/ja
Application granted granted Critical
Publication of JP4355543B2 publication Critical patent/JP4355543B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Description

本発明は、半導体試験システムに関する。特に本発明は、半導体試験装置に電気的に接続されたパフォーマンスボードに被試験デバイスを押し付けて試験装置に電気的に接続させ、被試験デバイスの試験を行う半導体試験システムに関する。
図1は、従来技術に係る半導体試験システム10の構成を示す。半導体試験システム10において、パフォーマンスボード13は、嵌合機構19によって半導体試験装置16に機械的に接続され、コネクタ18を介して半導体試験装置16に電気的に接続される。搬送アーム11は、被試験デバイス12をパフォーマンスボード13の中央近辺に押し付け、パフォーマンスボード13の側面に固着された基板補強用構造物14を筐体15に押し付けることによって、被試験デバイス12をパフォーマンスボード13に接触させて保持する。そして、被試験デバイス12を半導体試験装置16に電気的に接続させ、試験を行っている。
図2は、従来技術に係る半導体試験システム20の構成を示す。半導体試験システム20において、パフォーマンスボード23は、嵌合機構29によって半導体試験装置26に機械的に接続され、コネクタ28を介して半導体試験装置26に電気的に接続される。また、半導体試験装置26は、結合機構24によって筐体25に機械的に接続されて保持される。搬送アーム21は、被試験デバイス22をパフォーマンスボード23の中央近辺に押し付けることによって、被試験デバイス22をパフォーマンスボード23に接触させて保持する。そして、被試験デバイス22を半導体試験装置26に電気的に接続させ、試験を行っている。
現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
しかしながら、図1に示した半導体試験システム10では、搬送アーム11による押し付け力を強固な筐体15によって支持しているが、図1に矢印で示すように、押し付け力の作用点から支持点までの距離Aが遠く、また押し付け力がパフォーマンスボード13、基板補強用構造物17、コネクタ18、基板補強用構造物14等の部品を介して支持されるので、部品間の摩擦力に起因する押し付け力の損失が発生し、押し付け力とパフォーマンスボード13の変形量との関係に線形性を得ることが困難である。また、押し付け力とパフォーマンスボード13の変形量との関係に線形性を得るために、パフォーマンスボード13、基板補強用構造物14、基板補強用構造物17等の品種交換部を強固に、即ち重くしなくてはならない。
また、図2に示した半導体試験システム20では、図2に矢印で示すように、搬送アーム21による押し付け力がパフォーマンスボード23、基板補強用構造物27、コネクタ28、結合機構24等の部品を経由して筐体25によって支持されるので、部品間の摩擦力に起因する押し付け力の損失が発生し、押し付け力とパフォーマンスボード23の変形量との関係に線形性を得ることが困難である。そのため、被試験デバイス22とパフォーマンスボード23との接触圧を規定の接触圧にするための、搬送アーム21による押し付け力を予測することができないという課題がある。
そこで本発明は、上記の課題を解決することができる半導体試験システムを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
本発明の形態によると、半導体試験システムは、被試験デバイスに試験信号を供給し、被試験デバイスの試験を行う半導体試験装置と、半導体試験装置と被試験デバイスとを電気的に接続するパフォーマンスボードと、被試験デバイスを搬送し、パフォーマンスボードに被試験デバイスを電気的に接続させる搬送装置とを備える。そして、搬送装置は、パフォーマンスボードを内包する筐体と、被試験デバイスを搬送して、被試験デバイスをパフォーマンスボードに押し付け、被試験デバイスを介してパフォーマンスボードを筐体の内面に押し付けることによって、パフォーマンスボードにおいて被試験デバイスが押し付けられた位置の裏面を筐体に押圧させる搬送アームとを有する。
筐体とパフォーマンスボードとの間に設けられ、パフォーマンスボードより剛性が高い基板補強用構造物をさらに備え、搬送アームは、基板補強用構造物を介して、パフォーマンスボードの裏面を筐体に押圧させてもよい。筐体は、基板補強用構造物が接触する領域に、筐体における他の部分より表面仕上げ精度が高い3つ以上の突起部を有し、基板補強用構造物は、筐体が有する3つ以上の突起部において筐体と点で接触してもよい。
パフォーマンスボードの裏面に固着された基板補強用構造物を半導体試験装置と機械的に接続する嵌合機構をさらに備え、嵌合機構は、基板補強用構造物に設けられ、側面に窪みが形成された凹部と、半導体試験装置に設けられ、凹部に挿入された後に側面から硬球を突出させて凹部の窪みに嵌合させる凸部とを有してもよい。そして、凸部は、硬球の近傍が円錐台形状に形成され、移動することにより硬球を側面から出し入れするシャフトを含み、嵌合機構は、半導体試験装置に設けられ、シャフトを移動させるカム機構をさらに有してもよい。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた発明となりうる。
本発明によれば、被試験デバイスとパフォーマンスボードとの接点の接触状態を安定させる半導体試験システムを提供できる。
以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図3は、本発明の一実施形態に係る半導体試験システム100の構成の一例を示す。半導体試験システム100は、半導体試験装置102、結合機構104、コネクタ106、嵌合機構108、基板補強用構造物110、基板支持用構造物112、パフォーマンスボード114、並びに筐体116及び搬送アーム118を有する搬送装置120を備える。
コネクタ106は、半導体試験装置102とパフォーマンスボード114とを電気的に接続する。パフォーマンスボード114は、コネクタ106を介して、半導体試験装置102と被試験デバイス122とを電気的に接続する。搬送装置120は、被試験デバイス122を搬送し、パフォーマンスボード114の表面に被試験デバイス122を接触させて、パフォーマンスボード114の端子に被試験デバイス122の端子を電気的に接続させる。これにより、半導体試験装置102は、被試験デバイス122と電気的に接続され、被試験デバイス122に試験信号を供給し、被試験デバイス122の試験を行う。
筐体116は、高剛性の材料で形成されており、基板補強用構造物110及びパフォーマンスボード114を内包する。なお、筐体116の全体が高剛性の材料で形成されなくてもよく、筐体116の基板補強用構造物110と対向する面のみ、又は筐体116の基板補強用構造物110と対向する面のうち基板補強用構造物110が接触する領域付近のみが、高剛性の材料で形成されてもよい。
基板補強用構造物110は、パフォーマンスボード114において被試験デバイス122が接続される位置の裏面に固着され、筐体116の内面とパフォーマンスボード114との間に設けられる。そして、嵌合機構108は、筐体116を貫通して、半導体試験装置102と基板補強用構造物110とを機械的に接続する。嵌合機構108は、例えば、基板補強用構造物110の周辺の4カ所を、嵌合部材によって半導体試験装置102と接続する。なお、嵌合機構108は、図4に示す方法の他に、真空を利用する方法であってもよいし、モータを利用する方法であってもよい。また、基板補強用構造物110は、パフォーマンスボード114より剛性が高いことが好ましい。また、基板支持用構造物112は、パフォーマンスボード114の側面に固着され、筐体116の内面と接触することによって、パフォーマンスボード114の位置を支持する。基板補強用構造物110及び基板支持用構造物112によって、被試験デバイス122とパフォーマンスボード114とを略平行に維持することができる。
また、筐体116は、基板補強用構造物110が接触する領域に、筐体116における他の部分より表面仕上げ精度が高い3つ以上の突起部を有してもよく、基板補強用構造物110は、筐体116が有する3つ以上の突起部において筐体116と点で接触してもよい。即ち、基板補強用構造物110は、3つ以上の点で筐体116と接触することにより、筐体116の表面に付着した粉塵等に起因するパフォーマンスボード114の傾きを防止することができ、被試験デバイス122とパフォーマンスボード114とを安定して接触させることができる。
搬送アーム118は、被試験デバイス122を筐体116の外部から内部へ搬送し、被試験デバイス122をパフォーマンスボード114に押し付け、被試験デバイス122を介してパフォーマンスボード114を筐体116の内面に押し付ける。これによって、搬送アーム118は、パフォーマンスボード114において被試験デバイス122が押し付けられた位置の裏面を、筐体116の内面に基板補強用構造物110を介して押圧させ、被試験デバイス122とパフォーマンスボード114との接触圧を得る。
結合機構104は、半導体試験装置102に固着されたフックと、筐体116に固着されたフックとにより、半導体試験装置102と筐体116とを結合する。結合機構104は、半導体試験装置102と筐体116とが対向する領域の周辺部に設けられる。なお、本実施形態に係る半導体試験システム100においては、パフォーマンスボード114を筐体116の内面に押し付けることで安定して保持することができるので、結合機構104を削除することができる。
本実施形態に係る半導体試験システム100によれば、搬送アーム118による被試験デバイス122の押し付け力を、押し付け力の作用点直近で、高剛性の材料で形成された筐体116で支持することによって、押し付け力と当該押し付け力による筐体116の変形量との関係に線形性を持たせることができる。そのため、被試験デバイス122とパフォーマンスボード114との接触圧を規定の接触圧にするための筐体116の変形量を、搬送アーム118による押し付け力から予測することが可能になり、無用な条件出し工数を低減させることができる。さらに、規定の接触圧を容易に実現することができるので、基板補強用構造物110、基板支持用構造物112、パフォーマンスボード114等の品種交換部を強固で重い材料にしなくてもよく、軽量化することができる。
図4は、本実施形態に係る嵌合機構108の構成の一例を示す。図4(a)に示すように、嵌合機構108は、基板補強用構造物110に設けられた凹部200と、半導体試験装置102に設けられた凸部202及びカム機構204とを有する。凸部202は、ロックシャフト206、インナーシャフト208、及び硬球210を含む。ロックシャフト206は、凸部202の外形を形成する。また、硬球210は、ロックシャフト206の側面から出し入れ可能に設けられる。また、インナーシャフト208は、ロックシャフト206と同軸であり、ロックシャフト206の内部に延伸方向に沿って設けられ、カム機構204は、ロックシャフト206の延伸方向に沿ってインナーシャフト208を移動させる。また、インナーシャフト208は、硬球210の近傍が円錐台形状に形成され、移動することにより硬球210をロックシャフト206の側面から出し入れする。また、凹部200は、硬球210を嵌合する窪み212が側面に形成されている。
凸部202は、図4(b)に示すように凹部200に挿入された後に、図4(c)に示すようにインナーシャフト208を移動させることによりロックシャフト206の側面から硬球210を突出させ、図4(d)に示すように硬球210を凹部200の窪み212に嵌合させる。
本実施形態に係る嵌合機構108によれば、被試験デバイス122を押し付けるために筐体116の上面を設けた場合であっても、省スペースで半導体試験装置102と品種交換部とを接続することができる。また、品種交換部は筐体116に内包されているため、手作業によって半導体試験装置102と品種交換部とを接続することが困難であるが、カム機構204を用いることによって外部から嵌合させることができる。さらに、カム機構204と硬球210とを組み合わせることによって、半導体試験装置102及び搬送装置120への動力が絶たれた場合であっても、嵌合が解除されることがない安全な構造を実現できる。
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
従来技術に係る半導体試験システム10の構成を示す図である。 従来技術に係る半導体試験システム20の構成を示す図である。 本発明に係る半導体試験システム100の構成の一例を示す図である。 嵌合機構108の構成の一例を示す図である。
符号の説明
100 半導体試験システム
102 半導体試験装置
104 結合機構
106 コネクタ
108 嵌合機構
110 基板補強用構造物
112 基板支持用構造物
114 パフォーマンスボード
116 筐体
118 搬送アーム
120 搬送装置
122 被試験デバイス
200 凹部
202 凸部
204 カム機構
206 ロックシャフト
208 インナーシャフト
210 硬球
212 窪み

Claims (6)

  1. 被試験デバイスに試験信号を供給し、前記被試験デバイスの試験を行う半導体試験装置と、
    前記半導体試験装置と前記被試験デバイスとを電気的に接続するパフォーマンスボードと、
    前記被試験デバイスを搬送し、前記パフォーマンスボードに前記被試験デバイスを電気的に接続させる搬送装置と
    を備える半導体試験システムであって、
    前記搬送装置は、
    前記パフォーマンスボードを内包する筐体と、
    前記被試験デバイスを搬送して、前記被試験デバイスを前記パフォーマンスボードに押し付け、前記被試験デバイスを介して前記パフォーマンスボードを前記筐体の内面に押し付けることによって、前記パフォーマンスボードにおいて前記被試験デバイスが押し付けられた位置の裏面を前記筐体に押圧させる搬送アームと
    を有する半導体試験システム。
  2. 前記筐体と前記パフォーマンスボードとの間に設けられ、前記パフォーマンスボードより剛性が高い基板補強用構造物をさらに備え、
    前記搬送アームは、前記基板補強用構造物を介して、前記パフォーマンスボードの前記裏面を前記筐体に押圧させる請求項1に記載の半導体試験システム。
  3. 前記筐体は、前記基板補強用構造物が接触する領域に、他の部分より表面仕上げ精度が高い3つ以上の突起部を有し、
    前記基板補強用構造物は、前記筐体が有する3つ以上の突起部において前記筐体と点で接触する請求項2に記載の半導体試験システム。
  4. 前記基板補強用構造物は、前記被試験デバイスと前記パフォーマンスボードとを略平行に維持する請求項2に記載の半導体試験システム。
  5. 前記パフォーマンスボードの前記裏面に固着された前記基板補強用構造物を前記半導体試験装置と機械的に接続する嵌合機構をさらに備え、
    前記嵌合機構は、
    前記基板補強用構造物に設けられ、側面に窪みが形成された凹部と、
    前記半導体試験装置に設けられ、前記凹部に挿入された後に側面から硬球を突出させて前記凹部の前記窪みに嵌合させる凸部と
    を有する請求項2に記載の半導体試験システム。
  6. 前記凸部は、前記硬球の近傍が円錐台形状に形成され、移動することにより前記硬球を前記側面から出し入れするシャフトを含み、
    前記嵌合機構は、前記半導体試験装置に設けられ、前記シャフトを移動させるカム機構をさらに有する請求項5に記載の半導体試験システム。
JP2003319366A 2003-09-11 2003-09-11 半導体試験システム Expired - Fee Related JP4355543B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003319366A JP4355543B2 (ja) 2003-09-11 2003-09-11 半導体試験システム
PCT/JP2004/013076 WO2005026754A1 (ja) 2003-09-11 2004-09-08 半導体試験システム
KR1020067004624A KR101133292B1 (ko) 2003-09-11 2004-09-08 반도체 시험 시스템
EP04787759A EP1666900A4 (en) 2003-09-11 2004-09-08 SEMICONDUCTOR TESTING SYSTEM
CNB2004800234390A CN100476446C (zh) 2003-09-11 2004-09-08 半导体测试系统
TW093127409A TWI338148B (en) 2003-09-11 2004-09-10 Semiconductor testing system
US10/939,157 US7135853B2 (en) 2003-09-11 2004-09-10 Semiconductor test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003319366A JP4355543B2 (ja) 2003-09-11 2003-09-11 半導体試験システム

Publications (2)

Publication Number Publication Date
JP2005084014A JP2005084014A (ja) 2005-03-31
JP4355543B2 true JP4355543B2 (ja) 2009-11-04

Family

ID=34308561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003319366A Expired - Fee Related JP4355543B2 (ja) 2003-09-11 2003-09-11 半導体試験システム

Country Status (7)

Country Link
US (1) US7135853B2 (ja)
EP (1) EP1666900A4 (ja)
JP (1) JP4355543B2 (ja)
KR (1) KR101133292B1 (ja)
CN (1) CN100476446C (ja)
TW (1) TWI338148B (ja)
WO (1) WO2005026754A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528617B2 (en) * 2006-03-07 2009-05-05 Testmetrix, Inc. Apparatus having a member to receive a tray(s) that holds semiconductor devices for testing
KR100835281B1 (ko) 2007-04-11 2008-06-05 삼성전자주식회사 프로브 카드에 압력 수용 패턴 및 테스트 헤드에 압력부를가지는 기판 테스트 프로빙 장치들 및 그의 사용 방법들
WO2009022398A1 (ja) * 2007-08-10 2009-02-19 Advantest Corporation 多極同軸コネクタ、パフォーマンスボードおよび試験装置
JP5351071B2 (ja) 2009-02-24 2013-11-27 株式会社アドバンテスト テスト部ユニット、テストヘッドおよび電子部品試験装置
JP6423660B2 (ja) * 2014-09-09 2018-11-14 東京エレクトロン株式会社 ウエハ検査装置における検査用圧力設定値決定方法
CN108490925A (zh) * 2018-05-30 2018-09-04 苏州智华汽车电子有限公司 车载摄像头控制器功能检测治具

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60190875A (ja) * 1984-03-12 1985-09-28 Hitachi Ltd 基板の試験装置
US4926118A (en) * 1988-02-22 1990-05-15 Sym-Tek Systems, Inc. Test station
JPH08139142A (ja) * 1994-11-09 1996-05-31 Tokyo Electron Ltd プローブ装置
US5825192A (en) * 1995-07-14 1998-10-20 Tokyo Electron Limited Probe card device used in probing apparatus
DE19631340C2 (de) * 1995-08-04 2000-11-30 Advantest Corp Anordnung zum Testen von ICs
JPH10142291A (ja) * 1996-11-13 1998-05-29 Advantest Corp Ic試験装置
JPH10160788A (ja) * 1996-11-27 1998-06-19 Unie Techno Kk 半導体試験装置
KR100299783B1 (ko) * 1997-05-12 2001-09-06 오우라 히로시 반도체디바이스시험장치
JPH11329648A (ja) * 1998-05-19 1999-11-30 Molex Inc Icデバイスソケット
KR20000034530A (ko) * 1998-11-30 2000-06-26 윤종용 반도체 장치를 테스트하기 위한 퍼포먼스 보드
KR20010018822A (ko) * 1999-08-23 2001-03-15 윤종용 반도체 메모리 모듈을 위한 테스트 보드
JP4376370B2 (ja) * 1999-09-29 2009-12-02 東京エレクトロン株式会社 高速測定対応プローブ装置
JP2001284416A (ja) * 2000-03-30 2001-10-12 Nagase & Co Ltd 低温試験装置
US6551122B2 (en) * 2000-10-04 2003-04-22 Teradyne, Inc. Low profile pneumatically actuated docking module with power fault release
JP4689070B2 (ja) * 2001-04-12 2011-05-25 ルネサスエレクトロニクス株式会社 半導体素子試験装置およびこれを用いた半導体素子試験方法
JP2002329759A (ja) * 2001-04-27 2002-11-15 Toshiba Corp 半導体評価装置及び半導体装置の評価方法
KR100482371B1 (ko) * 2002-10-28 2005-04-14 삼성전자주식회사 집적소자 테스트 시스템 및 그 방법

Also Published As

Publication number Publication date
KR101133292B1 (ko) 2012-04-04
WO2005026754A1 (ja) 2005-03-24
CN100476446C (zh) 2009-04-08
US20050077892A1 (en) 2005-04-14
EP1666900A4 (en) 2010-11-03
KR20060126439A (ko) 2006-12-07
US7135853B2 (en) 2006-11-14
EP1666900A1 (en) 2006-06-07
TWI338148B (en) 2011-03-01
JP2005084014A (ja) 2005-03-31
CN1836171A (zh) 2006-09-20
TW200510740A (en) 2005-03-16

Similar Documents

Publication Publication Date Title
JP4461392B2 (ja) 検査装置および検査方法
JP7336176B2 (ja) 検査治具
WO2007057990A1 (ja) 電子部品試験装置及び電子部品試験装置へのパフォーマンスボードの装着方法
JP4355543B2 (ja) 半導体試験システム
WO2017051625A1 (ja) インターフェース装置、インターフェースユニット、プローブ装置及び接続方法
KR20110093627A (ko) 테스트 헤드 및 이를 구비한 반도체 웨이퍼 시험장치
JP2005265658A (ja) 複数種のテスタに対応可能なプローブ装置
JP2005195463A (ja) 半導体集積回路の検査治具
JP2022189936A (ja) 検査治具
JP4873083B2 (ja) 半導体試験装置
TW201340480A (zh) 插座
KR102513321B1 (ko) 로봇 암 장치, 이를 포함하는 부품 결합 시스템, 및 로봇 암 장치의 부품 결합 방법
JP4941169B2 (ja) プローブカード機構
JP2004536264A5 (ja)
CN209390632U (zh) 压电石英器件的邦定夹具
US8841568B2 (en) Electronic device with power switch
WO2021174590A1 (zh) 传输线测试装置
CN101465163A (zh) 可烧录芯片的机台
CN109287114A (zh) 压电石英器件的邦定夹具
JP2007098526A (ja) 微小部品の吸着固定装置
CN220154590U (zh) 一种主板测试载具
CN217977001U (zh) 一种储能电池组的螺母固定机构
JP2007198971A (ja) プローブカード固定装置及びそれを備えた電子部品試験装置
JP2008060005A (ja) コネクタ及びレセプタクル
JPH1027995A (ja) Ic位置決め方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees