WO2005026754A1 - 半導体試験システム - Google Patents

半導体試験システム Download PDF

Info

Publication number
WO2005026754A1
WO2005026754A1 PCT/JP2004/013076 JP2004013076W WO2005026754A1 WO 2005026754 A1 WO2005026754 A1 WO 2005026754A1 JP 2004013076 W JP2004013076 W JP 2004013076W WO 2005026754 A1 WO2005026754 A1 WO 2005026754A1
Authority
WO
WIPO (PCT)
Prior art keywords
performance board
device under
semiconductor test
housing
under test
Prior art date
Application number
PCT/JP2004/013076
Other languages
English (en)
French (fr)
Inventor
Yoshimasa Ito
Katsuhiko Namiki
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to KR1020067004624A priority Critical patent/KR101133292B1/ko
Priority to EP04787759A priority patent/EP1666900A4/en
Publication of WO2005026754A1 publication Critical patent/WO2005026754A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Definitions

  • the present invention relates to a semiconductor test system.
  • the present invention relates to a semiconductor test system for testing a device under test by pressing the device under test against a performance board electrically connected to the semiconductor test device and electrically connecting the device under test to the test device.
  • FIG. 1 shows a configuration of a semiconductor test system 10 according to the related art.
  • the performance board 13 is mechanically connected to the semiconductor test apparatus 16 by a fitting mechanism 19, and is electrically connected to the semiconductor test apparatus 16 via a connector 18.
  • the transfer arm 11 presses the device under test 12 near the center of the performance board 13, and presses the substrate reinforcing structure 14 fixed to the side surface of the performance board 13 against the housing 15, whereby the device under test 12 is pressed. Is held in contact with the performance board 13.
  • the test is performed by electrically connecting the device under test 12 to the semiconductor test apparatus 16.
  • FIG. 2 shows a configuration of a semiconductor test system 20 according to the related art.
  • the performance board 23 is mechanically connected to the semiconductor test device 26 by a fitting mechanism 29, and is electrically connected to the semiconductor test device 26 via a connector 28. Further, the semiconductor test device 26 is mechanically connected to and held by the housing 25 by the coupling mechanism 24.
  • the transfer arm 21 presses the device under test 22 to the vicinity of the center of the performance board 23, thereby holding the device under test 22 in contact with the performance board 23.
  • the test is performed by electrically connecting the device under test 22 to the semiconductor test apparatus 26.
  • the pressing force of the transfer arm 11 is supported by the strong casing 15 while being pressed, but as shown by the arrow in FIG.
  • the pressing force is supported via components such as the performance board 13, the board reinforcing structure 17, the connector 18, the board reinforcing structure 14, etc.
  • the loss of the pressing force due to the frictional force between them occurs, and it is difficult to obtain linearity in the relationship between the pressing force and the amount of deformation of the performance board 13.
  • the type exchange section of the performance board 13, the board reinforcing structure 14, the board reinforcing structure 17, etc. must be strengthened. That is, it must be heavy.
  • the pressing force by the transfer arm 21 is increased by the performance board 23, the board reinforcing structure 27, the connector 28, Since it is supported by the housing 25 via the components such as the mechanism 24, the pressing force is lost due to the frictional force between the components, and the relationship between the pressing force and the deformation amount of the performance board 23 is linear. Is difficult to obtain. For this reason, there is a problem that it is impossible to predict the pressing force by the transfer arm 21 for making the contact pressure between the device under test 22 and the performance board 23 the prescribed contact pressure.
  • an object of the present invention is to provide a semiconductor test system that can solve the above-mentioned problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous embodiments of the present invention. Means for solving the problem
  • a semiconductor test system supplies a test signal to a device under test and performs a test on the device under test, and electrically connects the semiconductor test device and the device under test to each other.
  • a transport device for transporting the device under test and electrically connecting the device under test to the performance board. Then, the transport device transports the device under test and the housing containing the performance board, presses the device under test against the performance board, and presses the performance board through the device under test onto the inner surface of the housing. As a result, the transfer arm presses the back surface of the performance board at the position where the device under test is pressed against the housing.
  • a substrate reinforcement structure provided between the housing and the performance board and having higher rigidity than the performance board is further provided.
  • the transfer arm is provided on the back surface of the performance board via the substrate reinforcement structure. May be pressed against the housing.
  • the housing has three or more protrusions in the area where the substrate reinforcing structure comes in contact with the surface finishing accuracy higher than other parts of the housing, and the substrate reinforcing structure has the One or more protrusions may be in point contact with the housing.
  • the semiconductor device further includes a fitting mechanism for mechanically connecting the substrate reinforcing structure fixed to the back surface of the performance board to the semiconductor test apparatus.
  • the fitting mechanism is provided on the substrate reinforcing structure, and is provided on the side surface.
  • the semiconductor device may have a concave portion formed with the concave portion, and a convex portion provided in the semiconductor test apparatus, and which is inserted into the concave portion to cause the lateral force hard ball to protrude and fit into the concave portion of the concave portion.
  • the convex portion has a frustum of a cone near the hard sphere, and includes a shaft for moving the hard sphere in and out of the hard sphere by moving the fitting portion. It may further have a mechanism.
  • FIG. 1 is a diagram showing a configuration of a semiconductor test system 10 according to a conventional technique.
  • FIG. 2 is a diagram showing a configuration of a semiconductor test system 20 according to the related art.
  • FIG. 3 is a diagram showing an example of a configuration of a semiconductor test system 100 according to the present invention.
  • FIG. 4 is a view showing an example of a configuration of a fitting mechanism 108.
  • FIG. 3 shows an example of the configuration of a semiconductor test system 100 according to one embodiment of the present invention.
  • the semiconductor test system 100 includes a semiconductor test apparatus 102, a coupling mechanism 104, a connector 106, a fitting mechanism 108, a board reinforcing structure 110, a board supporting structure 112, a performance board 114, a housing 116, and a transfer arm.
  • a transport device 120 having 118 is provided.
  • Connector 106 electrically connects semiconductor test apparatus 102 and performance board 114.
  • the performance board 114 electrically connects the semiconductor test apparatus 102 and the device under test 122 via the connector 106.
  • the transport device 120 transports the device under test 122, contacts the device under test 122 to the surface of the performance board 114, and The terminals of the device under test 122 are electrically connected to the terminals of the performance board 114.
  • the semiconductor test apparatus 102 is electrically connected to the device under test 122, supplies a test signal to the device under test 122, and tests the device under test 122.
  • the housing 116 is formed of a highly rigid material, and includes the substrate reinforcing structure 110 and the performance board 114. Note that only the surface of the housing 116 facing the substrate reinforcing structure 110 or the surface of the housing 116 facing the substrate reinforcing structure 110 does not need to be formed of a highly rigid material. Only the area near the area where the substrate reinforcing structure 110 comes into contact with the surface may be formed of a highly rigid material.
  • the substrate reinforcing structure 110 is fixed to the back surface of the performance board 114 at the position where the device under test 122 is connected, and is provided between the inner surface of the housing 116 and the performance board 114. Then, the fitting mechanism 108 penetrates the housing 116 and mechanically connects the semiconductor test apparatus 102 and the substrate reinforcing structure 110.
  • the fitting mechanism 108 connects, for example, four places around the substrate reinforcing structure 110 to the semiconductor test apparatus 102 by a fitting member.
  • the fitting mechanism 108 may be a method using a vacuum or a method using a motor, in addition to the method shown in FIG. Further, it is preferable that the substrate reinforcing structure 110 has higher rigidity than the performance board 114.
  • the substrate supporting structure 112 is fixed to the side surface of the performance board 114 and contacts the inner surface of the housing 116 to support the position of the performance board 114.
  • the device under test 122 and the performance board 114 can be maintained substantially parallel by the substrate reinforcing structure 110 and the substrate supporting structure 112.
  • the housing 116 has three or more protrusions having higher surface finishing accuracy than other parts of the housing 116 in a region where the substrate reinforcing structure 110 comes into contact.
  • the use structure 110 may be in point contact with the housing 116 at three or more protrusions of the housing 116. That is, by contacting the housing 116 at three or more points, the board reinforcing structure 110 can prevent the performance board 114 from tilting due to dust or the like attached to the surface of the housing 116.
  • the device under test 122 and the performance board 114 can be stably brought into contact with each other.
  • the transfer arm 118 transfers the device under test 122 from outside the housing 116 to the inside thereof, and The test device 122 is pressed against the performance board 114, and the performance board 114 is pressed through the device under test 122 to the inner surface of the housing 116. As a result, the transfer arm 118 presses the back surface of the performance board 114 at the position where the device under test 122 is pressed against the inner surface of the housing 116 via the substrate reinforcing structure 110, and the test arm The contact pressure between the device 122 and the performance board 114 is obtained.
  • the coupling mechanism 104 couples the semiconductor test device 102 and the housing 116 with a hook fixed to the semiconductor test device 102 and a hook fixed to the housing 116.
  • the coupling mechanism 104 is provided at a peripheral portion of a region where the semiconductor test device 102 and the housing 116 face each other.
  • the coupling mechanism 104 can be omitted.
  • the pressing force of the transfer arm 118 against the device under test 122 is reduced by the housing 116 formed of a highly rigid material immediately near the point of application of the pressing force.
  • the relationship between the pressing force and the amount of deformation of the housing 116 due to the pressing force can be made linear. Therefore, it is possible to predict the amount of deformation of the housing 116 for bringing the contact pressure between the device under test 122 and the performance board 114 to the specified contact pressure from the pressing force of the transfer arm 118, and it becomes unnecessary. Conditioning man-hours can be reduced.
  • the specified contact pressure can be easily achieved, it is not necessary to use a strong and heavy material for the type exchange section such as the board reinforcing structure 110, the board supporting structure 112, and the performance board 114. It is possible to do light weight.
  • FIG. 4 shows an example of the configuration of the fitting mechanism 108 according to the present embodiment.
  • the fitting mechanism 108 has a concave portion 200 provided in the substrate reinforcing structure 110, and a convex portion 202 and a cam mechanism 204 provided in the semiconductor test apparatus 102.
  • the convex portion 202 includes a lock shaft 206, an inner shaft 208, and a hard ball 210.
  • the lock shaft 206 forms the outer shape of the projection 202.
  • the hard sphere 210 is provided so as to be able to be taken in and out from the side surface of the lock shaft 206.
  • the inner shaft 208 is coaxial with the lock shaft 206 and is provided inside the lock shaft 206 along the extending direction.
  • the cam mechanism 204 moves the inner shaft 208 along the extending direction of the lock shaft 206.
  • the inner shaft 20 8 the hard ball 210 is formed in the shape of a truncated cone near the hard ball 210, and moves in and out of the side of the lock shaft 206 by moving.
  • a recess 212 for fitting the hard ball 210 is formed on the side surface.
  • the convex portion 202 is inserted into the concave portion 200 as shown in FIG. 4B, and then the inner shaft 208 is moved as shown in FIG. And the hard ball 210 is fitted into the recess 212 of the recess 200 as shown in FIG.
  • the fitting mechanism 108 even when the upper surface of the housing 116 is provided to press the device under test 122, the semiconductor test apparatus 102 and the product exchange And can be connected.
  • the type change unit since the type change unit is included in the housing 116, it is difficult to manually connect the semiconductor test apparatus 102 and the type change unit.
  • the external force is fitted by using the cam mechanism 204. be able to.
  • a safe structure is realized in which the mating is not released even when the power to the semiconductor test apparatus 102 and the transport apparatus 120 is cut off. it can.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

　半導体試験システムは、被試験デバイスに試験信号を供給し、被試験デバイスの試験を行う半導体試験装置と、半導体試験装置と被試験デバイスとを電気的に接続するパフォーマンスボードと、被試験デバイスを搬送し、パフォーマンスボードに被試験デバイスを電気的に接続させる搬送装置とを備える。そして、搬送装置は、パフォーマンスボードを内包する筐体と、被試験デバイスを搬送して、被試験デバイスをパフォーマンスボードに押し付け、被試験デバイスを介してパフォーマンスボードを筐体の内面に押し付けることによって、パフォーマンスボードにおいて被試験デバイスが押し付けられた位置の裏面を筐体に押圧させる搬送アームとを有する。

Description

明 細 書
半導体試験システム
技術分野
[0001] 本発明は、半導体試験システムに関する。特に本発明は、半導体試験装置に電気 的に接続されたパフォーマンスボードに被試験デバイスを押し付けて試験装置に電 気的に接続させ、被試験デバイスの試験を行う半導体試験システムに関する。
背景技術
[0002] 図 1は、従来技術に係る半導体試験システム 10の構成を示す。半導体試験システ ム 10において、パフォーマンスボード 13は、嵌合機構 19によって半導体試験装置 1 6に機械的に接続され、コネクタ 18を介して半導体試験装置 16に電気的に接続され る。搬送アーム 11は、被試験デバイス 12をパフォーマンスボード 13の中央近辺に押 し付け、パフォーマンスボード 13の側面に固着された基板補強用構造物 14を筐体 1 5に押し付けることによって、被試験デバイス 12をパフォーマンスボード 13に接触さ せて保持する。そして、被試験デバイス 12を半導体試験装置 16に電気的に接続さ せ、試験を行っている。
[0003] 図 2は、従来技術に係る半導体試験システム 20の構成を示す。半導体試験システ ム 20において、パフォーマンスボード 23は、嵌合機構 29によって半導体試験装置 2 6に機械的に接続され、コネクタ 28を介して半導体試験装置 26に電気的に接続され る。また、半導体試験装置 26は、結合機構 24によって筐体 25に機械的に接続され て保持される。搬送アーム 21は、被試験デバイス 22をパフォーマンスボード 23の中 央近辺に押し付けることによって、被試験デバイス 22をパフォーマンスボード 23に接 触させて保持する。そして、被試験デバイス 22を半導体試験装置 26に電気的に接 続させ、試験を行っている。
[0004] 現時点で先行技術文献の存在を認識して!/、な!、ので、先行技術文献に関する記 載を省略する。
発明の開示
発明が解決しょうとする課題 [0005] し力しながら、図 1に示した半導体試験システム 10では、搬送アーム 11による押し 付け力を強固な筐体 15によって支持しているが、図 1に矢印で示すように、押し付け 力の作用点力も支持点までの距離 Aが遠く、また押し付け力がパフォーマンスボード 13、基板補強用構造物 17、コネクタ 18、基板補強用構造物 14等の部品を介して支 持されるので、部品間の摩擦力に起因する押し付け力の損失が発生し、押し付け力 とパフォーマンスボード 13の変形量との関係に線形性を得ることが困難である。また 、押し付け力とパフォーマンスボード 13の変形量との関係に線形性を得るために、パ フォーマンスボード 13、基板補強用構造物 14、基板補強用構造物 17等の品種交換 部を強固に、即ち重くしなくてはならない。
[0006] また、図 2に示した半導体試験システム 20では、図 2に矢印で示すように、搬送ァ ーム 21による押し付け力がパフォーマンスボード 23、基板補強用構造物 27、コネク タ 28、結合機構 24等の部品を経由して筐体 25によって支持されるので、部品間の 摩擦力に起因する押し付け力の損失が発生し、押し付け力とパフォーマンスボード 2 3の変形量との関係に線形性を得ることが困難である。そのため、被試験デバイス 22 とパフォーマンスボード 23との接触圧を規定の接触圧にするための、搬送アーム 21 による押し付け力を予測することができないという課題がある。
[0007] そこで本発明は、上記の課題を解決することができる半導体試験システムを提供す ることを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合 わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。 課題を解決するための手段
[0008] 本発明の形態によると、半導体試験システムは、被試験デバイスに試験信号を供 給し、被試験デバイスの試験を行う半導体試験装置と、半導体試験装置と被試験デ バイスとを電気的に接続するパフォーマンスボードと、被試験デバイスを搬送し、パフ オーマンスボードに被試験デバイスを電気的に接続させる搬送装置とを備える。そし て、搬送装置は、パフォーマンスボードを内包する筐体と、被試験デバイスを搬送し て、被試験デバイスをパフォーマンスボードに押し付け、被試験デバイスを介してパ フォーマンスボードを筐体の内面に押し付けることによって、パフォーマンスボードに おいて被試験デバイスが押し付けられた位置の裏面を筐体に押圧させる搬送アーム とを有する。
[0009] 筐体とパフォーマンスボードとの間に設けられ、パフォーマンスボードより剛性が高 い基板補強用構造物をさらに備え、搬送アームは、基板補強用構造物を介して、パ フォーマンスボードの裏面を筐体に押圧させてもよい。筐体は、基板補強用構造物 が接触する領域に、筐体における他の部分より表面仕上げ精度が高い 3つ以上の突 起部を有し、基板補強用構造物は、筐体が有する 3つ以上の突起部において筐体と 点で接触してもよい。
[0010] パフォーマンスボードの裏面に固着された基板補強用構造物を半導体試験装置と 機械的に接続する嵌合機構をさらに備え、嵌合機構は、基板補強用構造物に設けら れ、側面に窪みが形成された凹部と、半導体試験装置に設けられ、凹部に挿入され た後に側面力 硬球を突出させて凹部の窪みに嵌合させる凸部とを有してもよい。そ して、凸部は、硬球の近傍が円錐台形状に形成され、移動することにより硬球を側面 力も出し入れするシャフトを含み、嵌合機構は、半導体試験装置に設けられ、シャフト を移動させるカム機構をさらに有してもよい。
[0011] なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこ れらの特徴群のサブコンビネーションもまた発明となりうる。
発明の効果
[0012] 本発明によれば、被試験デバイスとパフォーマンスボードとの接点の接触状態を安 定させる半導体試験システムを提供できる。
図面の簡単な説明
[0013] [図 1]従来技術に係る半導体試験システム 10の構成を示す図である。
[図 2]従来技術に係る半導体試験システム 20の構成を示す図である。
[図 3]本発明に係る半導体試験システム 100の構成の一例を示す図である。
[図 4]嵌合機構 108の構成の一例を示す図である。
符号の説明
[0014] 100 半導体試験システム
102 半導体試験装置
104 結合機構 106 コネクタ
108 嵌合機構
110 基板補強用構造物
112 基板支持用構造物
114 パフォーマンスボード
116 筐体
118 搬送アーム
120 搬送装置
122 被試験デバイス
200 凹部
202 凸部
204 カム機構
206 ロックシャフト
208 インナーシャフト
210 硬球
212 窪み
発明を実施するための最良の形態
[0015] 以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は請求の範 囲に係る発明を限定するものではなぐまた実施形態の中で説明されている特徴の 組み合わせの全てが発明の解決手段に必須であるとは限らな!/、。
[0016] 図 3は、本発明の一実施形態に係る半導体試験システム 100の構成の一例を示す 。半導体試験システム 100は、半導体試験装置 102、結合機構 104、コネクタ 106、 嵌合機構 108、基板補強用構造物 110、基板支持用構造物 112、パフォーマンスボ ード 114、並びに筐体 116及び搬送アーム 118を有する搬送装置 120を備える。
[0017] コネクタ 106は、半導体試験装置 102とパフォーマンスボード 114とを電気的に接 続する。パフォーマンスボード 114は、コネクタ 106を介して、半導体試験装置 102と 被試験デバイス 122とを電気的に接続する。搬送装置 120は、被試験デバイス 122 を搬送し、パフォーマンスボード 114の表面に被試験デバイス 122を接触させて、パ フォーマンスボード 114の端子に被試験デバイス 122の端子を電気的に接続させる 。これにより、半導体試験装置 102は、被試験デバイス 122と電気的に接続され、被 試験デバイス 122に試験信号を供給し、被試験デバイス 122の試験を行う。
[0018] 筐体 116は、高剛性の材料で形成されており、基板補強用構造物 110及びパフォ 一マンスボード 114を内包する。なお、筐体 116の全体が高剛性の材料で形成され なくてもよぐ筐体 116の基板補強用構造物 110と対向する面のみ、又は筐体 116の 基板補強用構造物 110と対向する面のうち基板補強用構造物 110が接触する領域 付近のみが、高剛性の材料で形成されてもょ 、。
[0019] 基板補強用構造物 110は、パフォーマンスボード 114において被試験デバイス 12 2が接続される位置の裏面に固着され、筐体 116の内面とパフォーマンスボード 114 との間に設けられる。そして、嵌合機構 108は、筐体 116を貫通して、半導体試験装 置 102と基板補強用構造物 110とを機械的に接続する。嵌合機構 108は、例えば、 基板補強用構造物 110の周辺の 4力所を、嵌合部材によって半導体試験装置 102と 接続する。なお、嵌合機構 108は、図 4に示す方法の他に、真空を利用する方法で あってもよいし、モータを利用する方法であってもよい。また、基板補強用構造物 110 は、パフォーマンスボード 114より剛性が高いことが好ましい。また、基板支持用構造 物 112は、パフォーマンスボード 114の側面に固着され、筐体 116の内面と接触する ことによって、パフォーマンスボード 114の位置を支持する。基板補強用構造物 110 及び基板支持用構造物 112によって、被試験デバイス 122とパフォーマンスボード 1 14とを略平行に維持することができる。
[0020] また、筐体 116は、基板補強用構造物 110が接触する領域に、筐体 116における 他の部分より表面仕上げ精度が高い 3つ以上の突起部を有してもよぐ基板補強用 構造物 110は、筐体 116が有する 3つ以上の突起部において筐体 116と点で接触し てもよい。即ち、基板補強用構造物 110は、 3つ以上の点で筐体 116と接触すること により、筐体 116の表面に付着した粉塵等に起因するパフォーマンスボード 114の傾 きを防止することができ、被試験デバイス 122とパフォーマンスボード 114とを安定し て接虫させることができる。
[0021] 搬送アーム 118は、被試験デバイス 122を筐体 116の外部から内部へ搬送し、被 試験デバイス 122をパフォーマンスボード 114に押し付け、被試験デバイス 122を介 してパフォーマンスボード 114を筐体 116の内面に押し付ける。これによつて、搬送ァ ーム 118は、パフォーマンスボード 114において被試験デバイス 122が押し付けられ た位置の裏面を、筐体 116の内面に基板補強用構造物 110を介して押圧させ、被試 験デバイス 122とパフォーマンスボード 114との接触圧を得る。
[0022] 結合機構 104は、半導体試験装置 102に固着されたフックと、筐体 116に固着され たフックとにより、半導体試験装置 102と筐体 116とを結合する。結合機構 104は、半 導体試験装置 102と筐体 116とが対向する領域の周辺部に設けられる。なお、本実 施形態に係る半導体試験システム 100においては、パフォーマンスボード 114を筐 体 116の内面に押し付けることで安定して保持することができるので、結合機構 104 を削除することができる。
[0023] 本実施形態に係る半導体試験システム 100によれば、搬送アーム 118による被試 験デバイス 122の押し付け力を、押し付け力の作用点直近で、高剛性の材料で形成 された筐体 116で支持することによって、押し付け力と当該押し付け力による筐体 11 6の変形量との関係に線形性を持たせることができる。そのため、被試験デバイス 12 2とパフォーマンスボード 114との接触圧を規定の接触圧にするための筐体 116の変 形量を、搬送アーム 118による押し付け力から予測することが可能になり、無用な条 件出し工数を低減させることができる。さら〖こ、規定の接触圧を容易に実現することが できるので、基板補強用構造物 110、基板支持用構造物 112、パフォーマンスボー ド 114等の品種交換部を強固で重い材料にしなくてもよぐ軽量ィ匕することができる。
[0024] 図 4は、本実施形態に係る嵌合機構 108の構成の一例を示す。図 4 (a)に示すよう に、嵌合機構 108は、基板補強用構造物 110に設けられた凹部 200と、半導体試験 装置 102に設けられた凸部 202及びカム機構 204とを有する。凸部 202は、ロックシ ャフ卜 206、インナーシャフ卜 208、及び硬球 210を含む。ロックシャフ卜 206は、凸部 2 02の外形を形成する。また、硬球 210は、ロックシャフト 206の側面から出し入れ可 能に設けられる。また、インナーシャフト 208は、ロックシャフト 206と同軸であり、ロッ クシャフト 206の内部に延伸方向に沿って設けられ、カム機構 204は、ロックシャフト 2 06の延伸方向に沿ってインナーシャフト 208を移動させる。また、インナーシャフト 20 8は、硬球 210の近傍が円錐台形状に形成され、移動することにより硬球 210をロッ クシャフト 206の側面から出し入れする。また、凹部 200は、硬球 210を嵌合する窪 み 212が側面に形成されている。
[0025] 凸部 202は、図 4 (b)に示すように凹部 200に挿入された後に、図 4 (c)に示すよう にインナーシャフト 208を移動させることによりロックシャフト 206の側面から硬球 210 を突出させ、図 4 (d)に示すように硬球 210を凹部 200の窪み 212に嵌合させる。
[0026] 本実施形態に係る嵌合機構 108によれば、被試験デバイス 122を押し付けるため に筐体 116の上面を設けた場合であっても、省スペースで半導体試験装置 102と品 種交換部とを接続することができる。また、品種交換部は筐体 116に内包されている ため、手作業によって半導体試験装置 102と品種交換部とを接続することが困難で あるが、カム機構 204を用いることによって外部力 嵌合させることができる。さらに、 カム機構 204と硬球 210とを組み合わせることによって、半導体試験装置 102及び搬 送装置 120への動力が絶たれた場合であっても、嵌合が解除されることがない安全 な構造を実現できる。
[0027] 以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施 形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良をカロ えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含 まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
[0028] 上記説明から明らかなように、本発明によれば、被試験デバイスとパフォーマンスボ ードとの接点の接触状態を安定させる半導体試験システムを提供できる。

Claims

請求の範囲
[1] 被試験デバイスに試験信号を供給し、前記被試験デバイスの試験を行う半導体試 前記半導体試験装置と前記被試験デバイスとを電気的に接続するパフォーマンス ボードと、
前記被試験デバイスを搬送し、前記パフォーマンスボードに前記被試験デバイスを 電気的に接続させる搬送装置と
を備える半導体試験システムであって、
前記搬送装置は、
前記パフォーマンスボードを内包する筐体と、
前記被試験デバイスを搬送して、前記被試験デバイスを前記パフォーマンスボード に押し付け、前記被試験デバイスを介して前記パフォーマンスボードを前記筐体の 内面に押し付けることによって、前記パフォーマンスボードにおいて前記被試験デバ イスが押し付けられた位置の裏面を前記筐体に押圧させる搬送アームと
を有する半導体試験システム。
[2] 前記筐体と前記パフォーマンスボードとの間に設けられ、前記パフォーマンスボー ドより剛性が高い基板補強用構造物をさらに備え、
前記搬送アームは、前記基板補強用構造物を介して、前記パフォーマンスボード の前記裏面を前記筐体に押圧させる請求項 1に記載の半導体試験システム。
[3] 前記筐体は、前記基板補強用構造物が接触する領域に、他の部分より表面仕上 げ精度が高 、3つ以上の突起部を有し、
前記基板補強用構造物は、前記筐体が有する 3つ以上の突起部において前記筐 体と点で接触する請求項 2に記載の半導体試験システム。
[4] 前記基板補強用構造物は、前記被試験デバイスと前記パフォーマンスボードとを 略平行に維持する請求項 2に記載の半導体試験システム。
[5] 前記パフォーマンスボードの前記裏面に固着された前記基板補強用構造物を前記 半導体試験装置と機械的に接続する嵌合機構をさらに備え、
前記嵌合機構は、 前記基板補強用構造物に設けられ、側面に窪みが形成された凹部と、 前記半導体試験装置に設けられ、前記凹部に挿入された後に側面力 硬球を突 出させて前記凹部の前記窪みに嵌合させる凸部と
を有する請求項 2に記載の半導体試験システム。
[6] 前記凸部は、前記硬球の近傍が円錐台形状に形成され、移動することにより前記 硬球を前記側面から出し入れするシャフトを含み、
前記嵌合機構は、前記半導体試験装置に設けられ、前記シャフトを移動させるカム 機構をさらに有する請求項 5に記載の半導体試験システム。
PCT/JP2004/013076 2003-09-11 2004-09-08 半導体試験システム WO2005026754A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020067004624A KR101133292B1 (ko) 2003-09-11 2004-09-08 반도체 시험 시스템
EP04787759A EP1666900A4 (en) 2003-09-11 2004-09-08 SEMICONDUCTOR TESTING SYSTEM

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003319366A JP4355543B2 (ja) 2003-09-11 2003-09-11 半導体試験システム
JP2003-319366 2003-09-11

Publications (1)

Publication Number Publication Date
WO2005026754A1 true WO2005026754A1 (ja) 2005-03-24

Family

ID=34308561

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/013076 WO2005026754A1 (ja) 2003-09-11 2004-09-08 半導体試験システム

Country Status (7)

Country Link
US (1) US7135853B2 (ja)
EP (1) EP1666900A4 (ja)
JP (1) JP4355543B2 (ja)
KR (1) KR101133292B1 (ja)
CN (1) CN100476446C (ja)
TW (1) TWI338148B (ja)
WO (1) WO2005026754A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528617B2 (en) * 2006-03-07 2009-05-05 Testmetrix, Inc. Apparatus having a member to receive a tray(s) that holds semiconductor devices for testing
KR100835281B1 (ko) * 2007-04-11 2008-06-05 삼성전자주식회사 프로브 카드에 압력 수용 패턴 및 테스트 헤드에 압력부를가지는 기판 테스트 프로빙 장치들 및 그의 사용 방법들
WO2009022398A1 (ja) * 2007-08-10 2009-02-19 Advantest Corporation 多極同軸コネクタ、パフォーマンスボードおよび試験装置
JP5351071B2 (ja) 2009-02-24 2013-11-27 株式会社アドバンテスト テスト部ユニット、テストヘッドおよび電子部品試験装置
JP6423660B2 (ja) * 2014-09-09 2018-11-14 東京エレクトロン株式会社 ウエハ検査装置における検査用圧力設定値決定方法
CN108490925A (zh) * 2018-05-30 2018-09-04 苏州智华汽车电子有限公司 车载摄像头控制器功能检测治具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60190875A (ja) * 1984-03-12 1985-09-28 Hitachi Ltd 基板の試験装置
JPH10160788A (ja) * 1996-11-27 1998-06-19 Unie Techno Kk 半導体試験装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926118A (en) * 1988-02-22 1990-05-15 Sym-Tek Systems, Inc. Test station
JPH08139142A (ja) * 1994-11-09 1996-05-31 Tokyo Electron Ltd プローブ装置
US5825192A (en) * 1995-07-14 1998-10-20 Tokyo Electron Limited Probe card device used in probing apparatus
DE19631340C2 (de) * 1995-08-04 2000-11-30 Advantest Corp Anordnung zum Testen von ICs
JPH10142291A (ja) * 1996-11-13 1998-05-29 Advantest Corp Ｉｃ試験装置
DE19821194B4 (de) * 1997-05-12 2005-09-22 Advantest Corp. Halbleiterbauelement-Testgerät
JPH11329648A (ja) * 1998-05-19 1999-11-30 Molex Inc Ｉｃデバイスソケット
KR20000034530A (ko) * 1998-11-30 2000-06-26 윤종용 반도체 장치를 테스트하기 위한 퍼포먼스 보드
KR20010018822A (ko) * 1999-08-23 2001-03-15 윤종용 반도체 메모리 모듈을 위한 테스트 보드
JP4376370B2 (ja) * 1999-09-29 2009-12-02 東京エレクトロン株式会社 高速測定対応プローブ装置
JP2001284416A (ja) * 2000-03-30 2001-10-12 Nagase & Co Ltd 低温試験装置
US6551122B2 (en) * 2000-10-04 2003-04-22 Teradyne, Inc. Low profile pneumatically actuated docking module with power fault release
JP4689070B2 (ja) * 2001-04-12 2011-05-25 ルネサスエレクトロニクス株式会社 半導体素子試験装置およびこれを用いた半導体素子試験方法
JP2002329759A (ja) * 2001-04-27 2002-11-15 Toshiba Corp 半導体評価装置及び半導体装置の評価方法
KR100482371B1 (ko) * 2002-10-28 2005-04-14 삼성전자주식회사 집적소자 테스트 시스템 및 그 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60190875A (ja) * 1984-03-12 1985-09-28 Hitachi Ltd 基板の試験装置
JPH10160788A (ja) * 1996-11-27 1998-06-19 Unie Techno Kk 半導体試験装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1666900A4 *

Also Published As

Publication number Publication date
US20050077892A1 (en) 2005-04-14
CN1836171A (zh) 2006-09-20
EP1666900A1 (en) 2006-06-07
EP1666900A4 (en) 2010-11-03
US7135853B2 (en) 2006-11-14
JP4355543B2 (ja) 2009-11-04
TWI338148B (en) 2011-03-01
JP2005084014A (ja) 2005-03-31
KR20060126439A (ko) 2006-12-07
TW200510740A (en) 2005-03-16
KR101133292B1 (ko) 2012-04-04
CN100476446C (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
KR102004441B1 (ko) 핀 보드 조립체
KR102146731B1 (ko) 시험용 캐리어 및 캐리어 조립장치
WO2007057944A1 (ja) 電子部品試験装置及び電子部品試験装置へのパフォーマンスボードの装着方法
US8294460B2 (en) Local coil arrangement for magnetic resonance applications and patient bed for a magnetic resonance system, with integrated electrical interfaces
JP4461392B2 (ja) 検査装置および検査方法
KR20110093627A (ko) 테스트 헤드 및 이를 구비한 반도체 웨이퍼 시험장치
JP2768920B2 (ja) Ｉｃキャリア
JPH11237434A (ja) 半導体素子試験用キャリア及び半導体素子試験方法及び半導体素子試験用装置
WO2005026754A1 (ja) 半導体試験システム
JP2001185296A (ja) 切替スイッチ付き同軸コネクタ
KR102513321B1 (ko) 로봇 암 장치, 이를 포함하는 부품 결합 시스템, 및 로봇 암 장치의 부품 결합 방법
JP3373411B2 (ja) ステーション及びこれを使用する情報処理装置
JP5402718B2 (ja) コネクタ
JPH11271392A (ja) キャリアソケット構造体
JP2007098526A (ja) 微小部品の吸着固定装置
JPH0566243A (ja) Ｌｓｉ評価用治具
JP2007198971A (ja) プローブカード固定装置及びそれを備えた電子部品試験装置
JPH1038924A (ja) プローブカード
JP2894299B2 (ja) プロセスキャップ
JP4257714B2 (ja) 電気部品用ソケット
JPH10172658A (ja) コネクタ
JP2002202338A (ja) コネクタ検査ユニット及びそれを用いたコネクタ検査装置
JP2002374684A (ja) インバータの検査装置
JPH0723307U (ja) プロセスキャップ
JP2005265799A (ja) Ｅｃｕの検査装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480023439.0

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GM HR HU ID IL IN IS JP KE KG KP KZ LC LK LR LS LT LU LV MA MD MK MN MW MX MZ NA NI NO NZ PG PH PL PT RO RU SC SD SE SG SK SY TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IT MC NL PL PT RO SE SI SK TR BF CF CG CI CM GA GN GQ GW ML MR SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004787759

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067004624

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004787759

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067004624

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: JP