JPH04230045A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04230045A JPH04230045A JP2418770A JP41877090A JPH04230045A JP H04230045 A JPH04230045 A JP H04230045A JP 2418770 A JP2418770 A JP 2418770A JP 41877090 A JP41877090 A JP 41877090A JP H04230045 A JPH04230045 A JP H04230045A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- terminals
- pads
- integrated circuit
- voltage stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000012360 testing method Methods 0.000 claims abstract description 27
- 238000009662 stress testing Methods 0.000 claims description 20
- 239000000523 sample Substances 0.000 abstract description 47
- 238000000034 method Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000047 product Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
- G01R31/3161—Marginal testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、複数個の集積回路チッ
プ領域を有するウェハ状態の半導体装置あるいはこのウ
ェハ状態の半導体装置から個々のチップに分離されてパ
ッケージに収納されて集積回路装置として仕上げられた
半導体装置に係り、特にウェハ状態でプローブカードと
プローバとを用いてバーンインするのに適した電圧スト
レス試験用の端子を有する半導体装置に関する。
プ領域を有するウェハ状態の半導体装置あるいはこのウ
ェハ状態の半導体装置から個々のチップに分離されてパ
ッケージに収納されて集積回路装置として仕上げられた
半導体装置に係り、特にウェハ状態でプローブカードと
プローバとを用いてバーンインするのに適した電圧スト
レス試験用の端子を有する半導体装置に関する。
【0002】
【従来の技術】半導体装置の製造工程では、通常は、ウ
ェーハ製造プロセスを終了してからダイソートテストに
よって良品を選別し、不良品をマークし、その後、良品
をパッケージに収納して最終製品の形態に仕上げている
。そして、最終製品の形態に仕上げられたパッケージ完
了後の半導体装置を対象としてバーンインを行っている
。これに対して、本願出願人の出願により、ウェーハ状
態でダイソートの前にプローブカードとプローバとを用
いてバーンインする方法を採用する場合に適した半導体
装置を提案した。このようなウェーハ状態でのバーンイ
ンに際して、効率を考えると、プローブカードの針をウ
ェハ上の全ての集積回路チップ領域上のバーンイン時に
使用されるパッドに同時に接触させて電圧ストレスを印
加することが理想的である。しかし、このようなことは
現状のプローブカードの技術では不可能であり、現実的
には、ウェハ上の可能な限り多くの複数個のチップ領域
上の電圧ストレス試験用のパッドに同時に接触させるこ
とが望ましい。この場合、現状のプローブカードを使用
するものとすれば、例えば図4に示すように、ウェハ上
の隣り合う2列のチップ領域群のうちの各4個のチップ
領域40上の電圧ストレス試験用のパッド41に対して
、プローブカードの向い合う二辺から突設された針43
を同時に接触させ、同時に8個のチップ領域40に電圧
ストレスを印加することが可能になる。しかし、同時に
8個のチップ領域に電圧ストレスを印加する程度では、
バーンインの効率が必ずしも十分には得られない。
ェーハ製造プロセスを終了してからダイソートテストに
よって良品を選別し、不良品をマークし、その後、良品
をパッケージに収納して最終製品の形態に仕上げている
。そして、最終製品の形態に仕上げられたパッケージ完
了後の半導体装置を対象としてバーンインを行っている
。これに対して、本願出願人の出願により、ウェーハ状
態でダイソートの前にプローブカードとプローバとを用
いてバーンインする方法を採用する場合に適した半導体
装置を提案した。このようなウェーハ状態でのバーンイ
ンに際して、効率を考えると、プローブカードの針をウ
ェハ上の全ての集積回路チップ領域上のバーンイン時に
使用されるパッドに同時に接触させて電圧ストレスを印
加することが理想的である。しかし、このようなことは
現状のプローブカードの技術では不可能であり、現実的
には、ウェハ上の可能な限り多くの複数個のチップ領域
上の電圧ストレス試験用のパッドに同時に接触させるこ
とが望ましい。この場合、現状のプローブカードを使用
するものとすれば、例えば図4に示すように、ウェハ上
の隣り合う2列のチップ領域群のうちの各4個のチップ
領域40上の電圧ストレス試験用のパッド41に対して
、プローブカードの向い合う二辺から突設された針43
を同時に接触させ、同時に8個のチップ領域40に電圧
ストレスを印加することが可能になる。しかし、同時に
8個のチップ領域に電圧ストレスを印加する程度では、
バーンインの効率が必ずしも十分には得られない。
【0003】
【発明が解決しようとする課題】上記したように現在提
案されている半導体装置では、さらに多くのチップ領域
に対して同時にプローブカードの針を接触させるための
工夫の余地がある。
案されている半導体装置では、さらに多くのチップ領域
に対して同時にプローブカードの針を接触させるための
工夫の余地がある。
【0004】本発明は上記の問題点を解決すべくなされ
たもので、ウェーハ状態でプローブカードとプローバと
を用いてバーンインする際に、プローブカードの針を可
能な限り多くのチップ領域に対して同時に接触させるこ
とが可能となり、バーンインの効率を向上させると共に
生産能力を向上させ、バーンインの時間を短縮して製造
コストを低減し得る半導体装置を提供することを目的と
する。
たもので、ウェーハ状態でプローブカードとプローバと
を用いてバーンインする際に、プローブカードの針を可
能な限り多くのチップ領域に対して同時に接触させるこ
とが可能となり、バーンインの効率を向上させると共に
生産能力を向上させ、バーンインの時間を短縮して製造
コストを低減し得る半導体装置を提供することを目的と
する。
【0005】
【課題を解決するための手段】本発明は、複数個の集積
回路チップ領域を有するウェハ状態の半導体装置あるい
はこのウェハ状態の半導体装置から個々のチップに分離
されてパッケージに収納されて集積回路装置として仕上
げられた半導体装置において、集積回路チップ領域には
動作電源供給用の電源端子以外の電圧ストレス試験用の
端子として、同じ機能の端子が複数個設けられ、この複
数個の端子は集積回路チップ領域の一辺部と他の領域部
とに分散して配置されていることを特徴とする。
回路チップ領域を有するウェハ状態の半導体装置あるい
はこのウェハ状態の半導体装置から個々のチップに分離
されてパッケージに収納されて集積回路装置として仕上
げられた半導体装置において、集積回路チップ領域には
動作電源供給用の電源端子以外の電圧ストレス試験用の
端子として、同じ機能の端子が複数個設けられ、この複
数個の端子は集積回路チップ領域の一辺部と他の領域部
とに分散して配置されていることを特徴とする。
【0006】上記電圧ストレス試験用の端子は、例えば
複数組設けられ、この各組の端子がそれぞれ例えば2個
ずつ設けられると共にこの2個の端子は集積回路チップ
領域の平行な二辺に分けられてそれぞれほぼ一列に配置
される。
複数組設けられ、この各組の端子がそれぞれ例えば2個
ずつ設けられると共にこの2個の端子は集積回路チップ
領域の平行な二辺に分けられてそれぞれほぼ一列に配置
される。
【0007】
【作用】ウェハ状態の半導体装置において隣り合う2列
のチップ領域群の互いに近接する各一辺にそれぞれの電
圧ストレス試験に必要なパッド群を集中して配置するこ
とが可能になる。これにより、ウェハ状態でのバーンイ
ン時に、上記2列のチップ領域群の各一辺に集中してい
る電圧ストレス試験用のパッド群に対して、プローブカ
ードの向い合う二辺から突設された針のうちの一辺側か
ら突設された針を同時に接触させ、同様に、プローブカ
ードの他の一辺側から突設された針を、上記2列に隣り
合う別の2列のチップ領域群の各一辺に集中している電
圧ストレス試験用のパッド群に対して同時に接触させる
ことが容易になる。これにより、ウェハ上の隣り合う4
列のチップ領域群の電圧ストレス試験用のパッド群にプ
ローブカードの針を同時に接触させて各チップ領域に電
圧ストレスを印加することが可能になる。
のチップ領域群の互いに近接する各一辺にそれぞれの電
圧ストレス試験に必要なパッド群を集中して配置するこ
とが可能になる。これにより、ウェハ状態でのバーンイ
ン時に、上記2列のチップ領域群の各一辺に集中してい
る電圧ストレス試験用のパッド群に対して、プローブカ
ードの向い合う二辺から突設された針のうちの一辺側か
ら突設された針を同時に接触させ、同様に、プローブカ
ードの他の一辺側から突設された針を、上記2列に隣り
合う別の2列のチップ領域群の各一辺に集中している電
圧ストレス試験用のパッド群に対して同時に接触させる
ことが容易になる。これにより、ウェハ上の隣り合う4
列のチップ領域群の電圧ストレス試験用のパッド群にプ
ローブカードの針を同時に接触させて各チップ領域に電
圧ストレスを印加することが可能になる。
【0008】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【0009】図1は、半導体ウェハ上に複数個の集積回
路チップ領域、例えばダイナミック型ランダムアクセス
メモリ領域を有するように製造された第1実施例に係る
半導体装置におけるチップ領域10…の配列の一部と、
この各チップ領域上における電圧ストレス試験用のパッ
ド(例えばボンディングパッド)11a′、11a”、
11b′、11b”の配置の一例と、ウェハ状態でのバ
ーンイン時に上記各チップ領域上における電圧ストレス
試験用のパッドの一部にプローブカード12…の針13
…が同時に接触している様子を示している。なお、図1
では、電圧ストレス試験用のパッド以外のダイソートお
よびアセンブリに使用されるボンディングパッドは表示
を省略している。
路チップ領域、例えばダイナミック型ランダムアクセス
メモリ領域を有するように製造された第1実施例に係る
半導体装置におけるチップ領域10…の配列の一部と、
この各チップ領域上における電圧ストレス試験用のパッ
ド(例えばボンディングパッド)11a′、11a”、
11b′、11b”の配置の一例と、ウェハ状態でのバ
ーンイン時に上記各チップ領域上における電圧ストレス
試験用のパッドの一部にプローブカード12…の針13
…が同時に接触している様子を示している。なお、図1
では、電圧ストレス試験用のパッド以外のダイソートお
よびアセンブリに使用されるボンディングパッドは表示
を省略している。
【0010】即ち、チップ領域10には、動作電源供給
用の電源パッド以外の電圧ストレス試験用のパッドとし
て、同じ機能のパッドが複数個(本例では2個ずつ)設
けられており、この複数個のパッドはチップ領域の一辺
部と他の領域部(例えば他辺部)とに分散して配置され
ている。一例として、電圧ストレス試験用のパッドは複
数組(本例では2組)設けられており、各組の各2個の
パッド(11a′、11a”)、(11b′、11b”
)はチップ領域10の平行な二辺に分けられてそれぞれ
ほぼ一列に配置され、一方の辺に配列されたパッド群(
11a′、11b′)と他方の辺に配列されたパッド群
(11a”、11b”)とは、同じ順序で配列されると
共に互いに対応するパッド同士が向き合うように配列さ
れている。なお、上記各組における同じ機能の2個のパ
ッド相互は、配線(図示せず)により接続されている。
用の電源パッド以外の電圧ストレス試験用のパッドとし
て、同じ機能のパッドが複数個(本例では2個ずつ)設
けられており、この複数個のパッドはチップ領域の一辺
部と他の領域部(例えば他辺部)とに分散して配置され
ている。一例として、電圧ストレス試験用のパッドは複
数組(本例では2組)設けられており、各組の各2個の
パッド(11a′、11a”)、(11b′、11b”
)はチップ領域10の平行な二辺に分けられてそれぞれ
ほぼ一列に配置され、一方の辺に配列されたパッド群(
11a′、11b′)と他方の辺に配列されたパッド群
(11a”、11b”)とは、同じ順序で配列されると
共に互いに対応するパッド同士が向き合うように配列さ
れている。なお、上記各組における同じ機能の2個のパ
ッド相互は、配線(図示せず)により接続されている。
【0011】図1の半導体装置においては、隣り合う2
列のチップ領域群の互いに近接する各一辺にそれぞれの
電圧ストレス試験に必要なパッド群が集中している。こ
れにより、ウェハ状態でのバーンイン時に、プローブカ
ードの向い合う二辺から突設された針のうちの一辺側か
ら同方向に突設された針を、上記2列のチップ領域群の
うちの各列当り例えば4個のチップ領域における各一辺
に集中している電圧ストレス試験用のパッド群に対して
同時に接触させることが容易になる。同様に、プローブ
カードの他の一辺側から同方向に突設された針を、上記
2列に隣り合う別の2列のチップ領域群のうちの各列当
り例えば4個のチップ領域における各一辺に集中してい
る電圧ストレス試験用のパッド群に対して同時に接触さ
せることが容易になる。
列のチップ領域群の互いに近接する各一辺にそれぞれの
電圧ストレス試験に必要なパッド群が集中している。こ
れにより、ウェハ状態でのバーンイン時に、プローブカ
ードの向い合う二辺から突設された針のうちの一辺側か
ら同方向に突設された針を、上記2列のチップ領域群の
うちの各列当り例えば4個のチップ領域における各一辺
に集中している電圧ストレス試験用のパッド群に対して
同時に接触させることが容易になる。同様に、プローブ
カードの他の一辺側から同方向に突設された針を、上記
2列に隣り合う別の2列のチップ領域群のうちの各列当
り例えば4個のチップ領域における各一辺に集中してい
る電圧ストレス試験用のパッド群に対して同時に接触さ
せることが容易になる。
【0012】これにより、ウェハ上の隣り合う4列のチ
ップ領域群のうちの各列当り4個のチップ領域(16個
のチップ領域)の電圧ストレス試験用のパッド群にプロ
ーブカードの針を同時に接触させて各チップ領域に電圧
ストレスを印加することが可能になる。従って、図4に
示した方法と比較すると、プローブカードの針を同時に
接触し得るチップ数が2倍であり、バーンイン時間が1
/2に短縮される。
ップ領域群のうちの各列当り4個のチップ領域(16個
のチップ領域)の電圧ストレス試験用のパッド群にプロ
ーブカードの針を同時に接触させて各チップ領域に電圧
ストレスを印加することが可能になる。従って、図4に
示した方法と比較すると、プローブカードの針を同時に
接触し得るチップ数が2倍であり、バーンイン時間が1
/2に短縮される。
【0013】また、隣り合うチップの隣り合う各一辺に
集中している電圧ストレス試験用のパッド群にプローブ
カードの針を接触するので、隣り合うチップに接触する
針の長さのずれを短くすることができ、プローブカード
の設計も容易になる。
集中している電圧ストレス試験用のパッド群にプローブ
カードの針を接触するので、隣り合うチップに接触する
針の長さのずれを短くすることができ、プローブカード
の設計も容易になる。
【0014】即ち、図1の半導体装置によれば、ウェー
ハ状態でプローブカードとプローバとを用いてバーンイ
ンする際に、プローブカードの針をウェハ上の可能な限
り多くの複数個のチップ領域上の電圧ストレス試験用の
パッドに同時に接触させることが可能となり、バーンイ
ンの効率を向上させると共に生産能力を向上させ、バー
ンインの時間を短縮して製造コストを低減することがで
きる。
ハ状態でプローブカードとプローバとを用いてバーンイ
ンする際に、プローブカードの針をウェハ上の可能な限
り多くの複数個のチップ領域上の電圧ストレス試験用の
パッドに同時に接触させることが可能となり、バーンイ
ンの効率を向上させると共に生産能力を向上させ、バー
ンインの時間を短縮して製造コストを低減することがで
きる。
【0015】なお、上記ウェーハ状態の半導体装置から
個々のチップに分離され、パッケージに収納されて最終
製品の形態に仕上げられた集積回路装置についてみれば
、そのチップ上には動作電源供給用の電源パッド以外の
電圧ストレス試験用のパッドとして、同じ機能のパッド
が複数個設けられ、この複数個のパッドはチップの一辺
部と他の領域部とに分散して配置されていることになる
。
個々のチップに分離され、パッケージに収納されて最終
製品の形態に仕上げられた集積回路装置についてみれば
、そのチップ上には動作電源供給用の電源パッド以外の
電圧ストレス試験用のパッドとして、同じ機能のパッド
が複数個設けられ、この複数個のパッドはチップの一辺
部と他の領域部とに分散して配置されていることになる
。
【0016】また、前記各チップ領域の一方の辺に配列
されたパッド群と他方の辺に配列されたパッド群とは、
図1に示したように、同じ順序で配列されると共に互い
に対応するパッド同士が向き合うように配列する必然性
はない。
されたパッド群と他方の辺に配列されたパッド群とは、
図1に示したように、同じ順序で配列されると共に互い
に対応するパッド同士が向き合うように配列する必然性
はない。
【0017】図2は、第2実施例に係るウェハ状態の半
導体装置の一部を示しており、各チップ領域10上の互
いに対応するパッド同士(11a′、11a”)、(1
1b′、11b”)を配列方向にずらすことにより、前
記2列のチップ領域群における電圧ストレス試験用の集
中しているパッド群に対してプローブカード12の同じ
一辺側から同方向に突設された針13…を同時に接触さ
せる際、隣り合う針同士が接触するおそれが少なくなる
という利点が得られる。
導体装置の一部を示しており、各チップ領域10上の互
いに対応するパッド同士(11a′、11a”)、(1
1b′、11b”)を配列方向にずらすことにより、前
記2列のチップ領域群における電圧ストレス試験用の集
中しているパッド群に対してプローブカード12の同じ
一辺側から同方向に突設された針13…を同時に接触さ
せる際、隣り合う針同士が接触するおそれが少なくなる
という利点が得られる。
【0018】図3は、第3実施例に係るウェハ状態の半
導体装置の一部を示しており、各チップ領域10上の互
いに対応するパッド同士(11a′、11a”)、(1
1b′、11b”)の配列順序を異ならせる(ここでは
、配列順序を逆にしている)ことにより、プローブカー
ド12の前記二辺から突設する針数を増やすと共に残り
の向い合う二辺からも針13…を突設させ、この針13
…をウェハ上の前記16個のチップ領域10…群に対し
て列方向の両側の各列4個のチップ領域10…群にも同
時に接触させることが容易になる。これにより、さらに
多く(合計32個)のチップ領域上の電圧ストレス試験
用のパッド群にプローブカードの針を同時に接触させて
各チップ領域に電圧ストレスを印加することが可能にな
る。
導体装置の一部を示しており、各チップ領域10上の互
いに対応するパッド同士(11a′、11a”)、(1
1b′、11b”)の配列順序を異ならせる(ここでは
、配列順序を逆にしている)ことにより、プローブカー
ド12の前記二辺から突設する針数を増やすと共に残り
の向い合う二辺からも針13…を突設させ、この針13
…をウェハ上の前記16個のチップ領域10…群に対し
て列方向の両側の各列4個のチップ領域10…群にも同
時に接触させることが容易になる。これにより、さらに
多く(合計32個)のチップ領域上の電圧ストレス試験
用のパッド群にプローブカードの針を同時に接触させて
各チップ領域に電圧ストレスを印加することが可能にな
る。
【0019】また、パッケージへの収納に先立ってボン
ディングパッドにプローブカードの針が接触した回数が
多いほど、ワイヤーボンディングの歩留り、ひいてはア
センブリの歩留りが悪くなるが、各チップ領域における
電圧ストレス試験用のパッド群をダイソートとかアセン
ブリに兼用する場合には、バーンイン時にプローブカー
ド針が接触しなかった方のパッド群をダイソートとかア
センブリに使用するようにすればよい。これにより、バ
ーンイン時にプローブカード針が接触しなかった方のパ
ッドに対するプローブカード針の接触回数がバーンイン
分だけ従来よりも減り、このパッドはプローブカード針
の接触による傷が少なくて済むので、アセンブリの歩留
りを向上させることが可能になる。
ディングパッドにプローブカードの針が接触した回数が
多いほど、ワイヤーボンディングの歩留り、ひいてはア
センブリの歩留りが悪くなるが、各チップ領域における
電圧ストレス試験用のパッド群をダイソートとかアセン
ブリに兼用する場合には、バーンイン時にプローブカー
ド針が接触しなかった方のパッド群をダイソートとかア
センブリに使用するようにすればよい。これにより、バ
ーンイン時にプローブカード針が接触しなかった方のパ
ッドに対するプローブカード針の接触回数がバーンイン
分だけ従来よりも減り、このパッドはプローブカード針
の接触による傷が少なくて済むので、アセンブリの歩留
りを向上させることが可能になる。
【0020】また、各チップ領域における電圧ストレス
試験用のパッド群をアセンブリに兼用する場合には、ア
センブリ時のパッケージ形状(例えばZIP、SOJ)
により決まっている外部端子(ピン)の配置に依存せず
にパッドを配置することが可能になる。従って、1個の
チップあるいは1個のマスクセットで複数種のパッケー
ジに収納させようとする場合に、各パッケージの端子(
ピン)配置に対応し易いようにパッドを配置することが
可能になるので、パッケージのリードのレイアウトに無
理な工夫をこらす必要もなくなり、この点からもアセン
ブリの歩留りを向上させることができる。
試験用のパッド群をアセンブリに兼用する場合には、ア
センブリ時のパッケージ形状(例えばZIP、SOJ)
により決まっている外部端子(ピン)の配置に依存せず
にパッドを配置することが可能になる。従って、1個の
チップあるいは1個のマスクセットで複数種のパッケー
ジに収納させようとする場合に、各パッケージの端子(
ピン)配置に対応し易いようにパッドを配置することが
可能になるので、パッケージのリードのレイアウトに無
理な工夫をこらす必要もなくなり、この点からもアセン
ブリの歩留りを向上させることができる。
【0021】また、前記第1実施例および第2実施例は
、電圧ストレス試験用のパッドの配置として、プローブ
カードの向い合う二辺から突設された針をウェハ上の隣
り合う4列のチップ領域群に同時に接触させることが容
易になるように工夫した例を示したが、さらに、電圧ス
トレス試験用のパッドをチップ領域の四辺に分散して配
置すると共にプローブカードの残りの向い合う二辺から
も針を突設させることにより、この針をウェハ上の前記
16個のチップ領域群に対して列方向に隣り合う各2個
のチップ領域群に同時に接触させることが可能になる。 これにより、さらに多くのチップ領域上の電圧ストレス
試験用のパッド群にプローブカードの針を同時に接触さ
せて各チップ領域に電圧ストレスを印加することが可能
になる。
、電圧ストレス試験用のパッドの配置として、プローブ
カードの向い合う二辺から突設された針をウェハ上の隣
り合う4列のチップ領域群に同時に接触させることが容
易になるように工夫した例を示したが、さらに、電圧ス
トレス試験用のパッドをチップ領域の四辺に分散して配
置すると共にプローブカードの残りの向い合う二辺から
も針を突設させることにより、この針をウェハ上の前記
16個のチップ領域群に対して列方向に隣り合う各2個
のチップ領域群に同時に接触させることが可能になる。 これにより、さらに多くのチップ領域上の電圧ストレス
試験用のパッド群にプローブカードの針を同時に接触さ
せて各チップ領域に電圧ストレスを印加することが可能
になる。
【0022】また、ウェーハ状態でのバーンインの多数
個取りを考慮すると、顕微鏡の視野に入らないチップで
も電圧ストレス試験用のパッドに対してプローブカード
針の接触が簡単かつ確実に行われるようにするために、
ダイソートおよびアセンブリに使用されるボンディング
パッド(入力容量の規格により、むやみに大きく形成で
きないことが多い。)よりも電圧ストレス試験用のパッ
ドを大きく形成することも可能である。
個取りを考慮すると、顕微鏡の視野に入らないチップで
も電圧ストレス試験用のパッドに対してプローブカード
針の接触が簡単かつ確実に行われるようにするために、
ダイソートおよびアセンブリに使用されるボンディング
パッド(入力容量の規格により、むやみに大きく形成で
きないことが多い。)よりも電圧ストレス試験用のパッ
ドを大きく形成することも可能である。
【0023】また、上記各実施例は、電圧ストレス試験
用のパッドとして同じ機能のパッドを複数個設けた場合
を示したが、電圧ストレス試験用のパッド群を集積回路
チップ領域の一辺部に集中して配置し、ウェハ上の集積
回路チップ領域配列における隣り合う2行または2列を
1組とする集積回路チップ領域の互いに近接する各一辺
部に前記パッド群を集中して配置した場合(例えば図1
中のプローブカード針13…が接触していない方の電圧
ストレス試験用のパッド群が存在しない場合)でも、上
記各実施例に準じた効果が得られる。
用のパッドとして同じ機能のパッドを複数個設けた場合
を示したが、電圧ストレス試験用のパッド群を集積回路
チップ領域の一辺部に集中して配置し、ウェハ上の集積
回路チップ領域配列における隣り合う2行または2列を
1組とする集積回路チップ領域の互いに近接する各一辺
部に前記パッド群を集中して配置した場合(例えば図1
中のプローブカード針13…が接触していない方の電圧
ストレス試験用のパッド群が存在しない場合)でも、上
記各実施例に準じた効果が得られる。
【0024】また、上記各実施例において、ストレス試
験用の端子は、ボンディングパッドに限らず、ウェハ状
態でのバーンインに際して使用されるテスターのプロー
ブカードの接触端子(材質として例えば導電性ゴムを用
いたものでもよい。)に接触可能なものであればよく、
例えばTAB(tape Automated B
onding)技術で用いられるバンプなどでもよい。
験用の端子は、ボンディングパッドに限らず、ウェハ状
態でのバーンインに際して使用されるテスターのプロー
ブカードの接触端子(材質として例えば導電性ゴムを用
いたものでもよい。)に接触可能なものであればよく、
例えばTAB(tape Automated B
onding)技術で用いられるバンプなどでもよい。
【0025】また、上記各実施例は、電圧ストレス試験
用のパッドについて工夫した点を述べたが、ダイソート
に際して使用されるパッドについても上記と同様に工夫
することにより上記各実施例に準じた効果が得られる。
用のパッドについて工夫した点を述べたが、ダイソート
に際して使用されるパッドについても上記と同様に工夫
することにより上記各実施例に準じた効果が得られる。
【0026】なお、チップ上に電源パッドについて複数
個のボンディングパッドを設ける技術は、例えば文献;
IEEE JOURNAL OF SOLID−
STATECIRCUITS,VOL.23,NO.5
,OCTOBER 1988 pp.1142’A
20−ns 128−kbit*4 High−S
peedDRAM with 330−Mbit/
s Data Rate’に記載されている。ここ
では、4個の電源(Vcc)パッドと4個の接地(Vs
s)パッドを設ける技術が示されており、この技術の目
的は、高速動作に伴う電源電位(Vcc、Vss)のノ
イズを低減することであり、本発明の趣旨とは全く異な
る。
個のボンディングパッドを設ける技術は、例えば文献;
IEEE JOURNAL OF SOLID−
STATECIRCUITS,VOL.23,NO.5
,OCTOBER 1988 pp.1142’A
20−ns 128−kbit*4 High−S
peedDRAM with 330−Mbit/
s Data Rate’に記載されている。ここ
では、4個の電源(Vcc)パッドと4個の接地(Vs
s)パッドを設ける技術が示されており、この技術の目
的は、高速動作に伴う電源電位(Vcc、Vss)のノ
イズを低減することであり、本発明の趣旨とは全く異な
る。
【0027】
【発明の効果】上述したように本発明の半導体装置によ
れば、ウェーハ状態でプローブカードとプローバとを用
いてバーンインする際に、プローブカードの針をウェハ
上の可能な限り多くのチップ領域に対して同時に電圧ス
トレス試験用のパッドに接触させることが可能となり、
バーンインの効率を向上させると共に生産能力を向上さ
せ、バーンインの時間を短縮して製造コストを低減する
ことができる。
れば、ウェーハ状態でプローブカードとプローバとを用
いてバーンインする際に、プローブカードの針をウェハ
上の可能な限り多くのチップ領域に対して同時に電圧ス
トレス試験用のパッドに接触させることが可能となり、
バーンインの効率を向上させると共に生産能力を向上さ
せ、バーンインの時間を短縮して製造コストを低減する
ことができる。
【図1】本発明の第1実施例に係る半導体装置の一部の
領域におけるチップ領域上の電圧ストレス試験用のパッ
ドにウェハ状態でのバーンイン時にプローブカードの針
が接触している様子を示す図。
領域におけるチップ領域上の電圧ストレス試験用のパッ
ドにウェハ状態でのバーンイン時にプローブカードの針
が接触している様子を示す図。
【図2】本発明の第2実施例に係る半導体装置の一部の
領域におけるチップ領域上の電圧ストレス試験用のパッ
ドにウェハ状態でのバーンイン時にプローブカードの針
が接触している様子を示す図。
領域におけるチップ領域上の電圧ストレス試験用のパッ
ドにウェハ状態でのバーンイン時にプローブカードの針
が接触している様子を示す図。
【図3】本発明の第3実施例に係る半導体装置の一部の
領域におけるチップ領域上の電圧ストレス試験用のパッ
ドにウェハ状態でのバーンイン時にプローブカードの針
が接触している様子を示す図。
領域におけるチップ領域上の電圧ストレス試験用のパッ
ドにウェハ状態でのバーンイン時にプローブカードの針
が接触している様子を示す図。
【図4】現在のプローブカードを用いてウェハ状態でバ
ーンインする時に各チップ領域の電圧ストレス試験用の
パッドにプローブカードの針が接触している様子を示す
図。
ーンインする時に各チップ領域の電圧ストレス試験用の
パッドにプローブカードの針が接触している様子を示す
図。
10…チップ領域、11a′、11a”、11b′、1
1b”…電圧ストレス試験用のパッド、12…プローブ
カード、13…針。
1b”…電圧ストレス試験用のパッド、12…プローブ
カード、13…針。
Claims (7)
- 【請求項1】 複数個の集積回路チップ領域を有する
ウェハ状態の半導体装置あるいはこのウェハ状態の半導
体装置から個々のチップに分離されてパッケージに収納
されて集積回路装置として仕上げられた半導体装置にお
いて、集積回路チップ領域には動作電源供給用の電源端
子以外の電圧ストレス試験用の端子として、同じ機能の
端子が複数個設けられ、この複数個の端子は集積回路チ
ップ領域の一辺部と他の領域部とに分散して配置されて
いることを特徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、
前記電圧ストレス試験用の端子は複数組設けられており
、この各組の端子のうちの各1個の端子群は集積回路チ
ップ領域の一辺部に配置され、残りの端子群は集積回路
チップ領域の他辺部に配置されていることを特徴とする
半導体装置。 - 【請求項3】 請求項2記載の半導体装置において、
前記各組の端子はそれぞれ2個ずつ設けられており、こ
の2個の端子は集積回路チップ領域の平行な二辺に分け
られて配置されていることを特徴とする半導体装置。 - 【請求項4】 請求項3記載の半導体装置において、
前記平行な二辺に分けられて配置された端子群はそれぞ
れほぼ一列に配置されていることを特徴とする半導体装
置。 - 【請求項5】 請求項4記載の半導体装置において、
一方の辺に配列された端子群と他方の辺に配列された端
子群とは、互いに対応する端子同士が配列方向にずれて
いることを特徴とする半導体装置。 - 【請求項6】 請求項4記載の半導体装置において、
一方の辺に配列された端子群と他方の辺に配列された端
子群とは、互いに対応する端子同士の配列順序が異なる
ことを特徴とする半導体装置。 - 【請求項7】 複数個の集積回路チップ領域を有する
ウェハ状態の半導体装置において、各集積回路チップ領
域には電圧ストレス試験用の端子群が集積回路チップ領
域の一辺部に集中して配置され、ウェハ上の集積回路チ
ップ領域配列における隣り合う2行または2列を1組と
する集積回路チップ領域の互いに近接する各一辺部に前
記端子群が集中して配置されていることを特徴とする半
導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2418770A JP2925337B2 (ja) | 1990-12-27 | 1990-12-27 | 半導体装置 |
KR1019910024341A KR960007480B1 (ko) | 1990-12-27 | 1991-12-26 | 반도체 장치 |
US07/813,524 US5347145A (en) | 1990-12-27 | 1991-12-26 | Pad arrangement for a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2418770A JP2925337B2 (ja) | 1990-12-27 | 1990-12-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04230045A true JPH04230045A (ja) | 1992-08-19 |
JP2925337B2 JP2925337B2 (ja) | 1999-07-28 |
Family
ID=18526556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2418770A Expired - Fee Related JP2925337B2 (ja) | 1990-12-27 | 1990-12-27 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5347145A (ja) |
JP (1) | JP2925337B2 (ja) |
KR (1) | KR960007480B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008004778A (ja) * | 2006-06-22 | 2008-01-10 | Sharp Corp | 半導体装置、半導体装置の検査方法、プローブカード |
USRE40105E1 (en) | 1995-09-27 | 2008-02-26 | Kabushiki Kaisha Toshiba | Probe card having groups of probe needles in a probing test apparatus for testing semiconductor integrated circuits |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2533221B2 (ja) * | 1990-05-11 | 1996-09-11 | 株式会社東芝 | ダイナミック型ランダムアクセスメモリ |
JP3099932B2 (ja) * | 1993-12-14 | 2000-10-16 | 株式会社東芝 | インテリジェントテストラインシステム |
JPH0851159A (ja) * | 1994-08-05 | 1996-02-20 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2943781B2 (ja) * | 1997-08-08 | 1999-08-30 | 日本電気株式会社 | 半導体メモリ |
US8224771B2 (en) * | 2008-01-31 | 2012-07-17 | Neopost Technologies | Resource sharing for document production |
JP2012114241A (ja) * | 2010-11-25 | 2012-06-14 | Renesas Electronics Corp | 半導体チップおよび半導体装置 |
US9920544B1 (en) * | 2016-11-29 | 2018-03-20 | Walter Judson Bennett | Plunger wave generator apparatus for efficiently producing waves in a body of water |
US10519679B1 (en) | 2018-08-31 | 2019-12-31 | Walter Judson Bennett | Plunger artificial wave making apparatus |
US11686116B2 (en) * | 2021-05-18 | 2023-06-27 | Walter Judson Bennett | Plunger wave making generator system |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4413271A (en) * | 1981-03-30 | 1983-11-01 | Sprague Electric Company | Integrated circuit including test portion and method for making |
JPH0714002B2 (ja) * | 1984-05-15 | 1995-02-15 | セイコーエプソン株式会社 | チップへの信号供給方法 |
JPS61222148A (ja) * | 1985-03-08 | 1986-10-02 | Fujitsu Ltd | 1チツプマイクロコンピユ−タの製造方法 |
JP2605687B2 (ja) * | 1986-04-17 | 1997-04-30 | 三菱電機株式会社 | 半導体装置 |
US4884122A (en) * | 1988-08-05 | 1989-11-28 | General Electric Company | Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer |
JP2763004B2 (ja) * | 1987-10-20 | 1998-06-11 | 株式会社 日立製作所 | 半導体装置 |
JP2795846B2 (ja) * | 1987-11-25 | 1998-09-10 | 株式会社東芝 | 半導体装置 |
JP2594988B2 (ja) * | 1987-11-27 | 1997-03-26 | 株式会社日立製作所 | 半導体集積回路装置の動作電位供給配線の配線設計方法 |
JP2560805B2 (ja) * | 1988-10-06 | 1996-12-04 | 三菱電機株式会社 | 半導体装置 |
US5008827A (en) * | 1988-12-16 | 1991-04-16 | Pitney Bowes Inc. | Central postage data communication network |
JP2585799B2 (ja) * | 1989-06-30 | 1997-02-26 | 株式会社東芝 | 半導体メモリ装置及びそのバーンイン方法 |
GB8918482D0 (en) * | 1989-08-14 | 1989-09-20 | Inmos Ltd | Packaging semiconductor chips |
US5047711A (en) * | 1989-08-23 | 1991-09-10 | Silicon Connections Corporation | Wafer-level burn-in testing of integrated circuits |
US5065227A (en) * | 1990-06-04 | 1991-11-12 | International Business Machines Corporation | Integrated circuit packaging using flexible substrate |
-
1990
- 1990-12-27 JP JP2418770A patent/JP2925337B2/ja not_active Expired - Fee Related
-
1991
- 1991-12-26 US US07/813,524 patent/US5347145A/en not_active Expired - Lifetime
- 1991-12-26 KR KR1019910024341A patent/KR960007480B1/ko not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE40105E1 (en) | 1995-09-27 | 2008-02-26 | Kabushiki Kaisha Toshiba | Probe card having groups of probe needles in a probing test apparatus for testing semiconductor integrated circuits |
USRE41016E1 (en) | 1995-09-27 | 2009-12-01 | Kabushiki Kaisha Toshiba | Probe card having groups of probe needles in a probing test apparatus for testing semiconductor integrated circuits |
JP2008004778A (ja) * | 2006-06-22 | 2008-01-10 | Sharp Corp | 半導体装置、半導体装置の検査方法、プローブカード |
US7902853B2 (en) | 2006-06-22 | 2011-03-08 | Sharp Kabushiki Kaisha | Semiconductor device, semiconductor device testing method, and probe card |
JP4708269B2 (ja) * | 2006-06-22 | 2011-06-22 | シャープ株式会社 | 半導体装置、及び半導体装置の検査方法 |
Also Published As
Publication number | Publication date |
---|---|
KR920013656A (ko) | 1992-07-29 |
US5347145A (en) | 1994-09-13 |
KR960007480B1 (ko) | 1996-06-03 |
JP2925337B2 (ja) | 1999-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3849872A (en) | Contacting integrated circuit chip terminal through the wafer kerf | |
US5404099A (en) | Semiconductor device | |
EP0834124B1 (en) | Parallel testing of cpu cache and instruction units | |
US5534786A (en) | Burn-in and test method of semiconductor wafers and burn-in boards for use in semiconductor wafer burn-in tests | |
KR100200916B1 (ko) | 웨이퍼 테스트 신호 발생기를 가지는 반도체 메모리 장치 | |
JPH04230045A (ja) | 半導体装置 | |
KR950014558B1 (ko) | 반도체 장치 | |
US20080206907A1 (en) | Method for fabricating semiconductor device to which test is performed at wafer level and apparatus for testing semiconductor device | |
KR100380515B1 (ko) | 멀티 테스트 회로를 구비하는 반도체 웨이퍼 | |
US7969169B2 (en) | Semiconductor integrated circuit wafer, semiconductor integrated circuit chip, and method of testing semiconductor integrated circuit wafer | |
KR100467913B1 (ko) | 반도체장치 및 그 검사장치 | |
US7157923B2 (en) | Method for full wafer contact probing, wafer design and probe card device with reduced probe contacts | |
US7321165B2 (en) | Semiconductor device and its manufacturing method | |
JPH10178073A (ja) | 検査方法および半導体装置の製造方法 | |
JPS6124823B2 (ja) | ||
KR0172397B1 (ko) | 멀티패키지 테스트용 로드 보더 | |
KR20020045641A (ko) | 반도체 디바이스 | |
JPS6281724A (ja) | 半導体装置 | |
JPH1082834A (ja) | 半導体集積回路 | |
US7106084B2 (en) | Method of screening semiconductor device | |
JP3763258B2 (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
JPH02189946A (ja) | 半導体集積回路装置のテスト方法 | |
JP4014813B2 (ja) | 半導体ウェハ及びその検査方法 | |
JPH05136243A (ja) | エージング等テスト用パターンを付加した半導体ウエハー | |
KR0181100B1 (ko) | 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |