JP2763004B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2763004B2
JP2763004B2 JP62264679A JP26467987A JP2763004B2 JP 2763004 B2 JP2763004 B2 JP 2763004B2 JP 62264679 A JP62264679 A JP 62264679A JP 26467987 A JP26467987 A JP 26467987A JP 2763004 B2 JP2763004 B2 JP 2763004B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
lead
type package
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62264679A
Other languages
English (en)
Other versions
JPH01107548A (ja
Inventor
康 高橋
一幸 宮沢
秀俊 岩井
雅也 村中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP62264679A priority Critical patent/JP2763004B2/ja
Priority to US07/256,862 priority patent/US4934820A/en
Priority to KR1019880013310A priority patent/KR970006529B1/ko
Publication of JPH01107548A publication Critical patent/JPH01107548A/ja
Priority to US07/674,969 priority patent/US5287000A/en
Application granted granted Critical
Publication of JP2763004B2 publication Critical patent/JP2763004B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Dram (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、異なる種類のパ
ッケージへの対応が可能な半導体チップに適用して有効
な技術に関するものである。 〔従来技術〕 従来、ダイナミックRAM（Random Access Memory）の
パッケージは、256kビットのダイナミックRAMまではデ
ュアル・インライン型パッケージ（DIP型パッケージ）
が主流であったが、1Mビット以上のダイナミックRAMで
は、リードを内側にＪ字状に曲げたスモールアウトライ
ンジェイリーディド型パッケージ（SOJ型パッケージ）
やジグザグ・インライン型パッケージ（ZIP型パッケー
ジ）などのDIP型パッケージ以外のパッケージに対する
要望も高まってきつつある。 なお、本発明に関連する先行技術文献としては、特願
昭60−58407号が挙げられる。 〔発明が解決しようとする問題点〕 しかしながら、本発明者の検討によれば、ダイナミッ
クRAMの大容量化に伴い半導体チップのチップサイズが
増大するため、同一の半導体チップで多種類のパッケー
ジに対応することが困難であるという問題があった。 本発明の目的は、同一の半導体チップで異なる種類の
パッケージに対応可能な技術を提供することにある。 本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。 〔問題点を解決するための手段〕 本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。 半導体チップのボンディングパッドと外部端子接続用
リードとを接続し封止体に封止する半導体装置であっ
て、前記半導体チップが、矩形形状をなし、この半導体
チップのボンディングパッドを前記半導体チップ角度の
長辺側及び短辺側周縁部に配置し、これらのボンディン
グパッドの一部は、リード配置の異なる複数種のリード
フレームに対応させて、同一機能を有するものを複数設
け、前記半導体チップの下部に支持板及び半導体チップ
の二辺を横切って延在する一部の前記リード夫々を配
し、該支持板及び該一部のリード夫々に絶縁体を介して
半導体チップを固定し、前記一部のリードと前記ボンデ
ィングパッドとを接続する。 〔作用〕 上記した手段によれば、パッケージの種類に応じて使
用するボンディングパッドを選ぶことにより、同一の半
導体チップで異なる種類のパッケージに対応可能であ
る。 〔実施例〕 以下、本発明の実施例を図面を用いて具体的に説明す
る。 なお、実施例を説明するための全図において、同一機
能を有するものには同一符号を付け、その繰り返しの説
明は省略する。 実施例Ｉ 第１図は、本発明の実施例ＩによるZIP型パッケージ
の内部構造を示す側面図であり、第２図は、第１図に示
すZIP型パッケージにおけるリードの形状を示す側面図
であり、第３図は、第１図に示すZIP型パッケージの外
観を示す側面図であり、第４図は、第３図に示すZIP型
パッケージの底面図であり、第５図は、第３図のＡ−Ａ
線に沿っての断面図である。 第１図〜第５図に示すように、実施例ＩによるZIP型
パッケージにおいては、例えば４ビット（例えば4M×１
ビット構成）のダイナミックRAMを構成する例えばシリ
コンチップのような半導体チップ１が樹脂２により封止
されている。なお、このZIP型パッケージのパッケージ
サイズは例えば350minである。符号L1〜L20はリードで
あって、この場合は20本ある。すなわち、この実施例Ｉ
によるZIP型パッケージは20ピンである（ただし、後述
のように実際に使用されているピンは18本である）。こ
れらのリードL1〜L20は、タブレスリードフレームを用
いて形成されたものである。これらのリードL1〜L20の
うちリードL4、L11、L12は、前記半導体チップ１の下側
を通って引き回されている。すなわち、半導体チップ１
の下側の領域もリードL4、L11、L12の引き回しのために
用いられている。これによって、この分だけパッケージ
サイズの縮小を図ることができる。また、符号３は、前
記半導体チップ１を支持するための支持板である。この
支持板３により前記半導体チップ１の大部分が支持され
ているが、部分的には前記リードL4、L11、L12により支
持されている。すなわち、前記半導体チップ１は、前記
支持板３及び前記リードL4、L11、L12により支持されて
いる。なお、この場合、半導体チップ１は、例えばポリ
イミド樹脂のシート４（第５図）を介して前記支持板３
及び前記リードL4、L11、L12上に載置されており、これ
によってこの支持板３とリードL4、L11、L12との間の電
気的絶縁及びこれらのリードL4、L11、L12間の電気的絶
縁を図ることができる。 第１図に示すように、前記半導体チップ１には、例え
ば４個のメモリセルアレイＭ−ARY、ＸデコーダＸ−DC
R、ＹデコーダＹ−DCR、ワード線ドライバＷ−DRV、周
辺回路PC等が設けられている。なお、前記メモリセルア
レイＭ−ARYは、例えばそれぞれ256kビットの４個の区
画に分割されている。また、この半導体チップ１の短辺
側の端部には、ボンディングパッドP1〜P35が設けられ
ている。そして、これらのボンディングパッドP1〜P35
のうち、ボンディングパッドP1〜P3、P5、P9〜P13、P20
〜P30と前記リードL1〜L8、L11〜L20とがワイヤーＷに
よりボンディングされている。このことからわかるよう
に、半導体チップ１には、実際には用いられていないボ
ンディングパッドP4、P6〜P8、P14〜P19、P31〜P35が設
けられている。これらは、ZIP型パッケージの代わりにS
OJ型パッケージやDIP型パッケージを用いる場合に使用
されるボンディングパッドである。このように、ZIP型
パッケージと異なる種類のパッケージに対応可能に半導
体チップ１にボンディングパッドP1〜P35が設けられて
いるので、同一の半導体チップ１でZIP型パッケージ以
外のパッケージに対応することができる。すなわち、ZI
P型パッケージ以外のパッケージを使用する要求が生じ
た場合に、半導体チップ１の設計をし直すことなく、使
用するパッケージを変更するだけでその要求を満足する
ことができる。 前記リード（ピン）L1〜L20の機能は第１図に示すと
おりである。ここで、A0〜A10はアドレス信号、Vccは電
源電位、Vssは接地電位、▲▼はカラム・アドレ
ス・ストローブ信号、▲▼はロウ・アドレス・ス
トローブ信号、▲▼はライト・イネーブル信号、Do
utはデータ出力、Dinはデータ入力である。なお、リー
ドL9、L10は実際には使用されていないリードであり、
これらはNCで表されている。また、VccのリードL15とボ
ンディングパッドP22、P23とは２本のワイヤーＷにより
ボンディングされ、また、VssのリードL4とボンディン
グパッドP12、P13とは２本のワイヤーＷによりボンディ
ングされているが、これは電源インピーダンスの低減を
図るためである。 実施例II 第６図は、本発明の実施例IIによるSOJ型パッケージ
の内部構造を示す平面図であり、第７図は、第６図に示
すSOJ型パッケージの外観を示す平面図であり、第８図
は、第７図に示すSOJ型パッケージの側面図であり、第
９図は、第７図に示すSOJ型パッケージのＢ−Ｂ線に沿
っての断面図である。 第６図〜第９図に示すように、実施例IIによるSOJ型
パッケージにおいては、実施例Ｉと同様な半導体チップ
１が樹脂２により封止されている。なお、このSOJ型パ
ッケージのパッケージサイズは例えば350milである。リ
ードL1〜L20は、実施例Ｉと異なり、タブ有りのリード
フレームを用いて形成されたものであり、前記半導体チ
ップ１はこれとほぼ同一形状のタイプTABのみによって
支持されている。なお、このように前記半導体チップ１
がタブTABのみによって支持されているため、実施例Ｉ
におけるように電気的絶縁のためのポリイミド樹脂シー
ト４を介さずに直接前記タブTAB上に半導体チップ１が
設けられている。また、この実施例IIにおいては、前記
半導体チップ１に設けられているボンディングパッドP1
〜P35のうち実際に使用されているのは、ボンディング
パッドP1〜P3、P5、P12、P13、P15〜P23、P31〜P35であ
る。そして、これらのボンディングパッドP1〜P3、P5、
P12、P13、P15〜P23、P31〜P35とリードL1〜L3、L5〜L
16、L18〜L20とがワイヤーＷによりボンディングされて
いる。なお、この実施例IIにおいては、リードL4、L17
は使用されていない。 上述のことからわかるように、この実施例IIによれ
ば、半導体チップ１に設けられているボンディングパッ
ドP1〜P35のうち、SOJ型パッケージ用にあらかじめ用意
されているものを用いることにより、半導体チップ１の
設計をし直すことなく、この半導体チップ１を組み込ん
だSOJ型パッケージを容易に得ることができる。 実施例III 第10図は、本発明の実施例IIIによるDIP型パッケージ
の内部構造を示す平面図であり、第１図は、第10図に示
すDIP型パッケージにおけるリードを示す平面図であ
り、第12図は、第10図に示すDIP型パッケージの外観を
示す平面図であり、第13図は、第12図に示すDIP型パッ
ケージの側面図であり、第14図は、第12図に示すDIP型
パッケージのＣ−Ｃ線に沿っての断面図である。 第10図〜第14図に示すように、実施例IIIによるDIP型
パッケージにおいては、実施例Ｉと同様な半導体チップ
１が樹脂２により封止されている。なお、このDIP型パ
ッケージのサイズは例えば300milである。リードL1〜L
18は、実施例Ｉと同様に、タブレスリードフレームを用
いて形成されたものである。この実施例IIIにおいて
は、実施例Ｉ、IIのように支持板３又はタブTABは設け
られておらず、半導体チップ１はシート４を介してリー
ドL2〜L8、L11〜L17によって支持されている。そして、
半導体チップ１の下側の領域全体がリードL1〜L18の引
き回しのために用いられている。これによって、パッケ
ージサイズの縮小を図ることができる。また、この実施
例IIIにおいては、前記半導体チップ１に設けられてい
るボンディングパッドP1〜P35のうち実際に使用されて
いるのは、ボンディングパッドP5〜P13、P22〜P32であ
る。そして、これらのボンディングパッドP5〜P13、P22
〜P32とリードL1〜L18とがワイヤーＷによりボンディン
グされている。 なお、この実施例IIIにおいては、半導体チップ１に
形成するアルミニウム配線をマスタースライス方式で変
更することにより、ボンディングパッドP9、P11、P24〜
P32の機能を実施例Ｉ、IIと変える必要がある。 上述のことからわかるように、この実施例IIIによれ
ば、半導体チップ１に設けられているボンディングパッ
ドP1〜P35のうち、DIP型パッケージ用にあらかじめ用意
されているものを用いることにより、アルミニウム配線
の変更を除いて半導体チップ１の設計をし直すことな
く、この半導体チップ１を組み込んだDIP型パッケージ
を容易に得ることができる。 以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。 例えば、リードL1〜L20の形状は必要に応じて変更可
能である。また、半導体チップ１により構成される4Mビ
ットのダイナミックRAMは例えば4M×１ビット構成とす
ることも可能である。さらに、本発明は、例えばスタチ
ックRAMのようなダイナミックRAM以外の半導体集積回路
装置に適用することが可能であることは勿論、ZIP型パ
ッケージと異なる種類のパッケージとしては上述のSOJ
型パッケージ及びDIP型パッケージ以外のパッケージを
用いることも可能である。 〔発明の効果〕 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。 すなわち、同一の半導体チップで異なる種類のパッケ
ージに対応可能である。
【図面の簡単な説明】 第１図は、本発明の実施例ＩによるZIP型パッケージの
内部構造を示す側面図、 第２図は、第１図に示すZIP型パッケージにおけるリー
ドの形状を示す側面図、 第３図は、第１図に示すZIP型パッケージの外観を示す
側面図、 第４図は、第３図に示すZIP型パッケージの底面図、 第５図は、第３図のＡ−Ａ線に沿っての断面図、 第６図は、本発明の実施例IIによるSOJ型パッケージの
内部構造を示す平面図、 第７図は、第６図に示すSOJ型パッケージの外観を示す
平面図、 第８図は、第７図に示すSOJ型パッケージの側面図、 第９図は、第７図に示すSOJ型パッケージのＢ−Ｂ線に
沿っての断面図、 第10図は、本発明の実施例IIIによるDIP型パッケージの
内部構造を示す平面図、 第11図は、第10図に示すDIP型パッケージにおけるリー
ドを示す平面図、 第12図は、第10図に示すDIP型パッケージの外観を示す
平面図、 第13図は、第12図に示すDIP型パッケージの側面図、 第14図は、第12図に示すDIP型パッケージのＣ−Ｃ線に
沿っての断面図である。 図中、１……半導体チップ、２……樹脂、３……支持
板、４……シート、L1〜L20……リード、P1〜P35……ボ
ンディングパッド、Ｍ−ARY……メモリセルアレイであ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮沢 一幸 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 岩井 秀俊 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 村中 雅也 東京都小平市上水本町1448番地 日立超 エル・エス・アイエンジニアリング株式 会社内 (56)参考文献 特開 昭60−98652（ＪＰ，Ａ) 特開 昭60−198835（ＪＰ，Ａ) 特開 昭60−171733（ＪＰ，Ａ) 特開 昭58−192354（ＪＰ，Ａ) 特開 昭58−207655（ＪＰ，Ａ) 特開 昭53−105970（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50 H01L 21/60

Claims (1)

  1. (57)【特許請求の範囲】 １．半導体チップのボンディングパッドと外部端子接続
    用リードとを接続し封止体に封止する半導体装置であっ
    て、 前記半導体チップが、矩形形状をなし、この半導体チッ
    プのボンディングパッドを前記半導体チップ角部の長辺
    側及び短辺側周縁部に配置し、これらのボンディングパ
    ッドの一部は、リード配置の異なる複数種のリードフレ
    ームに対応させて、同一機能を有するものを複数設け、 前記半導体チップの下部に支持板及び半導体チップの二
    辺を横切って延在する一部の前記リード夫々を配し、該
    支持板及び該一部のリード夫々に絶縁体を介して半導体
    チップを固定し、前記一部のリードと前記ボンディング
    パッドとを接続したことを特徴とする半導体装置。 ２．前記半導体装置がジグザグ・インライン型パッケー
    ジに組み込まれていることを特徴とする特許請求の範囲
    第１項記載の半導体装置。 ３．前記半導体装置が樹脂封止型の半導体装置であるこ
    とを特徴とする特許請求の範囲第１項又は第２項記載の
    半導体装置。 ４．前記半導体チップによりダイナミックRAMが構成さ
    れていることを特徴とする特許請求の範囲第１項乃至第
    ３項のいずれか一項記載の半導体装置。 ５．前記ダイナミックRAMが4MビットのダイナミックRAM
    であることを特徴とする特許請求の範囲第４項記載の半
    導体装置。
JP62264679A 1987-10-20 1987-10-20 半導体装置 Expired - Lifetime JP2763004B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62264679A JP2763004B2 (ja) 1987-10-20 1987-10-20 半導体装置
US07/256,862 US4934820A (en) 1987-10-20 1988-10-12 Semiconductor device
KR1019880013310A KR970006529B1 (ko) 1987-10-20 1988-10-12 반도체 장치
US07/674,969 US5287000A (en) 1987-10-20 1991-03-26 Resin-encapsulated semiconductor memory device useful for single in-line packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62264679A JP2763004B2 (ja) 1987-10-20 1987-10-20 半導体装置

Publications (2)

Publication Number Publication Date
JPH01107548A JPH01107548A (ja) 1989-04-25
JP2763004B2 true JP2763004B2 (ja) 1998-06-11

Family

ID=17406695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62264679A Expired - Lifetime JP2763004B2 (ja) 1987-10-20 1987-10-20 半導体装置

Country Status (3)

Country Link
US (1) US4934820A (ja)
JP (1) JP2763004B2 (ja)
KR (1) KR970006529B1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365113A (en) * 1987-06-30 1994-11-15 Hitachi, Ltd. Semiconductor device
US5287000A (en) * 1987-10-20 1994-02-15 Hitachi, Ltd. Resin-encapsulated semiconductor memory device useful for single in-line packages
US4990996A (en) * 1987-12-18 1991-02-05 Zilog, Inc. Bonding pad scheme
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
US5217917A (en) * 1990-03-20 1993-06-08 Hitachi, Ltd. Semiconductor memory device with improved substrate arrangement to permit forming a plurality of different types of random access memory, and a testing method therefor
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5276352A (en) * 1990-11-15 1994-01-04 Kabushiki Kaisha Toshiba Resin sealed semiconductor device having power source by-pass connecting line
JP2925337B2 (ja) * 1990-12-27 1999-07-28 株式会社東芝 半導体装置
US5396701A (en) * 1993-06-29 1995-03-14 Texas Instruments Inc. Method for packaging an integrated circuit
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US5840598A (en) * 1997-08-14 1998-11-24 Micron Technology, Inc. LOC semiconductor assembled with room temperature adhesive
JP3549714B2 (ja) * 1997-09-11 2004-08-04 沖電気工業株式会社 半導体装置
US6043558A (en) * 1997-09-12 2000-03-28 Micron Technology, Inc. IC packages including separated signal and power supply edge connections, systems and devices including such packages, and methods of connecting such packages
US6211565B1 (en) 1999-04-29 2001-04-03 Winbond Electronics Corporation Apparatus for preventing electrostatic discharge in an integrated circuit
JP4450530B2 (ja) * 2001-07-03 2010-04-14 三菱電機株式会社 インバータモジュール
JP2003204009A (ja) * 2001-11-01 2003-07-18 Sanyo Electric Co Ltd 半導体装置
US6841852B2 (en) * 2002-07-02 2005-01-11 Leeshawn Luo Integrated circuit package for semiconductor devices with improved electric resistance and inductance
JP2006286688A (ja) * 2005-03-31 2006-10-19 Elpida Memory Inc 半導体装置
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection
JP5001449B1 (ja) * 2011-07-27 2012-08-15 株式会社大都技研 遊技台
JP5382825B2 (ja) * 2012-05-17 2014-01-08 株式会社大都技研 遊技台
JP5915877B2 (ja) * 2015-03-20 2016-05-11 株式会社大都技研 遊技台
JP5953465B2 (ja) * 2015-03-23 2016-07-20 株式会社大都技研 遊技台

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043849A (ja) * 1983-08-19 1985-03-08 Fuji Electric Co Ltd リ−ドフレ−ム
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
JPS6091344A (ja) * 1983-10-26 1985-05-22 Toshiba Corp 原稿台装置
JPS6098652A (ja) * 1983-11-02 1985-06-01 Mitsubishi Electric Corp 半導体装置
JPS60167454A (ja) * 1984-02-10 1985-08-30 Hitachi Ltd 半導体装置
JPS60198835A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体記憶装置
US4612564A (en) * 1984-06-04 1986-09-16 At&T Bell Laboratories Plastic integrated circuit package
US4688072A (en) * 1984-06-29 1987-08-18 Hughes Aircraft Company Hierarchical configurable gate array
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置

Also Published As

Publication number Publication date
US4934820A (en) 1990-06-19
KR970006529B1 (ko) 1997-04-29
JPH01107548A (ja) 1989-04-25
KR890007410A (ko) 1989-06-19

Similar Documents

Publication Publication Date Title
JP2763004B2 (ja) 半導体装置
US6576987B2 (en) Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6344976B1 (en) Interdigitated leads-over-chip lead frame device and method for supporting an integrated circuit die
JP2567961B2 (ja) 半導体装置及びリ−ドフレ−ム
JP2537014B2 (ja) 電子素子用リ―ドフレ―ム・パッケ―ジ
US5539250A (en) Plastic-molded-type semiconductor device
JP2708191B2 (ja) 半導体装置
US6724074B2 (en) Stack semiconductor chip package and lead frame
US7199458B2 (en) Stacked offset semiconductor package and method for fabricating
US6052289A (en) Interdigitated leads-over-chip lead frame for supporting an integrated circuit die
JP3104795B2 (ja) 半導体装置及びその製造方法
JP2996324B2 (ja) 半導体集積回路装置
JP2985479B2 (ja) 半導体メモリおよび半導体メモリモジュール
JPH061801B2 (ja) リ−ドフレ−ム
JPH0521698A (ja) 半導体装置
JP2748940B2 (ja) 樹脂封止型半導体装置
JP2859360B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装構造
JP2001044325A (ja) 半導体装置及び半導体モジュール
JP2879787B2 (ja) 高密度表面実装用半導体パッケージ及び半導体実装基板
JP2501382B2 (ja) 半導体装置の組立方法
JPH0286157A (ja) 半導体装置
KR100225757B1 (ko) Loc 형 반도체 장치
JP2000164794A (ja) 半導体装置
JPH04284636A (ja) 半導体装置
JPH06181280A (ja) 半導体集積回路装置