JPH04284636A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04284636A
JPH04284636A JP3048368A JP4836891A JPH04284636A JP H04284636 A JPH04284636 A JP H04284636A JP 3048368 A JP3048368 A JP 3048368A JP 4836891 A JP4836891 A JP 4836891A JP H04284636 A JPH04284636 A JP H04284636A
Authority
JP
Japan
Prior art keywords
bonding
bonding wire
wire
bonding pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3048368A
Other languages
English (en)
Inventor
Yasuhiro Kasama
笠間　靖裕
Satoru Udagawa
宇田川　哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3048368A priority Critical patent/JPH04284636A/ja
Publication of JPH04284636A publication Critical patent/JPH04284636A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、半導体ペレットの外部端子とインナーリードとをボ
ンディングワイヤで電気的に接続した半導体装置に適用
して有効な技術に関するものである。
【０００２】
【従来の技術】ＬＯＣ（Ｌｅａｄ　　Ｏｎ　　Ｃｈｉｐ
）構造の半導体装置が使用されている。この種の半導体
装置では、半導体ペレットの複数のボンディングパッド
（外部端子）と複数のインナーリードとが、複数のボン
ディングワイヤを介して、夫々、電気的に接続されてい
る。
【０００３】前記半導体ペレットは、方形状に構成され
ている。前記ボンディングパッドは、前記半導体ペレッ
トの主面の中央の領域において、半導体ペレットの長辺
方向に複数配列されている。これら複数のボンディング
パッドは、１列または２列に配列されている。
【０００４】前記インナーリードは、前記半導体ペレッ
トの主面上に設けられている。これらのインナーリード
は、前記ボンディングパッドの配列と直交する方向に延
在して設けられている。これらのインナーリードは、前
記ボンディンパッドの配列方向に複数配列されている。 これらのインナーリードは、そのボンディングパッド側
が、前記ボンディングパッドの周辺まで延在させて設け
られている。これらのインナーリードは、アウターリー
ドと一体に構成され、電気的に接続されている。また、
これらのインナーリードと前記ボンディングパッドの配
置領域との間には、バスバー（共通信号線、例えば接地
電圧、電源電圧を供給する）が設けられている。前記ボ
ンディングパッドとインナーリードとを接続するボンデ
ィングワイヤは、このバスバー上を迂回して配置される
。このため、ボンディングワイヤは、前記バスバー上を
迂回するために、ループが高く構成されている。
【０００５】このように構成されるＬＯＣ構造の半導体
装置では、基本的に、メモリセル等を配置した後に余っ
た領域内に、ボンディングパッドが配置されている。ま
た、ボンディングワイヤの配置領域内において、アウタ
ーリード（すなわちインナーリード）の入出力信号の種
類とメモリセル等の配置に対して、ボンディングワイヤ
の長さが最短になる位置に、ボンディングパッドは配置
されている。
【０００６】
【発明が解決しようとする課題】しかしながら、本発明
者は、前記従来技術を検討した結果、以下のような問題
点を見出した。
【０００７】前記ＬＯＣ構造の半導体装置においては、
メモリセル等を配置した後の余った領域において、ボン
ディングワイヤの長さが最短になる位置にボンディング
パッドが配置されているため、ボンディングパッドの配
置に規則性がない（配置がランダムである）。一方、ボ
ンディングパッドを２列に配列した場合には、半導体集
積回路装置の高集積化を図るために、２列間の配置間隔
が縮小化される傾向にある。
【０００８】この結果、図８（従来技術の問題点を説明
するための要部平面図）に示すように、ボンディングパ
ッド２Ａとボンディングワイヤ８Ａとのボンディング領
域からボンディングワイヤ８Ａの延在方向と一致する直
線（同図８では点線で示す）上に、他のボンディングワ
イヤ８Ｂが配置される場合が生じる。
【０００９】また、図９（従来技術の問題点を説明する
ための要部断面図）に示すように、ボンディング時に使
用されるボンダの動き（図９では、点線で示す）は、半
導体ペレット１のボンディングパッド２の位置から垂直
に引き上げられ、この後、接続されるインナーリードが
配置される側と反対側に移動（リバース）する。この移
動量（同図９では、Ａで示す）によって、前記ボンディ
ングワイヤのループの高さを制御している。従って、前
記ＬＯＣ構造の半導体装置の場合には、バスバーを迂回
するために、ループの高さを高くする必要があるので、
このボンダのリバース量Ａは大きくなる。この後、ボン
ダは、上方から、インナーリード側に移動する。
【００１０】このため、図１０（前記図８の要部を拡大
して示す要部平面図）に示すように、ボンディングパッ
ド２Ａとボンディングワイヤ８Ａとのボンディング領域
からボンディングワイヤ８Ａの延在方向と一致する直線
（同図１０では点線で示す）上に、他のボンディングワ
イヤ８Ｂが配置され、このボンディンワイヤ８Ｂと前記
ボンディングパッド２Ａとボンディングワイヤ８Ａのボ
ンディンング領域との間隔（図１０では、Ｂで示す）が
、前記ボンダのリバース量Ａよりも小さい場合には、ボ
ンダがボンディングワイヤ８Ｂを切断してしまうという
問題があった。
【００１１】本発明の目的は、半導体ペレットの外部端
子とインナーリードとをボンディングワイヤで電気的に
接続した半導体装置において、組立て歩留りを向上する
ことが可能な技術を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】（１）半導体ペレットの最も近接して配置
される第１ボンディングパッド、第２ボンディングパッ
ドの夫々に、第１ボンディングワイヤ、第２ボンディン
グワイヤの夫々の一端が接続され、当該第１ボンディン
グワイヤ及び第２ボンディングワイヤの他端側が、相互
に遠ざかる方向に延在し、前記第１ボンディングパッド
及び第２ボンディングパッドに対して夫々異なる側に配
置された第１インナーリード及び第２インナーリードに
接続される半導体装置において、前記第１ボンディング
パッドと第１ボンディングワイヤのボンディング領域か
ら、前記第１ボンディングワイヤが延在する方向と一致
する直線上以外の領域に、前記第２ボンディングワイヤ
を配置する。
【００１５】（２）前記第１ボンディングパッドと第１
ボンディングワイヤのボンディング領域から第１ボンデ
ィングワイヤが延在する方向と一致する直線と、前記第
２ボンディングパッドと第２ボンディングワイヤのボン
ディング領域から第２ボンディングワイヤが延在する方
向と一致する直線とが平行である。
【００１６】（３）前記第１ボンディングパッド及び第
２ボンディングパッドは、前記半導体ペレットの主面の
中央部に２列に配列された複数のボンディングパッドの
夫々異なる列に配置される。
【００１７】（４）半導体ペレットの最も近接して配置
される第１ボンディングパッド、第２ボンディングパッ
ドの夫々に、第１ボンディングワイヤ、第２ボンディン
グワイヤの夫々の一端が接続され、これらの第１ボンデ
ィングワイヤ及び第２ボンディングワイヤの他端側が、
相互に遠ざかる方向に延在し、前記第１ボンディングパ
ッド及び第２ボンディングパッドに対して夫々異なる側
に配置された第１インナーリード及び第２インナーリー
ドに接続される半導体装置において、前記第１ボンディ
ングパッド及び第２ボンディングパッドが、前記半導体
ペレットの主面の中央部に２列に配列された複数のボン
ディングパッドの夫々異なる列に配置され、前記第１ボ
ンディングパッドと第２ボンディングパッドとの間隔を
、ボンディングワイヤをボンディングパッドに接続する
際にボンダが後退する領域以上の間隔にする。
【００１８】
【作用】前述した手段（１）乃至（３）によれば、第１
ボンディングパッドと第１ボンディングワイヤとのボン
ディング領域から、第１ボンディングワイヤの延在する
方向と一致する直線上の領域において、ボンダのリバー
ス領域内に、前記第２ボンディングワイヤと第２ボンデ
ィングワイヤとのボンディング領域及び第２ボンディン
グワイヤが存在しないので、ボンダのリバースによるボ
ンディングワイヤの切断不良を防止することができる。 これにより、半導体装置の組立て歩留りを向上すること
ができる。
【００１９】前述した手段（４）によれば、前記第１ボ
ンディングパッドと第２ボンディングパッドとの間隔を
、ボンダのリバース量よりも大きくしたことにより、こ
れらの第１ボンディングパッド及び第２ボンディングパ
ッドとの夫々に接続される第１ボンディングワイヤ及び
第２ボンディングワイヤとの間隔は、ボンダのリバース
量よりも大きくなるので、ボンダのリバースによるボン
ディングワイヤの切断不良を防止することができる。 これにより、半導体装置の組立て歩留りを向上すること
ができる。
【００２０】
【実施例】以下、本発明の実施例を図面を用いて具体的
に説明する。
【００２１】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号を付け、その繰
り返しの説明は省略する。
【００２２】〔実施例１〕本発明の実施例１の半導体装
置の構成を、図２（実施例１の半導体装置の平面図）を
用いて説明する。
【００２３】図２に示すように、本実施例１の半導体装
置は、半導体ペレット１のボンディングパッド２を、ボ
ンディングワイヤ８を介して、バスバー４Ａ，４Ｂ、イ
ンナーリード５の夫々に、電気的に接続することにより
構成されている。
【００２４】前記半導体ペレット１は、方形状に構成さ
れている。この半導体ペレット１は、例えば、単結晶珪
素で構成されている。この半導体ペレット１の主面（回
路形成面）には、ＤＲＡＭ（Ｄｙｎａｍｉｃ　　Ｒａｎ
ｄｏｍ　　Ａｃｃｅｓｓ　　Ｍｅｍｏｒｙ）のメモリセ
ルが行列状に複数配列されている。
【００２５】前記ボンディングパッド２は、前記メモリ
セルの配置領域以外の領域において、前記半導体ペレッ
ト１の主面の中央部に、前記半導体ペレット１の長辺方
向に１列に配列されている。
【００２６】前記インナーリード５は、前記ボンディン
グパッド２の周辺から、前記ボンディングパッド２の配
列方向と直交する方向に延在し、前記ボンディングパッ
ド２の配列方向と同一方向に複数配列されている。前記
ボンディングパッド２に対して異なる側に設けられたイ
ンナーリード５の夫々は、夫々のインナーリード５に接
続されるボンディングワイヤ８の延在方向と一致する直
線上に、他のインナーリード５に接続されるボンディン
グワイヤ８の延在方向と一致する直線がないように配列
されている。つまり、インナーリード５は、千鳥状に配
列されている。また、これらのインナーリード５と前記
ボンディングパッド２との間の領域には、前記バスバー
４Ａ，４Ｂは設けられている。
【００２７】前記ボンディングワイヤ８は、基本的に、
前記ボンディングパッド２の配列方向と直交する方向に
延在する。また、夫々のボンディングワイヤ８は、基本
的に、互いに平行である。
【００２８】前記インナーリード５及びバスバー４Ａ，
４Ｂの夫々は、アウターリード６と一体に構成されてい
る。各アウターリードは、データ入出力信ＤＱ１乃至Ｄ
Ｑ４、ライト・イネーブル信号ＷＥ、ＲＡＳ＊（＊は反
転信号を示す）信号、ＣＡＳ＊信号、アウト・イネーブ
ル信号ＯＥ、アドレス信号Ａ０乃至Ａ１１、電源電圧Ｖ
ｃｃ、回路の接地電圧Ｖｓｓに接続されている。従って
、前記ボンディングパッド２の夫々は、前記ボンディン
グワイヤ８及びインナーリード５の夫々を介して、前記
夫々の入出力信号及び基準電圧に接続されている。
【００２９】次に、本実施例１の半導体装置の要部の構
成を、図１（前記図２の要部を拡大して示す要部平面図
）を用いて説明する。
【００３０】図１に示すように、半導体ペレット１の最
も近接して配置される第１ボンディングパッド２Ａ、第
２ボンディングパッド２Ｂの夫々には、第１ボンディン
グワイヤ８Ａ及び第２ボンディングワイヤ８Ｂの夫々の
一端が接続されている。これらの第１ボンディングワイ
ヤ８Ａ及び第２ボンディングワイヤ８Ｂの他端側は、夫
々遠ざかる方向に延在し、前記第１ボンディングパッド
２Ａ及び第２ボンディングパッド２Ｂに対して夫々異な
る側に配置された第１インナーリード５Ａ及び第２イン
ナーリード５Ｂの夫々に接続されている。そして、前記
第１ボンディングパッド２Ａと第１ボンディングワイヤ
８Ａのボンディング領域から、この第１ボンディングワ
イヤ８Ａが延在する方向と一致する直線（同図１では点
線で示す）上以外の領域に、前記第２ボンディングワイ
ヤ８Ｂは配置されている。また、前記第１ボンディング
ワイヤ８Ａの延在方向と一致する直線と、前記第２ボン
ディグワイヤ８Ｂの延在方向と一致する直線とは平行で
ある。この構成によれば、前記第１ボンディングワイヤ
８Ａの延在する方向と一致する直線（図１では点線で示
す）上の領域において、ボンダのリバース領域内に、前
記第２ボンディングパッド２Ｂと第２ボンディングワイ
ヤ８Ｂとのボンディング領域及び第２ボンディングワイ
ヤ８Ｂが存在しないので、ボンダのリバースによるボン
ディングワイヤ８の切断不良を防止することができる。 これにより、半導体装置の組立て歩留りを向上すること
ができる。
【００３１】なお、前記図２では、前記バスバー４Ａ，
４Ｂに接続されるボンディングワイヤ８Ｃ，８Ｄの夫々
が、他のボンディングパッド２Ｃ，２Ｄとボンディング
ワイヤ８Ｅ，８Ｆのボンディング領域からこれらのボン
ディングワイヤ８Ｅ，８Ｆの延在する方向と一致する直
線上に設けられている。しかし、これらのボンディング
ワイヤ８Ｃ，８Ｄの夫々と、前記ボンディングワイヤ８
Ｅ，８Ｆとのボンディング領域との間隔は、前記ボンダ
のリバース距離よりも大きいので、ボンダのリバースに
よるボンディングワイヤ８Ｃ，８Ｄの切断不良は発生し
ない。
【００３２】なお、本実施例１の半導体装置では、ボン
ダのリバースによるボンディングワイヤの切断不良防止
を主目的としているため、前記ボンディングパッド２は
、メモリセルの位置にある程度対応させているが、前記
インナーリード５との位置関係を主に配置されている。
【００３３】〔実施例２〕次に、本発明の実施例２の半
導体装置の構成を、図３（要部平面図）を用いて説明す
る。
【００３４】図３に示すように、本実施例２の半導体装
置は、前記実施例１の半導体装置において、ボンディン
グパッド２を２列に配列し、これら２列のボンディング
パッド２を千鳥状に配置したものである。また、本実施
例２の半導体装置では、インナーリード５は、夫々対向
する位置に設けられている。そして、一方のインナーリ
ード５のボンディングパッド２側を、前記ボンディング
パッド２の配列に対応させて変形させたものである。
【００３５】以上、説明したように、本実施例２の構成
によれば、前記実施例１と同様に、前記第１ボンディン
グワイヤ８Ａの延在する方向と一致する直線（図３では
点線で示す）上の領域において、ボンダのリバース領域
内に、前記第２ボンディングパッド２Ｂと第２ボンディ
ングワイヤ８Ｂとのボンディング領域及びボンディング
ワイヤ８Ｂが存在しないので、ボンダのリバースによる
ボンディングワイヤ８の切断不良を防止することができ
る。これにより、半導体装置の組立て歩留りを向上する
ことができる。
【００３６】〔実施例３〕次に、本発明の実施例３の半
導体装置の構成を、図４（実施例３の半導体装置の平面
図）及び図５（図４の要部を拡大して示す要部平面図）
を用いて説明する。
【００３７】図４及び図５に示すように、本実施例３の
半導体装置は、前記実施例１の半導体装置において、前
記ボンディングパッド２に対して異なる側に配列された
インナーリード５の夫々を対向する位置に設け、ボンデ
ィングワイヤ８を、前記ボンディングパッド２の配列方
向と直交する方向と異なる方向に延在させると共に、基
本的に、夫々のボンディングワイヤ８の延在方向を平行
にしたものである。なお、ボンディングワイヤ８の夫々
が、すべて互いに平行である必要はなく、近接して配置
されるボンディングパッド２に接続されるボンディング
ワイヤ８同士が平行になっていれば良い。このため、同
図４に示すように、半導体ペレット１の上下夫々の領域
において、ボンディンワイヤ８の延在方向は異なってい
る。
【００３８】以上、説明したように、本実施例３の構成
によれば、前記実施例１と同様に、第１ボンディングワ
イヤ８Ａの延在する方向と一致する直線（図５では点線
で示す）上の領域において、ボンダのリバース領域内に
、第２ボンディングパッド２Ｂと第２ボンディングワイ
ヤ８Ｂとのボンディング領域及びボンディングワイヤ８
Ｂが存在しないので、ボンダのリバースによるボンディ
ングワイヤ８の切断不良を防止することができる。これ
により、半導体装置の組立て歩留りを向上することがで
きる。
【００３９】〔実施例４〕次に、本発明の実施例４の半
導体装置の構成を、図６（実施例４の半導体装置の要部
平面図）を用いて説明する。
【００４０】図６に示すように、本実施例４の半導体装
置は、前記実施例３の半導体装置において、ボンディン
グパッド２を２列に配列し、夫々の列に接続されるボン
ディングワイヤ８同士を平行にしたものである。また、
ボンディングパッド２に対して異なる側に配列されるボ
ンディングワイヤ８の延在方向を、夫々異ならせたもの
である。
【００４１】本実施例４の構成では、第１ボンディング
パッド２Ａと第１インナーリード８Ａのボンディング領
域から第１ボンディングワイヤ８Ａが延在する方向と一
致する直線（同図６では点線で示す）上に、他のボンデ
ィングワイヤ８Ｃが存在する。しかし、本実施例４では
、第１ボンディングパッド２Ａと第１ボンディングワイ
ヤ８Ａとのボンディング領域と前記他のボンディングワ
イヤ８Ｃとの間隔（図６ではＣで示す）は、前記図９に
示すボンダのリバース量Ａよりも大きいので、ボンダの
リバースによるボンディングワイヤ８の切断不良を防止
することができる。これにより、半導体装置の組立て歩
留りを向上することができる。なお、前記第１ボンディ
ングパッド２Ａと第１ボンディングワイヤ８Ａとのボン
ディング領域と他のボンディングワイヤ８Ｃとの間隔は
、前記第１ボンディングパッド２Ａと第２ボンディング
パッド２Ｂの配列と一致する直線（同図６では一点鎖線
で示す）と、前記第１インナーリード５Ａ及び第２イン
ナーリード５Ｂとの配列と一致する直線（同図６では二
点鎖線で示す）との間隔（図６ではＤで示す）により規
定されるので、この間隔Ｄを変更することにより、種々
のボンディングパッド２及びインナーリード５の配置に
対応することができる。
【００４２】〔実施例５〕次に、本発明の実施例５の半
導体装置の構成を、図７（実施例５の半導体装置の要部
平面図）を用いて説明する。
【００４３】図７に示すように、本実施例５の半導体装
置は、ボンディングパッド２を２列に配列し、２列間の
間隔（図７ではＥで示す）を、前記図９に示すボンダの
リバース量Ａよりも大きくしたものである。
【００４４】また、同図７に示すように、第１ボンディ
ングパッド２Ａと第１ボンディングワイヤ８Ａとのボン
ディング領域から第１ボンディングワイヤ８Ａが延在す
る方向と一致する直線（図７では点線で示す）と、第２
ボンディングパッド２Ｂと第２ボンディングワイヤ８Ｂ
とのボンディング領域から第２ボンディングワイヤ８Ｂ
の延在方向と一致する直線（図７では点線で示す）とは
、同一直線上である。しかし、第１ボンディングパッド
２Ａと第２ボンディングパッド２Ｂとの間隔Ｅは、ボン
ダのリバース量Ａよりも大きいので、ボンダのリバース
によるボンディングワイヤ８の切断不良を防止すること
ができる。これにより、半導体装置の組立て歩留りを向
上することができる。
【００４５】以上、本発明を実施例にもとづき具体的に
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。
【００４６】例えば、本実施例１乃至５では、ＤＲＡＭ
を有する半導体装置を示したが、本発明は、他のメモリ
、または論理回路等を備えた半導体装置に適用すること
ができる。
【００４７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００４８】半導体ペレットの外部端子とインナーリー
ドとをボンディングワイヤで電気的に接続した半導体装
置において、組立て歩留りを向上することができる。
【図面の簡単な説明】
【図１】本発明の実施例１の半導体装置の要部平面図。
【図２】前記半導体装置の平面図。
【図３】本発明の実施例２の半導体装置の要部平面図。
【図４】本発明の実施例３の半導体装置の平面図。
【図５】前記半導体装置の要部平面図。
【図６】本発明の実施例４の半導体装置の要部平面図。
【図７】本発明の実施例５の半導体装置の要部平面図。
【図８】従来技術の問題点を説明するための要部平面図
。
【図９】従来技術の問題点を説明するための要部断面図
。
【図１０】従来技術の問題点を説明するための要部平面
図。
【符号の説明】
１　　　　半導体ペレット ２　　　　ボンディングパッド ２Ａ〜２Ｂ　　ボンディングパッド ４Ａ　　バスバー ４Ｂ　　バスバー ５　　　　インナーリード ５Ａ　　インナーリード ５Ｂ　　インナーリード ６　　　　アウターリード ８　　　　ボンディングワイヤ ８Ａ〜８Ｆ　　ボンディングワイヤ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　半導体ペレットの最も近接して配置さ
    れる第１ボンディングパッド、第２ボンディングパッド
    の夫々に、第１ボンディングワイヤ、第２ボンディング
    ワイヤの夫々の一端が接続され、当該第１ボンディング
    ワイヤ及び第２ボンディングワイヤの他端側が、相互に
    遠ざかる方向に延在し、前記第１ボンディングパッド及
    び第２ボンディングパッドに対して夫々異なる側に配置
    された第１インナーリード及び第２インナーリードに接
    続される半導体装置において、前記第１ボンディングパ
    ッドと第１ボンディングワイヤのボンディング領域から
    、前記第１ボンディングワイヤが延在する方向と一致す
    る直線上以外の領域に、前記第２ボンディングワイヤを
    配置したことを特徴とする半導体装置。
  2. 【請求項２】　　前記第１ボンディングパッドと第１ボ
    ンディングワイヤのボンディング領域から第１ボンディ
    ングワイヤが延在する方向と一致する直線と、前記第２
    ボンディングパッドと第２ボンディングワイヤのボンデ
    ィング領域から第２ボンディングワイヤが延在する方向
    と一致する直線とが平行であることを特徴とする前記請
    求項１に記載の半導体装置。
  3. 【請求項３】　　前記第１ボンディングパッド及び第２
    ボンディングパッドは、前記半導体ペレットの主面の中
    央部に２列に配列された複数のボンディングパッドの夫
    々異なる列に配置されることを特徴とする前記請求項１
    又は請求項２に記載の半導体装置。
  4. 【請求項４】　　半導体ペレットの最も近接して配置さ
    れる第１ボンディングパッド、第２ボンディングパッド
    の夫々に、第１ボンディングワイヤ、第２ボンディング
    ワイヤの夫々の一端が接続され、当該第１ボンディング
    ワイヤ及び第２ボンディングワイヤの他端側が、相互に
    遠ざかる方向に延在し、前記第１ボンディングパッド及
    び第２ボンディングパッドに対して夫々異なる側に配置
    された第１インナーリード及び第２インナーリードに接
    続される半導体装置において、前記第１ボンディングパ
    ッド及び第２ボンディングパッドが、前記半導体ペレッ
    トの主面の中央部に２列に配列された複数のボンディン
    グパッドの夫々異なる列に配置され、前記第１ボンディ
    ングパッドと第２ボンディングパッドとの間隔を、ボン
    ディングワイヤをボンディングパッドに接続する際にボ
    ンダが後退する領域以上の間隔にしたことを特徴とする
    半導体装置。
JP3048368A 1991-03-13 1991-03-13 半導体装置 Pending JPH04284636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3048368A JPH04284636A (ja) 1991-03-13 1991-03-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3048368A JPH04284636A (ja) 1991-03-13 1991-03-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH04284636A true JPH04284636A (ja) 1992-10-09

Family

ID=12801400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3048368A Pending JPH04284636A (ja) 1991-03-13 1991-03-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH04284636A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313940A (zh) * 2023-05-18 2023-06-23 上海聚跃检测技术有限公司 一种引线键合结构的切割方法及切割辅助装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313940A (zh) * 2023-05-18 2023-06-23 上海聚跃检测技术有限公司 一种引线键合结构的切割方法及切割辅助装置
CN116313940B (zh) * 2023-05-18 2023-08-11 上海聚跃检测技术有限公司 一种引线键合结构的切割方法及切割辅助装置

Similar Documents

Publication Publication Date Title
US7339257B2 (en) Semiconductor device in which semiconductor chip is mounted on lead frame
US6617622B2 (en) Pad layout and lead layout in semiconductor device having a center circuit
JP2763004B2 (ja) 半導体装置
US7227251B2 (en) Semiconductor device and a memory system including a plurality of IC chips in a common package
KR20040065176A (ko) 반도체장치
JP2647023B2 (ja) 半導体記憶装置
JP3996267B2 (ja) 半導体記憶装置
US20060186530A1 (en) Memory device power distribution in memory assemblies
EP0533589B1 (en) A semiconductor device
US20180082983A1 (en) Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
KR100224770B1 (ko) 리드 온 칩 리드프레임 및 이를 이용한 반도체 소자 패키지
JP2985479B2 (ja) 半導体メモリおよび半導体メモリモジュール
JPH04284636A (ja) 半導体装置
JPH0685185A (ja) 半導体集積回路装置
US6229726B1 (en) Integrated circuit chip having multiple package options
KR100475740B1 (ko) 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
JPH03116865A (ja) 半導体記憶装置
JPH0763066B2 (ja) 半導体装置
JP2748940B2 (ja) 樹脂封止型半導体装置
KR100585331B1 (ko) 반도체 장치 및 메모리 시스템
JPS62158359A (ja) 半導体装置
JPH0358544B2 (ja)
JPH06302644A (ja) 半導体装置
JPH0669454A (ja) 半導体記憶装置
JP3052633B2 (ja) 半導体装置