JP3560724B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3560724B2 JP3560724B2 JP07260696A JP7260696A JP3560724B2 JP 3560724 B2 JP3560724 B2 JP 3560724B2 JP 07260696 A JP07260696 A JP 07260696A JP 7260696 A JP7260696 A JP 7260696A JP 3560724 B2 JP3560724 B2 JP 3560724B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- wiring
- conductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は複数の配線層を有する半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
図８（ａ）に従来の半導体集積回路装置における２層の配線層の周辺部分の平面図を示し、図８（ｂ）に同図（ａ）のＡ−Ａ′線断面図を示す。なお、図８（ａ）においては層間絶縁膜の図示は省略している。図８において、１０はｎ形もしくはｐ形のＳｉ基板である。１７はＳｉ基板１０の上に形成したＳｉＯ２ 膜である。１１はＳｉ基板１０の上にＳｉＯ２ 膜を介して積層形成した下層の配線層である。１３は下層の配線層１１を覆うようにＳｉ基板１０の上に形成した層間絶縁膜である。１２は層間絶縁膜１３の上に積層形成した上層の配線層である。１４は下層の配線層１１の上の上層の配線層１２と重ならない位置で層間絶縁膜１３に形成されて上層の配線層１２の下面の高さ、つまり層間絶縁膜１３の上面の高さから下層の配線層１１の上面まで堀り込まれた穴（コンタクトホール）である。１５は穴１４に埋め込まれることによって下層の配線層１１から上層の配線層１２の下面の高さ（図８（ｂ）における層間絶縁膜１３の上面と同じ高さ）まで延びた下層配線引き上げ用埋め込み導電体である。１６は下層配線引き上げ用埋め込み導電体１５に接続される状態に層間絶縁膜１３の上に形成したプロービングパッドであり、上層の配線層１２と同じマスクで形成され、上層の配線層１２とは絶縁状態に配置される。
【０００３】
図８に示した半導体集積回路装置は、例えば回路検査の際に、上層の配線層１２の下にあって、そのままでは外部との間で電気的接続を行うことが困難な下層の配線層１１と、外部との間の電気的接続を容易に行い、下層の配線層１１に現れる信号（電圧、信号波形等）をプロービングするために、下層の配線層１１を下層配線引き上げ用埋め込み導電体１５で埋め込んだ穴１４を用いて上層の配線層１２の下面と同じ高さまで引き上げ、いわゆるプロービングパッド１６を下層配線引き上げ用埋め込み導電体１５に接続される状態に層間絶縁膜１３上に、上層の配線層１２と同じマスクで形成している。この場合、プロービングパッド１６を形成する部分では、上層の配線層１２がプロービングパッド１６に当ることがないように、上層の配線層１２を迂回させている。
【０００４】
ここで、上層の配線層１２の各配線の幅およびプロービングパッド１６の幅をそれぞれＬとし、配線ルール上、上層の配線層１２の配線間に設けるべき隙間をＳとした場合において、上層の配線層１２の２本の配線間の直下に下層配線引き上げ用埋め込み導電体１５が配置されていない部分では、上層の配線層１２の２本の配線の隙間は当然Ｓであり、上層の配線層１２の２本の配線間の直下に下層配線引き上げ用埋め込み導電体１５が配置されている部分では、下層配線引き上げ用埋め込み導電体１５の真上の上層の配線層１２と同じ層にプロービングパッド１６を形成するので、上層の配線層１２の２本の配線の隙間は（２Ｓ＋Ｌ）となる。例えば、Ｓ＝Ｌとすれば、上層の配線層１２の２本の配線の隙間は３Ｓとなり、プロービングパッド１６を設けることにより、上層の配線層１２の２本の配線の隙間が３倍に増加する。
【０００５】
【発明が解決しようとする課題】
従来例の半導体集積回路装置では、下層の配線層１１に対して上層の配線層１２の形成後に容易に電気的接続を行うために、下層配線引き上げ用埋め込み導電体１５を設けるとともに、下層配線引き上げ用埋め込み導電体１５の真上の上層の配線層１２と同じ層上、つまり層間絶縁膜１３の上にプロービングパッド１６を形成しているので、層間絶縁膜１３の上に積層形成する上層の配線層１２の２本の配線間の隙間がプロービングパッド１６を迂回している部分において、本来必要な最小限の長さＳとならず、上層の配線層１２の２本の配線間にプロービングパッド１６の配線が１本余分に形成されることになり、上層の配線層１２の２本の配線間の隙間が長さ（２Ｓ＋Ｌ）となってしまう。このように、プロービングパッド１６を設ける結果、半導体集積回路装置は、チップ面積が大幅に増加するという問題点があった。
【０００６】
したがって、この発明の目的は、下層の配線層に対して上層の配線層の形成後に容易に電気的接続を行うことができ、しかもチップ面積の増加を少なく抑えることができる半導体集積回路装置を提供することである。
【０００７】
【課題を解決するための手段】
請求項１記載の半導体集積回路装置は、半導体基板と、この半導体基板上に絶縁膜で絶縁して積層形成した下層および上層の配線層と、下層の配線層上の上層の配線層と重ならない位置で絶縁膜に埋め込まれて下層の配線層から上層の配線層の下面の高さまで延びた下層配線引き上げ用埋め込み導電体とを備えている。
【０００８】
請求項１記載の構成によれば、上層の配線層を形成し、この上層の配線層を絶縁膜で被覆した後、絶縁膜に上層の配線層の下面と同じ深さまでの浅い穴を開けるだけで、下層の配線層につながる下層配線引き上げ用埋め込み導電体を容易に露出させることができる。その結果、露出した下層配線引き上げ用埋め込み導電体に接続される上層導電体を絶縁膜の上に形成すれば、下層の配線層に対して上層の配線層の形成後に容易に電気的接続を行うことができる。例えば、上層導電体をプロービングパッドとして用いれば、回路検査のためのプロービングが可能となり、また上層導電体を下層配線引き上げ用埋め込み導電体相互間あるいは下層配線引き上げ用埋め込み導電体と上層の配線層の間を接続する配線として用いれば、下層の配線層の配線変更が可能となる。なお、上記の浅い穴を開けて下層配線引き上げ用埋め込み導電体を露出させるだけで、特に上層導電体を形成しなくても、プロービングによる測定は可能である。また、上記の浅い穴は、上層の配線層の下面より下の深さまでであってもよい。
【０００９】
しかも、下層の配線層を引き上げるための下層配線引き上げ用埋め込み導電体が上層の配線層の下面の高さまでしか延びておらず、上層の配線層が積層形成される際に絶縁膜上には下層配線引き上げ用埋め込み導電体が突出していないので、上層の配線層と同じ層にプロービングパッド等を形成する場合に比べて、配線ルール上、上層の配線層の配線間の隙間を狭くすることができ、チップ面積の増加を少なく抑えることができる。
【００１０】
請求項２記載の半導体集積回路装置は、半導体基板と、この半導体基板上に絶縁膜で絶縁して積層形成した下層，中間層および上層の配線層と、下層の配線層上の中間層および上層の配線層と重ならない位置で絶縁膜に埋め込まれて下層の配線層から上層の配線層の下面の高さまで延びた下層配線引き上げ用埋め込み導電体とを備えている。
【００１１】
請求項２記載の構成によれば、上層の配線層を形成し、この上層の配線層を絶縁膜で被覆した後、絶縁膜に上層の配線層の下面と同じ深さまでの浅い穴を開けるだけで、下層の配線層につながる下層配線引き上げ用埋め込み導電体を容易に露出させることができ、露出した下層配線引き上げ用埋め込み導電体に接続される上層導電体を絶縁膜の上に形成すると、下層の配線層に対して上層の配線層の形成後に容易に電気的接続を行うことができる。例えば、上層導電体をプロービングパッドとして用いれば、回路検査のためのプロービングが可能となり、また上層導電体を下層配線引き上げ用埋め込み導電体相互間あるいは下層配線引き上げ用埋め込み導電体と上層の配線層の間を接続する配線として用いれば、下層の配線層の配線変更が可能となる。なお、上記の浅い穴を開けて下層配線引き上げ用埋め込み導電体を露出させるだけで、特に上層導電体を形成しなくても、プロービングによる測定は可能である。また、上記の浅い穴は、上層の配線層の下面より下の深さまでであってもよい。
【００１２】
しかも、下層の配線層を引き上げるための下層配線引き上げ用埋め込み導電体が上層の配線層の下面の高さまでしか延びておらず、上層の配線層が積層形成される際に絶縁膜上には下層配線引き上げ用埋め込み導電体が突出していないので、上層の配線層と同じ層にプロービングパッド等を形成する場合に比べて、配線ルール上、上層の配線層の配線間の隙間を狭くすることができ、チップ面積の増加を少なく抑えることができる。
【００１３】
請求項３記載の半導体集積回路装置は、半導体基板と、この半導体基板上に絶縁膜で絶縁して積層形成した下層および上層の配線層と、下層の配線層上の上層の配線層と重ならない位置で絶縁膜に埋め込まれて下層の配線層から上層の配線層の下面と下層の配線層の上面の間の高さまで延びた下層配線引き上げ用埋め込み導電体とを備えている。
【００１４】
請求項３記載の構成によれば、上層の配線層を形成し、この上層の配線層を絶縁膜で被覆した後、絶縁膜に上層の配線層の下面と下層の配線層の上面の間の深さの浅い穴を開けるだけで、上層の配線層以外の配線層につながる下層配線引き上げ用埋め込み導電体を容易に露出させることができ、露出した下層配線引き上げ用埋め込み導電体に接続される上層導電体を絶縁膜の上に形成すると、下層の配線層に対して上層の配線層の形成後に容易に電気的接続を行うことができる。例えば、上層導電体をプロービングパッドとして用いれば、回路検査のためのプロービングが可能となり、また上層導電体を下層配線引き上げ用埋め込み導電体相互間あるいは下層配線引き上げ用埋め込み導電体と上層の配線層の間を接続する配線として用いれば、下層の配線層の配線変更が可能となる。なお、上記の浅い穴を開けて下層配線引き上げ用埋め込み導電体を露出させるだけで、特に上層導電体を形成しなくても、プロービングによる測定は可能である。
【００１５】
しかも、下層の配線層を引き上げるための下層配線引き上げ用埋め込み導電体が上層の配線層の下面と下層の配線層の上面の間の高さまでしか延びておらず、上層の配線層が積層形成される際に絶縁膜で下層配線引き上げ用埋め込み導電体が被覆されているので、上層の配線層と同じ層にプロービングパッドを形成する場合に比べて、配線ルール上、上層の配線層の配線間の隙間を狭くすることができ、チップ面積の増加を少なく抑えることができる。さらに、下層配線引き上げ用埋め込み導電体と上層の配線層の短絡の心配がないので、下層配線引き上げ用埋め込み導電体の上に上層導電体と接続するための穴を開ける余裕があれば、下層配線引き上げ用埋め込み導電体と上層の配線層が部分的に重なってもよくなり、上層の配線層が積層形成される際に絶縁膜から下層配線引き上げ用埋め込み導電体が露出している場合に比べて上層の配線層の配線間の隙間をいっそう狭くすることができ、チップ面積の増加をさらに少なく抑えることができる。
【００１６】
請求項４記載の半導体集積回路装置は、半導体基板と、この半導体基板上に絶縁膜で絶縁して積層形成した下層，中間層および上層の配線層と、下層の配線層上の中間層および上層の配線層と重ならない位置で絶縁膜に埋め込まれて下層の配線層から上層の配線層の下面と下層の配線層の上面の間の高さまで延びた下層配線引き上げ用埋め込み導電体とを備えている。
【００１７】
請求項４記載の構成によれば、上層の配線層を形成し、この上層の配線層を絶縁膜で被覆した後、絶縁膜に上層の配線層の下面と下層の配線層の上面の間の深さの浅い穴を開けるだけで、上層の配線層以外の配線層につながる下層配線引き上げ用埋め込み導電体を容易に露出させることができ、露出した下層配線引き上げ用埋め込み導電体に接続される上層導電体を絶縁膜の上に形成すると、下層の配線層に対して上層の配線層の形成後に容易に電気的接続を行うことができる。例えば、上層導電体をプロービングパッドとして用いれば、回路検査のためのプロービングが可能となり、また上層導電体を下層配線引き上げ用埋め込み導電体相互間あるいは下層配線引き上げ用埋め込み導電体と上層の配線層の間を接続する配線として用いれば、下層の配線層の配線変更が可能となる。なお、上記の浅い穴を開けて下層配線引き上げ用埋め込み導電体を露出させるだけで、特に上層導電体を形成しなくても、プロービングによる測定は可能である。
【００１８】
しかも、下層の配線層を引き上げるための下層配線引き上げ用埋め込み導電体が上層の配線層の下面と下層の配線層の上面の間の高さまでしか延びておらず、上層の配線層が積層形成される際に絶縁膜で下層配線引き上げ用埋め込み導電体が被覆されているので、上層の配線層と同じ層にプロービングパッドを形成する場合に比べて、配線ルール上、上層の配線層の配線間の隙間を狭くすることができ、チップ面積の増加を少なく抑えることができる。さらに、下層配線引き上げ用埋め込み導電体と上層の配線層の短絡の心配がないので、下層配線引き上げ用埋め込み導電体の上に上層導電体と接続するための穴を開ける余裕があれば、下層配線引き上げ用埋め込み導電体と上層の配線層が部分的に重なってもよくなり、上層の配線層が積層形成される際に絶縁膜から下層配線引き上げ用埋め込み導電体が露出している場合に比べて上層の配線層の配線間の隙間をいっそう狭くすることができ、チップ面積の増加をさらに少なく抑えることができる。
【００１９】
請求項５記載の半導体集積回路装置は、請求項１，請求項２，請求項３または請求項４記載の半導体集積回路装置において、絶縁膜を上層の配線層の上層まで設け、絶縁膜を通して下層配線引き上げ用埋め込み導電体に接続される上層導電体を絶縁膜の上に設けている。
請求項５記載の構成によれば、上層の配線層の形成後における下層の配線層に対する電気的接続を上層導電体を通して容易に行うことができる。また、上層の配線層を被覆する絶縁膜の上に上層導電体を形成するので、上層の配線層の形成と上層導電体の形成とが別工程となり、上層の配線層と同じ層にプロービングパッド等を形成する場合に比べて、配線ルール上、上層導電体の形成のために上層の配線層を大きく迂回させることは不要となり、上層導電体と下層配線引き上げ用埋め込み導電体とを接続するための穴を形成できる分だけ広げるだけでよくなり、上層導電体を形成する場合に、チップ面積の増加を少なく抑えることができる。
【００２０】
請求項６記載の半導体集積回路装置は、請求項１，請求項２，請求項３または請求項４記載の半導体集積回路装置において、下層配線引き上げ用埋め込み導電体が複数個あり、絶縁膜を上層の配線層の上層まで設け、絶縁膜を通して複数個の下層配線引き上げ用埋め込み導電体のうちの一部に接続される上層導電体を絶縁膜の上に設け、複数個の下層配線引き上げ用埋め込み導電体のうちの残りを絶縁膜に埋まった状態としている。
【００２１】
請求項６記載の構成によれば、上層の配線層の形成後における上層の配線層以外の配線層に対する電気的接続を上層導電体を通して容易に行うことができる。また、上層の配線層を被覆する絶縁膜の上に上層導電体を形成するので、上層の配線層の形成と上層導電体の形成とが別工程となり、上層の配線層と同じ層にプロービングパッド等を形成する場合に比べて、配線ルール上、上層導電体の形成のために上層の配線層を大きく迂回させることは不要となり、上層導電体と下層配線引き上げ用埋め込み導電体とを接続するための穴を形成できる分だけ広げるだけでよくなり、上層導電体を形成する場合に、チップ面積の増加を少なく抑えることができる。
【００２２】
【発明の実施の形態】
以下、この発明の実施の形態を図１から図４までを参照しながら説明する。
図１（ａ）にこの発明の第１の実施の形態の半導体集積回路装置における２層の配線層の周辺部分の平面図を示し、図１（ｂ）に同図（ａ）のＢ−Ｂ′線断面図を示す。なお、図１（ａ）においては層間絶縁膜の図示は省略している。図１において、２０は半導体基板としてのｎ形もしくはｐ形のＳｉ基板である。１９はＳｉ基板２０の上に形成したＳｉＯ２ 膜である。２１はＳｉ基板２０の上にＳｉＯ２ 膜１９を介して積層形成した例えばＡｌからなる下層の配線層である。２３は下層の配線層２１を覆うようにＳｉ基板２０の上に形成した例えばＳｉＯ２ 膜からなる層間絶縁膜である。２２は層間絶縁膜２３の上に積層形成した例えばＡｌからなる上層の配線層である。２４は下層の配線層２１の上の上層の配線層２２と重ならない位置で層間絶縁膜２３に形成されて上層の配線層２２の下面の高さ、つまり層間絶縁膜２３の上面の高さから下層の配線層２１の上面まで堀り込まれた穴（コンタクトホール）である。２５は例えば集束イオンビーム装置（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ ；ＦＩＢ装置）を用いて穴２４に埋め込まれることによって下層の配線層２１から上層の配線層２２の下面の高さ（図１（ｂ）における層間絶縁膜２３の上面と同じ高さ）まで延びた例えばＷ，Ｍｏ，Ｐｔ，Ｃ等からなる下層配線引き上げ用埋め込み導電体（埋め込み導電体）である。なお、下層配線引き上げ用埋め込み導電体２５は、金属の全面堆積と全面エッチバックとを組み合わせて形成することも可能である。
【００２３】
図１に示した半導体集積回路装置は、例えば回路検査の際に、上層の配線層２２の下にあって、上層の配線層２２の形成後には電気的接続を行うことが困難な下層の配線層２１に対する電気的接続を容易に行い、下層の配線層２１に現れる信号（電圧、信号波形等）をプロービング（測定）し、または下層の配線層２１の配線変更を行うことを目的として、穴２４に埋め込まれた下層配線引き上げ用埋め込み導電体２５を用いて、下層の配線層２１を上層の配線層２２の下面と同じ高さまで引き上げ、上層の配線層２２を層間絶縁膜（図示せず）で被覆した後、層間絶縁膜に下層配線引き上げ用埋め込み導電体２５の直上位置で下層配線引き上げ用埋め込み導電体２５に至る浅い穴を開け、この層間絶縁膜の穴を通して下層配線引き上げ用埋め込み導電体２５に接続される上層導電体（図示せず）を層間絶縁膜に形成する。この場合、上層導電体をプロービングパッドとして使用すれば、下層の配線層２１の電圧、信号波形等を測定でき、配線として使用すれば、下層の配線層２１の配線変更を行うことができる。上層導電体を形成する部分では、上層の配線層２２が上層導電体に当ることがないように、上層の配線層２２を小さく迂回させている。
【００２４】
ここで、上層の配線層２２の各配線の幅をＬとし、配線ルール上、上層の配線層２２の配線間に設けるべき隙間をＳとした場合において、上層の配線層２２の２本の配線間の直下に下層配線引き上げ用埋め込み導電体２５が設けられていない部分では、上層の配線層２２の２本の配線の隙間は当然Ｓであり、上層の配線層２２の２本の配線間の直下に下層配線引き上げ用埋め込み導電体２５が設けられている部分でも、上層導電体が上層の配線層２２と同じ層には形成されず、上層の配線層２２の形成時には上層導電体はないので、上層の配線層２２の２本の配線の隙間は例えば図８においてパッド１６を形成する必要がないので、パッド１６の幅Ｌを省略することができ、その結果配線層の隙間は２Ｓとすることができ、従来例（３倍）と比べて狭くすることができる。つまり、従来例では、上層の配線層２２の２本の配線間の隙間が３Ｓとなっていたため、配線間の隙間の縮小率は２／３、配線ピッチの縮小率は、３／４となる。これにより、チップ面積の増加を少なく抑えつつプロービングまたは配線変更のための上層導電体を形成することができ、回路解析または配線変更が容易となる。
【００２５】
なお、上層の配線層２２の２本の配線間の直下に下層配線引き上げ用埋め込み導電体２５が設けられている部分における上層の配線層２２の２本の配線の隙間をＳではなく２Ｓとしているのは、下層配線引き上げ用埋め込み導電体２５が露出した層間絶縁膜２３上に上層の配線層２２を形成する場合に、上層の配線層２２と下層配線引き上げ用埋め込み導電体２５とを短絡させないための余裕をもたせるためである。上記の穴２４の中心から上層の配線層２２の２本の配線までの距離がそれぞれほぼＳに等しくなっている。
【００２６】
つぎに、図２（ａ），（ｂ），（ｃ），（ｄ）を参照しながら、図１の半導体集積回路装置を形成する工程について説明する。まず、図２（ａ）に示すように、Ｓｉ基板２０にＳｉＯ２ 膜１９を形成した後Ａｌ膜を堆積してパターニングすることにより下層の配線層２１を形成し、その上に層間絶縁膜２３としてＳｉＯ２ 膜を堆積し、さらに層間絶縁膜２３に穴２４を開ける。
【００２７】
つぎに、図２（ｂ）に示すように、例えばＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）法またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｏｎ ）法等によって穴２４を埋め込むように、Ｗ，Ｍｏ，Ｐｔ，Ｃ等の導電体２９を堆積させる。
つぎに、図２（ｃ）に示すように、導電体２９をエッチバックして穴２４の内部にのみ下層配線引き上げ用埋め込み導電体２５を残す。
【００２８】
つぎに、図２（ｄ）に示すように、層間絶縁膜２３上に、下層配線引き上げ用埋め込み導電体２５の形成部位を避けて上層の配線層２２を形成する。この場合、上層の配線層２２は、下層配線引き上げ用埋め込み導電体２５には接続されない。
つぎに、図３（ａ），（ｂ），（ｃ）を参照しながら、図１の下層配線引き上げ用埋め込み導電体２５の上にプロービング用あるいは配線用として用いられる上層導電体を形成する工程について説明する。まず、図１に示された状態の半導体集積回路装置に対して、図３（ａ）に示すように、上層の配線層２２を被覆するように層間絶縁膜２７を堆積し、図３（ｂ）に示すように、下層配線引き上げ用埋め込み導電体２５の真上の位置で層間絶縁膜２７に穴２８を開け、この穴２８に向かって、集束イオンビーム装置により例えばＷ，Ｍｏ，Ｐｔ，Ｃ等にＧａ等のイオンビームを照射することによりより矢印ＸのようにＷ，Ｍｏ，Ｐｔ，Ｃ等を堆積し、これによって図３（ｃ）に示すように、穴２８を上記の導電体で埋めることにより、上層導電体２６を形成する。なお、層間絶縁膜２７は、通常の半導体集積回路装置の最上層に使用されているプラズマナイトライド（ｐ−ＳｉＮ）等やポリイミド膜等であっても、何ら差し支えない。
【００２９】
この実施の形態によれば、上層の配線層２２を形成し、この上層の配線層２２を層間絶縁膜２７で被覆した後、層間絶縁膜２７に上層の配線層２２の下面と同じ深さまでの浅い穴を開けるだけで、下層の配線層２１につながる下層配線引き上げ用埋め込み導電体２５を容易に露出させることができ、露出した下層配線引き上げ用埋め込み導電体２５に接続される上層導電体２６を層間絶縁膜２７の上に形成すると、下層の配線層２１に対して上層の配線層２２の形成後に容易に電気的接続を行うことができる。例えば、上層導電体２６をプロービングパッドとして用いれば、回路検査のためのプロービングが可能となり、また上層導電体２６を下層配線引き上げ用埋め込み導電体２５相互間あるいは下層配線引き上げ用埋め込み導電体２５と上層の配線層２２の間を接続する配線として用いれば、下層の配線層２１の配線変更が可能となる。なお、上記の浅い穴を開けて下層配線引き上げ用埋め込み導電体２５を露出させるだけで、特に上層導電体を形成しなくても、プロービングによる測定は可能である。また、上記の浅い穴は、上層の配線層の下面より下の深さまでであってもよい。
【００３０】
しかも、下層の配線層２１を引き上げるための下層配線引き上げ用埋め込み導電体２５が上層の配線層２２の下面の高さまでしか延びておらず、上層の配線層２２が積層形成される際に層間絶縁膜２３上には下層配線引き上げ用埋め込み導電体２５が突出していないので、上層の配線層２２と同じ層にプロービングパッドを形成する従来例に比べて、配線ルール上、上層の配線層２２の配線間の隙間を狭くすることができ、チップ面積の増加を少なく抑えることができる。
【００３１】
また、上層の配線層２２を被覆する層間絶縁膜２７の上に上層導電体２６を形成するので、上層の配線層２２の形成と上層導電体２６の形成とが別工程となり、上層の配線層２２と同じ層にプロービングパッドを形成する従来例のように、配線ルール上、上層導電体２６に対して上層の配線層２２を大きく迂回させることは不要となり、上層導電体２６と下層配線引き上げ用埋め込み導電体２５とを接続するための穴２８を形成できる分だけ広げるだけでよくなり、上層導電体２６を形成する場合に、チップ面積の増加を少なく抑えることができる。
【００３２】
上記第１の実施の形態では、配線層が２層の場合の例を示したが、この発明は、２層だけでなく、３層以上の多層の配線層を形成する半導体集積回路装置にも適用できるのはいうまでもないことである。図４は配線層が４層の場合の半導体集積回路装置の例を示すものであり、基本的には図１に示したものと同じである。
【００３３】
図４において、３０は半導体基板としてのｎ形もしくはｐ形のＳｉ基板である。５１はＳｉ基板３０の上に形成したＳｉＯ２ 膜である。３１はＳｉ基板３０上にＳｉＯ２ 膜を介して形成した例えばＡｌからなる第１の配線層であり、その膜厚は例えば厚さ０．５μｍであり、線幅は例えば１．０μｍである。３２は第１の配線層３１上に堆積したＳｉＯ２ 膜等の層間絶縁膜であり、その膜厚は第１の配線層３１の上部で０．８μｍで、それ以外の部分では１．３μｍである。３３は層間絶縁膜３２上に形成した例えばＡｌからなる第２の配線層であり、その膜厚は例えば厚さ０．５μｍであり、線幅は例えば１．０μｍである。３４は第２の配線層３３上に堆積したＳｉＯ２ 膜等の層間絶縁膜であり、その膜厚は第１の配線層３１の上部で０．８μｍで、それ以外の部分では１．３μｍである。３５は層間絶縁膜３４上に形成した例えばＡｌからなる第３の配線層であり、その膜厚は例えば厚さ０．５μｍであり、線幅は例えば１．０μｍである。３６は第３の配線層３５上に堆積したＳｉＯ２ 膜等の層間絶縁膜であり、その膜厚は第１の配線層３１の上部で０．８μｍで、それ以外の部分では１．３μｍである。３７は層間絶縁膜３６上に形成した第４の配線層であり、その膜厚は例えば厚さ０．５μｍであり、線幅は例えば１．０μｍである。３８は第４の配線層３７上に堆積したＳｉＯ２ 膜等の層間絶縁膜であり、その膜厚は第１の配線層３１の上部で０．８μｍで、それ以外の部分では１．３μｍである。３９は第１の配線層３１を第４の配線層３７の形成位置まで引き上げるために層間絶縁膜３２，３４，３６に形成した穴（コンタクトホール）であり、その内径は例えば０．５μｍである。４０は穴３９に埋め込まれたＷ，Ｍｏ，Ｐｔ，Ｃ等の下層配線引き上げ用埋め込み導電体である。４１は第２の配線層３３を第４の配線層３７の形成位置まで引き上げるために層間絶縁膜３４，３６に形成した穴（コンタクトホール）であり、その内径は例えば０．５μｍである。４２は穴４１に埋め込まれたＷ，Ｍｏ，Ｐｔ，Ｃ等の下層配線引き上げ用埋め込み導電体である。４３は第３の配線層３５を第４の配線層３７の形成位置まで引き上げるために層間絶縁膜３６に形成した穴（コンタクトホール）であり、その内径は例えば０．５μｍである。４４は穴４３に埋め込まれたＷ，Ｍｏ，Ｐｔ，Ｃ等の下層配線引き上げ用埋め込み導電体である。４５，４６，４７は下層配線引き上げ用埋め込み導電体４０，４２，４４に接続されるように、層間絶縁膜３８の穴４８，４９，５０に埋め込まれた状態に層間絶縁膜３８の上に形成した上層導電体であり、この図ではプロービングパッドとして使用される。穴４８，４９，５０の内径は例えば１．０μｍである。
【００３４】
上記において、下層配線引き上げ用埋め込み導電体４０を基準にして考えると、第１の配線層３１が下層の配線層となり、第４の配線層３７が上層の配線層となり、第２および第３の配線層３３，３５が中間層の配線層となる。また、下層配線引き上げ用埋め込み導電体４２を基準にして考えると、第２の配線層３３が下層の配線層となり、第４の配線層３７が上層の配線層となり、第３の配線層３５が中間層の配線層となる。また、下層配線引き上げ用埋め込み導電体４４を基準にして考えると、第３の配線層３５が下層の配線層となり、第４の配線層３７が上層の配線層となり、中間層の配線層は存在しないことになる。
【００３５】
つぎに、この発明の第２の実施の形態を図５を参照しながら説明する。
この第２の実施の形態では、図５に示すように、下層配線引き上げ用埋め込み導電体２５の上面を上層の配線層２２の下面と下層の配線層２１の上面の間の高さとして、層間絶縁膜２３の下に下層配線引き上げ用埋め込み導電体２５が隠れるようにしたものであり、 先の第１の実施の形態とは、下層配線引き上げ用埋め込み導電体２５の上面が層間絶縁膜２３の上面つまり、上層の配線層２２の下面と同じではない点で異なり、その他の構成は図１の実施の形態と同じである。
【００３６】
つぎに、図６（ａ），（ｂ），（ｃ），（ｄ），（ｅ）を参照しながら、図５の半導体集積回路装置を形成する工程について説明する。まず、図６（ａ）に示すように、Ｓｉ基板２０にＳｉＯ２ 膜１９を形成した後Ａｌ膜を堆積してパターニングすることにより下層の配線層２１を形成し、その上に層間絶縁膜２３としてＳｉＯ２ 膜を堆積し、さらに層間絶縁膜２３に穴２４を開ける。
【００３７】
つぎに、図６（ｂ）に示すように、例えばＦＩＢ法またはＣＶＤ法等によって穴２４を埋め込むように、Ｗ，Ｍｏ，Ｐｔ，Ｃ等の導電体２９を堆積させる。
つぎに、図６（ｃ）に示すよう、導電体２９をエッチバックして穴２４の内部にのみ下層配線引き上げ用埋め込み導電体２５を残す。なお、同図（ｃ）のエッチバック工程のときに、下層配線引き上げ用埋め込み導電体２５が多めに削られたり、あるい自然に少し下層配線引き上げ用埋め込み導電体２５の表面が層間絶縁膜２３の表面に比べて自然に凹んでいる（リセス）ことが多い。
【００３８】
つぎに、図６（ｄ）に示すように、層間絶縁膜２３Ａを薄く堆積して下層配線引き上げ用埋め込み導電体２５の上面を被覆する。
つぎに、図６（ｅ）に示すように、層間絶縁膜２３Ａ上に、下層配線引き上げ用埋め込み導電体２５の形成部位を避けて上層の配線層２２を形成する。この場合、上層の配線層２２は、下層配線引き上げ用埋め込み導電体２５には接続されない。なお、配線層２２の上にさらに絶縁膜を形成する場合には、層間絶縁膜２３Ａを堆積することを省略することもできる。
【００３９】
なお、下層配線引き上げ用埋め込み導電体２５は層間絶縁膜２３Ａで被覆されているので、上層の配線層２２が下層配線引き上げ用埋め込み導電体２５とが短絡することはなく、図７に示すように、それらを部分的に重ねて配置することが可能である。
このように構成すると、上層導電体を設けることにより、第１の実施の形態と同様に、上層の配線層２２の形成後に下層の配線層２１に対する電気的接続を容易に行うことができる。
【００４０】
しかも、下層の配線層２１をを引き上げるための下層配線引き上げ用埋め込み導電体２５が上層の配線層２２の下面と下層の配線層２１の上面の間の高さまでしか延びておらず、上層の配線層２２が積層形成される際に層間絶縁膜２３で下層配線引き上げ用埋め込み導電体２５が被覆されているので、上層の配線層２２と同じ層にプロービングパッドを形成する従来例に比べて、設計ルール上上層の配線層２２の配線間の隙間を狭くすることができ、チップ面積の増加を抑えることができる。
【００４１】
さらに、下層配線引き上げ用埋め込み導電体２５と上層の配線層２２の短絡の心配がないので、下層配線引き上げ用埋め込み導電体２５の上に上層導電体と下層配線引き上げ用埋め込み導電体２５とを接続するための穴を開ける余裕があれば、図７に示すように、下層配線引き上げ用埋め込み導電体２５と上層の配線層２２が部分的に重なってもよくなり、上層の配線層２２が積層形成される際に層間絶縁膜２３から下層配線引き上げ用埋め込み導電体２５が露出している場合に比べて上層の配線層２２の配線間の隙間をいっそう狭くすることができ、チップ面積の増加をさらに少なく抑えることができる。
【００４２】
なお、上記第２の実施の形態では、配線層が２層のものについて説明したが、これに限らず、図４のように中間層の配線層を有する場合においても、下層配線引き上げ用埋め込み導電体４０，４２，４４の上面を上層の配線層３７の下面より低くしてもよいことをいうまでもないことであり、下層配線引き上げ用埋め込み導電体４０，４２，４４の高さはそれぞれ下層の配線層３１，３３，３５の上面より高ければよいが、特に、下層配線引き上げ用埋め込み導電体４０，４２については、中間層である第３の配線層３５の上面よりは高くすることが望ましい。
【００４３】
なお、上記各実施の形態において、下層の配線を引き上げるための下層配線引き上げ用埋め込み導電体の全てに接続されるように上層導電体を設ける必要はなく、プロービングあるいは配線変更を行う対象となるものにのみ上層導電体を設ければよい。また、測定だけなら、穴を開けるだけで、上層導電体の形成は省略してもよい。
【００４４】
【発明の効果】
請求項１または請求項２記載の半導体集積回路装置によれば、下層の配線層を引き上げるための下層配線引き上げ用埋め込み導電体が上層の配線の下面の高さまでしか延びておらず、上層の配線が積層形成される際に絶縁膜上には下層配線引き上げ用埋め込み導電体が突出していないので、上層の配線と同じ層にプロービングパッドを形成する場合に比べて、配線ルール上、上層の配線の配線間の隙間を狭くすることができ、この結果、上層の配線の形成後に下層の配線層に対する電気的接続を容易に行うことができ、しかもチップ面積の増加を少なく抑えることができる。また、上層の配線を形成しなくても、測定は可能である。
【００４５】
請求項３または請求項４記載の半導体集積回路装置によれば、下層の配線層を引き上げるための下層配線引き上げ用埋め込み導電体が上層の配線の下面と上層の配線より一つ下の配線層の上面の間の高さまでしか延びておらず、上層の配線が積層形成される際に絶縁膜で下層配線引き上げ用埋め込み導電体が被覆されているので、上層の配線と同じ層にプロービングパッドを形成する場合に比べて、配線ルール上、上層の配線の配線間の隙間を狭くすることができ、上層の配線の形成後に下層の配線層に対する電気的接続を容易に行うことができ、しかもチップ面積の増加を少なく抑えることができる。また、上層の配線を形成しなくても、測定は可能である。さらに、下層配線引き上げ用埋め込み導電体と上層の配線の短絡の心配がないので、下層配線引き上げ用埋め込み導電体の上にプロービングパッド等の下層配線引き上げ用埋め込み導電体に対する接続手段を形成するための穴を開ける余裕があれば、下層配線引き上げ用埋め込み導電体と上層の配線が部分的に重なってもよくなり、上層の配線が積層形成される際に絶縁膜から下層配線引き上げ用埋め込み導電体が露出している場合に比べて上層の配線の配線間の隙間をいっそう狭くすることができ、チップ面積の増加をさらに少なく抑えることができる。
【００４６】
請求項５記載の半導体集積回路装置によれば、上層の配線を被覆する絶縁膜の上に上層導電体を形成するので、上層の配線の形成とプロービングパッドの形成とが別工程となり、上層の配線と同じ層にプロービングパッドを形成する場合のように、配線ルール上、プロービングパッドに対して上層の配線を大きく迂回させることは不要となり、プロービングパッドと下層配線引き上げ用埋め込み導電体とを接続するための穴を形成できる分だけ広げるだけでよくなり、チップ面積の増加を少なく抑えることができる。
【００４７】
請求項６記載の半導体集積回路装置は、上層の配線を被覆する絶縁膜の上に上層導電体を形成するので、上層の配線の形成とプロービングパッドの形成とが別工程となり、上層の配線と同じ層にプロービングパッドを形成する場合のように、配線ルール上、プロービングパッドに対して上層の配線を大きく迂回させることは不要となり、プロービングパッドと下層配線引き上げ用埋め込み導電体とを接続するための穴を形成できる分だけ広げるだけでよくなり、チップ面積の増加を少なく抑えることができる。
【図面の簡単な説明】
【図１】（ａ）はこの発明の第１の実施の形態における半導体集積回路装置の概略平面図、（ｂ）は（ａ）のＢ−Ｂ′線断面図である。
【図２】この発明の第１の実施の形態において、半導体集積回路装置の製造工程を示す工程順断面図である。
【図３】この発明の第１の実施の形態において、プロービングパッドの形成工程を示す工程順断面図である。
【図４】この発明の第１の実施の形態における多層の配線層を有する場合の半導体集積回路装置の断面図である。
【図５】この発明の第１の実施の形態における半導体集積回路装置の要部断面図である。
【図６】この発明の第２の実施の形態において、半導体集積回路装置の製造工程を示す工程順断面図である。
【図７】この発明の第２の実施の形態における半導体集積回路装置の変形例の断面図である。
【図８】（ａ）は従来例における半導体集積回路装置の概略平面図、（ｂ）は（ａ）のＡ−Ａ′断面図である。
【符号の説明】
１１ 下層の配線層
１２ 上層の配線層
１３ 層間絶縁膜
１４ 穴
１５ 下層配線引き上げ用埋め込み導電体
１６ プロービングパッド
２０ Ｓｉ基板
２１ 下層の配線層
２２ 上層の配線層
２３ 層間絶縁膜
２４ 穴
２５ 下層配線引き上げ用埋め込み導電体
２６ 上層導電体
【発明の属する技術分野】
この発明は複数の配線層を有する半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
図８（ａ）に従来の半導体集積回路装置における２層の配線層の周辺部分の平面図を示し、図８（ｂ）に同図（ａ）のＡ−Ａ′線断面図を示す。なお、図８（ａ）においては層間絶縁膜の図示は省略している。図８において、１０はｎ形もしくはｐ形のＳｉ基板である。１７はＳｉ基板１０の上に形成したＳｉＯ２ 膜である。１１はＳｉ基板１０の上にＳｉＯ２ 膜を介して積層形成した下層の配線層である。１３は下層の配線層１１を覆うようにＳｉ基板１０の上に形成した層間絶縁膜である。１２は層間絶縁膜１３の上に積層形成した上層の配線層である。１４は下層の配線層１１の上の上層の配線層１２と重ならない位置で層間絶縁膜１３に形成されて上層の配線層１２の下面の高さ、つまり層間絶縁膜１３の上面の高さから下層の配線層１１の上面まで堀り込まれた穴（コンタクトホール）である。１５は穴１４に埋め込まれることによって下層の配線層１１から上層の配線層１２の下面の高さ（図８（ｂ）における層間絶縁膜１３の上面と同じ高さ）まで延びた下層配線引き上げ用埋め込み導電体である。１６は下層配線引き上げ用埋め込み導電体１５に接続される状態に層間絶縁膜１３の上に形成したプロービングパッドであり、上層の配線層１２と同じマスクで形成され、上層の配線層１２とは絶縁状態に配置される。
【０００３】
図８に示した半導体集積回路装置は、例えば回路検査の際に、上層の配線層１２の下にあって、そのままでは外部との間で電気的接続を行うことが困難な下層の配線層１１と、外部との間の電気的接続を容易に行い、下層の配線層１１に現れる信号（電圧、信号波形等）をプロービングするために、下層の配線層１１を下層配線引き上げ用埋め込み導電体１５で埋め込んだ穴１４を用いて上層の配線層１２の下面と同じ高さまで引き上げ、いわゆるプロービングパッド１６を下層配線引き上げ用埋め込み導電体１５に接続される状態に層間絶縁膜１３上に、上層の配線層１２と同じマスクで形成している。この場合、プロービングパッド１６を形成する部分では、上層の配線層１２がプロービングパッド１６に当ることがないように、上層の配線層１２を迂回させている。
【０００４】
ここで、上層の配線層１２の各配線の幅およびプロービングパッド１６の幅をそれぞれＬとし、配線ルール上、上層の配線層１２の配線間に設けるべき隙間をＳとした場合において、上層の配線層１２の２本の配線間の直下に下層配線引き上げ用埋め込み導電体１５が配置されていない部分では、上層の配線層１２の２本の配線の隙間は当然Ｓであり、上層の配線層１２の２本の配線間の直下に下層配線引き上げ用埋め込み導電体１５が配置されている部分では、下層配線引き上げ用埋め込み導電体１５の真上の上層の配線層１２と同じ層にプロービングパッド１６を形成するので、上層の配線層１２の２本の配線の隙間は（２Ｓ＋Ｌ）となる。例えば、Ｓ＝Ｌとすれば、上層の配線層１２の２本の配線の隙間は３Ｓとなり、プロービングパッド１６を設けることにより、上層の配線層１２の２本の配線の隙間が３倍に増加する。
【０００５】
【発明が解決しようとする課題】
従来例の半導体集積回路装置では、下層の配線層１１に対して上層の配線層１２の形成後に容易に電気的接続を行うために、下層配線引き上げ用埋め込み導電体１５を設けるとともに、下層配線引き上げ用埋め込み導電体１５の真上の上層の配線層１２と同じ層上、つまり層間絶縁膜１３の上にプロービングパッド１６を形成しているので、層間絶縁膜１３の上に積層形成する上層の配線層１２の２本の配線間の隙間がプロービングパッド１６を迂回している部分において、本来必要な最小限の長さＳとならず、上層の配線層１２の２本の配線間にプロービングパッド１６の配線が１本余分に形成されることになり、上層の配線層１２の２本の配線間の隙間が長さ（２Ｓ＋Ｌ）となってしまう。このように、プロービングパッド１６を設ける結果、半導体集積回路装置は、チップ面積が大幅に増加するという問題点があった。
【０００６】
したがって、この発明の目的は、下層の配線層に対して上層の配線層の形成後に容易に電気的接続を行うことができ、しかもチップ面積の増加を少なく抑えることができる半導体集積回路装置を提供することである。
【０００７】
【課題を解決するための手段】
請求項１記載の半導体集積回路装置は、半導体基板と、この半導体基板上に絶縁膜で絶縁して積層形成した下層および上層の配線層と、下層の配線層上の上層の配線層と重ならない位置で絶縁膜に埋め込まれて下層の配線層から上層の配線層の下面の高さまで延びた下層配線引き上げ用埋め込み導電体とを備えている。
【０００８】
請求項１記載の構成によれば、上層の配線層を形成し、この上層の配線層を絶縁膜で被覆した後、絶縁膜に上層の配線層の下面と同じ深さまでの浅い穴を開けるだけで、下層の配線層につながる下層配線引き上げ用埋め込み導電体を容易に露出させることができる。その結果、露出した下層配線引き上げ用埋め込み導電体に接続される上層導電体を絶縁膜の上に形成すれば、下層の配線層に対して上層の配線層の形成後に容易に電気的接続を行うことができる。例えば、上層導電体をプロービングパッドとして用いれば、回路検査のためのプロービングが可能となり、また上層導電体を下層配線引き上げ用埋め込み導電体相互間あるいは下層配線引き上げ用埋め込み導電体と上層の配線層の間を接続する配線として用いれば、下層の配線層の配線変更が可能となる。なお、上記の浅い穴を開けて下層配線引き上げ用埋め込み導電体を露出させるだけで、特に上層導電体を形成しなくても、プロービングによる測定は可能である。また、上記の浅い穴は、上層の配線層の下面より下の深さまでであってもよい。
【０００９】
しかも、下層の配線層を引き上げるための下層配線引き上げ用埋め込み導電体が上層の配線層の下面の高さまでしか延びておらず、上層の配線層が積層形成される際に絶縁膜上には下層配線引き上げ用埋め込み導電体が突出していないので、上層の配線層と同じ層にプロービングパッド等を形成する場合に比べて、配線ルール上、上層の配線層の配線間の隙間を狭くすることができ、チップ面積の増加を少なく抑えることができる。
【００１０】
請求項２記載の半導体集積回路装置は、半導体基板と、この半導体基板上に絶縁膜で絶縁して積層形成した下層，中間層および上層の配線層と、下層の配線層上の中間層および上層の配線層と重ならない位置で絶縁膜に埋め込まれて下層の配線層から上層の配線層の下面の高さまで延びた下層配線引き上げ用埋め込み導電体とを備えている。
【００１１】
請求項２記載の構成によれば、上層の配線層を形成し、この上層の配線層を絶縁膜で被覆した後、絶縁膜に上層の配線層の下面と同じ深さまでの浅い穴を開けるだけで、下層の配線層につながる下層配線引き上げ用埋め込み導電体を容易に露出させることができ、露出した下層配線引き上げ用埋め込み導電体に接続される上層導電体を絶縁膜の上に形成すると、下層の配線層に対して上層の配線層の形成後に容易に電気的接続を行うことができる。例えば、上層導電体をプロービングパッドとして用いれば、回路検査のためのプロービングが可能となり、また上層導電体を下層配線引き上げ用埋め込み導電体相互間あるいは下層配線引き上げ用埋め込み導電体と上層の配線層の間を接続する配線として用いれば、下層の配線層の配線変更が可能となる。なお、上記の浅い穴を開けて下層配線引き上げ用埋め込み導電体を露出させるだけで、特に上層導電体を形成しなくても、プロービングによる測定は可能である。また、上記の浅い穴は、上層の配線層の下面より下の深さまでであってもよい。
【００１２】
しかも、下層の配線層を引き上げるための下層配線引き上げ用埋め込み導電体が上層の配線層の下面の高さまでしか延びておらず、上層の配線層が積層形成される際に絶縁膜上には下層配線引き上げ用埋め込み導電体が突出していないので、上層の配線層と同じ層にプロービングパッド等を形成する場合に比べて、配線ルール上、上層の配線層の配線間の隙間を狭くすることができ、チップ面積の増加を少なく抑えることができる。
【００１３】
請求項３記載の半導体集積回路装置は、半導体基板と、この半導体基板上に絶縁膜で絶縁して積層形成した下層および上層の配線層と、下層の配線層上の上層の配線層と重ならない位置で絶縁膜に埋め込まれて下層の配線層から上層の配線層の下面と下層の配線層の上面の間の高さまで延びた下層配線引き上げ用埋め込み導電体とを備えている。
【００１４】
請求項３記載の構成によれば、上層の配線層を形成し、この上層の配線層を絶縁膜で被覆した後、絶縁膜に上層の配線層の下面と下層の配線層の上面の間の深さの浅い穴を開けるだけで、上層の配線層以外の配線層につながる下層配線引き上げ用埋め込み導電体を容易に露出させることができ、露出した下層配線引き上げ用埋め込み導電体に接続される上層導電体を絶縁膜の上に形成すると、下層の配線層に対して上層の配線層の形成後に容易に電気的接続を行うことができる。例えば、上層導電体をプロービングパッドとして用いれば、回路検査のためのプロービングが可能となり、また上層導電体を下層配線引き上げ用埋め込み導電体相互間あるいは下層配線引き上げ用埋め込み導電体と上層の配線層の間を接続する配線として用いれば、下層の配線層の配線変更が可能となる。なお、上記の浅い穴を開けて下層配線引き上げ用埋め込み導電体を露出させるだけで、特に上層導電体を形成しなくても、プロービングによる測定は可能である。
【００１５】
しかも、下層の配線層を引き上げるための下層配線引き上げ用埋め込み導電体が上層の配線層の下面と下層の配線層の上面の間の高さまでしか延びておらず、上層の配線層が積層形成される際に絶縁膜で下層配線引き上げ用埋め込み導電体が被覆されているので、上層の配線層と同じ層にプロービングパッドを形成する場合に比べて、配線ルール上、上層の配線層の配線間の隙間を狭くすることができ、チップ面積の増加を少なく抑えることができる。さらに、下層配線引き上げ用埋め込み導電体と上層の配線層の短絡の心配がないので、下層配線引き上げ用埋め込み導電体の上に上層導電体と接続するための穴を開ける余裕があれば、下層配線引き上げ用埋め込み導電体と上層の配線層が部分的に重なってもよくなり、上層の配線層が積層形成される際に絶縁膜から下層配線引き上げ用埋め込み導電体が露出している場合に比べて上層の配線層の配線間の隙間をいっそう狭くすることができ、チップ面積の増加をさらに少なく抑えることができる。
【００１６】
請求項４記載の半導体集積回路装置は、半導体基板と、この半導体基板上に絶縁膜で絶縁して積層形成した下層，中間層および上層の配線層と、下層の配線層上の中間層および上層の配線層と重ならない位置で絶縁膜に埋め込まれて下層の配線層から上層の配線層の下面と下層の配線層の上面の間の高さまで延びた下層配線引き上げ用埋め込み導電体とを備えている。
【００１７】
請求項４記載の構成によれば、上層の配線層を形成し、この上層の配線層を絶縁膜で被覆した後、絶縁膜に上層の配線層の下面と下層の配線層の上面の間の深さの浅い穴を開けるだけで、上層の配線層以外の配線層につながる下層配線引き上げ用埋め込み導電体を容易に露出させることができ、露出した下層配線引き上げ用埋め込み導電体に接続される上層導電体を絶縁膜の上に形成すると、下層の配線層に対して上層の配線層の形成後に容易に電気的接続を行うことができる。例えば、上層導電体をプロービングパッドとして用いれば、回路検査のためのプロービングが可能となり、また上層導電体を下層配線引き上げ用埋め込み導電体相互間あるいは下層配線引き上げ用埋め込み導電体と上層の配線層の間を接続する配線として用いれば、下層の配線層の配線変更が可能となる。なお、上記の浅い穴を開けて下層配線引き上げ用埋め込み導電体を露出させるだけで、特に上層導電体を形成しなくても、プロービングによる測定は可能である。
【００１８】
しかも、下層の配線層を引き上げるための下層配線引き上げ用埋め込み導電体が上層の配線層の下面と下層の配線層の上面の間の高さまでしか延びておらず、上層の配線層が積層形成される際に絶縁膜で下層配線引き上げ用埋め込み導電体が被覆されているので、上層の配線層と同じ層にプロービングパッドを形成する場合に比べて、配線ルール上、上層の配線層の配線間の隙間を狭くすることができ、チップ面積の増加を少なく抑えることができる。さらに、下層配線引き上げ用埋め込み導電体と上層の配線層の短絡の心配がないので、下層配線引き上げ用埋め込み導電体の上に上層導電体と接続するための穴を開ける余裕があれば、下層配線引き上げ用埋め込み導電体と上層の配線層が部分的に重なってもよくなり、上層の配線層が積層形成される際に絶縁膜から下層配線引き上げ用埋め込み導電体が露出している場合に比べて上層の配線層の配線間の隙間をいっそう狭くすることができ、チップ面積の増加をさらに少なく抑えることができる。
【００１９】
請求項５記載の半導体集積回路装置は、請求項１，請求項２，請求項３または請求項４記載の半導体集積回路装置において、絶縁膜を上層の配線層の上層まで設け、絶縁膜を通して下層配線引き上げ用埋め込み導電体に接続される上層導電体を絶縁膜の上に設けている。
請求項５記載の構成によれば、上層の配線層の形成後における下層の配線層に対する電気的接続を上層導電体を通して容易に行うことができる。また、上層の配線層を被覆する絶縁膜の上に上層導電体を形成するので、上層の配線層の形成と上層導電体の形成とが別工程となり、上層の配線層と同じ層にプロービングパッド等を形成する場合に比べて、配線ルール上、上層導電体の形成のために上層の配線層を大きく迂回させることは不要となり、上層導電体と下層配線引き上げ用埋め込み導電体とを接続するための穴を形成できる分だけ広げるだけでよくなり、上層導電体を形成する場合に、チップ面積の増加を少なく抑えることができる。
【００２０】
請求項６記載の半導体集積回路装置は、請求項１，請求項２，請求項３または請求項４記載の半導体集積回路装置において、下層配線引き上げ用埋め込み導電体が複数個あり、絶縁膜を上層の配線層の上層まで設け、絶縁膜を通して複数個の下層配線引き上げ用埋め込み導電体のうちの一部に接続される上層導電体を絶縁膜の上に設け、複数個の下層配線引き上げ用埋め込み導電体のうちの残りを絶縁膜に埋まった状態としている。
【００２１】
請求項６記載の構成によれば、上層の配線層の形成後における上層の配線層以外の配線層に対する電気的接続を上層導電体を通して容易に行うことができる。また、上層の配線層を被覆する絶縁膜の上に上層導電体を形成するので、上層の配線層の形成と上層導電体の形成とが別工程となり、上層の配線層と同じ層にプロービングパッド等を形成する場合に比べて、配線ルール上、上層導電体の形成のために上層の配線層を大きく迂回させることは不要となり、上層導電体と下層配線引き上げ用埋め込み導電体とを接続するための穴を形成できる分だけ広げるだけでよくなり、上層導電体を形成する場合に、チップ面積の増加を少なく抑えることができる。
【００２２】
【発明の実施の形態】
以下、この発明の実施の形態を図１から図４までを参照しながら説明する。
図１（ａ）にこの発明の第１の実施の形態の半導体集積回路装置における２層の配線層の周辺部分の平面図を示し、図１（ｂ）に同図（ａ）のＢ−Ｂ′線断面図を示す。なお、図１（ａ）においては層間絶縁膜の図示は省略している。図１において、２０は半導体基板としてのｎ形もしくはｐ形のＳｉ基板である。１９はＳｉ基板２０の上に形成したＳｉＯ２ 膜である。２１はＳｉ基板２０の上にＳｉＯ２ 膜１９を介して積層形成した例えばＡｌからなる下層の配線層である。２３は下層の配線層２１を覆うようにＳｉ基板２０の上に形成した例えばＳｉＯ２ 膜からなる層間絶縁膜である。２２は層間絶縁膜２３の上に積層形成した例えばＡｌからなる上層の配線層である。２４は下層の配線層２１の上の上層の配線層２２と重ならない位置で層間絶縁膜２３に形成されて上層の配線層２２の下面の高さ、つまり層間絶縁膜２３の上面の高さから下層の配線層２１の上面まで堀り込まれた穴（コンタクトホール）である。２５は例えば集束イオンビーム装置（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ ；ＦＩＢ装置）を用いて穴２４に埋め込まれることによって下層の配線層２１から上層の配線層２２の下面の高さ（図１（ｂ）における層間絶縁膜２３の上面と同じ高さ）まで延びた例えばＷ，Ｍｏ，Ｐｔ，Ｃ等からなる下層配線引き上げ用埋め込み導電体（埋め込み導電体）である。なお、下層配線引き上げ用埋め込み導電体２５は、金属の全面堆積と全面エッチバックとを組み合わせて形成することも可能である。
【００２３】
図１に示した半導体集積回路装置は、例えば回路検査の際に、上層の配線層２２の下にあって、上層の配線層２２の形成後には電気的接続を行うことが困難な下層の配線層２１に対する電気的接続を容易に行い、下層の配線層２１に現れる信号（電圧、信号波形等）をプロービング（測定）し、または下層の配線層２１の配線変更を行うことを目的として、穴２４に埋め込まれた下層配線引き上げ用埋め込み導電体２５を用いて、下層の配線層２１を上層の配線層２２の下面と同じ高さまで引き上げ、上層の配線層２２を層間絶縁膜（図示せず）で被覆した後、層間絶縁膜に下層配線引き上げ用埋め込み導電体２５の直上位置で下層配線引き上げ用埋め込み導電体２５に至る浅い穴を開け、この層間絶縁膜の穴を通して下層配線引き上げ用埋め込み導電体２５に接続される上層導電体（図示せず）を層間絶縁膜に形成する。この場合、上層導電体をプロービングパッドとして使用すれば、下層の配線層２１の電圧、信号波形等を測定でき、配線として使用すれば、下層の配線層２１の配線変更を行うことができる。上層導電体を形成する部分では、上層の配線層２２が上層導電体に当ることがないように、上層の配線層２２を小さく迂回させている。
【００２４】
ここで、上層の配線層２２の各配線の幅をＬとし、配線ルール上、上層の配線層２２の配線間に設けるべき隙間をＳとした場合において、上層の配線層２２の２本の配線間の直下に下層配線引き上げ用埋め込み導電体２５が設けられていない部分では、上層の配線層２２の２本の配線の隙間は当然Ｓであり、上層の配線層２２の２本の配線間の直下に下層配線引き上げ用埋め込み導電体２５が設けられている部分でも、上層導電体が上層の配線層２２と同じ層には形成されず、上層の配線層２２の形成時には上層導電体はないので、上層の配線層２２の２本の配線の隙間は例えば図８においてパッド１６を形成する必要がないので、パッド１６の幅Ｌを省略することができ、その結果配線層の隙間は２Ｓとすることができ、従来例（３倍）と比べて狭くすることができる。つまり、従来例では、上層の配線層２２の２本の配線間の隙間が３Ｓとなっていたため、配線間の隙間の縮小率は２／３、配線ピッチの縮小率は、３／４となる。これにより、チップ面積の増加を少なく抑えつつプロービングまたは配線変更のための上層導電体を形成することができ、回路解析または配線変更が容易となる。
【００２５】
なお、上層の配線層２２の２本の配線間の直下に下層配線引き上げ用埋め込み導電体２５が設けられている部分における上層の配線層２２の２本の配線の隙間をＳではなく２Ｓとしているのは、下層配線引き上げ用埋め込み導電体２５が露出した層間絶縁膜２３上に上層の配線層２２を形成する場合に、上層の配線層２２と下層配線引き上げ用埋め込み導電体２５とを短絡させないための余裕をもたせるためである。上記の穴２４の中心から上層の配線層２２の２本の配線までの距離がそれぞれほぼＳに等しくなっている。
【００２６】
つぎに、図２（ａ），（ｂ），（ｃ），（ｄ）を参照しながら、図１の半導体集積回路装置を形成する工程について説明する。まず、図２（ａ）に示すように、Ｓｉ基板２０にＳｉＯ２ 膜１９を形成した後Ａｌ膜を堆積してパターニングすることにより下層の配線層２１を形成し、その上に層間絶縁膜２３としてＳｉＯ２ 膜を堆積し、さらに層間絶縁膜２３に穴２４を開ける。
【００２７】
つぎに、図２（ｂ）に示すように、例えばＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）法またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｏｎ ）法等によって穴２４を埋め込むように、Ｗ，Ｍｏ，Ｐｔ，Ｃ等の導電体２９を堆積させる。
つぎに、図２（ｃ）に示すように、導電体２９をエッチバックして穴２４の内部にのみ下層配線引き上げ用埋め込み導電体２５を残す。
【００２８】
つぎに、図２（ｄ）に示すように、層間絶縁膜２３上に、下層配線引き上げ用埋め込み導電体２５の形成部位を避けて上層の配線層２２を形成する。この場合、上層の配線層２２は、下層配線引き上げ用埋め込み導電体２５には接続されない。
つぎに、図３（ａ），（ｂ），（ｃ）を参照しながら、図１の下層配線引き上げ用埋め込み導電体２５の上にプロービング用あるいは配線用として用いられる上層導電体を形成する工程について説明する。まず、図１に示された状態の半導体集積回路装置に対して、図３（ａ）に示すように、上層の配線層２２を被覆するように層間絶縁膜２７を堆積し、図３（ｂ）に示すように、下層配線引き上げ用埋め込み導電体２５の真上の位置で層間絶縁膜２７に穴２８を開け、この穴２８に向かって、集束イオンビーム装置により例えばＷ，Ｍｏ，Ｐｔ，Ｃ等にＧａ等のイオンビームを照射することによりより矢印ＸのようにＷ，Ｍｏ，Ｐｔ，Ｃ等を堆積し、これによって図３（ｃ）に示すように、穴２８を上記の導電体で埋めることにより、上層導電体２６を形成する。なお、層間絶縁膜２７は、通常の半導体集積回路装置の最上層に使用されているプラズマナイトライド（ｐ−ＳｉＮ）等やポリイミド膜等であっても、何ら差し支えない。
【００２９】
この実施の形態によれば、上層の配線層２２を形成し、この上層の配線層２２を層間絶縁膜２７で被覆した後、層間絶縁膜２７に上層の配線層２２の下面と同じ深さまでの浅い穴を開けるだけで、下層の配線層２１につながる下層配線引き上げ用埋め込み導電体２５を容易に露出させることができ、露出した下層配線引き上げ用埋め込み導電体２５に接続される上層導電体２６を層間絶縁膜２７の上に形成すると、下層の配線層２１に対して上層の配線層２２の形成後に容易に電気的接続を行うことができる。例えば、上層導電体２６をプロービングパッドとして用いれば、回路検査のためのプロービングが可能となり、また上層導電体２６を下層配線引き上げ用埋め込み導電体２５相互間あるいは下層配線引き上げ用埋め込み導電体２５と上層の配線層２２の間を接続する配線として用いれば、下層の配線層２１の配線変更が可能となる。なお、上記の浅い穴を開けて下層配線引き上げ用埋め込み導電体２５を露出させるだけで、特に上層導電体を形成しなくても、プロービングによる測定は可能である。また、上記の浅い穴は、上層の配線層の下面より下の深さまでであってもよい。
【００３０】
しかも、下層の配線層２１を引き上げるための下層配線引き上げ用埋め込み導電体２５が上層の配線層２２の下面の高さまでしか延びておらず、上層の配線層２２が積層形成される際に層間絶縁膜２３上には下層配線引き上げ用埋め込み導電体２５が突出していないので、上層の配線層２２と同じ層にプロービングパッドを形成する従来例に比べて、配線ルール上、上層の配線層２２の配線間の隙間を狭くすることができ、チップ面積の増加を少なく抑えることができる。
【００３１】
また、上層の配線層２２を被覆する層間絶縁膜２７の上に上層導電体２６を形成するので、上層の配線層２２の形成と上層導電体２６の形成とが別工程となり、上層の配線層２２と同じ層にプロービングパッドを形成する従来例のように、配線ルール上、上層導電体２６に対して上層の配線層２２を大きく迂回させることは不要となり、上層導電体２６と下層配線引き上げ用埋め込み導電体２５とを接続するための穴２８を形成できる分だけ広げるだけでよくなり、上層導電体２６を形成する場合に、チップ面積の増加を少なく抑えることができる。
【００３２】
上記第１の実施の形態では、配線層が２層の場合の例を示したが、この発明は、２層だけでなく、３層以上の多層の配線層を形成する半導体集積回路装置にも適用できるのはいうまでもないことである。図４は配線層が４層の場合の半導体集積回路装置の例を示すものであり、基本的には図１に示したものと同じである。
【００３３】
図４において、３０は半導体基板としてのｎ形もしくはｐ形のＳｉ基板である。５１はＳｉ基板３０の上に形成したＳｉＯ２ 膜である。３１はＳｉ基板３０上にＳｉＯ２ 膜を介して形成した例えばＡｌからなる第１の配線層であり、その膜厚は例えば厚さ０．５μｍであり、線幅は例えば１．０μｍである。３２は第１の配線層３１上に堆積したＳｉＯ２ 膜等の層間絶縁膜であり、その膜厚は第１の配線層３１の上部で０．８μｍで、それ以外の部分では１．３μｍである。３３は層間絶縁膜３２上に形成した例えばＡｌからなる第２の配線層であり、その膜厚は例えば厚さ０．５μｍであり、線幅は例えば１．０μｍである。３４は第２の配線層３３上に堆積したＳｉＯ２ 膜等の層間絶縁膜であり、その膜厚は第１の配線層３１の上部で０．８μｍで、それ以外の部分では１．３μｍである。３５は層間絶縁膜３４上に形成した例えばＡｌからなる第３の配線層であり、その膜厚は例えば厚さ０．５μｍであり、線幅は例えば１．０μｍである。３６は第３の配線層３５上に堆積したＳｉＯ２ 膜等の層間絶縁膜であり、その膜厚は第１の配線層３１の上部で０．８μｍで、それ以外の部分では１．３μｍである。３７は層間絶縁膜３６上に形成した第４の配線層であり、その膜厚は例えば厚さ０．５μｍであり、線幅は例えば１．０μｍである。３８は第４の配線層３７上に堆積したＳｉＯ２ 膜等の層間絶縁膜であり、その膜厚は第１の配線層３１の上部で０．８μｍで、それ以外の部分では１．３μｍである。３９は第１の配線層３１を第４の配線層３７の形成位置まで引き上げるために層間絶縁膜３２，３４，３６に形成した穴（コンタクトホール）であり、その内径は例えば０．５μｍである。４０は穴３９に埋め込まれたＷ，Ｍｏ，Ｐｔ，Ｃ等の下層配線引き上げ用埋め込み導電体である。４１は第２の配線層３３を第４の配線層３７の形成位置まで引き上げるために層間絶縁膜３４，３６に形成した穴（コンタクトホール）であり、その内径は例えば０．５μｍである。４２は穴４１に埋め込まれたＷ，Ｍｏ，Ｐｔ，Ｃ等の下層配線引き上げ用埋め込み導電体である。４３は第３の配線層３５を第４の配線層３７の形成位置まで引き上げるために層間絶縁膜３６に形成した穴（コンタクトホール）であり、その内径は例えば０．５μｍである。４４は穴４３に埋め込まれたＷ，Ｍｏ，Ｐｔ，Ｃ等の下層配線引き上げ用埋め込み導電体である。４５，４６，４７は下層配線引き上げ用埋め込み導電体４０，４２，４４に接続されるように、層間絶縁膜３８の穴４８，４９，５０に埋め込まれた状態に層間絶縁膜３８の上に形成した上層導電体であり、この図ではプロービングパッドとして使用される。穴４８，４９，５０の内径は例えば１．０μｍである。
【００３４】
上記において、下層配線引き上げ用埋め込み導電体４０を基準にして考えると、第１の配線層３１が下層の配線層となり、第４の配線層３７が上層の配線層となり、第２および第３の配線層３３，３５が中間層の配線層となる。また、下層配線引き上げ用埋め込み導電体４２を基準にして考えると、第２の配線層３３が下層の配線層となり、第４の配線層３７が上層の配線層となり、第３の配線層３５が中間層の配線層となる。また、下層配線引き上げ用埋め込み導電体４４を基準にして考えると、第３の配線層３５が下層の配線層となり、第４の配線層３７が上層の配線層となり、中間層の配線層は存在しないことになる。
【００３５】
つぎに、この発明の第２の実施の形態を図５を参照しながら説明する。
この第２の実施の形態では、図５に示すように、下層配線引き上げ用埋め込み導電体２５の上面を上層の配線層２２の下面と下層の配線層２１の上面の間の高さとして、層間絶縁膜２３の下に下層配線引き上げ用埋め込み導電体２５が隠れるようにしたものであり、 先の第１の実施の形態とは、下層配線引き上げ用埋め込み導電体２５の上面が層間絶縁膜２３の上面つまり、上層の配線層２２の下面と同じではない点で異なり、その他の構成は図１の実施の形態と同じである。
【００３６】
つぎに、図６（ａ），（ｂ），（ｃ），（ｄ），（ｅ）を参照しながら、図５の半導体集積回路装置を形成する工程について説明する。まず、図６（ａ）に示すように、Ｓｉ基板２０にＳｉＯ２ 膜１９を形成した後Ａｌ膜を堆積してパターニングすることにより下層の配線層２１を形成し、その上に層間絶縁膜２３としてＳｉＯ２ 膜を堆積し、さらに層間絶縁膜２３に穴２４を開ける。
【００３７】
つぎに、図６（ｂ）に示すように、例えばＦＩＢ法またはＣＶＤ法等によって穴２４を埋め込むように、Ｗ，Ｍｏ，Ｐｔ，Ｃ等の導電体２９を堆積させる。
つぎに、図６（ｃ）に示すよう、導電体２９をエッチバックして穴２４の内部にのみ下層配線引き上げ用埋め込み導電体２５を残す。なお、同図（ｃ）のエッチバック工程のときに、下層配線引き上げ用埋め込み導電体２５が多めに削られたり、あるい自然に少し下層配線引き上げ用埋め込み導電体２５の表面が層間絶縁膜２３の表面に比べて自然に凹んでいる（リセス）ことが多い。
【００３８】
つぎに、図６（ｄ）に示すように、層間絶縁膜２３Ａを薄く堆積して下層配線引き上げ用埋め込み導電体２５の上面を被覆する。
つぎに、図６（ｅ）に示すように、層間絶縁膜２３Ａ上に、下層配線引き上げ用埋め込み導電体２５の形成部位を避けて上層の配線層２２を形成する。この場合、上層の配線層２２は、下層配線引き上げ用埋め込み導電体２５には接続されない。なお、配線層２２の上にさらに絶縁膜を形成する場合には、層間絶縁膜２３Ａを堆積することを省略することもできる。
【００３９】
なお、下層配線引き上げ用埋め込み導電体２５は層間絶縁膜２３Ａで被覆されているので、上層の配線層２２が下層配線引き上げ用埋め込み導電体２５とが短絡することはなく、図７に示すように、それらを部分的に重ねて配置することが可能である。
このように構成すると、上層導電体を設けることにより、第１の実施の形態と同様に、上層の配線層２２の形成後に下層の配線層２１に対する電気的接続を容易に行うことができる。
【００４０】
しかも、下層の配線層２１をを引き上げるための下層配線引き上げ用埋め込み導電体２５が上層の配線層２２の下面と下層の配線層２１の上面の間の高さまでしか延びておらず、上層の配線層２２が積層形成される際に層間絶縁膜２３で下層配線引き上げ用埋め込み導電体２５が被覆されているので、上層の配線層２２と同じ層にプロービングパッドを形成する従来例に比べて、設計ルール上上層の配線層２２の配線間の隙間を狭くすることができ、チップ面積の増加を抑えることができる。
【００４１】
さらに、下層配線引き上げ用埋め込み導電体２５と上層の配線層２２の短絡の心配がないので、下層配線引き上げ用埋め込み導電体２５の上に上層導電体と下層配線引き上げ用埋め込み導電体２５とを接続するための穴を開ける余裕があれば、図７に示すように、下層配線引き上げ用埋め込み導電体２５と上層の配線層２２が部分的に重なってもよくなり、上層の配線層２２が積層形成される際に層間絶縁膜２３から下層配線引き上げ用埋め込み導電体２５が露出している場合に比べて上層の配線層２２の配線間の隙間をいっそう狭くすることができ、チップ面積の増加をさらに少なく抑えることができる。
【００４２】
なお、上記第２の実施の形態では、配線層が２層のものについて説明したが、これに限らず、図４のように中間層の配線層を有する場合においても、下層配線引き上げ用埋め込み導電体４０，４２，４４の上面を上層の配線層３７の下面より低くしてもよいことをいうまでもないことであり、下層配線引き上げ用埋め込み導電体４０，４２，４４の高さはそれぞれ下層の配線層３１，３３，３５の上面より高ければよいが、特に、下層配線引き上げ用埋め込み導電体４０，４２については、中間層である第３の配線層３５の上面よりは高くすることが望ましい。
【００４３】
なお、上記各実施の形態において、下層の配線を引き上げるための下層配線引き上げ用埋め込み導電体の全てに接続されるように上層導電体を設ける必要はなく、プロービングあるいは配線変更を行う対象となるものにのみ上層導電体を設ければよい。また、測定だけなら、穴を開けるだけで、上層導電体の形成は省略してもよい。
【００４４】
【発明の効果】
請求項１または請求項２記載の半導体集積回路装置によれば、下層の配線層を引き上げるための下層配線引き上げ用埋め込み導電体が上層の配線の下面の高さまでしか延びておらず、上層の配線が積層形成される際に絶縁膜上には下層配線引き上げ用埋め込み導電体が突出していないので、上層の配線と同じ層にプロービングパッドを形成する場合に比べて、配線ルール上、上層の配線の配線間の隙間を狭くすることができ、この結果、上層の配線の形成後に下層の配線層に対する電気的接続を容易に行うことができ、しかもチップ面積の増加を少なく抑えることができる。また、上層の配線を形成しなくても、測定は可能である。
【００４５】
請求項３または請求項４記載の半導体集積回路装置によれば、下層の配線層を引き上げるための下層配線引き上げ用埋め込み導電体が上層の配線の下面と上層の配線より一つ下の配線層の上面の間の高さまでしか延びておらず、上層の配線が積層形成される際に絶縁膜で下層配線引き上げ用埋め込み導電体が被覆されているので、上層の配線と同じ層にプロービングパッドを形成する場合に比べて、配線ルール上、上層の配線の配線間の隙間を狭くすることができ、上層の配線の形成後に下層の配線層に対する電気的接続を容易に行うことができ、しかもチップ面積の増加を少なく抑えることができる。また、上層の配線を形成しなくても、測定は可能である。さらに、下層配線引き上げ用埋め込み導電体と上層の配線の短絡の心配がないので、下層配線引き上げ用埋め込み導電体の上にプロービングパッド等の下層配線引き上げ用埋め込み導電体に対する接続手段を形成するための穴を開ける余裕があれば、下層配線引き上げ用埋め込み導電体と上層の配線が部分的に重なってもよくなり、上層の配線が積層形成される際に絶縁膜から下層配線引き上げ用埋め込み導電体が露出している場合に比べて上層の配線の配線間の隙間をいっそう狭くすることができ、チップ面積の増加をさらに少なく抑えることができる。
【００４６】
請求項５記載の半導体集積回路装置によれば、上層の配線を被覆する絶縁膜の上に上層導電体を形成するので、上層の配線の形成とプロービングパッドの形成とが別工程となり、上層の配線と同じ層にプロービングパッドを形成する場合のように、配線ルール上、プロービングパッドに対して上層の配線を大きく迂回させることは不要となり、プロービングパッドと下層配線引き上げ用埋め込み導電体とを接続するための穴を形成できる分だけ広げるだけでよくなり、チップ面積の増加を少なく抑えることができる。
【００４７】
請求項６記載の半導体集積回路装置は、上層の配線を被覆する絶縁膜の上に上層導電体を形成するので、上層の配線の形成とプロービングパッドの形成とが別工程となり、上層の配線と同じ層にプロービングパッドを形成する場合のように、配線ルール上、プロービングパッドに対して上層の配線を大きく迂回させることは不要となり、プロービングパッドと下層配線引き上げ用埋め込み導電体とを接続するための穴を形成できる分だけ広げるだけでよくなり、チップ面積の増加を少なく抑えることができる。
【図面の簡単な説明】
【図１】（ａ）はこの発明の第１の実施の形態における半導体集積回路装置の概略平面図、（ｂ）は（ａ）のＢ−Ｂ′線断面図である。
【図２】この発明の第１の実施の形態において、半導体集積回路装置の製造工程を示す工程順断面図である。
【図３】この発明の第１の実施の形態において、プロービングパッドの形成工程を示す工程順断面図である。
【図４】この発明の第１の実施の形態における多層の配線層を有する場合の半導体集積回路装置の断面図である。
【図５】この発明の第１の実施の形態における半導体集積回路装置の要部断面図である。
【図６】この発明の第２の実施の形態において、半導体集積回路装置の製造工程を示す工程順断面図である。
【図７】この発明の第２の実施の形態における半導体集積回路装置の変形例の断面図である。
【図８】（ａ）は従来例における半導体集積回路装置の概略平面図、（ｂ）は（ａ）のＡ−Ａ′断面図である。
【符号の説明】
１１ 下層の配線層
１２ 上層の配線層
１３ 層間絶縁膜
１４ 穴
１５ 下層配線引き上げ用埋め込み導電体
１６ プロービングパッド
２０ Ｓｉ基板
２１ 下層の配線層
２２ 上層の配線層
２３ 層間絶縁膜
２４ 穴
２５ 下層配線引き上げ用埋め込み導電体
２６ 上層導電体
Claims (6)
- 半導体基板と、この半導体基板上に絶縁膜で絶縁して積層形成した下層および上層の配線層と、前記下層の配線層上の前記上層の配線層と重ならない位置で前記絶縁膜に埋め込まれて前記下層の配線層から前記上層の配線層の下面の高さまで延びた下層配線引き上げ用埋め込み導電体とを備えた半導体集積回路装置。
- 半導体基板と、この半導体基板上に絶縁膜で絶縁して積層形成した下層，中間層および上層の配線層と、前記下層の配線層上の前記中間層および上層の配線層と重ならない位置で前記絶縁膜に埋め込まれて前記下層の配線層から前記上層の配線層の下面の高さまで延びた下層配線引き上げ用埋め込み導電体とを備えた半導体集積回路装置。
- 半導体基板と、この半導体基板上に絶縁膜で絶縁して積層形成した下層および上層の配線層と、前記下層の配線層上の前記上層の配線層と重ならない位置で前記絶縁膜に埋め込まれて前記下層の配線層から前記上層の配線層の下面と前記下層の配線層の上面の間の高さまで延びた下層配線引き上げ用埋め込み導電体とを備えた半導体集積回路装置。
- 半導体基板と、この半導体基板上に絶縁膜で絶縁して積層形成した下層，中間層および上層の配線層と、前記下層の配線層上の前記中間層および上層の配線層と重ならない位置で前記絶縁膜に埋め込まれて前記下層の配線層から前記上層の配線層の下面と前記下層の配線層の上面の間の高さまで延びた下層配線引き上げ用埋め込み導電体とを備えた半導体集積回路装置。
- 絶縁膜を上層の配線層の上層まで設け、前記絶縁膜を通して下層配線引き上げ用埋め込み導電体に接続される上層導電体を絶縁膜の上に設けた請求項１，請求項２，請求項３または請求項４記載の半導体集積回路装置。
- 導電体が複数個あり、絶縁膜を上層の配線層の上層まで設け、前記絶縁膜を通して複数個の下層配線引き上げ用埋め込み導電体のうちの一部に接続される上層導電体を絶縁膜の上に設け、前記複数個の下層配線引き上げ用埋め込み導電体のうちの残りを前記絶縁膜に埋まった状態とした請求項１，請求項２，請求項３または請求項４記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07260696A JP3560724B2 (ja) | 1996-03-27 | 1996-03-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07260696A JP3560724B2 (ja) | 1996-03-27 | 1996-03-27 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260382A JPH09260382A (ja) | 1997-10-03 |
| JP3560724B2 true JP3560724B2 (ja) | 2004-09-02 |
Family
ID=13494229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07260696A Expired - Fee Related JP3560724B2 (ja) | 1996-03-27 | 1996-03-27 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3560724B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3199012B2 (ja) * | 1998-01-26 | 2001-08-13 | 日本電気株式会社 | 半導体装置の評価方法 |
| KR20040007154A (ko) * | 2002-07-16 | 2004-01-24 | 주식회사 하이닉스반도체 | 에프에이 모듈 제조방법 |
-
1996
- 1996-03-27 JP JP07260696A patent/JP3560724B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09260382A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4776618B2 (ja) | 半導体装置用のバックエンド工程伝送線路構造（バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法） | |
| JP3305211B2 (ja) | 半導体装置及びその製造方法 | |
| JP3779243B2 (ja) | 半導体装置及びその製造方法 | |
| JP4327644B2 (ja) | 半導体装置の製造方法 | |
| TWI521664B (zh) | 金屬溝渠去耦合電容結構與形成金屬溝渠去耦合電容結構的方法 | |
| JPWO2010035379A1 (ja) | 半導体装置及びその製造方法 | |
| JP2001267323A (ja) | 半導体装置及びその製造方法 | |
| TW201115697A (en) | Semiconductor device | |
| JP3757143B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| TWI287267B (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
| JP5919128B2 (ja) | 半導体装置とその製造方法 | |
| JP2009016406A (ja) | 貫通導電体を有する半導体装置およびその製造方法 | |
| JP2007019128A (ja) | 半導体装置 | |
| JP3560724B2 (ja) | 半導体集積回路装置 | |
| JP2699663B2 (ja) | 半導体装置の故障解析方法 | |
| JP4956874B2 (ja) | 半導体装置及び半導体の製造方法 | |
| JP2949830B2 (ja) | 半導体装置の故障解析方法 | |
| JP2008041804A (ja) | 半導体装置及びその製造方法 | |
| JPH02161755A (ja) | 半導体装置 | |
| JP2006294896A (ja) | 半導体装置及びその製造方法 | |
| US8330190B2 (en) | Semiconductor device | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JP2643583B2 (ja) | 半導体装置の故障解析方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JP2004022694A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040526 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |