JP3211749B2 - 半導体装置のボンディングパッド及びその製造方法 - Google Patents

半導体装置のボンディングパッド及びその製造方法

Info

Publication number
JP3211749B2
JP3211749B2 JP28986097A JP28986097A JP3211749B2 JP 3211749 B2 JP3211749 B2 JP 3211749B2 JP 28986097 A JP28986097 A JP 28986097A JP 28986097 A JP28986097 A JP 28986097A JP 3211749 B2 JP3211749 B2 JP 3211749B2
Authority
JP
Japan
Prior art keywords
film
bonding pad
bpsg
pad
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28986097A
Other languages
English (en)
Other versions
JPH11126776A (ja
Inventor
隆司 上田
紀夫 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28986097A priority Critical patent/JP3211749B2/ja
Publication of JPH11126776A publication Critical patent/JPH11126776A/ja
Application granted granted Critical
Publication of JP3211749B2 publication Critical patent/JP3211749B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にはボンディングパッド及びその製造方法に関する。
なお本明細書においては、リン５％とボロン１０％程度
を含んだ酸化膜リン５％とボロン１０％程度を含んだ酸
化膜をＢＰＳＧと記載し、実質的にリンやボロンを含ま
ず主にシリケートガラスからなる酸化膜を以下ＮＳＧ膜
と記載する。
【０００２】
【従来の技術】従来のボンディングパッドは、図２に示
すように、フィールド酸化膜１の上にＢＰＳＧ膜２が形
成されている。ＢＰＳＧ膜は、８００℃程度の熱処理を
行うことで、容易に表面平坦化が行えるため、最下層メ
タル下の層間膜として、広く利用されている。
【０００３】ＢＰＳＧ膜２の上には、下層メタルパッド
４が形成され、その上には、上層メタルパッド５を有す
る。下層メタルパッド４と上層メタルパッド５とは、タ
ングステンＣＶＤで層間絶縁膜６中を埋設された多数の
孔７で接続されており、最上層にあるパッシベーション
膜８は、上層メタルパッド５の上を開孔している。ま
た、配線の配線寿命を向上させるため、配線下にはチタ
ンなどの高融点金属で形成されたバリアメタル層３が、
０．０５μｍ成膜されている。
【０００４】図２の構造は、図３に示すような、上層メ
タルパッド単独で形成された場合に発生する剥がれの問
題を解決するために、採用された構造であり、その原因
としては、素子の微細化に伴うメタル層の薄膜化のた
め、ボンディングするときの荷重を単層メタルパッド１
０では支えきらないためである。従来技術の問題点は、
下層メタルパッドが、ＢＰＳＧ膜と接しているため、下
層メタルパッドとＢＰＳＧ膜の界面で、ボンディング時
に剥がれが生じるということである。
【０００５】その理由は、バリアメタルとして下層メタ
ルパッドとＢＰＳＧ膜の間に形成されているチタンなど
の高融点金属とＢＰＳＧ膜との密着強度が不足するから
である。前記ＢＰＳＧ層とバリアメタル層の密着性を高
める手段は、たとえば特開平６−１９６５２５にメタル
パッドとポリシリコンパッド間の接続孔を多数のスリッ
トまたは多数の孔の分散した配列により形成したものが
記載されている。しかしながらそこにはＢＰＳＧ膜と高
融点金属膜との間にＮＳＧ膜を有することは記載されて
はいない。
【０００６】また特開平５−１６０１３３には半導体装
置に関して、ボンディングパット上にタングステン及び
金の中間層を用いることが示されている。しかしながら
そこにはＢＰＳＧ膜と高融点金属膜との間にＮＳＧ膜を
有することは記載されてはいない。
【０００７】
【発明が解決しようとする課題】従来技術の問題点は、
下層メタルパッドが、ＢＰＳＧ膜と接しているため、下
層メタルパッドとＢＰＳＧ膜の界面で、ボンディング時
に剥がれが生じるということである。その理由は、バリ
アメタルとして下層メタルパッドとＢＰＳＧ膜の間に形
成されているチタンなどの高融点金属とＢＰＳＧ膜との
密着強度が不足するからである。
【０００８】本発明は、下層メタルパッド下のバリアメ
タルがＢＰＳＧ膜に直接接することをなくし、ボンディ
ング時にパッドの剥がれを発生しにくくすることを目的
とする。
【０００９】
【課題を解決するための手段】本発明のボンディングパ
ッドでは、上層メタルと下層メタル間を多数の分散した
孔で接続している集積回路のボンディングパッドの下層
メタルを高融点金属膜を介してＢＰＳＧ膜と接合させる
構造において、ＢＰＳＧ膜と高融点金属膜との間にリ
ン、ボロン等の不純物を含有しない膜を設けたことを特
徴とする。
【００１０】
【発明の実施の形態】上層メタルと下層メタル間を多数
の分散した孔で接続している集積回路のボンディングパ
ッドにおいて、ＢＰＳＧ膜と高融点金属膜とＮＳＧ膜を
有し、ＢＰＳＧ膜と高融点金属膜との間にＮＳＧ膜を有
することを特徴とする。具体的には、ＢＰＳＧ膜とバリ
アメタル層を直接に接触させず、ＢＰＳＧ膜とバリアメ
タル層を分離する手段としてＮＳＧ膜（図１の９）を有
する。
【００１１】ＢＰＳＧ膜とバリアメタル層の間に、リン
やボロン等の不純物を含有しない酸化膜（以下ＮＳＧ膜
と記述）を有することで、元来密着性の良くないＢＰＳ
Ｇ膜とバリアメタル層を分離する。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。本発明のボンディングパッドの構造
においては、上層メタルパッド５と下層メタルパッド４
間を多数の分散した孔９で接続している集積回路のボン
ディングパッドにおいて、ＢＰＳＧ膜２と高融点金属膜
３とＮＳＧ膜９を有し、ＢＰＳＧ膜２と高融点金属膜３
との間にＮＳＧ膜２を有することを特徴とするものであ
る。図１を参照すると、本発明の実施例は、フィールド
酸化膜１の上に０．５〜１．５μｍ厚のＢＰＳＧ膜２形
成されており、ＢＰＳＧ膜２の上には、ＮＳＧ膜８が
０．１〜０．３μｍの厚さで形成されている。その上に
は、０．０５μｍ厚のバリアメタル層３と０．５μｍ厚
の下層メタルパッド４と０．６μｍ厚の上層メタルパッ
ド５を有し、下層メタルパッド４と上層メタルパッド５
は、１μｍの厚さの層間絶縁膜６中をＣＶＤ技術でタン
グステンを埋設した多数の孔７で接続されていて、最上
層にある１μｍの膜厚のパッシベーション膜８は、上層
アルミパッド５の上を開孔している。
【００１３】又、本発明の製造方法は、半導体基板上に
フィールド酸化膜を介してＢＰＳＧ膜を形成する工程、
当該ＢＰＳＧ膜上にリン、ボロン等の不純物を含有しな
い膜（ＮＳＧ膜）を形成する工程、当該ＮＳＧ膜上にバ
リアメタル層を形成する工程とからなることを特徴とす
るボンディングパッドの構造の製造方法である。
【００１４】
【発明の効果】発明の効果は、下層メタルパッド下のバ
リアメタル層が、ＢＰＳＧ膜と直接に接触しなくなるた
め、下層メタルパッドの下での剥がれが発生しにくいこ
とである。その理由は、密着性の悪いバリアメタル層と
ＢＰＳＧ膜との間に、ＮＳＧ膜を形成することで密着性
の劣化を防止するからである。
【図面の簡単な説明】
【図１】本発明のボンディングパッドの実施例の断面
図。
【図２】従来のボンディングパッドの断面図。
【図３】従来の単層メタルパッドの断面図。
【符号の説明】
１…フィールド酸化膜 ２…ＢＰＳＧ膜 ３…バリアメタル層 ４…下層メタルパッド ５…上層メタルパッド ６…層間絶縁膜 ７…孔 ８…パッシベーション膜 ９…ＮＳＧ膜 １０…単層メタルパッド

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 上層メタルと下層メタル間を多数の分散
    した孔で接続している集積回路のボンディングパッドの
    下層メタルを高融点金属膜を介してＢＰＳＧ膜と接合さ
    せる構造において、ＢＰＳＧ膜と高融点金属膜との間に
    リン、ボロンを含まずシリケートガラスからなる酸化膜
    （ＮＳＧ膜）を設けたことを特徴とするボンディングパ
    ッドの構造。
  2. 【請求項２】 前記ＢＰＳＧ膜がリン５％とボロン１０
    ％を含んだ酸化膜であることを特徴とする請求項１記載
    のボンディングパッドの構造。
  3. 【請求項３】 前記高融点金属膜がチタン合金であるこ
    とを特徴とする請求項１または２記載のボンディングパ
    ッドの構造。
  4. 【請求項４】 半導体基板上にフィールド酸化膜を介し
    てＢＰＳＧ膜を形成する工程、当該ＢＰＳＧ膜上にリ
    ン、ボロンを含まずシリケートガラスからなる酸化膜
    （ＮＳＧ膜）を形成する工程、当該ＮＳＧ膜上に高融点
    金属膜を形成する工程とからなることを特徴とするボン
    ディングパッドの構造の製造方法。
  5. 【請求項５】 前記ＢＰＳＧ膜がリン５％とボロン１０
    ％を含んだ酸化膜であることを特徴とする請求項４記載
    のボンディングパッドの構造の製造方法。
  6. 【請求項６】 前記高融点金属膜がチタン合金であるこ
    とを特徴とする請求項４または５記載のボンディングパ
    ッドの構造の製造方法。
JP28986097A 1997-10-22 1997-10-22 半導体装置のボンディングパッド及びその製造方法 Expired - Fee Related JP3211749B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28986097A JP3211749B2 (ja) 1997-10-22 1997-10-22 半導体装置のボンディングパッド及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28986097A JP3211749B2 (ja) 1997-10-22 1997-10-22 半導体装置のボンディングパッド及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11126776A JPH11126776A (ja) 1999-05-11
JP3211749B2 true JP3211749B2 (ja) 2001-09-25

Family

ID=17748705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28986097A Expired - Fee Related JP3211749B2 (ja) 1997-10-22 1997-10-22 半導体装置のボンディングパッド及びその製造方法

Country Status (1)

Country Link
JP (1) JP3211749B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195896A (ja) 1998-12-25 2000-07-14 Nec Corp 半導体装置
KR100367737B1 (ko) * 2000-02-18 2003-01-10 주식회사 하이닉스반도체 반도체 장치의 패드 형성방법
US20020195723A1 (en) * 2001-06-25 2002-12-26 Daniel Collette Bond pad structure
KR100605194B1 (ko) 2004-12-29 2006-07-31 동부일렉트로닉스 주식회사 반도체 소자의 패드 형성 방법
JP5922331B2 (ja) * 2011-02-02 2016-05-24 ラピスセミコンダクタ株式会社 半導体装置の配線構造及びその製造方法
JP2018152514A (ja) 2017-03-14 2018-09-27 富士電機株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JPH11126776A (ja) 1999-05-11

Similar Documents

Publication Publication Date Title
US6441467B2 (en) Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film
US6229221B1 (en) Integrated circuit device
JP2003209134A (ja) 半導体装置及びその製造方法
US4984056A (en) Semiconductor integrated circuit device
US6404061B1 (en) Semiconductor device and semiconductor chip
JP3211749B2 (ja) 半導体装置のボンディングパッド及びその製造方法
JPH07114214B2 (ja) 半導体装置
JPH118264A (ja) 半導体装置及びその製造方法
JP2772606B2 (ja) 集積半導体デバイス上にバンプ構造を形成する方法
JP3259562B2 (ja) バンプ付き半導体装置の製造方法
JPS63293930A (ja) 半導体装置における電極
JPH11121458A (ja) 半導体装置
JP3798568B2 (ja) 半導体素子
JPH04731A (ja) 半導体装置及びその製造方法
JP3645450B2 (ja) 半導体装置
JP2004221098A (ja) 半導体装置およびその製造方法
JPH07263555A (ja) 半導体装置の製造方法
JPS63308924A (ja) 半導体装置
JPS6054462A (ja) 半導体装置
JP3005545B1 (ja) 半導体集積回路装置
JP2001308138A (ja) 半導体装置及びその製造方法
JP2003100766A (ja) 半導体装置
JPH05251497A (ja) 半導体装置
JPH02191334A (ja) 半導体装置
JP2987905B2 (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees