JPH06291251A - 電力用半導体モジュール - Google Patents
電力用半導体モジュールInfo
- Publication number
- JPH06291251A JPH06291251A JP5105094A JP10509493A JPH06291251A JP H06291251 A JPH06291251 A JP H06291251A JP 5105094 A JP5105094 A JP 5105094A JP 10509493 A JP10509493 A JP 10509493A JP H06291251 A JPH06291251 A JP H06291251A
- Authority
- JP
- Japan
- Prior art keywords
- source terminal
- terminal
- control
- source
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 入力した制御信号が主電流の影響を受けにく
い高速スイッチングの半導体モジュールを得る。 【構成】 基板１に設けたドレイン端子Ｄ上にソース接
触部４とゲート接触部３を有する半導体チップ２を２個
以上並列に設けた半導体装置の同一基板１上にゲート端
子Ｇのほか、電流引き出し用ソース端子Ｓ1 と制御用ソ
ース端子Ｓ2 を別個に設け、個々の半導体チップのソー
ス接触部４からワイヤボンディングした電流引き出し用
ソース端子Ｓ1 上のボンディング部５のごく近くをボン
ディング部６として、このボンディング部６から制御用
ソース端子Ｓ2 へ個々にワイヤボンディングするように
した。
い高速スイッチングの半導体モジュールを得る。 【構成】 基板１に設けたドレイン端子Ｄ上にソース接
触部４とゲート接触部３を有する半導体チップ２を２個
以上並列に設けた半導体装置の同一基板１上にゲート端
子Ｇのほか、電流引き出し用ソース端子Ｓ1 と制御用ソ
ース端子Ｓ2 を別個に設け、個々の半導体チップのソー
ス接触部４からワイヤボンディングした電流引き出し用
ソース端子Ｓ1 上のボンディング部５のごく近くをボン
ディング部６として、このボンディング部６から制御用
ソース端子Ｓ2 へ個々にワイヤボンディングするように
した。
Description
【０００１】
【産業上の利用分野】この発明は基板のドレイン端子上
にソース接触部とゲート接触部を有する２個以上の半導
体チップを配置した半導体装置における、半導体チップ
からソース端子へのワイヤボンディングを改良した電力
用半導体モジュールに関するものである。
にソース接触部とゲート接触部を有する２個以上の半導
体チップを配置した半導体装置における、半導体チップ
からソース端子へのワイヤボンディングを改良した電力
用半導体モジュールに関するものである。
【０００２】
【従来の技術】従来、この種の電力用半導体モジュール
としては、例えば図３に示す構造のものがある。同図は
１２ａ、１２ｂ、１２ｃの３個のＭＯＳＦＥＴチップを
並列に組み合わせたものであり、このＭＯＳＦＥＴチッ
プ１２ａ、１２ｂ、１２ｃは絶縁性で熱伝導性の基板１
１に設けられた共通のドレイン端子Ｄ上に半田付けによ
り配置されている。そして、これらのＭＯＳＦＥＴチッ
プ１２ａ、１２ｂおよび１２ｃには夫々ゲート接触部１
３とソース接触部１４が設けられており、ゲート接触部
１３は基板１１に設けられた制御用ゲート端子Ｇにワイ
ヤボンディングにより接続されている。また、基板１１
上のドレイン端子Ｄを挟んで制御用ゲート端子の反対側
にはソース端子Ｓが設けられ、このソース端子Ｓには各
ソース接触部１４がワイヤボンディングによって接続さ
れている。
としては、例えば図３に示す構造のものがある。同図は
１２ａ、１２ｂ、１２ｃの３個のＭＯＳＦＥＴチップを
並列に組み合わせたものであり、このＭＯＳＦＥＴチッ
プ１２ａ、１２ｂ、１２ｃは絶縁性で熱伝導性の基板１
１に設けられた共通のドレイン端子Ｄ上に半田付けによ
り配置されている。そして、これらのＭＯＳＦＥＴチッ
プ１２ａ、１２ｂおよび１２ｃには夫々ゲート接触部１
３とソース接触部１４が設けられており、ゲート接触部
１３は基板１１に設けられた制御用ゲート端子Ｇにワイ
ヤボンディングにより接続されている。また、基板１１
上のドレイン端子Ｄを挟んで制御用ゲート端子の反対側
にはソース端子Ｓが設けられ、このソース端子Ｓには各
ソース接触部１４がワイヤボンディングによって接続さ
れている。
【０００３】このような構成の電力用半導体モジュール
の動作について述べると、ドレイン端子Ｄに半田付けさ
れた１２ａ、１２ｂ、１２ｃのＭＯＳＦＥＴの制御信号
は、制御用ゲート端子Ｇとソース端子Ｓの間に入力さ
れ、この制御信号により、ＭＯＳＦＥＴはオン、オフさ
れる。そして、制御された電流がドレイン端子Ｄよりソ
ース端子Ｓに向かって流れたり、切れたりするのであ
る。
の動作について述べると、ドレイン端子Ｄに半田付けさ
れた１２ａ、１２ｂ、１２ｃのＭＯＳＦＥＴの制御信号
は、制御用ゲート端子Ｇとソース端子Ｓの間に入力さ
れ、この制御信号により、ＭＯＳＦＥＴはオン、オフさ
れる。そして、制御された電流がドレイン端子Ｄよりソ
ース端子Ｓに向かって流れたり、切れたりするのであ
る。
【０００４】
【発明が解決しようとする課題】このような従来の半導
体モジュールにおいては、ソース端子Ｓが制御用および
電流引き出し用を兼ねている。そして、ドレイン端子Ｄ
とソース端子Ｓ間に流れる電流によりドレイン端子Ｄと
ソース端子Ｓ間の配線インダクタンスに電圧が誘起され
る。制御信号は、この配線インダクタンスに誘起される
電圧の影響を受けるため、ＭＯＳＦＥＴのスイッチング
スピードが遅くなるという問題がある。
体モジュールにおいては、ソース端子Ｓが制御用および
電流引き出し用を兼ねている。そして、ドレイン端子Ｄ
とソース端子Ｓ間に流れる電流によりドレイン端子Ｄと
ソース端子Ｓ間の配線インダクタンスに電圧が誘起され
る。制御信号は、この配線インダクタンスに誘起される
電圧の影響を受けるため、ＭＯＳＦＥＴのスイッチング
スピードが遅くなるという問題がある。
【０００５】また、これを避けるために、図３に点線で
示すような制御用ソース端子Ｓ2 を設け、制御信号をこ
の制御用ソース端子Ｓ2 から入力したとしても、制御用
ソース端子Ｓ2 の近くに位置するＭＯＳＦＥＴ１２ｃは
主電流による影響を受けにくいが、制御用ソース端子Ｓ
2 に対して遠い位置のＭＯＳＦＥＴ１２ａおよび１２ｂ
はドレイン端子Ｄ→１２ａ→ボンディングワイヤｗ→斜
線部Ａ、Ｄ→１２ｂ→ｗ→斜線部Ａのように主電流が流
れ、斜線部Ａのインダクタンスによるスイッチングの遅
れをもたらすという問題がある。
示すような制御用ソース端子Ｓ2 を設け、制御信号をこ
の制御用ソース端子Ｓ2 から入力したとしても、制御用
ソース端子Ｓ2 の近くに位置するＭＯＳＦＥＴ１２ｃは
主電流による影響を受けにくいが、制御用ソース端子Ｓ
2 に対して遠い位置のＭＯＳＦＥＴ１２ａおよび１２ｂ
はドレイン端子Ｄ→１２ａ→ボンディングワイヤｗ→斜
線部Ａ、Ｄ→１２ｂ→ｗ→斜線部Ａのように主電流が流
れ、斜線部Ａのインダクタンスによるスイッチングの遅
れをもたらすという問題がある。
【０００６】上記のような問題を是正するものとして、
図４のようにソース端子をＭＯＳＦＥＴが配置されてい
るドレイン端子Ｄの両側の基板１１上に、一方を電流引
き出し用ソース端子Ｓ1 、他方を制御用ソース端子Ｓ2
と分けて設置し、ＭＯＳＦＥＴチップ１２ａ〜１２ｃの
ソース接触部からのワイヤボンディングをＳ1 とＳ2の
両者に振り分けることによって、従来の問題を解消しよ
うとする提案もなされているが（特開昭６３−１１０７
４２号）、これによらず問題の解消を行う方法を見出し
た。
図４のようにソース端子をＭＯＳＦＥＴが配置されてい
るドレイン端子Ｄの両側の基板１１上に、一方を電流引
き出し用ソース端子Ｓ1 、他方を制御用ソース端子Ｓ2
と分けて設置し、ＭＯＳＦＥＴチップ１２ａ〜１２ｃの
ソース接触部からのワイヤボンディングをＳ1 とＳ2の
両者に振り分けることによって、従来の問題を解消しよ
うとする提案もなされているが（特開昭６３−１１０７
４２号）、これによらず問題の解消を行う方法を見出し
た。
【０００７】この発明は、２個以上の半導体チップを組
み合わせた電力用半導体モジュールにおける上記した欠
点を除去するためになされたもので、制御信号が主電流
の影響を受けにくい構成とした電力用半導体モジュール
を提供することを目的とするものである。
み合わせた電力用半導体モジュールにおける上記した欠
点を除去するためになされたもので、制御信号が主電流
の影響を受けにくい構成とした電力用半導体モジュール
を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】即ち、この発明の電力用
半導体モジュールは、基板に設けたドレイン端子上にソ
ース接触部とゲート接触部を有する半導体チップを２個
以上並列に配置してなる半導体装置において、ドレイン
端子が設けられている同一基板上にゲート端子のほか、
制御用ソース端子と電流引き出し用ソース端子を別個に
設け、上記個々の半導体チップのソース接触部からワイ
ヤボンディングした電流引き出し用ソース端子上のボン
ディング部の極く近傍から、さらに制御用ソース端子へ
個々にワイヤボンディングしたことを特徴とするもので
ある。
半導体モジュールは、基板に設けたドレイン端子上にソ
ース接触部とゲート接触部を有する半導体チップを２個
以上並列に配置してなる半導体装置において、ドレイン
端子が設けられている同一基板上にゲート端子のほか、
制御用ソース端子と電流引き出し用ソース端子を別個に
設け、上記個々の半導体チップのソース接触部からワイ
ヤボンディングした電流引き出し用ソース端子上のボン
ディング部の極く近傍から、さらに制御用ソース端子へ
個々にワイヤボンディングしたことを特徴とするもので
ある。
【０００９】
【作用】この発明は２個以上の半導体チップをドレイン
端子上に並列に配置し、その同一基板上にゲート端子の
ほかに制御用と電流引き出し用のソース端子を別個に設
け、個々の半導体チップのソース接触部から電流引き出
し用ソース端子にワイヤボンディングし、さらにこの電
流引き出し用ソース端子上のボンディング部のごく近く
をボンディング部として、このボンディング部から制御
用ソース端子へ個々にワイヤボンディングした構成とし
たことで、制御信号が主電流の影響を受けることなく、
従って高速スイッチングの可能な電力用半導体モジュー
ルを得ることができる。
端子上に並列に配置し、その同一基板上にゲート端子の
ほかに制御用と電流引き出し用のソース端子を別個に設
け、個々の半導体チップのソース接触部から電流引き出
し用ソース端子にワイヤボンディングし、さらにこの電
流引き出し用ソース端子上のボンディング部のごく近く
をボンディング部として、このボンディング部から制御
用ソース端子へ個々にワイヤボンディングした構成とし
たことで、制御信号が主電流の影響を受けることなく、
従って高速スイッチングの可能な電力用半導体モジュー
ルを得ることができる。
【００１０】
【実施例】以下、この発明をその一実施例を示す図１に
基づいて詳細に説明する。図１において、１は絶縁性で
熱伝導性の例えば酸化アルミニウムからなる基板であ
り、この基板１の中程にドレイン端子Ｄが設けられてい
る。そして、ドレイン端子Ｄ上にＭＯＳＦＥＴのような
半導体チップ２ａ、２ｂ、２ｃの３個が並列に半田付け
等により配置されている。この２ａ、２ｂ、２ｃのＭＯ
ＳＦＥＴチップ（以下、チップという）は何れもゲート
接触部３とソース接触部４とを有している。上記基板１
上にはドレイン端子Ｄの両側に、制御用ゲート端子Ｇ、
制御用ソース端子Ｓ2 および電流引き出し用ソース端子
Ｓ1 が設けられている。
基づいて詳細に説明する。図１において、１は絶縁性で
熱伝導性の例えば酸化アルミニウムからなる基板であ
り、この基板１の中程にドレイン端子Ｄが設けられてい
る。そして、ドレイン端子Ｄ上にＭＯＳＦＥＴのような
半導体チップ２ａ、２ｂ、２ｃの３個が並列に半田付け
等により配置されている。この２ａ、２ｂ、２ｃのＭＯ
ＳＦＥＴチップ（以下、チップという）は何れもゲート
接触部３とソース接触部４とを有している。上記基板１
上にはドレイン端子Ｄの両側に、制御用ゲート端子Ｇ、
制御用ソース端子Ｓ2 および電流引き出し用ソース端子
Ｓ1 が設けられている。
【００１１】そして、夫々のチップ２ａ、２ｂ、２ｃの
ゲート接触部３と制御用ゲート端子Ｇがワイヤボンディ
ングｗ1 され、ソース接触部４と電流引き出し用ソース
端子Ｓ1 とがワイヤボンディングｗ2 されている。５は
ワイヤボンディングｗ2 された電流引き出し用ソース端
子Ｓ1 上のボンディング部である。ｗ3 は電流引き出し
用ソース端子Ｓ1 と制御用ソース端子Ｓ2 とをボンディ
ングするジャンパー線で、ワイヤボンディングによって
取り付けられるが、この際電流引き出し用ソース端子Ｓ
1 上のボンディング部６は、該電流引き出し用ソース端
子Ｓ1 上における各チップ２ａ、２ｂ、２ｃからワイヤ
ボンディングしたボディング部５のごく近傍に設定され
ている。
ゲート接触部３と制御用ゲート端子Ｇがワイヤボンディ
ングｗ1 され、ソース接触部４と電流引き出し用ソース
端子Ｓ1 とがワイヤボンディングｗ2 されている。５は
ワイヤボンディングｗ2 された電流引き出し用ソース端
子Ｓ1 上のボンディング部である。ｗ3 は電流引き出し
用ソース端子Ｓ1 と制御用ソース端子Ｓ2 とをボンディ
ングするジャンパー線で、ワイヤボンディングによって
取り付けられるが、この際電流引き出し用ソース端子Ｓ
1 上のボンディング部６は、該電流引き出し用ソース端
子Ｓ1 上における各チップ２ａ、２ｂ、２ｃからワイヤ
ボンディングしたボディング部５のごく近傍に設定され
ている。
【００１２】図２はこの発明の他の実施例を示し、制御
用ソース端子Ｓ2 を電流引き出し用ソース端子Ｓ1 に隣
接して設けたものであるが、各チップ２ａ、２ｂ、２ｃ
からのワイヤボンディング等は図１と同様であり、図１
におけると同じ効果が認められる。なお、上記において
は、ＭＯＳＦＥＴを半導体チップとして用いて説明した
が、このほかＩＧＢＴやＳＩＴなどの場合にも有効であ
る。
用ソース端子Ｓ2 を電流引き出し用ソース端子Ｓ1 に隣
接して設けたものであるが、各チップ２ａ、２ｂ、２ｃ
からのワイヤボンディング等は図１と同様であり、図１
におけると同じ効果が認められる。なお、上記において
は、ＭＯＳＦＥＴを半導体チップとして用いて説明した
が、このほかＩＧＢＴやＳＩＴなどの場合にも有効であ
る。
【００１３】
【発明の効果】以上説明したように、この発明の半導体
モジュールは、電流引き出し用ソース端子Ｓ1 と制御用
ソース端子Ｓ2 とを分離し、なおかつ電流引き出し用ソ
ース端子Ｓ1 と制御用ソース端子Ｓ2 とをボンディング
する際の電流引き出し用ソース端子Ｓ1 上のボンディン
グ部６を、各チップ２ａ、２ｂ、２ｃからワイヤボンデ
ィングしたボディング部５のごく近傍に設定した構成と
したことにより、制御用ゲート端子Ｇおよび制御用ソー
ス端子Ｓ2 により各チップに入力される制御信号が各チ
ップの位置による主電流の影響を受けることなく、高速
スイッチングの半導体モジュールを得ることができる。
モジュールは、電流引き出し用ソース端子Ｓ1 と制御用
ソース端子Ｓ2 とを分離し、なおかつ電流引き出し用ソ
ース端子Ｓ1 と制御用ソース端子Ｓ2 とをボンディング
する際の電流引き出し用ソース端子Ｓ1 上のボンディン
グ部６を、各チップ２ａ、２ｂ、２ｃからワイヤボンデ
ィングしたボディング部５のごく近傍に設定した構成と
したことにより、制御用ゲート端子Ｇおよび制御用ソー
ス端子Ｓ2 により各チップに入力される制御信号が各チ
ップの位置による主電流の影響を受けることなく、高速
スイッチングの半導体モジュールを得ることができる。
【図１】この発明の電力用半導体モジュールの一実施例
を示す概略図である。
を示す概略図である。
【図２】この発明の電力用半導体モジュールの他の実施
例を示す概略図である。
例を示す概略図である。
【図３】従来の電力用半導体モジュールを示す概略図で
ある。
ある。
【図４】従来の電力用半導体モジュール他の例を示す概
略図である。
略図である。
１ 基板 ２ａ 半導体チップ ２ｂ 半導体チップ ２ｃ 半導体チップ ３ ゲート接触部 ４ ソース接触部 ５ ボンディング部 ６ ボンディング部 Ｄ ドレイン端子 Ｇ ゲート端子 Ｓ1 電流引き出し用ソース端子 Ｓ2 制御用ソース端子 ｗ1 ボンディングワイヤ ｗ2 ボンディングワイヤ ｗ3 ボンディングワイヤ
Claims (1)
- 【請求項１】 基板に設けたドレイン端子上にソース接
触部とゲート接触部を有する半導体チップを２個以上並
列に配置してなる半導体装置において、ドレイン端子が
設けられている同一基板上にゲート端子のほか、制御用
ソース端子と電流引き出し用ソース端子を別個に設け、
上記個々の半導体チップのソース接触部からワイヤボン
ディングした電流引き出し用ソース端子上のボンディン
グ部の極く近傍から、さらに制御用ソース端子へ個々に
ワイヤボンディングしたことを特徴とする電力用半導体
モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5105094A JP2767529B2 (ja) | 1993-04-06 | 1993-04-06 | 電力用半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5105094A JP2767529B2 (ja) | 1993-04-06 | 1993-04-06 | 電力用半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291251A true JPH06291251A (ja) | 1994-10-18 |
| JP2767529B2 JP2767529B2 (ja) | 1998-06-18 |
Family
ID=14398330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5105094A Expired - Lifetime JP2767529B2 (ja) | 1993-04-06 | 1993-04-06 | 電力用半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2767529B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521992B2 (en) * | 2000-04-21 | 2003-02-18 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Semiconductor apparatus |
| JP2006313821A (ja) * | 2005-05-09 | 2006-11-16 | Toyota Industries Corp | 半導体装置 |
| JP2008029052A (ja) * | 2006-07-18 | 2008-02-07 | Mitsubishi Electric Corp | 電力半導体装置 |
| JP2013507007A (ja) * | 2009-10-02 | 2013-02-28 | アーカンソー パワー エレクトロニクス インターナショナル インコーポレイテッド | 半導体装置およびその形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193553A (ja) * | 1987-01-21 | 1988-08-10 | シーメンス、アクチエンゲゼルシヤフト | 半導体装置 |
-
1993
- 1993-04-06 JP JP5105094A patent/JP2767529B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193553A (ja) * | 1987-01-21 | 1988-08-10 | シーメンス、アクチエンゲゼルシヤフト | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521992B2 (en) * | 2000-04-21 | 2003-02-18 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Semiconductor apparatus |
| JP2006313821A (ja) * | 2005-05-09 | 2006-11-16 | Toyota Industries Corp | 半導体装置 |
| JP4572736B2 (ja) * | 2005-05-09 | 2010-11-04 | 株式会社豊田自動織機 | 半導体装置 |
| JP2008029052A (ja) * | 2006-07-18 | 2008-02-07 | Mitsubishi Electric Corp | 電力半導体装置 |
| JP2013507007A (ja) * | 2009-10-02 | 2013-02-28 | アーカンソー パワー エレクトロニクス インターナショナル インコーポレイテッド | 半導体装置およびその形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2767529B2 (ja) | 1998-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8410591B2 (en) | Semiconductor module with multiple semiconductor chips | |
| US7821128B2 (en) | Power semiconductor device having lines within a housing | |
| US5424579A (en) | Semiconductor device having low floating inductance | |
| US5170337A (en) | Low-inductance package for multiple paralleled devices operating at high frequency | |
| JP3677519B2 (ja) | 電力用半導体モジュール | |
| US6433424B1 (en) | Semiconductor device package and lead frame with die overhanging lead frame pad | |
| KR20120105920A (ko) | 반도체 패키지 | |
| JP2767529B2 (ja) | 電力用半導体モジュール | |
| US7161235B2 (en) | Semiconductor apparatus of a plurality of semiconductor devices enclosed in case and wiring method therefore | |
| JP3279842B2 (ja) | 電力用半導体装置 | |
| JPH08340082A (ja) | 電力用半導体装置 | |
| JP2004241734A (ja) | 半導体モジュール | |
| JPH0729933A (ja) | 電力用半導体装置 | |
| JPH07273407A (ja) | ワイヤボンド対応ペルチェ素子 | |
| JP2002299544A (ja) | 半導体装置 | |
| JP2005150661A (ja) | 半導体装置及びその実装体 | |
| JPH0758272A (ja) | 電力用半導体装置 | |
| JP2005197554A (ja) | 半導体装置 | |
| JPH0729932A (ja) | 電力用半導体装置 | |
| JPH08289567A (ja) | 混成集積回路 | |
| JPH0364934A (ja) | 樹脂封止型半導体装置 | |
| JP2778354B2 (ja) | 半導体装置 | |
| JP4126984B2 (ja) | 半導体装置 | |
| JPH05226568A (ja) | 半導体装置 | |
| JP2000269260A (ja) | 電界効果トランジスタチップおよびその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980310 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100410 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110410 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 15 |