JPH08289567A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH08289567A JPH08289567A JP8125806A JP12580696A JPH08289567A JP H08289567 A JPH08289567 A JP H08289567A JP 8125806 A JP8125806 A JP 8125806A JP 12580696 A JP12580696 A JP 12580696A JP H08289567 A JPH08289567 A JP H08289567A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- drive
- power
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 基板として金属を採用すると、基板と配線の
間に絶縁層が介在されるために寄生容量が発生する。例
えばインバータ回路において、一方の電圧駆動型素子が
ＯＮしている場合、他方の電圧駆動型素子を駆動させる
駆動回路がその容量により動作し、他方の素子も動作し
てしまう問題があった。 【解決手段】電圧駆動型素子４に出力信号を供給する駆
動回路は１つの半導体チップ上に集積化され、電圧駆動
型素子と隣接して金属基板２に実装され導電路３ｂと接
続される。また電圧駆動型素子の電圧が印加される電極
は、金属細線を介して接続される。
間に絶縁層が介在されるために寄生容量が発生する。例
えばインバータ回路において、一方の電圧駆動型素子が
ＯＮしている場合、他方の電圧駆動型素子を駆動させる
駆動回路がその容量により動作し、他方の素子も動作し
てしまう問題があった。 【解決手段】電圧駆動型素子４に出力信号を供給する駆
動回路は１つの半導体チップ上に集積化され、電圧駆動
型素子と隣接して金属基板２に実装され導電路３ｂと接
続される。また電圧駆動型素子の電圧が印加される電極
は、金属細線を介して接続される。
Description
【０００１】
【発明の属する技術分野】本発明は混成集積回路に関
し、特にパワーＭＯＳＦＥＴを備えた混成集積回路に関
する。
し、特にパワーＭＯＳＦＥＴを備えた混成集積回路に関
する。
【０００２】
【従来の技術】近年、省エネルギ、快適性の面より、誘
導モータの可変速化が強く要望されており、その手段と
して、インバータ装置の小型化、低価格化に非常な期待
が寄せられている。以下に従来のインバータ装置の使用
例を図４、図５に示し説明する。
導モータの可変速化が強く要望されており、その手段と
して、インバータ装置の小型化、低価格化に非常な期待
が寄せられている。以下に従来のインバータ装置の使用
例を図４、図５に示し説明する。
【０００３】図４は、インバータ装置の基本構成図、図
５は、インバータ装置の駆動回路である。図４で、１１
はＡＣ電源、２１はＡＣ電源の整流回路、３１、４１、
５１はそれぞれ前記整流回路２１と接続するＵ相、Ｖ
相、Ｗ相の各相駆動回路である。そして、各相駆動回路
３１、４１、５１は、第１ベース部６１、第１パワートラ
ンジスタ７１、第２ベース部８１、第２パワートランジ
スタ９１により構成される。１０１は周波数を設定する
周波数設定部、１１１は周波数設定部１０１の信号を受
け、各相の第１、第２ベース部６０、８１へ信号を出力
する制御回路部、１２１は各相駆動回路３１、４１、５
１に接続するモータである。図５は、図４中の駆動回路
３１、４１、５１の具体例を示し、図４と同じ部分には
同じ番号を付け、重複する説明は省略する。１３１は第
１ベース部６１と第２ベース部８１内の動力源の直流電
源部、１４１は第１パワートランジスタ７１をＯＮ−Ｏ
ＦＦする第１ベースドライブ部、１５１は第２パワート
ランジスタ９１をＯＮ−ＯＦＦする第２ベースドライブ
部、１６１、１７１は第１、第２ベースドライブ部１４
１、１５１への信号入力端子である。
５は、インバータ装置の駆動回路である。図４で、１１
はＡＣ電源、２１はＡＣ電源の整流回路、３１、４１、
５１はそれぞれ前記整流回路２１と接続するＵ相、Ｖ
相、Ｗ相の各相駆動回路である。そして、各相駆動回路
３１、４１、５１は、第１ベース部６１、第１パワートラ
ンジスタ７１、第２ベース部８１、第２パワートランジ
スタ９１により構成される。１０１は周波数を設定する
周波数設定部、１１１は周波数設定部１０１の信号を受
け、各相の第１、第２ベース部６０、８１へ信号を出力
する制御回路部、１２１は各相駆動回路３１、４１、５
１に接続するモータである。図５は、図４中の駆動回路
３１、４１、５１の具体例を示し、図４と同じ部分には
同じ番号を付け、重複する説明は省略する。１３１は第
１ベース部６１と第２ベース部８１内の動力源の直流電
源部、１４１は第１パワートランジスタ７１をＯＮ−Ｏ
ＦＦする第１ベースドライブ部、１５１は第２パワート
ランジスタ９１をＯＮ−ＯＦＦする第２ベースドライブ
部、１６１、１７１は第１、第２ベースドライブ部１４
１、１５１への信号入力端子である。
【０００４】以上の構成によれば、図４、図５より周波
数設定部１０１で周波数を設定すれば、制御回路部１１
１は、前記設定信号に基づき、電機角で１２０度の位相
間隔で、Ｕ、Ｖ、Ｗの各相駆動回路３１、４１、５１の
第１、第２ベース部６１、８１へそれぞれのパワートラ
ンジスタ７１、９１を交互にＯＮ−ＯＦＦする信号を出
力する。即ち第１、第２ベース部６１、８１では、第
１、第２ベースドライブ部１４１、１５１の信号入力端
子１６１、１７１で信号を受け、各々の直流電源部１３
１によりパワートランジスタ７１、９１を交互にＯＮ−
ＯＦＦし、整流回路２１により供給される直流電圧を等
価的に３相交流に変換し、モータ１２１の運転を行う。
数設定部１０１で周波数を設定すれば、制御回路部１１
１は、前記設定信号に基づき、電機角で１２０度の位相
間隔で、Ｕ、Ｖ、Ｗの各相駆動回路３１、４１、５１の
第１、第２ベース部６１、８１へそれぞれのパワートラ
ンジスタ７１、９１を交互にＯＮ−ＯＦＦする信号を出
力する。即ち第１、第２ベース部６１、８１では、第
１、第２ベースドライブ部１４１、１５１の信号入力端
子１６１、１７１で信号を受け、各々の直流電源部１３
１によりパワートランジスタ７１、９１を交互にＯＮ−
ＯＦＦし、整流回路２１により供給される直流電圧を等
価的に３相交流に変換し、モータ１２１の運転を行う。
【０００５】以上に詳述したパワートランジスタを用い
たインバータ回路は主に低速用のモータを駆動する場合
に用いられる。高速用を必要とする場合にはパワーＭＯ
ＳＦＥＴを用いたインバータ回路が一般的に使用され
る。図６はパワーＭＯＳＦＥＴを用いた場合の基本構成
図である。パワーＭＯＳＦＥＴを用いたとしても基本的
動作は上述したパワートランジスタ用のインバータ回路
と略同一のため省略する。
たインバータ回路は主に低速用のモータを駆動する場合
に用いられる。高速用を必要とする場合にはパワーＭＯ
ＳＦＥＴを用いたインバータ回路が一般的に使用され
る。図６はパワーＭＯＳＦＥＴを用いた場合の基本構成
図である。パワーＭＯＳＦＥＴを用いたとしても基本的
動作は上述したパワートランジスタ用のインバータ回路
と略同一のため省略する。
【０００６】上述したインバータ回路を混成集積回路に
集積化する場合、従来例では二枚の絶縁性金属基板を用
いて対応していた。即ち、一方の基板にパワートランジ
スタあるいはパワーＭＯＳＦＥＴ等を有したパワー用回
路を形成し、他方の基板に駆動回路および保護回路等の
小信号用回路を形成してそれぞれの回路を二枚の基板上
に配置して集積化を行っていた（図７参照）。
集積化する場合、従来例では二枚の絶縁性金属基板を用
いて対応していた。即ち、一方の基板にパワートランジ
スタあるいはパワーＭＯＳＦＥＴ等を有したパワー用回
路を形成し、他方の基板に駆動回路および保護回路等の
小信号用回路を形成してそれぞれの回路を二枚の基板上
に配置して集積化を行っていた（図７参照）。
【０００７】
【発明が解決しようとする課題】同一基板表面上をパワ
ー用回路および小信号用回路を形成すると以下に示す如
き問題があった。図８は、小信号用回路のパワー素子
（ＭＯＳＦＥＴ）を駆動させる１つの駆動回路を示した
パターン図である。かかる従来の駆動回路は複数のディ
スクリート部品あるいは半導体チップを接続して構成さ
れるのが一般的である。インバータ回路において、述べ
るまでもないが図８に示したパターンが６個配置されて
いる。
ー用回路および小信号用回路を形成すると以下に示す如
き問題があった。図８は、小信号用回路のパワー素子
（ＭＯＳＦＥＴ）を駆動させる１つの駆動回路を示した
パターン図である。かかる従来の駆動回路は複数のディ
スクリート部品あるいは半導体チップを接続して構成さ
れるのが一般的である。インバータ回路において、述べ
るまでもないが図８に示したパターンが６個配置されて
いる。
【０００８】駆動回路を形成するパターン配線下の構造
は金属基板、絶縁層、導体となっているために寄生容量
が発生する。この寄生容量は駆動回路部分のパターン配
線が長くなるとその容量が大きくなり、例えば、インバ
ータ回路下側アームのパワーＭＯＳＦＥＴを駆動させる
と一対のもう一方の上側アームのパワーＭＯＳＦＥＴが
寄生容量によって誤動作する。その結果、短絡電流が流
れパワーＭＯＳＦＥＴが破壊する不具合がある。
は金属基板、絶縁層、導体となっているために寄生容量
が発生する。この寄生容量は駆動回路部分のパターン配
線が長くなるとその容量が大きくなり、例えば、インバ
ータ回路下側アームのパワーＭＯＳＦＥＴを駆動させる
と一対のもう一方の上側アームのパワーＭＯＳＦＥＴが
寄生容量によって誤動作する。その結果、短絡電流が流
れパワーＭＯＳＦＥＴが破壊する不具合がある。
【０００９】
【課題を解決するための手段】本発明は上述した課題に
鑑みてなされたものであり、電圧駆動型素子をベアチッ
プとし、この電圧駆動型素子に前記出力信号を供給する
駆動回路を、１つの半導体チップ上に集積化し、且つ前
記電圧駆動型素子と隣接して前記金属基板に実装し、前
記電圧駆動型素子の電圧が印加される電極を金属細線を
介して接続することで解決するものである。
鑑みてなされたものであり、電圧駆動型素子をベアチッ
プとし、この電圧駆動型素子に前記出力信号を供給する
駆動回路を、１つの半導体チップ上に集積化し、且つ前
記電圧駆動型素子と隣接して前記金属基板に実装し、前
記電圧駆動型素子の電圧が印加される電極を金属細線を
介して接続することで解決するものである。
【００１０】電圧駆動型素子をスイッチングさせる複数
の回路素子より構成された駆動回路を１つの半導体チッ
プ上に集積化することにより、駆動回路内でのパターン
引き回し線を著しく少なくすることができる、その結
果、パターン配線下の寄生容量を著しく減少させること
ができる。また、駆動回路を半導体チップ上に集積化す
ることで従来と比べ駆動回路部分の面積が著しく小さく
なり混成集積回路の小型化が行える。
の回路素子より構成された駆動回路を１つの半導体チッ
プ上に集積化することにより、駆動回路内でのパターン
引き回し線を著しく少なくすることができる、その結
果、パターン配線下の寄生容量を著しく減少させること
ができる。また、駆動回路を半導体チップ上に集積化す
ることで従来と比べ駆動回路部分の面積が著しく小さく
なり混成集積回路の小型化が行える。
【００１１】また本発明は、金属基板の採用により、前
記半導体チップと電圧駆動型素子を隣接させて配置する
ことができる。例えばＡｌの熱伝導率は、セラミック等
の基板と比較して１桁以上も優れる。そのため電圧駆動
型素子に発生する熱は、外部へ放出でき、駆動回路が集
積された半導体チップの熱上昇を抑えられ、駆動回路の
誤動作を防止できる。その結果、隣接配置により、前記
電圧駆動型素子の電極（例えばゲート電極）から駆動Ｉ
Ｃまでの浮遊容量を更に小さくできる。
記半導体チップと電圧駆動型素子を隣接させて配置する
ことができる。例えばＡｌの熱伝導率は、セラミック等
の基板と比較して１桁以上も優れる。そのため電圧駆動
型素子に発生する熱は、外部へ放出でき、駆動回路が集
積された半導体チップの熱上昇を抑えられ、駆動回路の
誤動作を防止できる。その結果、隣接配置により、前記
電圧駆動型素子の電極（例えばゲート電極）から駆動Ｉ
Ｃまでの浮遊容量を更に小さくできる。
【００１２】しかも電圧駆動型素子を、図１に示すよう
にベアチップとすることで、融通性を有するワイヤーボ
ンディングが採用できるので、駆動回路を実装した半導
体チップの近傍から延在される配線は、フレキシビリテ
ィ（例えばできるだけ少ない浮遊容量の配線とすること
ができる）を有した状態で、この配線と電圧駆動型素子
の電圧が印加される電極とを金属細線で電気的に接続す
ることができる。
にベアチップとすることで、融通性を有するワイヤーボ
ンディングが採用できるので、駆動回路を実装した半導
体チップの近傍から延在される配線は、フレキシビリテ
ィ（例えばできるだけ少ない浮遊容量の配線とすること
ができる）を有した状態で、この配線と電圧駆動型素子
の電圧が印加される電極とを金属細線で電気的に接続す
ることができる。
【００１３】
【発明の実施の形態】以下で、本発明の実施形態に係る
混成集積回路を図１および図２に示した図面を参照しな
がら説明する。図１は、本発明を示す混成集積回路の平
面図であり、図２は、図１のＩ−Ｉ断面図である。図１
および図２の如く、本発明の混成集積回路１は、金属基
板２と、基板２上に絶縁層６を介して形成された導電路
３と、導電路３の所定位置に実装された電圧駆動型素子
４および素子４をスイッチングさせる駆動回路５とから
構成される。
混成集積回路を図１および図２に示した図面を参照しな
がら説明する。図１は、本発明を示す混成集積回路の平
面図であり、図２は、図１のＩ−Ｉ断面図である。図１
および図２の如く、本発明の混成集積回路１は、金属基
板２と、基板２上に絶縁層６を介して形成された導電路
３と、導電路３の所定位置に実装された電圧駆動型素子
４および素子４をスイッチングさせる駆動回路５とから
構成される。
【００１４】金属基板２は、鉄、銅あるいはアルミニウ
ム等の金属を用いることができるが、本実施の形態では
アルミニウム基板を用いるものとする。本実施の形態で
用いるアルミニウム基板表面には陽極酸化技術によって
酸化アルミニウム膜が形成され絶縁処理が行われる。そ
の基板２の一主面上には絶縁層６を介して所望形状の導
電路３が形成されている。
ム等の金属を用いることができるが、本実施の形態では
アルミニウム基板を用いるものとする。本実施の形態で
用いるアルミニウム基板表面には陽極酸化技術によって
酸化アルミニウム膜が形成され絶縁処理が行われる。そ
の基板２の一主面上には絶縁層６を介して所望形状の導
電路３が形成されている。
【００１５】絶縁層６は、エポキシあるいはポリイミド
樹脂等の樹脂薄層あるいはセラミック等の板材が用いら
れる。本実施の形態ではエポキシ樹脂薄層を用いるもの
とし、その薄層には銅箔が貼着されている。銅箔を所定
のパターンにエッチングすることにより所望形状の導電
路３が形成される。導電路３は印刷によって形成できる
ことはいうまでもない。
樹脂等の樹脂薄層あるいはセラミック等の板材が用いら
れる。本実施の形態ではエポキシ樹脂薄層を用いるもの
とし、その薄層には銅箔が貼着されている。銅箔を所定
のパターンにエッチングすることにより所望形状の導電
路３が形成される。導電路３は印刷によって形成できる
ことはいうまでもない。
【００１６】導電路３はパワー部分に用いられるもの３
ａと小信号部分に用いられる３ｂとが同一基板２上に形
成されることになる。更に述べると、パワー系の導電路
３ａは、基板２の略中間で区画される領域に形成され、
基板２の一側辺にはパワー用の複数の固着パッドが形成
される。小信号系の導電路３ｂは、パワー系の導電路３
ａと２分する様に形成されその延在する先端部には小信
号用の複数の固着パッドが形成される。
ａと小信号部分に用いられる３ｂとが同一基板２上に形
成されることになる。更に述べると、パワー系の導電路
３ａは、基板２の略中間で区画される領域に形成され、
基板２の一側辺にはパワー用の複数の固着パッドが形成
される。小信号系の導電路３ｂは、パワー系の導電路３
ａと２分する様に形成されその延在する先端部には小信
号用の複数の固着パッドが形成される。
【００１７】すなわち、パワー用および小信号用の固着
パッドは、それぞれ基板２の相対向する側辺周端部に形
成されることになり、上記したように小信号用回路とパ
ワー用回路とは基板２の略中間領域で区画されることに
なる。パワー系の導電路３ａ上の所定位置には複数の電
圧駆動型素子４が半田によって固着されている。電圧駆
動型素子４としては、例えばパワーＭＯＳＦＥＴ、ＩＧ
ＢＴ、ＢｉＭＯＳ等の素子を用いることができるが、本
実施の形態では、パワーＭＯＳＦＥＴを用いるものとす
る（以下電圧駆動型素子４をパワーＭＯＳＦＥＴとい
う）。各パワーＭＯＳＦＥＴ４は、ブリッヂ接続なる様
に配置される。
パッドは、それぞれ基板２の相対向する側辺周端部に形
成されることになり、上記したように小信号用回路とパ
ワー用回路とは基板２の略中間領域で区画されることに
なる。パワー系の導電路３ａ上の所定位置には複数の電
圧駆動型素子４が半田によって固着されている。電圧駆
動型素子４としては、例えばパワーＭＯＳＦＥＴ、ＩＧ
ＢＴ、ＢｉＭＯＳ等の素子を用いることができるが、本
実施の形態では、パワーＭＯＳＦＥＴを用いるものとす
る（以下電圧駆動型素子４をパワーＭＯＳＦＥＴとい
う）。各パワーＭＯＳＦＥＴ４は、ブリッヂ接続なる様
に配置される。
【００１８】小信号系の導電路３ｂ上の所定位置には各
パワーＭＯＳＦＥＴ４をスイッチングさせる駆動回路５
およびコンデンサ、チップ抵抗等のチップ部品が固着さ
れている。本発明の特徴とする所は、パワーＭＯＳＦＥ
Ｔ４をスイッチングさせる駆動回路５にある。即ち、従
来構造の駆動回路はトランジスタ、チップ抵抗、チップ
コンデンサ等の複数の回路素子を用いて所望の導電路の
引き回し線によって接続することによって形成されてい
た。しかし、本発明の駆動回路５は従来の駆動回路を構
成する回路が半導体チップ上に集積化されている。
パワーＭＯＳＦＥＴ４をスイッチングさせる駆動回路５
およびコンデンサ、チップ抵抗等のチップ部品が固着さ
れている。本発明の特徴とする所は、パワーＭＯＳＦＥ
Ｔ４をスイッチングさせる駆動回路５にある。即ち、従
来構造の駆動回路はトランジスタ、チップ抵抗、チップ
コンデンサ等の複数の回路素子を用いて所望の導電路の
引き回し線によって接続することによって形成されてい
た。しかし、本発明の駆動回路５は従来の駆動回路を構
成する回路が半導体チップ上に集積化されている。
【００１９】図３は半導体チップ上に形成された駆動回
路５を示すブロック図である。図３の如く、所定の入力
信号に基づいて出力回路を駆動させる前段回路と、パワ
ーＭＯＳＦＥＴ４をスイッチングさせる出力回路と、前
段回路および出力回路に所定の安定した電流を供給する
定電流回路と、パワーＭＯＳＦＥＴ４の飽和電圧が過電
流によって上昇したときの異常電圧を検出する電圧検出
回路とから構成されている。
路５を示すブロック図である。図３の如く、所定の入力
信号に基づいて出力回路を駆動させる前段回路と、パワ
ーＭＯＳＦＥＴ４をスイッチングさせる出力回路と、前
段回路および出力回路に所定の安定した電流を供給する
定電流回路と、パワーＭＯＳＦＥＴ４の飽和電圧が過電
流によって上昇したときの異常電圧を検出する電圧検出
回路とから構成されている。
【００２０】駆動回路５はブリッヂ接続された各パワー
ＭＯＳＦＥＴ４と隣接して配置されそれぞれの導電路３
にボンディングして接続され所定の出力を有したインバ
ータ用の混成集積回路を実現することができる。ところ
で、駆動回路を半導体チップ（ここでは駆動ＩＣとす
る。）上に集積化することで、金属基板−絶縁層−配線
によって生ずる浮遊容量を大幅に減らすことができる。
しかし駆動ＩＣとパワーＭＯＳＦＥＴが金属基板に実装
される際、この間隔が大幅に長ければ、やはりこの間に
は長い配線を介した電気的接続が必要となる。その結
果、駆動ＩＣとパワーＭＯＳＦＥＴの間に浮遊容量が発
生し、結局誤動作を招くことになる。従って、両者はで
きるだけ近接させる必要がある。ところがパワーＭＯＳ
ＦＥＴには大電流が流れ、温度が１５０度近くまで上昇
し、駆動ＩＣがこれに近い温度になれば、ここでもまた
誤動作をすることになる。 しかし金属基板を採用する
ことで、この駆動ＩＣの温度上昇を抑制することができ
る。つまりＡｌの熱伝導率は、他の混成集積回路基板と
比較して１桁以上も優れている。従って、パワーＭＯＳ
ＦＥＴより発生する熱は、外部へ放出され、また駆動Ｉ
Ｃの自己発熱によって発生する駆動ＩＣの温度上昇も、
パワーＭＯＳＦＥＴの熱を放出できる分低く抑えること
が可能であるため、駆動ＩＣとパワーＭＯＳＦＥＴを隣
接配置できる。その結果、隣接配置できるため、駆動Ｉ
ＣとパワーＭＯＳＦＥＴの間に発生する浮遊容量も抑制
でき、誤動作をより以上防止することができる。
ＭＯＳＦＥＴ４と隣接して配置されそれぞれの導電路３
にボンディングして接続され所定の出力を有したインバ
ータ用の混成集積回路を実現することができる。ところ
で、駆動回路を半導体チップ（ここでは駆動ＩＣとす
る。）上に集積化することで、金属基板−絶縁層−配線
によって生ずる浮遊容量を大幅に減らすことができる。
しかし駆動ＩＣとパワーＭＯＳＦＥＴが金属基板に実装
される際、この間隔が大幅に長ければ、やはりこの間に
は長い配線を介した電気的接続が必要となる。その結
果、駆動ＩＣとパワーＭＯＳＦＥＴの間に浮遊容量が発
生し、結局誤動作を招くことになる。従って、両者はで
きるだけ近接させる必要がある。ところがパワーＭＯＳ
ＦＥＴには大電流が流れ、温度が１５０度近くまで上昇
し、駆動ＩＣがこれに近い温度になれば、ここでもまた
誤動作をすることになる。 しかし金属基板を採用する
ことで、この駆動ＩＣの温度上昇を抑制することができ
る。つまりＡｌの熱伝導率は、他の混成集積回路基板と
比較して１桁以上も優れている。従って、パワーＭＯＳ
ＦＥＴより発生する熱は、外部へ放出され、また駆動Ｉ
Ｃの自己発熱によって発生する駆動ＩＣの温度上昇も、
パワーＭＯＳＦＥＴの熱を放出できる分低く抑えること
が可能であるため、駆動ＩＣとパワーＭＯＳＦＥＴを隣
接配置できる。その結果、隣接配置できるため、駆動Ｉ
ＣとパワーＭＯＳＦＥＴの間に発生する浮遊容量も抑制
でき、誤動作をより以上防止することができる。
【００２１】更には、電圧駆動型素子を、図１に示すよ
うにベアチップとすることで、融通性を有するワイヤー
ボンディングが採用できるので、駆動回路を実装した半
導体チップの近傍から延在される配線は、フレキシビリ
ティ（例えばできるだけ少ない浮遊容量の配線とするこ
とができる）を有した状態で、この配線と電圧駆動型素
子の電圧が印加される電極とを金属細線で電気的に接続
することができる。
うにベアチップとすることで、融通性を有するワイヤー
ボンディングが採用できるので、駆動回路を実装した半
導体チップの近傍から延在される配線は、フレキシビリ
ティ（例えばできるだけ少ない浮遊容量の配線とするこ
とができる）を有した状態で、この配線と電圧駆動型素
子の電圧が印加される電極とを金属細線で電気的に接続
することができる。
【００２２】上述した実施の形態では、インバータ回路
を用いて説明したが、本発明は、インバータ回路に限定
されるものではなく、アクティブフィルタ回路等パワー
ＭＯＳＦＥＴ等の電圧駆動型のスイッチング素子を用い
るハイブリッドＩＣに応用できることは説明するまでも
ない。斯かる本発明によれば、各パワーＭＯＳＦＥＴ４
を駆動させる駆動回路５を半導体チップ上に集積化する
ことにより、従来の駆動回路は複数の引き回し線のパタ
ーンを必要としていたが、これを不要とすることができ
る。この結果、従来では引き回し線のパターン部分で寄
生容量が発生していたが、本発明では駆動回路５自体が
チップ化されているために寄生容量を著しく低減するこ
とができる。
を用いて説明したが、本発明は、インバータ回路に限定
されるものではなく、アクティブフィルタ回路等パワー
ＭＯＳＦＥＴ等の電圧駆動型のスイッチング素子を用い
るハイブリッドＩＣに応用できることは説明するまでも
ない。斯かる本発明によれば、各パワーＭＯＳＦＥＴ４
を駆動させる駆動回路５を半導体チップ上に集積化する
ことにより、従来の駆動回路は複数の引き回し線のパタ
ーンを必要としていたが、これを不要とすることができ
る。この結果、従来では引き回し線のパターン部分で寄
生容量が発生していたが、本発明では駆動回路５自体が
チップ化されているために寄生容量を著しく低減するこ
とができる。
【００２３】また、駆動回路５がチップ上に集積化され
ているために駆動回路５の面積は従来構造と比べ著しく
小さくなるために混成集積回路の小型化が行える。更
に、小信号用の固着パッドとパワー用の固着パッドとが
基板２の相対向する側辺に設けられているため基板２上
の有効面を最大限に利用することができる。
ているために駆動回路５の面積は従来構造と比べ著しく
小さくなるために混成集積回路の小型化が行える。更
に、小信号用の固着パッドとパワー用の固着パッドとが
基板２の相対向する側辺に設けられているため基板２上
の有効面を最大限に利用することができる。
【００２４】
【発明の効果】以上説明したように本発明に依れば、各
パワーＭＯＳＦＥＴを駆動させる駆動回路を半導体チッ
プ上に集積化することにより、従来の駆動回路では複数
の引き回し線のパターンを必要としていたのに対し、本
発明では不要とすることができる。
パワーＭＯＳＦＥＴを駆動させる駆動回路を半導体チッ
プ上に集積化することにより、従来の駆動回路では複数
の引き回し線のパターンを必要としていたのに対し、本
発明では不要とすることができる。
【００２５】この結果、従来では引き回し線のパターン
部分で寄生容量が発生していたが、本発明では駆動回路
自体がチップ化されているために寄生容量を著しく低減
することができる。また熱的要因を考えることなくパワ
ーＭＯＳＦＥＴと駆動ＩＣとを隣接配置することがで
き、またベアチップのパワーＭＯＳＦＥＴの採用によ
り、パワーＭＯＳと駆動回路との間の配線に融通性が利
き、パワーＭＯＳＦＥＴと駆動ＩＣとの間に生じる浮遊
容量を抑制することができる。そのため、パワーＭＯＳ
ＦＥＴのスイッチング時のノイズによる容量変化による
電位変化を最小限に抑えることができ他のパワーＭＯＳ
ＦＥＴの異常動作を防止することが可能となる。
部分で寄生容量が発生していたが、本発明では駆動回路
自体がチップ化されているために寄生容量を著しく低減
することができる。また熱的要因を考えることなくパワ
ーＭＯＳＦＥＴと駆動ＩＣとを隣接配置することがで
き、またベアチップのパワーＭＯＳＦＥＴの採用によ
り、パワーＭＯＳと駆動回路との間の配線に融通性が利
き、パワーＭＯＳＦＥＴと駆動ＩＣとの間に生じる浮遊
容量を抑制することができる。そのため、パワーＭＯＳ
ＦＥＴのスイッチング時のノイズによる容量変化による
電位変化を最小限に抑えることができ他のパワーＭＯＳ
ＦＥＴの異常動作を防止することが可能となる。
【００２６】また、本発明では駆動回路が半導体チップ
上に集積化されているために、従来より駆動回路自体の
面積が著しく小さくなるために混成集積回路の小型化に
大きく寄与できる利点を有する。更に本発明では、小信
号用の固着パッドとパワー用の固着パッドとが基板の相
対向する側辺に設けられているために基板上の実装有効
面積を拡大することができる。その結果、小型の基板で
あっても最大限の高密度実装が可能となる。
上に集積化されているために、従来より駆動回路自体の
面積が著しく小さくなるために混成集積回路の小型化に
大きく寄与できる利点を有する。更に本発明では、小信
号用の固着パッドとパワー用の固着パッドとが基板の相
対向する側辺に設けられているために基板上の実装有効
面積を拡大することができる。その結果、小型の基板で
あっても最大限の高密度実装が可能となる。
【図１】本発明の実施形態に係る混成集積回路を示す平
面図である。
面図である。
【図２】図１のＩ−Ｉ線に対応する断面図である。
【図３】駆動回路を説明するブロック図である。
【図４】インバータ装置を示す基本構成図である。
【図５】インバータ装置の駆動回路を示す図である。
【図６】ＭＯＳＦＥＴを用いた場合のインバータ装置を
示す基本構成図である。
示す基本構成図である。
【図７】従来の混成集積回路を示す断面図である。
【図８】従来の駆動回路を説明する平面図である。
Claims (1)
- 【請求項１】金属基板と、 前記金属基板上に絶縁層を介して形成れた所望形状の導
電路と、 前記導電路上の所定位置に接続された複数の回路素子
と、 所定の出力信号に基づいてスイッチングする電圧駆動型
素子とを備えた混成集積回路において、 前記電圧駆動型素子はベアチップであり、この電圧駆動
型素子に前記出力信号を供給する駆動回路は、１つの半
導体チップ上に集積化され、前記電圧駆動型素子と隣接
して前記金属基板に実装され、前記電圧駆動型素子の電
圧が印加される電極は、金属細線を介して接続されるこ
とを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125806A JP2902993B2 (ja) | 1996-05-21 | 1996-05-21 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125806A JP2902993B2 (ja) | 1996-05-21 | 1996-05-21 | 混成集積回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1296909A Division JPH0758757B2 (ja) | 1989-11-15 | 1989-11-15 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08289567A true JPH08289567A (ja) | 1996-11-01 |
| JP2902993B2 JP2902993B2 (ja) | 1999-06-07 |
Family
ID=14919380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8125806A Expired - Fee Related JP2902993B2 (ja) | 1996-05-21 | 1996-05-21 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2902993B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133768A (ja) * | 1998-10-27 | 2000-05-12 | Mitsubishi Electric Corp | 半導体パワーモジュール |
| JP2000223644A (ja) * | 1999-02-02 | 2000-08-11 | Denso Corp | 半導体装置 |
| WO2015037537A1 (ja) * | 2013-09-10 | 2015-03-19 | 独立行政法人産業技術総合研究所 | 電力変換回路および装置 |
| JP2017108187A (ja) * | 2012-07-19 | 2017-06-15 | 三菱電機株式会社 | 電力用半導体モジュール |
-
1996
- 1996-05-21 JP JP8125806A patent/JP2902993B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133768A (ja) * | 1998-10-27 | 2000-05-12 | Mitsubishi Electric Corp | 半導体パワーモジュール |
| JP2000223644A (ja) * | 1999-02-02 | 2000-08-11 | Denso Corp | 半導体装置 |
| JP2017108187A (ja) * | 2012-07-19 | 2017-06-15 | 三菱電機株式会社 | 電力用半導体モジュール |
| WO2015037537A1 (ja) * | 2013-09-10 | 2015-03-19 | 独立行政法人産業技術総合研究所 | 電力変換回路および装置 |
| JPWO2015037537A1 (ja) * | 2013-09-10 | 2017-03-02 | 国立研究開発法人産業技術総合研究所 | 電力変換回路および装置 |
| US9774241B2 (en) | 2013-09-10 | 2017-09-26 | National Institute Of Advanced Industrial Science And Technology | Power conversion circuit and device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2902993B2 (ja) | 1999-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169265B1 (ko) | 반도체장치 | |
| JP4146607B2 (ja) | パワーモジュール | |
| JP2004319992A (ja) | モジュール構成式のパワー半導体モジュール | |
| JP2000091499A (ja) | パワー半導体モジュール並びにそれを用いた電動機駆動システム | |
| JPH1174433A (ja) | 半導体装置 | |
| JPH0855956A (ja) | 駆動回路装置モジュール | |
| JP5285348B2 (ja) | 回路装置 | |
| WO2007026945A1 (ja) | 回路装置およびその製造方法 | |
| US20230352453A1 (en) | Semiconductor module | |
| JP2001274322A (ja) | パワー半導体モジュール | |
| US5541453A (en) | Power semiconductor module | |
| US20020158327A1 (en) | Semiconductor device | |
| US7078797B2 (en) | Hybrid integrated circuit device | |
| JP2000133768A (ja) | 半導体パワーモジュール | |
| JPH1118429A (ja) | 制御モジュール | |
| JP2001286156A (ja) | 基板実装インバータ装置 | |
| JP2001308265A (ja) | 半導体装置 | |
| JP2902993B2 (ja) | 混成集積回路 | |
| JP4461639B2 (ja) | 半導体装置 | |
| JP2605910B2 (ja) | パワーモジュール | |
| JPH0758757B2 (ja) | 混成集積回路 | |
| JP2614599B2 (ja) | 混成集積回路 | |
| JP4246040B2 (ja) | 半導体装置の実装体 | |
| JP2600516B2 (ja) | 半導体装置 | |
| JP3149648B2 (ja) | 半導体変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |