JPH0729933A - 電力用半導体装置 - Google Patents

電力用半導体装置

Info

Publication number
JPH0729933A
JPH0729933A JP5195101A JP19510193A JPH0729933A JP H0729933 A JPH0729933 A JP H0729933A JP 5195101 A JP5195101 A JP 5195101A JP 19510193 A JP19510193 A JP 19510193A JP H0729933 A JPH0729933 A JP H0729933A
Authority
JP
Japan
Prior art keywords
electrode
electrode pad
pad
semiconductor device
main current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5195101A
Other languages
English (en)
Inventor
Shinichi Shinohara
信一 篠原
Takayuki Suzuki
隆之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP5195101A priority Critical patent/JPH0729933A/ja
Publication of JPH0729933A publication Critical patent/JPH0729933A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】高周波応答が良好な電力用半導体装置を得るこ
とを目的としている。 【構成】電気絶縁基板１と，この電気絶縁基板１にそれ
ぞれ離れて固着された少なくとも第１，第２，第３の電
極パッド２，４，５と，第１と第２の主電流電極と信号
電極とを備えて前記第１の主電流電極が前記第１の電極
パッド２にハンダ付けされた半導体素子３と，前記第２
の主電流電極を前記第２の電極パッド４へ接続する第１
のボンディングワイヤ６Ａと，前記信号電極を第３の電
極パッド５へ接続する第２のボンディングワイヤ６Ｂと
を備えた電力用半導体装置において，前記第１の電極パ
ッド２と前記第３の電極パッド５との間に前記第２の電
極パッド４が位置することにより，前記第１の電極パッ
ド２の電圧変化による前記第３の電極パッド５への影響
を弱めたことを特徴とする電力用半導体装置。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は，セラミック基板のよう
な電気絶縁板に電極パッドを介して固着された半導体素
子を備えた電力用半導体装置，特に大電力用のＭＯＳＦ
ＥＴのような高速スイッチング半導体モジュールに適し
た半導体装置に関する。
【０００２】
【従来の技術】電気絶縁板上に種々の方法で固着した金
属板からなる電極パッドに半導体素子をろう付してなる
電力用半導体装置としては，特開昭６０ー１０３６４９
号公報，特開昭６１ー１４０１５８号公報，特開昭６２
ー２０９８３４号公報，或いは特開平４ー２８７９５２
号公報などに開示されたものがある。
【０００３】例えば特開昭６２ー２０９８３４号公報に
は，図３に示すような絶縁板ユニット構造のパワートラ
ンジスタブロック５０が示されている。このパワートラ
ンジスタブロック５０は，絶縁板５１と，その表面に固
着されたワイヤボンディング用パッド５２，５３と，チ
ップマウント用パッド５４を有している。そして，半導
体チップ５５をチップマウント用パッド５４にマウント
すると共に，ボンディングワイヤ５６，５７によりワイ
ヤボンディング用パッド５２，５３にボンディングした
ものである。なお，必要に応じてダイオード５８などを
パッド５４上にマウントする。
【０００４】このようなパワートランジスタブロック５
０は，図４に示すように，２つの絶縁板５１が放熱用金
属板６０の上に少し離して固着され，図示していない外
部端子がそれぞれのパッドに接続された後，ケース６１
に配設されて樹脂モールドされモジュール化される。
【０００５】しかしこの構造をもつ電力用の高速半導体
装置にあっては，チップ５５が搭載されるチップマウン
ト用パッド５４から僅かに離れた位置にワイヤボンディ
ング用パッド５２，５３が配置されている。ＭＯＳＦＥ
Ｔを例にとると，チップ５５のドレイン電極はチップマ
ウント用パッド５４に接着され，ソース電極，ゲート電
極は対応するボンディングワイヤ５６によりそれぞれワ
イヤボンディング用パッド５２，５３に接続される。一
般にＭＯＳＦＥＴデバイスがスイッチング動作を行って
いる状態では，ドレイン電極の電圧は高低２つの電圧レ
ベルの間を高周波で遷移するから，同様にチップマウン
ト用パッド５４の電圧も変化し，浮遊キャパシタンスな
どの影響によりその近傍に位置するゲート用のワイヤボ
ンディング用パッド５３が悪影響を受け，ＭＯＳＦＥＴ
を誤動作させることがある。
【０００６】また，大電力駆動に適したＭＯＳＦＥＴデ
バイスでは，図５に示すように，半導体チップ５５の一
方の主面にほぼ平行して位置する２組の小電極群Ｓ１，
Ｓ２からなるソース電極が形成され，これら小電極群Ｓ
１，Ｓ２はチップマウント用パッド５４の近傍に配置さ
れたソース電極用のワイヤボンディング用パッド５２
に，長短２種類のボンディングワイヤ５６によりそれぞ
れボンディングされている。このような構造の場合，数
百ｋＨｚ以下の比較的低い周波数で動作するＭＯＳＦＥ
Ｔデバイスでは大きな障害にならないが，１ＭＨｚ程度
を超える比較的高い周波数で動作する電力用ＭＯＳＦＥ
Ｔデバイスでは，長短２種類のボンディングワイヤ５６
によるインダクタンスの大きさが異なるために，特にそ
れらを流れる高周波の制御電流の急峻な立上がりにアン
バランスを生じるなどの不都合が起きる。
【０００７】
【発明が解決しようとする課題】上述のような構造をも
つ電力用半導体装置にあっては，比較的高電圧で大電
流，高周波動作するときの問題点を考慮していないた
め，チップマウント用パッド５４によるワイヤボンディ
ング用パッド５３への悪影響による誤動作を生じたり，
又は例えば１ＭＨｚ以上で１００Ａ程度以上と比較的周
波数が高く，かつ比較的大きい電流で動作する場合，特
に制御信号の立ち上がりは極めて急峻であるので，長短
２種類のボンディングワイヤ５６の異なるインダクタン
スによる悪影響で高周波応答が低下したり，制御電力の
損失が大きくなるなど，高周波動作に適さないという欠
点があった。
【０００８】本発明はこのような従来の問題点を解決
し，ゲート用のワイヤボンディング用パッド５３に対す
るチップマウント用パッド５４の悪影響を小さくし，ま
た特に制御信号に対する半導体装置のもつインダクタン
スの悪影響を小さくして高周波大電力で動作でし得る大
電力用半導体装置を提供することを目的としている。
【０００９】
【問題を解決するための手段】本発明は前述のような問
題を解決するため，電気絶縁基板と，該電気絶縁基板に
それぞれ離れて固着された少なくとも第１，第２，第３
の電極パッドと，第１と第２の主電流電極と信号電極と
を備えて前記第１の主電流電極が前記第１の電極パッド
にハンダ付けされた半導体素子と，前記第２の主電流電
極を前記第２の電極パッドへ接続する第１のボンディン
グワイヤと，前記信号電極を第３の電極パッドへ接続す
る第２のボンディングワイヤとを備えた電力用半導体装
置において，前記第１の電極パッドと前記第３の電極パ
ッドとの間に前記第２の電極パッドが位置させた構造の
ものである。また，制御信号に対する半導体装置のもつ
インダクタンスの悪影響を小さくするため４の電極パッ
ドを前記第２の主電流電極に接続した構造のものであ
る。
【００１０】
【実施例】以下図面により本発明の実施例を説明する。
先ず図１により本発明の一実施例を説明すると，１は熱
電導の良好な銅板などからなる放熱板（図示せず）に固
着されるセラミック基板のような絶縁基板，２は絶縁基
板１に銀ろうなどで固着される薄い銅板などからなる第
１の電極パッド，３はＭＯＳＦＥＴのような半導体素子
であり，ＭＯＳＦＥＴの場合にはその下面に備えられた
一方の主電流電極であるドレイン電極が第１の電極パッ
ド２にハンダ付けされる。半導体素子３はその上面に他
方の主電流電極としてソース電極を備え，そのソース電
極は半導体素子３の上面にほぼ平行に２列に配置された
複数の小電極からなる小電極群３Ｓ１と３Ｓ２からな
る。また，半導体素子３はその上面に制御信号電極３Ｇ
となるゲート電極を備えている。
【００１１】４は第１の電極パッド２の両側にそれと平
行に少し離れて，絶縁基板１に固着された分割電極パッ
ド部分４Ａ，４Ｂとこれらを結合する橋絡部分４Ｃとか
らなるコの字状の第２の電極パッドであり，５は第１，
第２の電極パッド２，４とは少し離れて絶縁基板１に位
置する第３の電極パッドである。なお，第２，第３の電
極パッド４，５は第１の電極パッド２と同一の金属材料
からなり，その厚みも同じである。６Ａ，６Ｂは，半導
体素子３のソース用の小電極群３Ｓ１，３Ｓ２をそれぞ
れ至近距離にある分割電極パッド部分４Ａ，４Ｂにボン
ディングするボンディングワイヤであり，これらボンデ
ィングワイヤはすべて同一材料からなり，径及び長さは
互いにほぼ等しい。６Ｃは半導体素子３の制御信号電極
３Ｇを第３の電極パッド５にボンディングするボンディ
ングワイヤである。
【００１２】一般にＭＯＳＦＥＴはソース電極を接地電
位のような固定電位にして使用することが多く，またバ
イポーラトランジスタ，ＩＧＢＴ（絶縁ゲート型バイポ
ーラトランジスタ）のような他のスイッチング用半導体
装置も一方の主電流電極を固定電位にして使用すること
が多い。このことから逆にスイッチング用半導体装置の
他方の主電流電極は，前述のようにスイッチングの度に
高低の電圧レベル間を遷移することが多い。したがっ
て，この実施例ではスイッチングの度に高低の電圧レベ
ル間を遷移するドレイン電極が接続される第１の電極パ
ッド２と，ＭＯＳＦＥＴの制御信号電極３Ｇがボンディ
ングワイヤ６Ｃにより接続される第３の電極パッド５と
の間に，固定電位に保持されるソース電極が接続される
第２の電極パッド４を配置することにより，スイッチン
グの度に高低の電圧レベル間を遷移するドレイン電極電
圧による第３の電極パッド５への悪影響を弱めたもので
ある。また，ドレイン電極が固定電位で，ソース電極が
スイッチングの度に高低の電圧レベル間を遷移する場合
でも，ソース電極の高低電圧レベル間の遷移と一緒にゲ
ート信号も遷移する用い方が行われるので，前述と同様
な効果が得られる。
【００１３】また，この実施例では半導体素子３のソー
ス用の小電極群３Ｓ１，３Ｓ２をそれぞれ至近距離にあ
る分割電極パッド部分４Ａ，４Ｂにボンディングしてい
るので，各ボンディングワイヤ６Ａ，６Ｂは実質的に皆
長さが等しく，また短いので，各ボンディングワイヤ６
Ａ，６Ｂのインダクタンスは等しくかつ非常に小さくで
きる。したがって，いずれのソース用の小電極群３Ｓ
１，３Ｓ２それぞれに供給される高周波の制御信号の大
きさもほぼ等しくできる。
【００１４】次に図２に示す他の実施例も電流路のイン
ダクタンスを含むインピーダンスによる悪影響を低減す
るためのものである。第３の電極パッド５は第２の電極
パッド４の橋絡部分４Ｃに沿った位置にあり，分割電極
パッド部分４Ａ，４Ｂのそれぞれに対し少し離れた位置
に沿って第４の電極パッド７Ａ，７Ｂが配置される。第
４の電極パッド７Ａ，７Ｂは，それぞれ長さと径がほぼ
等しく材質も同一のボンディングワイヤ８Ａ，８Ｂによ
り，半導体素子３のソース用の小電極群３Ｓ１，３Ｓ２
それぞれと至近距離で接続される。
【００１５】ＭＯＳＦＥＴの場合，第３の電極パッド５
と第４の電極パッド７Ａ，７Ｂとの間にゲート信号発生
器（図示せず）が接続され，これら電極パッド間にゲー
ト信号が印加される。このようにすることにより，ボン
ディングワイヤ８Ａ，８Ｂにはドレインーソース電流は
流れず，ゲート信号電流が流れるだけなので，ボンディ
ングワイヤ６Ａ，６Ｂのインダクタンスを含むインピー
ダンスとこれを流れるドレイン・ソース電流による電圧
ドロップがゲート信号電圧の一部分を打ち消さず，した
がって制御電力を小さくできる。
【００１６】また，第３の電極パッド５と第４の電極パ
ッド７Ａ，７Ｂとの間にゲート信号を印加する構成にし
たことにより，従来に比べてゲート信号電流路を短くで
き，そのインダクタンスを低減できるので，高周波ゲー
ト信号の急峻な立上がり，立下がり悪影響を与える程度
が軽減され，したがって良好な高周波駆動が更に一層可
能になる。
【００１７】以上の実施例ではＭＯＳＦＥＴについて述
べたが，本発明はＩＧＢＴあるいはＳＩＴ（静電誘導ト
ランシスタ）など比較的高周波駆動が可能な電力用半導
体装置にも同様に実施することができ，また絶縁基板１
上に同一機能を行う電極パッドを複数設けたり，同一電
極パッドに複数の半導体素子を搭載しても，同様にして
上述のような効果を得ることができる。なお，図２にお
いて斜線で示す２Ｔ，４Ｔ，５Ｔ，７ＡＴ，７ＢＴはそ
れぞれ対応する電極パッド２，４，５，７Ａ，７Ｂの外
部端子の位置を示している。
【００１８】
【発明の効果】以上述べたように，本発明によれば，電
極パッド間の干渉を低減して誤動作の起き難い，しかも
ボンディングワイヤの持つインダクタンスの悪影響を小
さくした高周波駆動に適した電力用半導体装置を得るこ
とができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の一実施例を説明する
ための図である。
【図２】本発明による他の一実施例を説明するための図
である。
【図３】従来の半導体装置の一例を説明するための図で
ある。
【図４】従来の半導体装置の他の一例を説明するための
図である。
【図５】従来の半導体装置の他の一例を説明するための
図である。
【符号の説明】
１・・・・絶縁基板 ２・・・・第１の電極パッド ３・・・・半導体素子 ４・・・・第２の電極パッド ４Ａ，４Ｂ・・・・第２の電極パッドの分割電極パッド
部分 ４Ｃ・・・・第２の電極パッドの橋絡部分 ５・・・・・第３の電極パッド ６Ａ〜６Ｃ・・・・ボンディングワイヤ ７・・・・第４の電極パッド ワイヤ８Ａ，８Ｂ・・・・ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822 29/78 21/336 7514−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｚ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 電気絶縁基板と，該電気絶縁基板にそれ
    ぞれ離れて固着された少なくとも第１，第２，第３の電
    極パッドと，第１と第２の主電流電極と制御信号電極と
    を備えて前記第１の主電流電極が前記第１の電極パッド
    にハンダ付けされた半導体素子と，前記第２の主電流電
    極を前記第２の電極パッドへ接続する第１のボンディン
    グワイヤと，前記制御信号電極を第３の電極パッドへ接
    続する第２のボンディングワイヤとを備えた電力用半導
    体装置において，前記第１の電極パッドと前記第３の電
    極パッドとの間に前記第２の電極パッドが位置すること
    により，前記第１の電極パッドの電圧変化による前記第
    ３の電極パッドへの影響を弱めたことを特徴とする電力
    用半導体装置。
  2. 【請求項２】 前記第２の主電流電極は前記半導体素子
    の一方の主面にほぼ平行して位置する２組の小電極から
    なり，前記第２の電極パッドは前記第１の電極パッドに
    沿ってその両側に位置する分割パッド部分を備え，前記
    第１のボンディングワイヤは２組の複数の金属ワイヤか
    らなり，これら金属ワイヤが前記２組の各小電極と至近
    距離に位置する前記分割パッド部分とにボンディングさ
    れたことを特徴とする請求項１に記載の電力用半導体装
    置。
  3. 【請求項３】 電気絶縁基板と，該電気絶縁基板にそれ
    ぞれ離れて固着された少なくとも第１，第２，第３の電
    極パッドと，第１と第２の主電流電極と制御信号用電極
    とを備えて前記第１の主電流電極が前記第１の電極パッ
    ドにハンダ付けされた半導体素子と，前記第２の主電流
    電極を前記第２の電極パッドへ接続する第１のボンディ
    ングワイヤと，前記制御信号用電極を第３の電極パッド
    へ接続する第２のボンディングワイヤとを備えた電力用
    半導体装置において，前記第１，第２，第３の電極パッ
    ドから離れた前記電気絶縁基板上の位置に第４の電極パ
    ッドを備え，該第４の電極パッドと前記第２の主電流電
    極とを電気的に結合し，前記第３の電極パッドと前記第
    ４の電極パッドとの間に制御信号が印加されることを特
    徴とする電力用高速半導体装置。
JP5195101A 1993-07-12 1993-07-12 電力用半導体装置 Withdrawn JPH0729933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5195101A JPH0729933A (ja) 1993-07-12 1993-07-12 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5195101A JPH0729933A (ja) 1993-07-12 1993-07-12 電力用半導体装置

Publications (1)

Publication Number Publication Date
JPH0729933A true JPH0729933A (ja) 1995-01-31

Family

ID=16335542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5195101A Withdrawn JPH0729933A (ja) 1993-07-12 1993-07-12 電力用半導体装置

Country Status (1)

Country Link
JP (1) JPH0729933A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056029A (ja) * 1996-08-12 1998-02-24 Toshiba Corp 半導体装置およびその計測方法
JP2006156479A (ja) * 2004-11-25 2006-06-15 Toyota Motor Corp パワー半導体装置
CN107507808A (zh) * 2017-08-23 2017-12-22 南京晟芯半导体有限公司 一种新型igbt模块封装结构
CN108803166A (zh) * 2018-07-06 2018-11-13 京东方科技集团股份有限公司 一种基板组件、显示面板及显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056029A (ja) * 1996-08-12 1998-02-24 Toshiba Corp 半導体装置およびその計測方法
JP2006156479A (ja) * 2004-11-25 2006-06-15 Toyota Motor Corp パワー半導体装置
CN107507808A (zh) * 2017-08-23 2017-12-22 南京晟芯半导体有限公司 一种新型igbt模块封装结构
CN108803166A (zh) * 2018-07-06 2018-11-13 京东方科技集团股份有限公司 一种基板组件、显示面板及显示装置
CN108803166B (zh) * 2018-07-06 2021-05-25 京东方科技集团股份有限公司 一种基板组件、显示面板及显示装置

Similar Documents

Publication Publication Date Title
US11063025B2 (en) Semiconductor module and power conversion device
JP2772184B2 (ja) 半導体装置
KR100430772B1 (ko) 반도체장치
US7821128B2 (en) Power semiconductor device having lines within a housing
JP4955078B2 (ja) 半導体装置
US20070008679A1 (en) Integrated circuit for driving semiconductor device and power converter
JP4138192B2 (ja) 半導体スイッチ装置
US6529062B2 (en) Power module
US11756910B2 (en) Package for power electronics
US20230225044A1 (en) Stray inductance reduction in power semiconductor device modules
JP3225847B2 (ja) 半導体モジュール
US7019362B2 (en) Power MOSFET with reduced dgate resistance
JP2002153079A (ja) 半導体装置
JP2001068498A (ja) 半導体装置
JPH02241056A (ja) 高速パワー半導体回路
JP3787037B2 (ja) 半導体モジュール
JP4816214B2 (ja) 半導体装置及びその製造方法
JPH0729933A (ja) 電力用半導体装置
JP3279842B2 (ja) 電力用半導体装置
JPH08340082A (ja) 電力用半導体装置
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
JP2767529B2 (ja) 電力用半導体モジュール
JP2004241734A (ja) 半導体モジュール
JP2001308264A (ja) 半導体装置
JPH0637421A (ja) 混成集積回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003