JP2006156479A - パワー半導体装置 - Google Patents

パワー半導体装置 Download PDF

Info

Publication number
JP2006156479A
JP2006156479A JP2004340918A JP2004340918A JP2006156479A JP 2006156479 A JP2006156479 A JP 2006156479A JP 2004340918 A JP2004340918 A JP 2004340918A JP 2004340918 A JP2004340918 A JP 2004340918A JP 2006156479 A JP2006156479 A JP 2006156479A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
electrode
semiconductor device
power semiconductor
wiring electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004340918A
Other languages
English (en)
Inventor
Noribumi Furuta
紀文 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2004340918A priority Critical patent/JP2006156479A/ja
Publication of JP2006156479A publication Critical patent/JP2006156479A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 熱集中による温度上昇が低減されたパワー半導体装置を提供する。
【解決手段】 パワー半導体素子の縦横比を１．５以上にする。これにより、周囲に対する放熱性を高めて、電流密度の高いパワー半導体素子でも効率のよい温度領域で動作させることが可能となる。さらに、ソース電極２から主電流を取り出すワイヤ６１〜８７の本数を１４本以上とし、方向を異なる２方向に分散させる。２方向に分散したワイヤの先は、同一の配線電極４２に接続される。
【選択図】 図５

Description

この発明は、電力スイッチングを行なうパワー半導体装置に関する。
近年、電気自動車やハイブリッド自動車などが注目されているが、このような用途では、小型で効率がよく信頼性の高いパワー半導体素子が求められている。パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体素子は、扱う電流が大きいので動作時の放熱が重要である。
パワー半導体の信頼性を高める技術の一例が、特開２０００−３０７０４３号公報（特許文献１）に開示されている。また、特開２０００−１００８２６号公報（特許文献４）には、トランジスタ単体セルを扁平な形状にして電流がエミッタ領域に均一に流れるようにした例が開示されている。
特開２０００−３０７０４３号公報 特開平１０−７９４６６号公報 特開２００１−２８４５７５号公報 特開２０００−１００８２６号公報
従来よく知られたパワー半導体素子としては、ＩＧＢＴ、ＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistor）、ダイオード素子などがある。
これらのパワー半導体素子は、シリコン結晶上に形成され、電流密度の上限は２００から２５０Ａ／ｃｍ2程度であった。また、素子が形成されるシリコンチップの縦横比は、１から１．５未満までであった。さらに、チップ上の主電極にワイヤボンディングされ、主電流を取出すワイヤの数は、多くても１０本までであった。このワイヤの一本あたりの径は、４００μｍまでであり、流すことのできる電流はワイヤ一本あたり２０Ａ程度であった。
既存シリコン（Ｓｉ）半導体を用いた電力素子及び高周波素子では、低損失、高速動作において、限界に到達することがわかっており、その利用には限界がある。このためシリコンよりもさらに高効率のパワー半導体素子に対する研究開発が行なわれている。
そのようなパワー半導体素子として注目されているのが、単価珪素（ＳｉＣ）半導体、窒化ガリウム（ＧａＮ）半導体や、スーパージャンクションＭＯＳＦＥＴなどである。これらの素子は、電流密度の上限が４００〜８００Ａ／ｃｍ2になると考えられる。しかし、これらの素子は、シリコンよりも高温（〜４００℃）でも使用可能であるが、ユニポーラ素子として使用すると温度に比例して電力損失が増大してしまう。
図９は、導通損失と温度との関係を示した図である。
図９に示すように、導通損失は、室温の２５℃付近で最も小さくなり、高温になると増大してしまう。したがって、高温で使用可能な素子であっても効率よく使用するためには放熱をよくして冷却効果を高めておく必要がある。このため、デバイスの形状や配置を工夫して、熱集中による温度上昇をできる限り避けたほうが、電力損失を少なくすることができる。
本発明は、高効率パワー半導体において、熱集中による温度上昇が低減されたパワー半導体装置を提供することを目的とする。
この発明は、要約すると、パワー半導体装置であって、電力スイッチングを行なうパワー半導体装置であって、縦横比が１：１．５以上に扁平な形状を有する半導体基板と、半導体基板の第１、第２の主面にそれぞれ形成される第１、第２の主電極とを備える。
好ましくは、パワー半導体装置は、半導体基板に形成され、第１、第２の主電極間に接続される単数または複数のパワー半導体素子をさらに備える。
より好ましくは、パワー半導体装置は、制御電極をさらに備える。単数または複数のパワー半導体素子の各々は、電界効果型電流制御素子であり制御電極に与えられる電圧に応じて第１、第２の主電極間に流れる電流を制御する。
この発明の他の局面に従うと、電力スイッチングを行なうパワー半導体装置であって、半導体基板と、半導体基板の第１、第２の主面にそれぞれ形成される第１、第２の主電極と、半導体基板が配置される絶縁性基板と、絶縁性基板上に形成される配線電極と、第１の主電極を配線電極に並列的に接続する１４本以上の複数のワイヤとを備える。
好ましくは、半導体基板は、短辺と、短辺との比率が１：１．５以上である長辺とを有する長方形の形状である。
好ましくは、配線電極は、半導体基板を挟むように配置され、複数のワイヤは、半導体基板から第１の向きに向かって配線電極まで延在する第１のワイヤ群と、半導体基板から第１の向きとは異なる第２の向きに向かって配線電極まで延在する第２のワイヤ群とを含む。
より好ましくは、半導体基板は、長方形の形状を有し、第１の主電極は、長方形の短辺に沿う方向に複数の領域に分割され、複数の領域のうちの第１の領域には第１のワイヤ群に属するワイヤが接続され、第１の領域に隣接する複数の領域のうちの第２の領域には第２のワイヤ群に属するワイヤが接続される。
この発明のさらに他の局面に従うと、電力スイッチングを行なうパワー半導体装置であって、半導体基板と、半導体基板の第１、第２の主面にそれぞれ形成される第１、第２の主電極と、半導体基板が配置される絶縁性基板と、絶縁性基板上に形成され、半導体基板を第１、第２の部分で挟むように配置される配線電極と、第１の主電極を配線電極に並列的に接続する複数のワイヤとを備える。複数のワイヤは、第１の主電極を配線電極の第１の部分に接続する第１のワイヤと、第１の主電極を配線電極の第２の部分に接続する第２のワイヤとを含む。
好ましくは、配線電極は、第１、第２の部分と第３の部分で半導体基板の３方を囲み、複数のワイヤは、第１の主電極を配線電極の第３の部分に接続する第３のワイヤをさらに含む。
好ましくは、配線電極は、第１〜第３の部分と第４の部分とで半導体基板の４方を囲み、複数のワイヤは、第１の主電極を配線電極の第４の部分に接続する第４のワイヤをさらに含む。
好ましくは、半導体基板は、電流密度４００Ａ／ｃｍ2以上を流すことが可能である。
より好ましくは、半導体基板は、炭化珪素（ＳｉＣ）である。
より好ましくは、半導体基板は、窒化ガリウム（ＧａＮ）である。
本発明によれば、半導体装置の熱集中が緩和され放熱性が向上するので、効率がよい温度条件で半導体装置を使用することが可能となり電力損失を抑えることができる。
以下、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付してその説明は繰返さない。
［実施の形態１］
図１は実施の形態１で用いられる半導体素子１の形状を示した図である。
図１を参照して、半導体素子１は、長方形かつ平板状の半導体基板を備える。長方形は、短辺Ｌ１と長辺Ｌ２とを有する。
半導体素子１は、交流モータを駆動するインバータなどに用いられ、電力スイッチングを行なうパワー半導体素子である。短辺Ｌ１と長辺Ｌ２との比は、熱集中を避けるため長辺Ｌ２／短辺Ｌ１が１．５以上である。図１では、例として長辺Ｌ２／短辺Ｌ１が３である場合が示されている。
半導体素子１は、さらに、主電流を授受するためのソース電極２と、スイッチング制御信号を与えるためのゲート電極３と、電流センス信号を授受するための電流センス電極４と、温度センス信号を授受するための温度センス電極５と、主電流を制御する電界効果トランジスタが形成される領域を囲むガードリング６とを含む。
電流センス電極４は、半導体基板に形成されている電流モニタ用のＭＯＳトランジスタに接続される。電流モニタ用のＭＯＳトランジスタは、主電流制御用のスイッチング素子に与えられるスイッチング制御信号がゲートに与えられている。また、温度センス電極５は、半導体基板に形成されている温度検知用のダイオードに接続される。
図２は、主電流を制御するスイッチング素子を説明するための図である。
図１，図２を参照して、主電流を制御するスイッチング素子は、ＭＯＳ（metal oxide semiconductor）トランジスタでありゲートＧがゲート電極３に接続され、ソースＳがソース電極２に接続され、ドレインＤが半導体基板の裏面に形成されている電極に接続されている。
このＭＯＳトランジスタは、図１のソース電極２の下部であってガードリング６に囲まれた領域に形成されている。
図３は、パワーＭＯＳトランジスタの単位構造を示す断面図である。
図３を参照して、Ｎ型基板２４の裏面にはドレイン電極となる金属層２２が形成されている。Ｎ型基板２４の上部にはドリフト層２６が形成され、ドリフト層２６の上部にはＰ型不純物領域２８が形成され、Ｐ型不純物領域２８の内部の半導体基板表面部にはＮ型不純物領域３０が形成される。
そして、半導体基板表面のＮ型不純物領域３０からＰ型不純物領域２８、ドリフト層２６、Ｐ型不純物領域２８を経てＮ型不純物領域３０に至る部分には、ゲート酸化膜であるシリコン酸化膜３２およびポリシリコンのゲート電極層３４が形成される。そしてゲート電極層３４の上部にも保護膜としてシリコン酸化膜３２が形成される。
半導体基板の表面には、Ｐ型不純物領域２８およびＮ型不純物領域３０に電気的に接続される金属層３６が形成される。金属層３６は、図１に示したソース電極２および図２に示したソースＳに対応する。
図３に示したような単位構造のＭＯＳトランジスタが図１のソース電極２の下部に一面に形成されている。
図４は、本発明の実施の形態１の半導体素子の好適な素子寸法比を説明するための図である。
図４を参照して、従来のパワー半導体素子は、円形の半導体ウエハから数を多く切出すために、縦横比を１．５未満とするのが通常であった。半導体ウエハからの取れ数が増えれば単価が下がるからである。また、従来のパワー半導体素子は、導通時の電流密度は２００〜２５０Ａ／ｃｍ2程度であり、４００Ａ／ｃｍ2未満であった。この部分が図４中の領域Ａ１で示される。
近年パワー半導体素子として注目されているＳｉＣ半導体、ＧａＮ半導体や、スーパージャンクションＭＯＳＦＥＴなどでは、電流密度の上限が４００〜１０００Ａ／ｃｍ2になると考えられる。これらの素子は、高温（〜４００℃）でも使用可能であるが温度に比例して電力損失が増大してしまうので、放熱が良い形状にすることが好ましい。
放熱を良くするには、半導体基板の短辺に対して長辺を長くして全体を細長い形状とすることが考えられる。そうすれば、発熱源であるパワートランジスタ形成領域は、特に長辺部分から外部に放熱しやすくなる。半導体基板を扁平にすることが重要であり、例えばトランジスタのセル単体を扁平な形状としても、半導体基板つまりチップを扁平な形状としないのでは良好な放熱効果を得ることはできない。
電流密度が１０００Ａ／ｃｍ2を超えるものについては素子分割をすると考えると、現状の２００Ａ／ｃｍ2で縦横比１．５のチップと同程度の放熱性を確保するには、１．５×１０００（Ａ／ｃｍ2）／２００（Ａ／ｃｍ2）＝７．５が最大値であろう。
したがって、多少半導体ウエハからの取れ数が少なくなっても、縦横比１．５〜７．５の範囲は、電流密度が４００〜１０００Ａ／ｃｍ2を流すことが可能な半導体基板であれば放熱性の観点から使用する価値がある。この部分が図４中の領域Ａ２で示される。
以上説明したように、実施の形態１では、パワー半導体素子の縦横比を１．５以上にする。これにより、周囲に対する放熱性を高めて、電流密度の高いパワー半導体素子でも効率のよい温度領域で動作させることが可能となる。
図５は、半導体素子１を搭載する半導体装置４０を示した図である。
図５を参照して、半導体装置４０は、絶縁性に優れ熱伝導が良いセラミック基板４１と、セラミック基板４１上に形成され主電流が流れる配線電極４２，４７と、配線電極４７上に配置される半導体素子１とを含む。
配線電極４２，４７は、主電流が流れる電極であり図示しないバスバーに接続される。半導体素子１は、図１に示した半導体素子１であり、その説明は繰返さない。
半導体装置４０は、さらに、セラミック基板４１上に形成され制御信号やセンス信号を授受するための配線電極４８，５０，５２と、半導体素子１を配線電極と接続するワイヤ６１〜９０とを含む。
配線電極４８と電流センス電極４とはワイヤ８８で接続される。配線電極５０とゲート電極３とはワイヤ８９で接続される。配線電極５２と温度センス電極５とはワイヤ９０で接続される。
配線電極４７は、図３に示した半導体基板の裏面のドレイン電極Ｄにはんだ等によって接続される。配線電極４２は、図３に示した半導体基板の表面のソース電極Ｓに、複数のワイヤ６１〜８７によって接続される。
配線電極４２は、半導体素子１の半導体基板を第１の部分４３と第２の部分４５とで挟むように配置されている。また、配線電極４２は、半導体素子１の半導体基板を第１の部分４３と第２の部分４５と第３の部分４４とで３方を囲むように配置されている。
複数のワイヤ６１〜８７は、半導体基板から図５の左向きに向かって配線電極４２の第１の部分４３まで延在する第１のワイヤ群であるワイヤ７５〜８７と、半導体基板から図５の右向きに向かって配線電極４２の第２の部分４５まで延在する第２のワイヤ群であるワイヤ６１〜７４とを含む。
ソース電極２は、長方形の半導体基板の短辺に沿う方向に複数の領域に分割される。図５においてソース電極２の最上部側の領域の右端にはワイヤ６１の一方端が接続され、ワイヤ６１の他方端は配線電極４２の第２の部分４５に接続されている。そして隣接する領域では、左端にワイヤ７５の一方端が接続されワイヤ７５の他方端は配線電極４２の第１の部分４３に接続されている。
このように隣接する２つの領域の一方が第２の部分４５に接続され他方が第１の部分４３に接続されるように、ワイヤ６１〜８７の接続が決定されている。したがって隣り合うワイヤの熱干渉が緩和される。言い換えると、半導体装置４０は、主電流を取り出すワイヤの方向が異なる２方向に分散している。２方向に分散したワイヤの先は、同一の配線電極４２に接続される。
図６は、半導体基板に流し得る電流密度とワイヤ数との関係を示した図である。
図６において、縦軸は主電流を取り出すためのソース電極に接続されるワイヤボンディング数であり、横軸は半導体基板に流しうる電流密度である。
従来のパワー半導体素子は、導通時の電流密度は２００〜２５０Ａ／ｃｍ2程度であり、４００Ａ／ｃｍ2未満であった。また、ソース電極に接続されるワイヤボンディング数は、７〜１０本であり、１４本未満であった。この部分が図６中領域Ａ３で示される。
近年パワー半導体素子として注目されているＳｉＣ半導体、ＧａＮ半導体や、スーパージャンクションＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistor）などでは、電流密度の上限が４００〜１０００Ａ／ｃｍ2になると考えられる。電流が大きくなると、ワイヤ本数が同じである場合はワイヤあたりに流れる電流の大きさも大きくなる。そして、ワイヤあたりに流れる電流のばらつきも大きくなる。
しかし、ワイヤを太くすると、過電流が流れたときの保護としてヒューズのようにワイヤが溶断されることが期待しにくくなる。また、太いワイヤほど材料費がかかるので、制御電極用のワイヤも含めてワイヤを太くするのは得策ではない。また、制御電極に対するワイヤとソースやドレイン電極に接続するワイヤの太さを変えるのは、ワイヤボンディング装置の制約から実現しにくいこともある。
そこで、図１で示したような細長い半導体素子上に形成された細長いソース電極に対しては、従来よりも多くのワイヤを接続することでワイヤあたり電流を抑え電流ばらつきを小さくすることが可能となる。これにより、過電流通電時に電圧のオーバーシュート量を小さくすることができる。
主電流取出用のワイヤ本数は、通常のパワー半導体素子が電流密度２００Ａ／ｃｍ2で７本だとすると、電流密度４００〜１０００Ａ／ｃｍ2の高電力素子では、７（本）×４００（Ａ／ｃｍ2）／２００（Ａ／ｃｍ2）＝１４本から、７（本）×１０００（Ａ／ｃｍ2）／２００（Ａ／ｃｍ2）＝５０本までであろうと考えられる。すなわち図６の領域Ａ４に示す範囲が好適である。
またこれらのパワー素子は、高温（〜４００℃）でも使用可能であるが温度に比例して電力損失が増大してしまうので、放熱を少しでも良くして使用することが好ましい。
熱は、半導体基板の裏面からセラミック基板に伝導される以外にも、ソース電極に接続されているワイヤによってセラミック基板に伝導される部分もある。したがって、ワイヤの接続先があまり集中するのは好ましくない。また、ワイヤから空気や充填された防水樹脂等を介して放熱される熱もある。
したがって、図５で説明したように、半導体装置４０において主電流を取り出すワイヤの方向を異なる２方向に分散させ熱を分散させて放熱を良くしている。このため、同じ電流を流しても半導体基板温度をより低い温度に維持できるので、導通損失を低く抑えることができる。
また、熱の拡散がされ放熱が良くなった結果、電流容量も向上させることが可能となり、また接合部の信頼性も向上する。
［実施の形態２］
図７は、実施の形態２の半導体装置１００を示した図である。
図７を参照して、半導体装置１００は、絶縁性に優れ熱伝導が良いセラミック基板１４１と、セラミック基板１４１上に形成され主電流が流れる配線電極１４２，１４７と、セラミック基板１４１上に形成され制御信号やセンス信号を授受するための配線電極１４８，１５０，１５２と、配線電極１４７上に配置される半導体素子１０１と、半導体素子１０１を配線電極と接続するワイヤ１６１〜１６９とを含む。
配線電極１４２，１４７は、主電流が流れる電極であり図示しないバスバーに接続される。半導体素子１０１は、交流モータを駆動するインバータなどに用いられる電力スイッチングを行なうパワー半導体素子であり、短辺Ｌ１と長辺Ｌ２との比は、熱集中を避けるため長辺Ｌ２／短辺Ｌ１が１．５以上である。
半導体素子１は、さらに、主電流を授受するためのソース電極１０２と、スイッチング制御信号を与えるためのゲート電極１０３と、電流センス信号を授受するための電流センス電極１０４と、温度センス信号を授受するための温度センス電極１０５と、主電流を制御する電界効果トランジスタが形成される領域を囲むガードリング１０６とを含む。
電流センス電極１０４は、半導体基板に形成されている電流モニタ用のＭＯＳトランジスタに接続される。電流モニタ用のＭＯＳトランジスタのゲートには、主電流制御用のスイッチング素子に与えられるスイッチング制御信号が共通に与えられている。また、温度センス電極１０５は、半導体基板に形成されている温度検知用のダイオードに接続される。
配線電極１４８と電流センス電極１０４とはワイヤ１６７で接続される。配線電極１５０とゲート電極１０３とはワイヤ１６８で接続される。配線電極１５２と温度センス電極１０５とはワイヤ１６９で接続される。
配線電極１４７は、半導体素子１０１の半導体基板の裏面のドレイン電極Ｄにはんだ等によって接続される。配線電極１４２は、半導体基板の表面のソース電極Ｓに、複数のワイヤ１６１〜１６６によって接続される。
配線電極１４２は、半導体素子１０１の半導体基板を第１の部分１４３と第２の部分１４５とで挟むように配置されている。また、配線電極１４２は、半導体素子１０１の半導体基板を第１の部分１４３と第２の部分１４５と第３の部分１４４とで３方を囲むように配置されている。
複数のワイヤ１６１〜１６６は、半導体基板から図７の左向きに配線電極１４２の第１の部分１４３まで延在する第１のワイヤ群であるワイヤ１６３〜１６４と、半導体基板から図７の右向きに配線電極１４２の第２の部分１４５まで延在する第２のワイヤ群であるワイヤ１６５〜１６６と、半導体基板から図７の上向きに配線電極１４２の第３の部分１４４まで延在する第３のワイヤ群であるワイヤ１６１〜１６２とを含む。
このように、半導体装置１００は、主電流を取り出すワイヤの方向が異なる３方向に分散している。３方向に分散したワイヤの先は、同一の配線電極１４２に接続される。３方向に分散させることで放熱が良くなり、電流密度の高いパワー半導体素子でも効率のよい温度領域で動作させることが可能となる。
図８は、実施の形態２の変形例を示した図である。
図８を参照して、半導体装置２００は、絶縁性に優れ熱伝導が良いセラミック基板２４１と、セラミック基板２４１上に形成され主電流が流れる配線電極２４２，２４７と、セラミック基板２４１上に形成され制御信号やセンス信号を授受するための配線電極２４８，２５０，２５２と、配線電極２４７上に配置される半導体素子２０１と、半導体素子２０１を配線電極と接続するワイヤ２６１〜２７１とを含む。
配線電極２４２，２４７は、主電流が流れる電極であり図示しないバスバーに接続される。半導体素子２０１は、交流モータを駆動するインバータなどに用いられる電力スイッチングを行なうパワー半導体素子であり、短辺Ｌ１と長辺Ｌ２との比は、熱集中を避けるため長辺Ｌ２／短辺Ｌ１が１．５以上である。
半導体素子２０１は、さらに、主電流を授受するためのソース電極２０２と、スイッチング制御信号を与えるためのゲート電極２０３と、電流センス信号を授受するための電流センス電極２０４と、温度センス信号を授受するための温度センス電極２０５と、主電流を制御する電界効果トランジスタが形成される領域を囲むガードリング２０６とを含む。
電流センス電極２０４は、半導体基板に形成されている電流モニタ用のＭＯＳトランジスタに接続される。電流モニタ用のＭＯＳトランジスタのゲートには、主電流制御用のスイッチング素子に与えられるスイッチング制御信号が共通に与えられている。また、温度センス電極２０５は、半導体基板に形成されている温度検知用のダイオードに接続される。
配線電極２４８と電流センス電極２０４とはワイヤ２６９で接続される。配線電極２５０とゲート電極２０３とはワイヤ２７０で接続される。配線電極２５２と温度センス電極２０５とはワイヤ２７１で接続される。
配線電極２４７は、半導体素子２０１の半導体基板の裏面のドレイン電極Ｄにはんだ等によって接続される。配線電極２４２は、半導体基板の表面のソース電極Ｓに、複数のワイヤ２６１〜２６８によって接続される。
配線電極２４２は、半導体素子２０１の半導体基板を第１の部分２４３と第２の部分２４５とで挟むように配置されている。また、配線電極２４２は、半導体素子２０１の半導体基板を第１の部分２４３と第２の部分２４５と第３の部分２４４と第４の部分２４５とで４方を囲むように配置されている。
複数のワイヤ２６１〜２６８は、半導体基板から図８の左向きに配線電極２４２の第１の部分２４３まで延在する第１のワイヤ群であるワイヤ２６３〜２６４と、半導体基板から図８の右向きに配線電極２４２の第２の部分２４５まで延在する第２のワイヤ群であるワイヤ２６５〜２６６と、半導体基板から図８の上向きに配線電極２４２の第３の部分２４４まで延在する第３のワイヤ群であるワイヤ２６１〜２６２と、半導体基板から図８の下向きに配線電極２４２の第４の部分２４６まで延在する第４のワイヤ群であるワイヤ２６７〜２６８とを含む。
このように、半導体装置２００は、主電流を取り出すワイヤの方向が異なる４方向に分散している。４方向に分散したワイヤの先は、同一の配線電極２４２に接続される。４方向に分散させることで放熱が良くなり、電流密度の高いパワー半導体素子でもさらに効率のよい温度領域で動作させることが可能となる。
なお、本実施の形態においては、パワー半導体素子の例としてＭＯＳトランジスタの場合を説明したが、本発明はそれ以外にも、ＳｉＣ、ＧａＮ、Ｓｉなどで構成されるＩＧＢＴ、ＭＯＳＦＥＴ、ＪＦＥＴなどに好適に用いることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
実施の形態１で用いられる半導体素子１の形状を示した図である。 主電流を制御するスイッチング素子を説明するための図である。 パワーＭＯＳトランジスタの単位構造を示す断面図である。 本発明の実施の形態１の半導体素子の好適な素子寸法比を説明するための図である。 半導体素子１を搭載する半導体装置４０を示した図である。 半導体基板に流し得る電流密度とワイヤ数との関係を示した図である。 実施の形態２の半導体装置１００を示した図である。 実施の形態２の変形例を示した図である。 導通損失と温度との関係を示した図である。
符号の説明
１，１０１，２０１ 半導体素子、２，１０２，２０２ ソース電極、３，１０３，２０３ ゲート電極、４，１０４，２０４ 電流センス電極、５，１０５，２０５ 温度センス電極、６，１０６，２０６ ガードリング、２２，３６ 金属層、２４ Ｎ型基板、２６ ドリフト層、２８ Ｐ型不純物領域、３０ Ｎ型不純物領域、３２ シリコン酸化膜、３４ ゲート電極層、４０，１００，２００ 半導体装置、４１，１４１，２４１ セラミック基板、４２，４７，４８，５０，５２，１４２，１４７，１４８，１５０，１５２，２４２，２４７，２４８，２５０，２５２ 配線電極、４３，４４，４５，１４３，１４４，１４５，２４３，２４４，２４５，２４６ 部分、６１〜９０，１６１〜１６９，２６１〜２７１ ワイヤ、Ａ１〜Ａ４ 領域、Ｄ ドレイン、Ｇ ゲート、Ｓ ソース、Ｌ１ 短辺、Ｌ２ 長辺。

Claims (13)

  1. 電力スイッチングを行なうパワー半導体装置であって、
    縦横比が１：１．５以上に扁平な形状を有する半導体基板と、
    前記半導体基板の第１、第２の主面にそれぞれ形成される第１、第２の主電極とを備える、パワー半導体装置。
  2. 前記半導体基板に形成され、前記第１、第２の主電極間に接続される単数または複数のパワー半導体素子をさらに備える、請求項１に記載のパワー半導体装置。
  3. 制御電極をさらに備え、
    単数または複数のパワー半導体素子の各々は、電界効果型電流制御素子であり前記制御電極に与えられる電圧に応じて前記第１、第２の主電極間に流れる電流を制御する、請求項２に記載のパワー半導体装置。
  4. 電力スイッチングを行なうパワー半導体装置であって、
    半導体基板と、
    前記半導体基板の第１、第２の主面にそれぞれ形成される第１、第２の主電極と、
    前記半導体基板が配置される絶縁性基板と、
    前記絶縁性基板上に形成される配線電極と、
    前記第１の主電極を前記配線電極に並列的に接続する１４本以上の複数のワイヤとを備える、パワー半導体装置。
  5. 前記半導体基板は、短辺と、前記短辺との比率が１：１．５以上である長辺とを有する長方形の形状である、請求項４に記載のパワー半導体装置。
  6. 前記配線電極は、前記半導体基板を挟むように配置され、
    前記複数のワイヤは、
    前記半導体基板から第１の向きに前記配線電極まで延在する第１のワイヤ群と、
    前記半導体基板から前記第１の向きとは異なる第２の向きに前記配線電極まで延在する第２のワイヤ群とを含む、請求項４に記載のパワー半導体装置。
  7. 前記半導体基板は、長方形の形状を有し、
    前記第１の主電極は、前記長方形の短辺に沿う方向に複数の領域に分割され、
    前記複数の領域のうちの第１の領域には前記第１のワイヤ群に属するワイヤが接続され、
    前記第１の領域に隣接する前記複数の領域のうちの第２の領域には前記第２のワイヤ群に属するワイヤが接続される、請求項６に記載のパワー半導体装置。
  8. 電力スイッチングを行なうパワー半導体装置であって、
    半導体基板と、
    前記半導体基板の第１、第２の主面にそれぞれ形成される第１、第２の主電極と、
    前記半導体基板が配置される絶縁性基板と、
    前記絶縁性基板上に形成され、前記半導体基板を第１、第２の部分で挟むように配置される配線電極と、
    前記第１の主電極を前記配線電極に並列的に接続する複数のワイヤとを備え、
    前記複数のワイヤは、
    前記第１の主電極を前記配線電極の前記第１の部分に接続する第１のワイヤと、
    前記第１の主電極を前記配線電極の前記第２の部分に接続する第２のワイヤとを含む、パワー半導体装置。
  9. 前記配線電極は、前記第１、第２の部分と第３の部分で前記半導体基板の３方を囲み、
    前記複数のワイヤは、
    前記第１の主電極を前記配線電極の前記第３の部分に接続する第３のワイヤをさらに含む、請求項８に記載のパワー半導体装置。
  10. 前記配線電極は、前記第１〜第３の部分と第４の部分とで前記半導体基板の４方を囲み、
    前記複数のワイヤは、
    前記第１の主電極を前記配線電極の前記第４の部分に接続する第４のワイヤをさらに含む、請求項９に記載のパワー半導体装置。
  11. 前記半導体基板は、電流密度４００Ａ／ｃｍ2以上を流すことが可能である請求項１〜１０のいずれか１項に記載のパワー半導体装置。
  12. 前記半導体基板は、炭化珪素（ＳｉＣ）である、請求項１１に記載のパワー半導体装置。
  13. 前記半導体基板は、窒化ガリウム（ＧａＮ）である、請求項１１に記載のパワー半導体装置。
JP2004340918A 2004-11-25 2004-11-25 パワー半導体装置 Pending JP2006156479A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004340918A JP2006156479A (ja) 2004-11-25 2004-11-25 パワー半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004340918A JP2006156479A (ja) 2004-11-25 2004-11-25 パワー半導体装置

Publications (1)

Publication Number Publication Date
JP2006156479A true JP2006156479A (ja) 2006-06-15

Family

ID=36634404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004340918A Pending JP2006156479A (ja) 2004-11-25 2004-11-25 パワー半導体装置

Country Status (1)

Country Link
JP (1) JP2006156479A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187151A (ja) * 2007-01-31 2008-08-14 Toyota Motor Corp 半導体装置とその製造方法
JP2010258328A (ja) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd ワイドバンドギャップ半導体装置
US10236231B2 (en) 2014-02-26 2019-03-19 J-Devices Corporation Semiconductor device
CN112151598A (zh) * 2019-06-27 2020-12-29 株式会社电装 半导体装置
JP2022057189A (ja) * 2020-09-30 2022-04-11 三菱電機株式会社 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213968A (ja) * 1987-03-03 1988-09-06 Mitsubishi Electric Corp 半導体装置
JPH0494141A (ja) * 1990-08-09 1992-03-26 Fuji Electric Co Ltd 半導体装置
JPH0729932A (ja) * 1993-07-12 1995-01-31 Origin Electric Co Ltd 電力用半導体装置
JPH0729933A (ja) * 1993-07-12 1995-01-31 Origin Electric Co Ltd 電力用半導体装置
JPH0758272A (ja) * 1993-08-20 1995-03-03 Origin Electric Co Ltd 電力用半導体装置
JPH10189866A (ja) * 1996-12-06 1998-07-21 Texas Instr Inc <Ti> 縦横比の大きい集積回路チップおよびその製造方法
JPH11265573A (ja) * 1998-01-13 1999-09-28 Mitsubishi Electric Corp 半導体記憶装置
JP2000058820A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd パワー半導体素子及びパワーモジュール
JP2003188378A (ja) * 2001-12-14 2003-07-04 Mitsubishi Electric Corp 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213968A (ja) * 1987-03-03 1988-09-06 Mitsubishi Electric Corp 半導体装置
JPH0494141A (ja) * 1990-08-09 1992-03-26 Fuji Electric Co Ltd 半導体装置
JPH0729932A (ja) * 1993-07-12 1995-01-31 Origin Electric Co Ltd 電力用半導体装置
JPH0729933A (ja) * 1993-07-12 1995-01-31 Origin Electric Co Ltd 電力用半導体装置
JPH0758272A (ja) * 1993-08-20 1995-03-03 Origin Electric Co Ltd 電力用半導体装置
JPH10189866A (ja) * 1996-12-06 1998-07-21 Texas Instr Inc <Ti> 縦横比の大きい集積回路チップおよびその製造方法
JPH11265573A (ja) * 1998-01-13 1999-09-28 Mitsubishi Electric Corp 半導体記憶装置
JP2000058820A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd パワー半導体素子及びパワーモジュール
JP2003188378A (ja) * 2001-12-14 2003-07-04 Mitsubishi Electric Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187151A (ja) * 2007-01-31 2008-08-14 Toyota Motor Corp 半導体装置とその製造方法
JP2010258328A (ja) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd ワイドバンドギャップ半導体装置
US9450084B2 (en) 2009-04-28 2016-09-20 Fuji Electric Systems Co. Ltd. Wide band gap semiconductor device
US10236231B2 (en) 2014-02-26 2019-03-19 J-Devices Corporation Semiconductor device
CN112151598A (zh) * 2019-06-27 2020-12-29 株式会社电装 半导体装置
JP2022057189A (ja) * 2020-09-30 2022-04-11 三菱電機株式会社 半導体装置
JP7407684B2 (ja) 2020-09-30 2024-01-04 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US9530766B2 (en) Semiconductor device
JP4858290B2 (ja) 負荷駆動装置
US9116532B2 (en) Power semiconductor device module
US9299628B2 (en) Power semiconductor module
JP6769458B2 (ja) 半導体装置
JP7218359B2 (ja) 半導体装置および電力変換装置
CN110622320B (zh) 半导体装置
WO2013018811A1 (ja) パワー半導体モジュール
JP7175374B2 (ja) 電力変換装置
JP2012175070A (ja) 半導体パッケージ
JP6745991B2 (ja) 半導体パワーモジュール
CN116072624A (zh) 半导体装置
JP2005203548A (ja) 半導体装置のモジュール構造
JP2006156479A (ja) パワー半導体装置
JP2011172442A (ja) 電力変換装置
JP2011036017A (ja) 電力変換装置
JP2009164288A (ja) 半導体素子及び半導体装置
US20220392865A1 (en) Semiconductor device
WO2018159018A1 (ja) 半導体装置
JP5925328B2 (ja) パワー半導体モジュール
US10199347B2 (en) Semiconductor device
JP6642719B2 (ja) 半導体装置
WO2019022206A1 (ja) 半導体装置
JP2020088257A (ja) 半導体装置、半導体装置の製造方法、半導体装置の使用方法及び電力変換装置
JP7070070B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110913