JP2008187151A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2008187151A JP2008187151A JP2007021876A JP2007021876A JP2008187151A JP 2008187151 A JP2008187151 A JP 2008187151A JP 2007021876 A JP2007021876 A JP 2007021876A JP 2007021876 A JP2007021876 A JP 2007021876A JP 2008187151 A JP2008187151 A JP 2008187151A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistance
- electrode
- transistors
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】多数のトランジスタが並列に接続されている半導体装置であって、特定のトランジスタへの電流の集中を抑制する。
【解決手段】半導体装置１００の半導体基板１０には、複数のトランジスタが形成されている。複数のエミッタ電極１４ａ−１４ｄは、半導体基板のトランジスタ群を複数のトランジスタブロックに分割している。ボンディングワイヤ２６ａ−２６ｄは、夫々のエミッタ電極とリード電極２０を個別に接続する。各ボンディングワイヤは、コレクタ電極から各エミッタ電極を介してリード電極へ至る夫々の経路の抵抗を所定の値にする抵抗を有する。小さい抵抗のトランジスタを含むトランジスタブロックは大きい抵抗を有するボンディングワイヤで接続される。トランジスタブロックごとに、各トランジスタに電流が分散するので、特定のトランジスタへの電流の集中が抑制できる。
【選択図】図１
【解決手段】半導体装置１００の半導体基板１０には、複数のトランジスタが形成されている。複数のエミッタ電極１４ａ−１４ｄは、半導体基板のトランジスタ群を複数のトランジスタブロックに分割している。ボンディングワイヤ２６ａ−２６ｄは、夫々のエミッタ電極とリード電極２０を個別に接続する。各ボンディングワイヤは、コレクタ電極から各エミッタ電極を介してリード電極へ至る夫々の経路の抵抗を所定の値にする抵抗を有する。小さい抵抗のトランジスタを含むトランジスタブロックは大きい抵抗を有するボンディングワイヤで接続される。トランジスタブロックごとに、各トランジスタに電流が分散するので、特定のトランジスタへの電流の集中が抑制できる。
【選択図】図１
Description
本発明は、複数個（本明細書でいう第３複数個）のトランジスタを備えている半導体装置とその製造方法に関する。特に、第３複数個のトランジスタが並列に接続されている半導体装置とその製造方法に関する。
ＭＯＳやＩＧＢＴに代表される半導体装置は、電流のオンとオフをスイッチングするためによく利用される。大電流をスイッチングするために、複数個のトランジスタを並列に接続して用いることも多い。本明細書でいう「半導体装置」は、複数個のトランジスタが並列に接続されており、一つのトランジスタではスイッチングできない大きさの電流をスイッチングする装置をいう。そのような半導体装置は、パワートランジスタと呼ばれることもある。
パワートランジスタでは、トランジスタをオンしたときに、複数個のトランジスタの各々に均一な大きさの電流が流れることが好ましい。個々のトランジスタの耐量は低いために、特定のトランジスタに過大な電流が流れると、そのトランジスタが破壊する虞があるからである。１個、或いは幾つかのトランジスタが破壊すると、パワートランジスタそのものが破壊する虞がある。
並列に接続されている複数のトランジスタのうちの特定のトランジスタに電流が集中する事象は、その特定のトランジスタのオン抵抗が他のトランジスタのオン抵抗よりも低い場合に生じる。半導体装置の製造誤差によって、複数のトランジスタを同一の半導体基板内に形成しても、トランジスタのオン抵抗がトランジスタ毎にばらつくことが避けられない。
パワートランジスタでは、トランジスタをオンしたときに、複数個のトランジスタの各々に均一な大きさの電流が流れることが好ましい。個々のトランジスタの耐量は低いために、特定のトランジスタに過大な電流が流れると、そのトランジスタが破壊する虞があるからである。１個、或いは幾つかのトランジスタが破壊すると、パワートランジスタそのものが破壊する虞がある。
並列に接続されている複数のトランジスタのうちの特定のトランジスタに電流が集中する事象は、その特定のトランジスタのオン抵抗が他のトランジスタのオン抵抗よりも低い場合に生じる。半導体装置の製造誤差によって、複数のトランジスタを同一の半導体基板内に形成しても、トランジスタのオン抵抗がトランジスタ毎にばらつくことが避けられない。
特許文献１に、他のトランジスタよりも小さいオン抵抗を有するトランジスタへ電流が集中をすることを抑制できる半導体装置が開示されている。この半導体装置では、複数個のトランジスタを、各々が複数個のトランジスタを備えている複数個のトランジスタブロックに分割する。すなわち、コレクタ電極については全部のトランジスタに共通的に接続されているコレクタ電極とする一方において、エミッタ電極についてはトランジスタブロック毎に分割されている分割電極とする。トランジスタブロック毎に分割されている分割電極は、トランジスタブロック内のトランジスタには共通的に接続される。特許文献１では、トランジスタブロック毎に分割されている分割電極毎に、インダクタンス成分を持つボンディングワイヤで接地する。
特許文献１の以前の技術では、エミッタ電極も共通化されていた。このために、各々のトランジスタに流れる電流は、各々のトランジスタのオン抵抗に直接的に反比例し、各々のトランジスタのオン抵抗のばらつきがそのまま通電電流の大きさのばらつきとなっていた。
特許文献１の技術では、エミッタ電極と接地点を接続するボンディングワイヤがトランジスタブロック毎に分割されている。このために、各々のトランジスタブロックを流れる電流は、各々のトランジスタブロックのオン抵抗に直接的には反比例せず、コレクタ電極と接地点を接続する回路全体のインピーダンスに反比例することになる。特許文献１の技術では、各々のトランジスタブロックのオン抵抗に、各々のトランジスタブロックのエミッタ電極を接地するボンディングワイヤのインピーダンスを加算したものが、コレクタ電極と接地点を接続する回路全体のインピーダンスとなる。特許文献１の技術では、高周波領域で用いるために、各々のトランジスタブロックのオン抵抗に比して、ボンディングワイヤのインピーダンスが格段に大きくなる。特許文献１の技術では、トランジスタブロック毎に分割されているエミッタ電極毎にボンディングワイヤで接地することによって、各々のトランジスタブロックのオン抵抗によるばらつきの影響を軽減し、各々のトランジスタブロックを流れる電流のばらつきを低減する。
特許文献１の技術では、エミッタ電極と接地点を接続するボンディングワイヤがトランジスタブロック毎に分割されている。このために、各々のトランジスタブロックを流れる電流は、各々のトランジスタブロックのオン抵抗に直接的には反比例せず、コレクタ電極と接地点を接続する回路全体のインピーダンスに反比例することになる。特許文献１の技術では、各々のトランジスタブロックのオン抵抗に、各々のトランジスタブロックのエミッタ電極を接地するボンディングワイヤのインピーダンスを加算したものが、コレクタ電極と接地点を接続する回路全体のインピーダンスとなる。特許文献１の技術では、高周波領域で用いるために、各々のトランジスタブロックのオン抵抗に比して、ボンディングワイヤのインピーダンスが格段に大きくなる。特許文献１の技術では、トランジスタブロック毎に分割されているエミッタ電極毎にボンディングワイヤで接地することによって、各々のトランジスタブロックのオン抵抗によるばらつきの影響を軽減し、各々のトランジスタブロックを流れる電流のばらつきを低減する。
このことを数学的に説明すると下記のようにいえる。特許文献１の以前の技術では、第１トランジスタのオン抵抗Ｒ１とし、第２トランジスタのオン抵抗Ｒ２としたときに、第１トランジスタには１／Ｒ１の電流が流れ、第２トランジスタには１／Ｒ２の電流が流れる。オン抵抗Ｒ１、Ｒ２がばらつけば、そのまま通電電流の大きさもばらつく。
特許文献１の技術では、各々のボンディングワイヤのインピーダンスをＺとしたときに、第１トランジスタブロックには１／（Ｒ１＋Ｚ）の電流が流れ、第２トランジスタブロックには１／（Ｒ２＋Ｚ）の電流が流れる。ここで、Ｒ１、Ｒ２はＺに比して小さことから、オン抵抗Ｒ１、Ｒ２がばらついても通電電流のばらつきは小さく抑えられる。
特許文献１の半導体装置は、トランジスタのオン抵抗Ｒに比して大きな値を持つボンディングワイヤのインピーダンスＺを利用すると、通電電流のばらつきを小さく抑えられることを基本原理としており、全部のエミッタ電極を、共通特性を持つボンディングワイヤで接続する。分割されているエミッタ電極によって、用いるボンディングワイヤの種類を変えるというものでないことに留意するべきである。
特許文献１の技術では、各々のボンディングワイヤのインピーダンスをＺとしたときに、第１トランジスタブロックには１／（Ｒ１＋Ｚ）の電流が流れ、第２トランジスタブロックには１／（Ｒ２＋Ｚ）の電流が流れる。ここで、Ｒ１、Ｒ２はＺに比して小さことから、オン抵抗Ｒ１、Ｒ２がばらついても通電電流のばらつきは小さく抑えられる。
特許文献１の半導体装置は、トランジスタのオン抵抗Ｒに比して大きな値を持つボンディングワイヤのインピーダンスＺを利用すると、通電電流のばらつきを小さく抑えられることを基本原理としており、全部のエミッタ電極を、共通特性を持つボンディングワイヤで接続する。分割されているエミッタ電極によって、用いるボンディングワイヤの種類を変えるというものでないことに留意するべきである。
特許文献１の半導体装置は、高周波領域で用いることを予定しているために、ボンディングワイヤのインダクタンス成分を利用することができる。スイッチング周波数が遅い場合、特許文献１の技術を流用しようとすると、トランジスタブロック毎に分割されているエミッタ電極を高抵抗なボンディングワイヤで接地することになる。しかしながら、パワートランジスタの場合、抵抗を抑え、発熱を抑え、無駄なエネルギー消費を抑えたいという強い要求があり、高抵抗なボンディングワイヤを用いることはできない。
トランジスタのオン抵抗よりも大きな抵抗を持つボンディングワイヤを利用できないパワートランジスタに対して、各々のトランジスタのオン抵抗の不均一性に抗して通電電流のばらつきを抑制できる技術が必要とされている。
トランジスタのオン抵抗よりも大きな抵抗を持つボンディングワイヤを利用できないパワートランジスタに対して、各々のトランジスタのオン抵抗の不均一性に抗して通電電流のばらつきを抑制できる技術が必要とされている。
本発明では、トランジスタのオン抵抗がトランジスタ間でばらつき、そのままではオン抵抗の低いトランジスタに電流が集中してしまうことを防止するために、トランジスタに接続するボンディングワイヤの抵抗を積極的に変える。ボンディングワイヤの抵抗を積極的に変える点において、特許文献１の技術とまったく相違する。前記したように、特許文献１の半導体装置は、トランジスタのオン抵抗Ｒに比して大きな値を持つインピーダンスＺを利用して通電電流のばらつきを抑えることを基本原理としており、分割されているエミッタ電極毎にボンディングワイヤの種類を変えるという発想のものでないことに留意するべきである。
通常のパワートランジスタは、極めて多数のトランジスタを備えており、各々のトランジスタにボンディングワイヤを接続することは実際的でない。そこで、本発明では、極めて多数のトランジスタを複数個（本明細書の第２複数個）のトランジスタブロックに分割すると同時に、各々のトランジスタブロックに接続するボンディングワイヤの抵抗を積極的に変える。オン抵抗の小さいトランジスタブロックには抵抗の大きいボンディングワイヤを接続し、オン抵抗の大きいトランジスタブロックには抵抗の小さいボンディングワイヤを接続する。そうすると、各々のトランジスタブロックを流れる電流を決める実質的な抵抗は、全部のトランジスタブロックに対して均一化され、特定のトランジスタブロックに電流が集中的に流れることを効果的に抑制することができる。
本発明によっても、同一のトランジスタブロック内に存在する複数個（本明細書でいう第１複数個）のトランジスタ同士の間では、通電電流の大きさがばらつくことがさけられない。しかしながら、例えば１０００個のトランジスタを単純に並列に接続したときに生じる通電電流のばらつきの大きさに比して、それを１００個のトランジスタを含む１０個のトランジスタブロックに分割したときに生じる通電電流のばらつきの大きさは小さい。１０００個のトランジスタに生じる通電電流のばらつきの大きさに比して、１００個のトランジスタに生じる通電電流のばらつきの大きさは小さいからである。
本発明の半導体装置は、第２複数個のトランジスタブロックを備えており、各々のトランジスタブロックは第１複数個のトランジスタを備えている。半導体装置の全体としては、第３複数個のトランジスタを備えている。第３複数個は、第１複数個と第２複数個の積である。
トランジスタはユニポーラであってもバイポーラであってもよい。ユニポーラトランジスタの場合は、各々が「ソース領域とドレイン領域」を有している第３複数個のトランジスタ構造が半導体基板内に形成されている。バイポーラトランジスタの場合は、各々が「エミッタ領域又はコレクタ領域」を有している第３複数個のトランジスタ構造が半導体基板内に形成されている。本発明のトランジスタは、ユニポーラであってもバイポーラであってもよいことから、各々が「エミッタ領域とコレクタ領域」又は「ソース領域とドレイン領域」を有している第３複数個のトランジスタ構造を備えている、といえる。第３複数個のトランジスタ構造が半導体基板内に形成されている。
本発明の半導体装置では、主電極の一方が、全部のトランジスタ構造に対して共通である。共通の主電極は、ユニポーラトランジスタのソース電極であってもよいし、ユニポーラトランジスタのドレイン電極であってもよいし、バイポーラトランジスタのエミッタ電極であってもよいし、バイポーラトランジスタのコレクタ電極であってもよい。
本発明の半導体装置では、主電極の他方が、トランジスタブロックに対応して分割されている。分割電極は、共通電極と対を成す電極であり、共通電極がユニポーラトランジスタのソース電極であればドレイン電極が分割されており、共通電極がユニポーラトランジスタのドレイン電極であればソース電極が分割されており、共通電極がバイポーラトランジスタのエミッタ電極であればコレクタ電極が分割されており、共通電極がバイポーラトランジスタのコレクタ電極であればエミッタ電極が分割されている。各々の分割電極は、対応するトランジスタブロック内のトランジスタ構造に共通に接続されている。
上記から、本発明の半導体装置は、第３複数個のトランジスタ構造の「エミッタ領域又はソース領域」と「コレクタ領域又はドレイン領域」の一方に共通的に接続されている共通電極と、トランジスタブロック内の第１複数個のトランジスタ構造の「エミッタ領域又はソース領域」と「コレクタ領域又はドレイン領域」の他方に共通的に接続されているとともに、トランジスタブロック毎に分割されている分割電極を備えていると表現することができる。
本発明の半導体装置は、共通リード電極と、第２複数個の分割電極と共通リード電極を接続する第２複数本のボンディングワイヤを備えている。本発明の半導体装置では、共通電極と分割電極間のオン抵抗の高いトランジスタブロックには抵抗値の低いボンディングワイヤが利用されており、共通電極と分割電極間のオン抵抗の低いトランジスタブロックには抵抗値の高いボンディングワイヤが利用されている。なお、ここでいうボンディングワイヤは、単純なボンディングワイヤであってもよいし、抵抗素子が挿入されているボンディングワイヤであってもよい。
トランジスタはユニポーラであってもバイポーラであってもよい。ユニポーラトランジスタの場合は、各々が「ソース領域とドレイン領域」を有している第３複数個のトランジスタ構造が半導体基板内に形成されている。バイポーラトランジスタの場合は、各々が「エミッタ領域又はコレクタ領域」を有している第３複数個のトランジスタ構造が半導体基板内に形成されている。本発明のトランジスタは、ユニポーラであってもバイポーラであってもよいことから、各々が「エミッタ領域とコレクタ領域」又は「ソース領域とドレイン領域」を有している第３複数個のトランジスタ構造を備えている、といえる。第３複数個のトランジスタ構造が半導体基板内に形成されている。
本発明の半導体装置では、主電極の一方が、全部のトランジスタ構造に対して共通である。共通の主電極は、ユニポーラトランジスタのソース電極であってもよいし、ユニポーラトランジスタのドレイン電極であってもよいし、バイポーラトランジスタのエミッタ電極であってもよいし、バイポーラトランジスタのコレクタ電極であってもよい。
本発明の半導体装置では、主電極の他方が、トランジスタブロックに対応して分割されている。分割電極は、共通電極と対を成す電極であり、共通電極がユニポーラトランジスタのソース電極であればドレイン電極が分割されており、共通電極がユニポーラトランジスタのドレイン電極であればソース電極が分割されており、共通電極がバイポーラトランジスタのエミッタ電極であればコレクタ電極が分割されており、共通電極がバイポーラトランジスタのコレクタ電極であればエミッタ電極が分割されている。各々の分割電極は、対応するトランジスタブロック内のトランジスタ構造に共通に接続されている。
上記から、本発明の半導体装置は、第３複数個のトランジスタ構造の「エミッタ領域又はソース領域」と「コレクタ領域又はドレイン領域」の一方に共通的に接続されている共通電極と、トランジスタブロック内の第１複数個のトランジスタ構造の「エミッタ領域又はソース領域」と「コレクタ領域又はドレイン領域」の他方に共通的に接続されているとともに、トランジスタブロック毎に分割されている分割電極を備えていると表現することができる。
本発明の半導体装置は、共通リード電極と、第２複数個の分割電極と共通リード電極を接続する第２複数本のボンディングワイヤを備えている。本発明の半導体装置では、共通電極と分割電極間のオン抵抗の高いトランジスタブロックには抵抗値の低いボンディングワイヤが利用されており、共通電極と分割電極間のオン抵抗の低いトランジスタブロックには抵抗値の高いボンディングワイヤが利用されている。なお、ここでいうボンディングワイヤは、単純なボンディングワイヤであってもよいし、抵抗素子が挿入されているボンディングワイヤであってもよい。
通常のパワートランジスタは、例えば数百個から数十万個におよぶ多数のトランジスタを備えており、各々のトランジスタにボンディングワイヤを接続することは実際的ではない。しかしながら、パワートランジスタの主電極の一方を複数個に分割し、複数個に分割された各々の分割電極にボンディングワイヤを接続することはできる。
本発明の半導体装置では、共通電極と分割電極間のオン抵抗の高いトランジスタブロックには抵抗値の低いボンディングワイヤが利用されており、共通電極と分割電極間のオン抵抗の低いトランジスタブロックには抵抗値の高いボンディングワイヤが利用されていることから、各々のトランジスタブロックを流れる電流の大きさを決める実質的な抵抗は、全部のトランジスタブロックに対して均一化され、特定のトランジスタブロックに電流が集中的に流れることを効果的に抑制することができる。
本発明の半導体装置では、共通電極と分割電極間のオン抵抗の高いトランジスタブロックには抵抗値の低いボンディングワイヤが利用されており、共通電極と分割電極間のオン抵抗の低いトランジスタブロックには抵抗値の高いボンディングワイヤが利用されていることから、各々のトランジスタブロックを流れる電流の大きさを決める実質的な抵抗は、全部のトランジスタブロックに対して均一化され、特定のトランジスタブロックに電流が集中的に流れることを効果的に抑制することができる。
本発明の半導体装置でも、同一のトランジスタブロックに属するトランジスタ同士の間では、通電電流の大きさがばらつく。しかしながら、オン抵抗が低いトランジスタを多く含むトランジタブロックでは、抵抗が高いボンディングワイヤが利用されているために、トランジスタ一個あたりの平均通電電流が他のトランジタブロックよりも低く、オン抵抗が低いトランジスタに流れる電流もそれほどには増加しない。同一のトランジスタブロックに属するトランジスタ同士の間に生じる通電電流のばらつきの大きさも抑制され、さらには、第３複数個のトランジスタ同士の間に生じる通電電流のばらつきの大きさも抑制される。
共通電極と分割電極間のオン抵抗のトランジスタブロック間のばらつきよりも、共通電極と分割電極間のオン抵抗にボンディングワイヤの抵抗値を加算した合計抵抗値のトランジスタブロック間のばらつきの方が小さいことが好ましい。
共通電極と分割電極間のオン抵抗にボンディングワイヤの抵抗値を加算した合計抵抗値が、各々のトランジスタブロックを流れる電流の大きさを決める実質的な抵抗となる。ボンディングワイヤの抵抗値を調整することによって、オン抵抗のトランジスタブロック間のばらつきよりも合計抵抗値のトランジスタブロック間のばらつきの方が小さいという関係が得られていれば、トランジスタブロックを流れる電流の大きさがトランジスタブロック毎にばらつくことを効果的に抑制することができる。
共通電極と分割電極間のオン抵抗にボンディングワイヤの抵抗値を加算した合計抵抗値が、各々のトランジスタブロックを流れる電流の大きさを決める実質的な抵抗となる。ボンディングワイヤの抵抗値を調整することによって、オン抵抗のトランジスタブロック間のばらつきよりも合計抵抗値のトランジスタブロック間のばらつきの方が小さいという関係が得られていれば、トランジスタブロックを流れる電流の大きさがトランジスタブロック毎にばらつくことを効果的に抑制することができる。
本発明は、各々が第１複数個のトランジスタを備えている第２複数個のトランジスタブロックを備えており、第１複数個と第２複数個の積に等しい第３複数個のトランジスタを備えている半導体装置の製造方法に具現化することもできる。
その製造方法は、半導体基板内に、各々が「エミッタ領域とコレクタ領域」又は「ソース領域とドレイン領域」を有している第３複数個のトランジスタ構造を形成する工程と、第３複数個のトランジスタ構造の「エミッタ領域又はソース領域」と「コレクタ領域又はドレイン領域」の一方に共通的に接続されている共通電極を形成する工程と、トランジスタブロック内の第１複数個のトランジスタ構造の「エミッタ領域又はソース領域」と「コレクタ領域又はドレイン領域」の他方に共通的に接続されているとともに、トランジスタブロック毎に分割されている分割電極を形成する工程と、共通リード電極を形成する工程と、共通電極と分割電極間のオン抵抗をトランジスタブロック毎に計測する工程と、前記オン抵抗が高いトランジスタブロックには抵抗値の低いボンディングワイヤで共通リード電極と分割電極を接続し、前記オン抵抗が低いトランジスタブロックには抵抗値の高いボンディングワイヤで共通リード電極と分割電極を接続する工程を備えている。
その製造方法は、半導体基板内に、各々が「エミッタ領域とコレクタ領域」又は「ソース領域とドレイン領域」を有している第３複数個のトランジスタ構造を形成する工程と、第３複数個のトランジスタ構造の「エミッタ領域又はソース領域」と「コレクタ領域又はドレイン領域」の一方に共通的に接続されている共通電極を形成する工程と、トランジスタブロック内の第１複数個のトランジスタ構造の「エミッタ領域又はソース領域」と「コレクタ領域又はドレイン領域」の他方に共通的に接続されているとともに、トランジスタブロック毎に分割されている分割電極を形成する工程と、共通リード電極を形成する工程と、共通電極と分割電極間のオン抵抗をトランジスタブロック毎に計測する工程と、前記オン抵抗が高いトランジスタブロックには抵抗値の低いボンディングワイヤで共通リード電極と分割電極を接続し、前記オン抵抗が低いトランジスタブロックには抵抗値の高いボンディングワイヤで共通リード電極と分割電極を接続する工程を備えている。
通常のパワートランジスタは、例えば数百個から数十万個におよぶ多数のトランジスタを備えており、各々のトランジスタにボンディングワイヤを接続することは実際的ではない。しかしながら、パワートランジスタの主電極の一方を複数個に分割し、複数個に分割された各々の分割電極のオン抵抗を計測し、複数個に分割された各々の分割電極に個別的にボンディングワイヤを接続することはできる。
本発明の製造方法では、各々のトランジスタブロックのオン抵抗を計測する。また、計測した抵抗に応じた抵抗値を有するボンディングワイヤで、そのトランジスタブロックの分割電極と共通リード電極を接続する。具体的には、計測したオン抵抗が小さいほど大きい抵抗値を有するボンディングワイヤで接続する。そうすることによって、各々のトランジスタブロックに流れる電流の大きさを均一化することができる。
本発明の製造方法では、各々のトランジスタブロックのオン抵抗を計測する。また、計測した抵抗に応じた抵抗値を有するボンディングワイヤで、そのトランジスタブロックの分割電極と共通リード電極を接続する。具体的には、計測したオン抵抗が小さいほど大きい抵抗値を有するボンディングワイヤで接続する。そうすることによって、各々のトランジスタブロックに流れる電流の大きさを均一化することができる。
トランジスタブロック毎に計測されたオン抵抗を所定抵抗値から減じて抵抗差を求める工程と、抵抗値を異にする複数種類のボンディングワイヤの中から、前記工程で求められた抵抗差に最も近い抵抗値を有するボンディングワイヤを選択する工程を備えていることが好ましい。あるいは、ボンディングワイヤの太さと長さと本数のうちの少なくとも一種を選択して、前記工程で求められた抵抗差にほぼ等しい抵抗値をもたらすボンディングワイヤを選択する工程を備えていることが好ましい。
上記工程を備えていると、各々のトランジスタブロックを流れる電流の大きさを決める実質的な抵抗、すなわち、トランジスタブロック毎のオン抵抗とボンディングワイヤの抵抗の合計抵抗値が、全部のトランジスタブロックに対して均一化され、特定のトランジスタブロックに電流が集中的に流れることを効果的に抑制することができる。
本発明によれば、第３複数個のトランジスタが並列に接続されて半導体装置において、特定のトランジスタへ電流が集中することを抑制し、各々のトランジスタに流れる電流の大きさを全部のトランジスタに対して均一化することができる。
本発明に係る半導体装置を、図面を参照して説明する。図１は、半導体装置１００の模式的斜視図である。半導体装置１００は、半導体基板１０と、半導体基板１０を固定するフレーム１２を備えている。なお、半導体基板１０とフレーム１２は、樹脂等でモールド或いはハンダ付けされているが、図１ではモールドの図示を省略している。
半導体基板１０内には、第３図を参照して後記するように、１２個のＩＧＢＴ（バイポーラトランジスタ）が形成されている。半導体基板１０の上面には、４個のエミッタ電極１４ａ、１４ｂ、１４ｃ、１４ｄ、及び、ゲートパッド１６が形成されている。また、半導体基板１０の下面にはコレクタ電極３４（図２参照）が形成されている。第３図を参照して後記するように、エミッタ電極１４ａは１２個のＩＧＢＴのうちの３個のエミッタ領域に導通しており、エミッタ電極１４ｂは他の３個のエミッタ領域に導通しており、エミッタ電極１４ｃはさらに他の３個のエミッタ領域に導通しており、エミッタ電極１４ｄは残りの３個のエミッタ領域に導通している。図１の半導体装置は、１２個のＩＧＢＴが、各々が３個のＩＧＢＴを備えている４個のトランジスタブロックに分割されている。
半導体基板１０内には、第３図を参照して後記するように、１２個のＩＧＢＴ（バイポーラトランジスタ）が形成されている。半導体基板１０の上面には、４個のエミッタ電極１４ａ、１４ｂ、１４ｃ、１４ｄ、及び、ゲートパッド１６が形成されている。また、半導体基板１０の下面にはコレクタ電極３４（図２参照）が形成されている。第３図を参照して後記するように、エミッタ電極１４ａは１２個のＩＧＢＴのうちの３個のエミッタ領域に導通しており、エミッタ電極１４ｂは他の３個のエミッタ領域に導通しており、エミッタ電極１４ｃはさらに他の３個のエミッタ領域に導通しており、エミッタ電極１４ｄは残りの３個のエミッタ領域に導通している。図１の半導体装置は、１２個のＩＧＢＴが、各々が３個のＩＧＢＴを備えている４個のトランジスタブロックに分割されている。
フレーム１２には、第１リード電極２０、第２リード電極２２、及び、第３リード電極２４が形成されている。４個のエミッタ電極１４ａ、１４ｂ、１４ｃ、及び１４ｄは、夫々ボンディングワイヤ２６ａ、２６ｂ、２６ｃ、及び２６ｄによって、第１リード電極２０と個別に接続されている。ゲートパッド１６は、ボンディングワイヤ１８によって第２リード電極２２と接続されている。図示を省略しているが、半導体基板１０の下面に形成されているコレクタ電極３４は、第３リード電極２４と接続されている。
図示を省略しているが、夫々のリード電極２０、２２、及び２４は、半導体装置１００のパッケージ外部まで伸びており、半導体基板１０に形成された夫々の電極を半導体装置１００の外部の電子部品と接続する機能を果す。即ち、４個のエミッタ電極１４ａ−１４ｄに接続されている第１リード電極２０は、半導体装置１００のエミッタ端子に相当し、ゲートパッド１６に接続されている第２リード電極２２は、半導体装置１００のゲート端子に相当し、コレクタ電極３４に接続されている第３リード電極２４は、半導体装置１００のコレクタ端子に相当する。
図示を省略しているが、夫々のリード電極２０、２２、及び２４は、半導体装置１００のパッケージ外部まで伸びており、半導体基板１０に形成された夫々の電極を半導体装置１００の外部の電子部品と接続する機能を果す。即ち、４個のエミッタ電極１４ａ−１４ｄに接続されている第１リード電極２０は、半導体装置１００のエミッタ端子に相当し、ゲートパッド１６に接続されている第２リード電極２２は、半導体装置１００のゲート端子に相当し、コレクタ電極３４に接続されている第３リード電極２４は、半導体装置１００のコレクタ端子に相当する。
図２を参照して半導体基板１０の構造を説明する。図２は、図１のII−II線に沿って見たときの半導体基板１０の模式的断面図である。なお、図２は、図１に示す２個のエミッタ電極１４ａ、１４ｂに対応する部分の断面のみを示しており、他の２個のエミッタ電極１４ｃ、１４ｄに対応する部分の断面の図示を省略している。他の２個のエミッタ電極１４ｃ、１４ｄに対応する部分の断面の構造は、図２に示す構造と同様である。
半導体基板１０には、図２の上側から低濃度ｐ型のボディ層２８、低濃度ｎ型のドリフト層３０、及び、ｐ型のコレクタ層３２が形成されている。コレクタ層３２の下面にコレクタ電極３４が形成されている。
ボディ層２８の表面には、ボディ層２８を貫通してドリフト層３０に達する複数のトレンチ３６ａ−３６ｆが形成されており、各トレンチの壁面は絶縁膜で被覆されており、その内部にはゲート電極が充填されている。夫々のゲート電極は、図１に示すゲートパッド１６に接続されている。
ボディ層２８の表面でトレンチ３６ａの両側に高濃度ｎ型のエミッタ領域３８ａが形成されている。同様に、各トレンチ３６ｂ−３６ｆの両側に、夫々エミッタ領域３８ｂ−３８ｆが形成されている。
半導体基板１０には、図２の上側から低濃度ｐ型のボディ層２８、低濃度ｎ型のドリフト層３０、及び、ｐ型のコレクタ層３２が形成されている。コレクタ層３２の下面にコレクタ電極３４が形成されている。
ボディ層２８の表面には、ボディ層２８を貫通してドリフト層３０に達する複数のトレンチ３６ａ−３６ｆが形成されており、各トレンチの壁面は絶縁膜で被覆されており、その内部にはゲート電極が充填されている。夫々のゲート電極は、図１に示すゲートパッド１６に接続されている。
ボディ層２８の表面でトレンチ３６ａの両側に高濃度ｎ型のエミッタ領域３８ａが形成されている。同様に、各トレンチ３６ｂ−３６ｆの両側に、夫々エミッタ領域３８ｂ−３８ｆが形成されている。
トレンチ３６の内部に充填されているゲート電極と、トレンチ３６の両側に形成されているエミッタ領域３８と、ボディ層２８と、ドリフト層３０と、コレクタ層３２によってＩＧＢＴを構成する半導体構造が形成されている。トレンチ３６ａの内部に充填されているゲート電極と、トレンチ３６ａの両側に形成されているエミッタ領域３８ａ等によってひとつのトランジスタ（トランジスタ構造）が形成される。同様に、トレンチ３６ｂの両側に形成されているエミッタ領域３８ｂ等によってひとつのトランジスタが形成される。図２には、６個のトランジスタが描かれている。
３個のエミッタ領域３８ａ、３８ｂ、及び３８ｃの表面に、エミッタ電極１４ａが形成されている。エミッタ電極１４ａは、３個のトランジスタを構成する３個のエミッタ領域（エミッタ領域３８ａ、３８ｂ、及び３８ｃ）に共通に接触している。エミッタ電極１４ａによって、３個のトランジスタが並列に接続されたトランジスタブロック４０ａが形成される。同様に、３個のエミッタ領域３８ｄ、３８ｅ、及び３８ｆの表面に接触するように、エミッタ電極１４ｂが形成されている。エミッタ電極１４ｂによって、３個のトランジスタが並列に接続されたトランジスタブロック４０ｂが形成される。
図２には図示を省略しているが、エミッタ電極１４ｃ、１４ｄに対応する部分の断面も図２と同様の構造を有している。エミッタ電極１４ｃによって、３個のトランジスタが並列に接続されたトランジスタブロック（図３に示すトランジスタブロック４０ｃ）が形成され、エミッタ電極１４ｄによって、３個のトランジスタが並列に接続されたトランジスタブロック（図３に示すトランジスタブロック４０ｄ）が形成されている。つまり、半導体基板１０は、１２個のトランジスタを有している。１２個のトランジスタは、各々が３個のＩＧＢＴを備えている４個のトランジスタブロックに分割されている。
図２には図示を省略しているが、エミッタ電極１４ｃ、１４ｄに対応する部分の断面も図２と同様の構造を有している。エミッタ電極１４ｃによって、３個のトランジスタが並列に接続されたトランジスタブロック（図３に示すトランジスタブロック４０ｃ）が形成され、エミッタ電極１４ｄによって、３個のトランジスタが並列に接続されたトランジスタブロック（図３に示すトランジスタブロック４０ｄ）が形成されている。つまり、半導体基板１０は、１２個のトランジスタを有している。１２個のトランジスタは、各々が３個のＩＧＢＴを備えている４個のトランジスタブロックに分割されている。
この半導体装置１００の模式的な等価回路図を図３に示す。図３に示すように、半導体装置１００は、１２個のトランジスタが並列に接続された回路構成を有する。４個のエミッタ電極１４ａ−１４ｄによって、各々が３個のトランジスタから構成される４個のトランジスタブロック４０ａ−４０ｄが形成される。
夫々のエミッタ電極１４ａ−１４ｄは、ボンディングワイヤ２６ａ−２６ｄによって第１リード電極２０に個別に接続されている。夫々のボンディングワイヤは抵抗を有するので、図３ではボンディングワイヤ２６ａ−２６ｄを抵抗の記号で表している。
第３リード電極２４は、コレクタ電極３４に接続されているため、図３の回路図においては、第３リード電極２４は、コレクタ電極３４に等しい。コレクタ電極３４は、１２個のトランジスタに共通的に接続されている。
夫々のエミッタ電極１４ａ−１４ｄは、ボンディングワイヤ２６ａ−２６ｄによって第１リード電極２０に個別に接続されている。夫々のボンディングワイヤは抵抗を有するので、図３ではボンディングワイヤ２６ａ−２６ｄを抵抗の記号で表している。
第３リード電極２４は、コレクタ電極３４に接続されているため、図３の回路図においては、第３リード電極２４は、コレクタ電極３４に等しい。コレクタ電極３４は、１２個のトランジスタに共通的に接続されている。
夫々のボンディングワイヤ２６ａ−２６ｄは、対応するトランジスタブロック４０ａ−４０ｄのオン抵抗に対応した抵抗値を有する。具体的には、ボンディングワイヤ２６ａ−２６ｄは、コレクタ電極３４から各エミッタ電極１４ａ−１４ｄを介して第１リード電極２０へ至る夫々の経路の抵抗値を、予め決められた所定値とする抵抗値を有している。すなわち、「トランジスタブロック４０ａのオン抵抗＋ボンディングワイヤ２６ａの抵抗値」＝「トランジスタブロック４０ｂのオン抵抗＋ボンディングワイヤ２６ｂの抵抗値」＝「トランジスタブロック４０ｃのオン抵抗＋ボンディングワイヤ２６ｃの抵抗値」＝「トランジスタブロック４０ｄのオン抵抗＋ボンディングワイヤ２６ｄの抵抗値」＝所定値の関係を満たしている。
上記の所定値は、半導体装置１００のエミッタ端子（第１リード電極２０）とコレクタ端子（第３リード電極２４）の間に印加される電圧と、オン時に半導体装置１００に流れる電流の設計値から決められている。
エミッタ端子とコレクタ端子の間に印加される電圧と、オン時に半導体装置１００に流れる電流の設計値から、エミッタ端子とコレクタ端子間の抵抗が算出できる。前記した所定値は、算出した抵をトランジスタブロックの数で除した値である。
エミッタ端子とコレクタ端子の間に印加される電圧と、オン時に半導体装置１００に流れる電流の設計値から、エミッタ端子とコレクタ端子間の抵抗が算出できる。前記した所定値は、算出した抵をトランジスタブロックの数で除した値である。
トランジスタブロックのオン抵抗は、トランジスタブロックによって相違する。すなわち、トランジスタブロック４０ａのオン抵抗と、トランジスタブロック４０ｂのオン抵抗と、トランジスタブロック４０ｃのオン抵抗と、トランジスタブロック４０ｄのオン抵抗は相違する。
その相違に抗して、「トランジスタブロック４０ａのオン抵抗＋ボンディングワイヤ２６ａの抵抗値」＝「トランジスタブロック４０ｂのオン抵抗＋ボンディングワイヤ２６ｂの抵抗値」＝「トランジスタブロック４０ｃのオン抵抗＋ボンディングワイヤ２６ｃの抵抗値」＝「トランジスタブロック４０ｄのオン抵抗＋ボンディングワイヤ２６ｄの抵抗値」の関係を得るためには、ボンディングワイヤ２６ａの抵抗値と、ボンディングワイヤ２６ｂの抵抗値と、ボンディングワイヤ２６ｃの抵抗値と、ボンディングワイヤ２６ｄの抵抗値の各々が、適値に選択されていなければならない。
その相違に抗して、「トランジスタブロック４０ａのオン抵抗＋ボンディングワイヤ２６ａの抵抗値」＝「トランジスタブロック４０ｂのオン抵抗＋ボンディングワイヤ２６ｂの抵抗値」＝「トランジスタブロック４０ｃのオン抵抗＋ボンディングワイヤ２６ｃの抵抗値」＝「トランジスタブロック４０ｄのオン抵抗＋ボンディングワイヤ２６ｄの抵抗値」の関係を得るためには、ボンディングワイヤ２６ａの抵抗値と、ボンディングワイヤ２６ｂの抵抗値と、ボンディングワイヤ２６ｃの抵抗値と、ボンディングワイヤ２６ｄの抵抗値の各々が、適値に選択されていなければならない。
ボンディングワイヤの抵抗値を調整するには、ボンディングワイヤの長さを調整すればよい。ボンディングワイヤの長さが長いほど、抵抗を大きくすることができる。或いは、ボンディングワイヤの抵抗を調整するには、太さの異なるボンディングワイヤを用いても良い。太さが細いほど、抵抗を大きくすることができる。長さと太さと本数のうちの少なくとも一つを選択することによって、ボンディングワイヤ２６ａの抵抗値と、ボンディングワイヤ２６ｂの抵抗値と、ボンディングワイヤ２６ｃの抵抗値と、ボンディングワイヤ２６ｄの抵抗値の各々が適値に調整されており、「トランジスタブロックのオン抵抗＋ボンディングワイヤの抵抗値」が、全部のブロック４０ａ〜４０ｄについて均質化されている。
以下に、ボンディングワイヤの抵抗値の決定の手順を例示する。
（１）半導体装置１００の設計値から、半導体装置１００のエミッタ端子とコレクタ端子の間に印加する電圧Ｖdesと、半導体装置１００がオンした場合にエミッタ端子とコレクタ端子に流れる電流（コレクタ電流）Idesが決められる。
（２）電圧Ｖdesで電流Ｉdesが流れるという設計条件から、半導体装置１００のエミッタ端子とコレクタ端子の間の抵抗Rdesが求まる。４個のトランジスタブロックの夫々に均等に電流が流れるためには、コレクタ電極３４から各エミッタ電極１４ａ〜１４ｄを介して第１リード電極２０へ至る夫々の経路の抵抗が、Rdes／４であればよい。抵抗Rdes／４が、前述した所定値に相当する。
（３）各トランジスタブロックのオン抵抗Rblockを計測する。トランジスタブロックのオン抵抗の計測方法については後述する。
（４）各ボンディングワイヤの抵抗Rbwは、Rbw＝Rdes／４−Rblockで求められる。
上記の過程を経て決定された抵抗を有するボンディングワイヤで、各エミッタ電極１４ａ〜１４ｄと第１リード電極２０を個別に接続することによって、コレクタ電極３４（第３リード電極２４）から各エミッタ電極１４ａ〜１４ｄを介して第１リード電極２０へ至る夫々の経路の抵抗をRdes／４に揃えることができる。これにより、半導体装置１００にコレクタ電流Ｉdesが流れるときに、各トランジスタブロックに均等に、電流Ｉdes／４が流れる。
この場合、いずれかのトランジスタブロックに他のトランジスタよりも小さいオン抵抗を有するトランジスタが含まれている場合でも、各トランジスタブロックには均等に電流Ｉdes／４が流れる。
（１）半導体装置１００の設計値から、半導体装置１００のエミッタ端子とコレクタ端子の間に印加する電圧Ｖdesと、半導体装置１００がオンした場合にエミッタ端子とコレクタ端子に流れる電流（コレクタ電流）Idesが決められる。
（２）電圧Ｖdesで電流Ｉdesが流れるという設計条件から、半導体装置１００のエミッタ端子とコレクタ端子の間の抵抗Rdesが求まる。４個のトランジスタブロックの夫々に均等に電流が流れるためには、コレクタ電極３４から各エミッタ電極１４ａ〜１４ｄを介して第１リード電極２０へ至る夫々の経路の抵抗が、Rdes／４であればよい。抵抗Rdes／４が、前述した所定値に相当する。
（３）各トランジスタブロックのオン抵抗Rblockを計測する。トランジスタブロックのオン抵抗の計測方法については後述する。
（４）各ボンディングワイヤの抵抗Rbwは、Rbw＝Rdes／４−Rblockで求められる。
上記の過程を経て決定された抵抗を有するボンディングワイヤで、各エミッタ電極１４ａ〜１４ｄと第１リード電極２０を個別に接続することによって、コレクタ電極３４（第３リード電極２４）から各エミッタ電極１４ａ〜１４ｄを介して第１リード電極２０へ至る夫々の経路の抵抗をRdes／４に揃えることができる。これにより、半導体装置１００にコレクタ電流Ｉdesが流れるときに、各トランジスタブロックに均等に、電流Ｉdes／４が流れる。
この場合、いずれかのトランジスタブロックに他のトランジスタよりも小さいオン抵抗を有するトランジスタが含まれている場合でも、各トランジスタブロックには均等に電流Ｉdes／４が流れる。
上記の半導体装置１００によれば、各トランジスタに流れる電流の偏りを小さくすることができる。これは、次の理由による。
複数のトランジスタが単純に並列に接続されている半導体装置では、他のトランジスタのオン抵抗よりも小さいオン抵抗を有するトランジスタが存在する場合、オン抵抗の小さいトランジスタに設計値よりも大きい電流が流れ、他のトランジスタには設計値よりも小さい電流が流れる。他のトランジスタに流れる電流が設計値より小さくなった分が、オン抵抗の小さいトランジスタに集中する。なお、各トランジスタに流れる電流の設計値は、全てのトランジスタが同じ大きさのオン抵抗を有すると仮定した場合に各トランジスタに流れる電流の大きさである。換言すれば、各トランジスタに流れる電流の設計値は、上記のコレクタ電流Idesをトランジスタの総数で除した値である。
本実施例の半導体装置では、各トランジスタブロックに流れる電流は均一となる。従って、オン抵抗の小さいトランジスタを含まないトランジスタブロックにおいては、各トランジスタに設計値通りの電流が流れる。
他方、オン抵抗の小さいトランジスタを含むトランジスタブロックでは、設計通りのオン抵抗を有するトランジスタには設計値よりも小さい電流が流れる。その一方でオン抵抗の小さいトランジスタには設計値よりも大きい電流が流れる。しかしながら、このトランジスタブロックには、抵抗値の大きいボンディングワイヤが接続されており、一個あたりのトランジスタを流れる平均電流は他のブロックよりも減少している。オン抵抗の小さいトランジスタに集中して電流が流れたとしても、その電流は、単純に並列接続した場合に流れる電流値よりも小さい。多数のトランジスタが単純に並列に接続する場合に比して、複数個のブロックに分割するとともにオン抵抗のばらつきをボンディングワイヤの抵抗値によって補償することによって、他のトランジスタよりも小さい抵抗を有するトランジスタへの電流の集中を低減できる。
複数のトランジスタが単純に並列に接続されている半導体装置では、他のトランジスタのオン抵抗よりも小さいオン抵抗を有するトランジスタが存在する場合、オン抵抗の小さいトランジスタに設計値よりも大きい電流が流れ、他のトランジスタには設計値よりも小さい電流が流れる。他のトランジスタに流れる電流が設計値より小さくなった分が、オン抵抗の小さいトランジスタに集中する。なお、各トランジスタに流れる電流の設計値は、全てのトランジスタが同じ大きさのオン抵抗を有すると仮定した場合に各トランジスタに流れる電流の大きさである。換言すれば、各トランジスタに流れる電流の設計値は、上記のコレクタ電流Idesをトランジスタの総数で除した値である。
本実施例の半導体装置では、各トランジスタブロックに流れる電流は均一となる。従って、オン抵抗の小さいトランジスタを含まないトランジスタブロックにおいては、各トランジスタに設計値通りの電流が流れる。
他方、オン抵抗の小さいトランジスタを含むトランジスタブロックでは、設計通りのオン抵抗を有するトランジスタには設計値よりも小さい電流が流れる。その一方でオン抵抗の小さいトランジスタには設計値よりも大きい電流が流れる。しかしながら、このトランジスタブロックには、抵抗値の大きいボンディングワイヤが接続されており、一個あたりのトランジスタを流れる平均電流は他のブロックよりも減少している。オン抵抗の小さいトランジスタに集中して電流が流れたとしても、その電流は、単純に並列接続した場合に流れる電流値よりも小さい。多数のトランジスタが単純に並列に接続する場合に比して、複数個のブロックに分割するとともにオン抵抗のばらつきをボンディングワイヤの抵抗値によって補償することによって、他のトランジスタよりも小さい抵抗を有するトランジスタへの電流の集中を低減できる。
次に上記の半導体装置１００を製造する工程について説明する。半導体装置１００は、（１）半導体基板の加工工程、（２）トランジスタブロックのオン抵抗の計測工程、及び、（３）ワイヤボンディング工程によって製造される。
（１）半導体基板製造工程
この工程では、図２に示す断面構造を有しており、複数のトランジスタ構造が形成された半導体基板を製造する。半導体基板は、一般に良く知られた製造方法で製造することができるので詳細な説明は省略する。但し、図２に示す通り、エミッタ電極は、複数個に分割されて形成される。分割されたエミッタ電極も、従来の半導体基板の製造方法で形成することができる。
この工程では、図２に示す断面構造を有しており、複数のトランジスタ構造が形成された半導体基板を製造する。半導体基板は、一般に良く知られた製造方法で製造することができるので詳細な説明は省略する。但し、図２に示す通り、エミッタ電極は、複数個に分割されて形成される。分割されたエミッタ電極も、従来の半導体基板の製造方法で形成することができる。
（２）トランジスタブロックのオン抵抗計測工程
この工程では、エミッタ電極によって分割されたトランジスタブロック毎に抵抗を計測する。具体的にはオン抵抗を直接計測するのではなく、カットオフ電圧（或いはオン電圧）をトランジスタブロック毎に計測し、計測したカットオフ電圧（或いはオン電圧）の時のトランジスタブロックのコレクタとエミッタ間の電圧と電流の値からオン抵抗を算出する。カットオフ電圧は、コレクタとエミッタの間に一定の電圧を印加した状態で、所定の値のコレクタ電流が流れるときのゲート電圧である。オン電圧は、一定のゲート電圧を印加した状態で、所定の値のコレクタ電流が流れるときのコレクタとエミッタの間の電圧である。カットオフ電圧（或いはオン電圧）の計測は、従来は半導体装置全体の性能確認のために実施することはあったが、トランジスタブロックごとに実施することはなかった。カットオフ電圧（或いはオン電圧）を計測することによって、トランジスタブロック毎のコレクタ電極とエミッタ電極の間の電圧と電流の関係が特定できる。その関係からトランジスタブロックのオン抵抗を求めることができる。
トランジスタブロックごとのカットオフ電圧（或いはオン電圧）は、各エミッタ電極１４ａ−１４ｄとコレクタ電極３４に計測用のプローブを当てることで容易に計測できる。
この工程では、エミッタ電極によって分割されたトランジスタブロック毎に抵抗を計測する。具体的にはオン抵抗を直接計測するのではなく、カットオフ電圧（或いはオン電圧）をトランジスタブロック毎に計測し、計測したカットオフ電圧（或いはオン電圧）の時のトランジスタブロックのコレクタとエミッタ間の電圧と電流の値からオン抵抗を算出する。カットオフ電圧は、コレクタとエミッタの間に一定の電圧を印加した状態で、所定の値のコレクタ電流が流れるときのゲート電圧である。オン電圧は、一定のゲート電圧を印加した状態で、所定の値のコレクタ電流が流れるときのコレクタとエミッタの間の電圧である。カットオフ電圧（或いはオン電圧）の計測は、従来は半導体装置全体の性能確認のために実施することはあったが、トランジスタブロックごとに実施することはなかった。カットオフ電圧（或いはオン電圧）を計測することによって、トランジスタブロック毎のコレクタ電極とエミッタ電極の間の電圧と電流の関係が特定できる。その関係からトランジスタブロックのオン抵抗を求めることができる。
トランジスタブロックごとのカットオフ電圧（或いはオン電圧）は、各エミッタ電極１４ａ−１４ｄとコレクタ電極３４に計測用のプローブを当てることで容易に計測できる。
（３）ワイヤボンディング工程
図１に示すように、半導体基板１０をフレーム１２に固定し、エミッタ電極１４ａ−１４ｄと第１リード電極２０を夫々個別にボンディングワイヤで接続する。ワイヤボンディングの方法そのものは、既知の方法と同様である。但し、本実施例の場合、夫々のエミッタ電極１４ａ−１４ｄと第１リード電極２０を接続するボンディングワイヤは、夫々独自の抵抗を有している。ボンディングワイヤの抵抗は前述した通りに決定される。
以上の工程によって、抵抗の小さいトランジスタへの電流の集中を抑制する半導体装置を製造することができる。
図１に示すように、半導体基板１０をフレーム１２に固定し、エミッタ電極１４ａ−１４ｄと第１リード電極２０を夫々個別にボンディングワイヤで接続する。ワイヤボンディングの方法そのものは、既知の方法と同様である。但し、本実施例の場合、夫々のエミッタ電極１４ａ−１４ｄと第１リード電極２０を接続するボンディングワイヤは、夫々独自の抵抗を有している。ボンディングワイヤの抵抗は前述した通りに決定される。
以上の工程によって、抵抗の小さいトランジスタへの電流の集中を抑制する半導体装置を製造することができる。
以上、本発明の具体例を詳細に説明した。ここで、上記実施例について、幾つかの留意点を述べる。
半導体基板の構造は、図２の構造でなくともよい。半導体基板の一方の表面側に、コレクタ領域とエミッタ領域とゲート電極が形成されているタイプの半導体基板であってもよい。あるいは、ソース領域とドレイン領域を有するユニポーラタイプの半導体装置であってもよい。この場合も、表裏両面に主電極を持つ縦型であってもよいし、一方の面に一対の主電極を持つ横型のものであってもよい。
ブロックに分割する電極は、エミッタ電極に限られない。コレクタ電極、ソース電極、あるいはドレイン電極を、複数個の電極に分割してもよい。
各トランジスタブロックは、ほぼ等しい数のトランジスタを有する単位に分割されていればよく、厳密に同一数でなくてもよい。全体として１０００個以上のトランジスタを有する場合、ブロック内のトランジスタ数がほぼ同数であれば、厳密に同一数でなくても本発明をそのまま適用することができる。
なお、各トランジスタブロックが大きく異なる個数のトランジスタから構成されていてもよい。下記の式、すなわち、（ブロックのオン抵抗＋ボンディングワイヤの抵抗値）×ブロック内のトランジスタ数が、全部のブロックについて均質化されていれば、各トランジスタを流れる電流の大きさは均質化される。
半導体基板の構造は、図２の構造でなくともよい。半導体基板の一方の表面側に、コレクタ領域とエミッタ領域とゲート電極が形成されているタイプの半導体基板であってもよい。あるいは、ソース領域とドレイン領域を有するユニポーラタイプの半導体装置であってもよい。この場合も、表裏両面に主電極を持つ縦型であってもよいし、一方の面に一対の主電極を持つ横型のものであってもよい。
ブロックに分割する電極は、エミッタ電極に限られない。コレクタ電極、ソース電極、あるいはドレイン電極を、複数個の電極に分割してもよい。
各トランジスタブロックは、ほぼ等しい数のトランジスタを有する単位に分割されていればよく、厳密に同一数でなくてもよい。全体として１０００個以上のトランジスタを有する場合、ブロック内のトランジスタ数がほぼ同数であれば、厳密に同一数でなくても本発明をそのまま適用することができる。
なお、各トランジスタブロックが大きく異なる個数のトランジスタから構成されていてもよい。下記の式、すなわち、（ブロックのオン抵抗＋ボンディングワイヤの抵抗値）×ブロック内のトランジスタ数が、全部のブロックについて均質化されていれば、各トランジスタを流れる電流の大きさは均質化される。
各々のトランジスタブロックのエミッタ電極とリード電極を個別に接続する各ボンディングワイヤの抵抗は、次のように設定することも好適である。
ボンディングワイヤの抵抗は、トランジスタブロックのオン抵抗がその設計上のオン抵抗よりも小さい場合に、そのトランジスタブロックに流れる電流が設計上の電流値よりも小さくなる値に設定する。トランジスタブロックのオン抵抗がその設計上の抵抗よりも小さい場合は、そのトランジスタブロックに、トランジスタの設計上のオン抵抗よりも小さいオン抵抗を有するトランジスタが含まれる場合に生じる。そのようなトランジスタブロックには、本来流すべき設定上の電流値よりも小さい電流が流れるように、ボンディングワイヤの抵抗値を設定する。その結果、小さい抵抗を有するトランジスタへの電流の集中を抑制できる。他方、他のトランジスタブロックには設計上の電流値よりも大きい電流が流れることになる。他のトランジスタブロックに流れる電流は、設計値通りのオン抵抗を有する多数のトランジスタに均等に分散される。半導体装置全体としては、設計値通りの電流を流すことができるとともに、小さいオン抵抗を有するトランジスタへの電流の集中を抑制することができる。
なお、トランジスタブロックの設計上の抵抗は、そのトランジスタブロックに含まれるトランジスタの設計上のオン抵抗から決められる。設計上の抵抗がｒであるｎ個のトランジスタから構成されるトランジスタブロックの設計上のオン抵抗はｒ／ｎとなる。
また、トランジスタブロックの設計上の電流値は、そのトランジスタブロックに含まれるトランジスタの設計上の電流値から決められる。設計上の電流値がｉであるｎ個のトランジスタから構成されるトランジスタブロックの設計上の電流値はｎ×ｉとなる。
ボンディングワイヤの抵抗は、トランジスタブロックのオン抵抗がその設計上のオン抵抗よりも小さい場合に、そのトランジスタブロックに流れる電流が設計上の電流値よりも小さくなる値に設定する。トランジスタブロックのオン抵抗がその設計上の抵抗よりも小さい場合は、そのトランジスタブロックに、トランジスタの設計上のオン抵抗よりも小さいオン抵抗を有するトランジスタが含まれる場合に生じる。そのようなトランジスタブロックには、本来流すべき設定上の電流値よりも小さい電流が流れるように、ボンディングワイヤの抵抗値を設定する。その結果、小さい抵抗を有するトランジスタへの電流の集中を抑制できる。他方、他のトランジスタブロックには設計上の電流値よりも大きい電流が流れることになる。他のトランジスタブロックに流れる電流は、設計値通りのオン抵抗を有する多数のトランジスタに均等に分散される。半導体装置全体としては、設計値通りの電流を流すことができるとともに、小さいオン抵抗を有するトランジスタへの電流の集中を抑制することができる。
なお、トランジスタブロックの設計上の抵抗は、そのトランジスタブロックに含まれるトランジスタの設計上のオン抵抗から決められる。設計上の抵抗がｒであるｎ個のトランジスタから構成されるトランジスタブロックの設計上のオン抵抗はｒ／ｎとなる。
また、トランジスタブロックの設計上の電流値は、そのトランジスタブロックに含まれるトランジスタの設計上の電流値から決められる。設計上の電流値がｉであるｎ個のトランジスタから構成されるトランジスタブロックの設計上の電流値はｎ×ｉとなる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体基板
１２：フレーム
１４ａ、１４ｂ、１４ｃ、１４ｄ：エミッタ電極
１８：ボンディングワイヤ
２０：第１リード電極
２２：第２リード電極
２４：第３リード電極
２６ａ、２６ｂ、２６ｃ、２６ｄ：ボンディングワイヤ
２８：ボディ層
３０：ドリフト層３０
３２：コレクタ層
３４：コレクタ電極
４０：トランジスタブロック
１００：半導体装置
１２：フレーム
１４ａ、１４ｂ、１４ｃ、１４ｄ：エミッタ電極
１８：ボンディングワイヤ
２０：第１リード電極
２２：第２リード電極
２４：第３リード電極
２６ａ、２６ｂ、２６ｃ、２６ｄ：ボンディングワイヤ
２８：ボディ層
３０：ドリフト層３０
３２：コレクタ層
３４：コレクタ電極
４０：トランジスタブロック
１００：半導体装置
Claims (5)
- 各々が第１複数個のトランジスタを備えている第２複数個のトランジスタブロックを備えており、第１複数個と第２複数個の積に等しい第３複数個のトランジスタを備えている半導体装置であり、
半導体基板内に形成されており、各々が「エミッタ領域とコレクタ領域」又は「ソース領域とドレイン領域」を有している第３複数個のトランジスタ構造と、
第３複数個のトランジスタ構造の「エミッタ領域又はソース領域」と「コレクタ領域又はドレイン領域」の一方に共通的に接続されている共通電極と、
トランジスタブロック内の第１複数個のトランジスタ構造の「エミッタ領域又はソース領域」と「コレクタ領域又はドレイン領域」の他方に共通的に接続されているとともに、トランジスタブロック毎に分割されている分割電極と、
共通リード電極と、
第２複数個の分割電極と共通リード電極を接続する第２複数本のボンディングワイヤを備えており、
共通電極と分割電極間のオン抵抗の高いトランジスタブロックには抵抗値の低いボンディングワイヤが利用されており、共通電極と分割電極間のオン抵抗の低いトランジスタブロックには抵抗値の高いボンディングワイヤが利用されていることを特徴とする半導体装置。 - 共通電極と分割電極間のオン抵抗のトランジスタブロック間のばらつきよりも、共通電極と分割電極間のオン抵抗にボンディングワイヤの抵抗値を加算した合計抵抗値のトランジスタブロック間のばらつきの方が小さいことを特徴とする請求項１の半導体装置。
- 各々が第１複数個のトランジスタを備えている第２複数個のトランジスタブロックを備えており、第１複数個と第２複数個の積に等しい第３複数個のトランジスタを備えている半導体装置の製造方法であり、
半導体基板内に、各々が「エミッタ領域とコレクタ領域」又は「ソース領域とドレイン領域」を有している第３複数個のトランジスタ構造を形成する工程と、
第３複数個のトランジスタ構造の「エミッタ領域又はソース領域」と「コレクタ領域又はドレイン領域」の一方に共通的に接続されている共通電極を形成する工程と、
トランジスタブロック内の第１複数個のトランジスタ構造の「エミッタ領域又はソース領域」と「コレクタ領域又はドレイン領域」の他方に共通的に接続されているとともに、トランジスタブロック毎に分割されている分割電極を形成する工程と、
共通リード電極を形成する工程と、
共通電極と分割電極間のオン抵抗をトランジスタブロック毎に計測する工程と、
前記オン抵抗が高いトランジスタブロックには抵抗値の低いボンディングワイヤで共通リード電極と分割電極を接続し、前記オン抵抗が低いトランジスタブロックには抵抗値の高いボンディングワイヤで共通リード電極と分割電極を接続する工程、
を備えていることを特徴とする半導体装置の製造方法。 - トランジスタブロック毎に計測されたオン抵抗を所定抵抗値から減じて抵抗差を求める工程と、
抵抗値を異にする複数種類のボンディングワイヤの中から、前記工程で求められた抵抗差に最も近い抵抗値を有するボンディングワイヤを選択する工程、
をさらに備えている請求項３の製造方法。 - トランジスタブロック毎に計測されたオン抵抗を所定抵抗値から減じて抵抗差を求める工程と、
前記工程で求められた抵抗差にほぼ等しい抵抗値をもたらすボンディングワイヤの太さと長さと本数のうちの少なくとも一種を選択する工程、
をさらに備えている請求項３の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007021876A JP4830877B2 (ja) | 2007-01-31 | 2007-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007021876A JP4830877B2 (ja) | 2007-01-31 | 2007-01-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008187151A true JP2008187151A (ja) | 2008-08-14 |
| JP4830877B2 JP4830877B2 (ja) | 2011-12-07 |
Family
ID=39729960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007021876A Expired - Fee Related JP4830877B2 (ja) | 2007-01-31 | 2007-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4830877B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012507166A (ja) * | 2008-10-29 | 2012-03-22 | アーベーベー・リサーチ・リミテッド | 半導体パワーモジュールのための接続配置 |
| JP2013225590A (ja) * | 2012-04-20 | 2013-10-31 | Mitsubishi Electric Corp | 半導体装置 |
| WO2014002637A1 (ja) * | 2012-06-28 | 2014-01-03 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2015043645A (ja) * | 2013-08-26 | 2015-03-05 | カルソニックカンセイ株式会社 | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03265149A (ja) * | 1990-03-15 | 1991-11-26 | Toshiba Corp | 半導体装置 |
| JPH1126758A (ja) * | 1997-07-03 | 1999-01-29 | Fuji Electric Co Ltd | トレンチ型ｍｏｓ半導体装置およびその製造方法 |
| JP2003188378A (ja) * | 2001-12-14 | 2003-07-04 | Mitsubishi Electric Corp | 半導体装置 |
| JP2004111885A (ja) * | 2002-07-23 | 2004-04-08 | Toshiba Corp | 半導体装置 |
| JP2005261035A (ja) * | 2004-03-10 | 2005-09-22 | Toyota Motor Corp | 半導体装置 |
| JP2006156479A (ja) * | 2004-11-25 | 2006-06-15 | Toyota Motor Corp | パワー半導体装置 |
-
2007
- 2007-01-31 JP JP2007021876A patent/JP4830877B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03265149A (ja) * | 1990-03-15 | 1991-11-26 | Toshiba Corp | 半導体装置 |
| JPH1126758A (ja) * | 1997-07-03 | 1999-01-29 | Fuji Electric Co Ltd | トレンチ型ｍｏｓ半導体装置およびその製造方法 |
| JP2003188378A (ja) * | 2001-12-14 | 2003-07-04 | Mitsubishi Electric Corp | 半導体装置 |
| JP2004111885A (ja) * | 2002-07-23 | 2004-04-08 | Toshiba Corp | 半導体装置 |
| JP2005261035A (ja) * | 2004-03-10 | 2005-09-22 | Toyota Motor Corp | 半導体装置 |
| JP2006156479A (ja) * | 2004-11-25 | 2006-06-15 | Toyota Motor Corp | パワー半導体装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012507166A (ja) * | 2008-10-29 | 2012-03-22 | アーベーベー・リサーチ・リミテッド | 半導体パワーモジュールのための接続配置 |
| JP2013225590A (ja) * | 2012-04-20 | 2013-10-31 | Mitsubishi Electric Corp | 半導体装置 |
| WO2014002637A1 (ja) * | 2012-06-28 | 2014-01-03 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2014011225A (ja) * | 2012-06-28 | 2014-01-20 | Sumitomo Electric Ind Ltd | 半導体装置及び半導体装置の製造方法 |
| US8928002B2 (en) | 2012-06-28 | 2015-01-06 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN104350596A (zh) * | 2012-06-28 | 2015-02-11 | 住友电气工业株式会社 | 半导体器件和半导体器件制造方法 |
| EP2869341A4 (en) * | 2012-06-28 | 2015-05-06 | Sumitomo Electric Industries | SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT MANUFACTURING METHOD |
| JP2015043645A (ja) * | 2013-08-26 | 2015-03-05 | カルソニックカンセイ株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4830877B2 (ja) | 2011-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10192977B2 (en) | Power semiconductor device | |
| JP4602465B2 (ja) | 半導体装置 | |
| JP2010034306A (ja) | 半導体装置 | |
| JP6668804B2 (ja) | 半導体装置 | |
| JP6790046B2 (ja) | バリア領域を含む半導体デバイス | |
| JP2016082167A (ja) | 半導体装置 | |
| JP4830877B2 (ja) | 半導体装置の製造方法 | |
| JP2017045827A (ja) | 半導体装置 | |
| JP2017107948A (ja) | Ｉｇｂｔ | |
| JP2019087611A (ja) | スイッチング素子とその製造方法 | |
| JP2013102213A (ja) | 半導体素子 | |
| US20240145465A1 (en) | Semiconductor device | |
| JP2014056930A (ja) | 電力用半導体素子 | |
| JP2017098359A (ja) | 逆導通ｉｇｂｔ | |
| JP7040423B2 (ja) | 半導体装置 | |
| US9882035B2 (en) | Trench insulated gate bipolar transistor and manufacturing method thereof | |
| JP4595327B2 (ja) | 半導体素子 | |
| JP6854598B2 (ja) | 半導体装置 | |
| KR20160032654A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP7116640B2 (ja) | 半導体装置 | |
| JP2016213421A (ja) | 半導体装置 | |
| JP3731523B2 (ja) | 半導体素子 | |
| JP2019195013A (ja) | 半導体装置およびその製造方法 | |
| JP6301861B2 (ja) | 半導体装置 | |
| JP6406021B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090724 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |