JP2014011225A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2014011225A
JP2014011225A JP2012145086A JP2012145086A JP2014011225A JP 2014011225 A JP2014011225 A JP 2014011225A JP 2012145086 A JP2012145086 A JP 2012145086A JP 2012145086 A JP2012145086 A JP 2012145086A JP 2014011225 A JP2014011225 A JP 2014011225A
Authority
JP
Japan
Prior art keywords
semiconductor chips
resistance
semiconductor
parallel circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012145086A
Other languages
English (en)
Other versions
JP5939055B2 (ja
Inventor
Satoshi Hatsukawa
聡 初川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012145086A priority Critical patent/JP5939055B2/ja
Priority to EP13810696.8A priority patent/EP2869341A4/en
Priority to CN201380028421.9A priority patent/CN104350596B/zh
Priority to PCT/JP2013/063708 priority patent/WO2014002637A1/ja
Priority to US13/902,180 priority patent/US8928002B2/en
Publication of JP2014011225A publication Critical patent/JP2014011225A/ja
Application granted granted Critical
Publication of JP5939055B2 publication Critical patent/JP5939055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】複数の半導体チップにより均一に電流を流し得る半導体装置、及び、その製造方法を提供する。
【解決手段】一実施形態に係る半導体装置は、複数の第１の半導体チップと、複数の第１の半導体チップが搭載される回路基板であって、複数の第１の半導体チップと電気的に接続される第１及び第２の配線導体を有する、回路基板と、を備える。複数の第１の半導体チップは、第１及び第２の配線導体と共に、第１の並列回路を構成するように、並列接続されている。複数の第１の半導体チップに均一な電流が流れるように、複数の第１の半導体チップのオン抵抗に応じて、複数の第１の半導体チップは回路基板上に配置されている。
【選択図】図３

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体装置として、回路基板上に複数の半導体チップが並列接続された半導体装置が知られている。（例えば、特許文献１参照）。このような半導体装置では、複数の半導体チップの電流定格値が小さくても、半導体素装置に大電流を流し得る。
特開２００４−９５６７０号公報
複数の半導体チップが並列接続された半導体装置において、複数の半導体チップのオン抵抗に差があると、オン抵抗に応じて、半導体チップに流れる電流値のバラツキが生じる。そして、オン抵抗が小さい半導体チップに大きな電流が流れる場合がある。その結果、オン抵抗が小さい半導体チップには、その半導体チップの電流定格値を超えた電流が流れ、半導体チップが壊れる可能性がある。
したがって、本技術分野においては、複数の半導体チップにより均一に電流を流し得る半導体装置、及び、その製造方法が要請されている。
本発明の一側面に係る半導体装置は、複数の第１の半導体チップと、複数の第１の半導体チップが搭載される回路基板であって、複数の第１の半導体チップと電気的に接続される第１及び第２の配線導体を有する、回路基板と、を備える。複数の第１の半導体チップは、第１及び第２の配線導体と共に、第１の並列回路を構成するように、並列接続されている。複数の第１の半導体チップに均一な電流が流れるように、複数の第１の半導体チップのオン抵抗に応じて、複数の第１の半導体チップは回路基板上に配置されている。
上記半導体装置では、複数の第１の半導体チップと、第１及び第２の配線導体とで構成される第１の並列回路において、複数の第１の半導体チップに均一な電流が流れるように、複数の第１の半導体チップのオン抵抗に応じて、複数の第１の半導体チップは回路基板上に配置されている。その結果、複数の第１の半導体チップのオン抵抗にバラツキが生じていても、複数の第１の半導体チップにより均一に電流を流し得る。
一実施形態では、第１の並列回路における複数の第１の半導体チップの配列方向において、第１の並列回路に対する電流の入力端と出力端は互いに反対側であり、第１及び第２の配線導体の抵抗は異なっていてもよい。この形態では、第１及び第２の配線導体のうち複数の第１の半導体チップへの電流供給側の配線導体の抵抗が他方の配線導体の抵抗より大きい場合、第１の並列回路において、入力端側から出力端側に向けて複数の第１の半導体チップのオン抵抗が小さくなり得る。又は、第１及び第２の配線導体のうち複数の第１の半導体チップへの電流供給側の配線導体の抵抗が他方の配線導体の抵抗より小さい場合、第１の並列回路において、入力端側から出力端側に向けて複数の第１の半導体チップのオン抵抗が大きくなり得る。
この構成では、第１の並列回路において、入力端から出力端に向けて複数の第１の半導体チップのそれぞれを経由して流れる電流に作用する抵抗が実質的に等しなり得る。その結果、複数の第１の半導体チップに流れる電流の均一化を図り得る。
一実施形態において、第１の並列回路における複数の第１の半導体チップの配列方向において、第１の並列回路に対する電流の入力端と出力端とは同じ側であり得る。この形態では、第１の並列回路において、複数の半導体チップのオン抵抗は、配列方向において、入力端及び出力端側と反対側に向けて小さくなり得る。
この構成では、第１及び第２の配線導体の抵抗の大きさにかかわらず、第１の並列回路において、入力端から出力端に向けて複数の第１の半導体チップのそれぞれを経由して流れる電流に作用する抵抗が実質的に等しくなり得る。その結果、複数の第１の半導体チップに流れる電流の均一化を図り得る。
一実施形態において、複数の第１の半導体チップを構成する半導体は、ワイドバンドギャップ半導体であり得る。
ワイドバンドギャップ半導体を利用した第１の半導体チップは、電流定格値が小さい小容量品である場合が多い。その結果、例えば、半導体装置に大電流を流す場合には、複数の第１の半導体チップが並列接続される必要がある。そのため、複数の第１の半導体チップに流れる電流の均一化が図られる構成は特に有効である。
一実施形態において、第１の半導体チップは、ダイオード又はトランジスタであり得る。
一実施形態において、複数の第２の半導体チップを更に備える。複数の第２の半導体チップは、第１及び第２の配線導体と共に、第２の並列回路を構成するように、並列接続され得る。複数の第２の半導体チップに均一な電流が流れるように、複数の第２の半導体チップのオン抵抗に応じて、複数の第２の半導体チップは回路基板上に配置され得る。
この構成では、複数の第１の半導体チップにより均一に電流が流し得ると共に、複数の第２の半導体チップより均一に電流が流し得る。
半導体装置が複数の第２の半導体チップを備える場合には、上記第１及び第２の半導体チップのうち一方がトランジスタであり、他方がダイオードであり得る。
本発明の他の側面に係る半導体装置の製造方法は、複数の第１の半導体チップのオン抵抗を検査する工程と、第１の配線導体と、第１の配線導体と絶縁された第２の配線導体とを有する回路基板に、複数の第１の半導体チップを搭載する工程と、複数の第１の半導体チップが、第１及び第２の配線導体と共に第１の並列回路を構成するように、複数の第１の半導体チップを、第１及び第２の配線導体を介して並列接続する工程と、を備える。複数の第１の半導体チップを搭載する工程では、複数の第１の半導体チップに均一な電流が流れるように、複数の第１の半導体チップのオン抵抗に応じて、複数の第１の半導体チップを回路基板上に搭載する。
上記製造方法では、複数の第１の半導体チップと、第１及び第２の配線導体とから構成される第１の並列回路において、複数の第１の半導体チップに均一な電流が流れるように、複数の第１の半導体チップのオン抵抗に応じて、複数の第１の半導体チップが回路基板上に配置された半導体装置を製造し得る。この半導体装置では、複数の第１の半導体チップが上記のように配置されているので、複数の第１の半導体チップのオン抵抗にバラツキが生じていても、複数の第１の半導体チップにより均一に電流を流し得る。
一実施形態において、第１の並列回路は、第１の並列回路からの電流の出力端が複数の第１の半導体チップの配列方向において、第１の並列回路からの電流の入力端と反対側に位置する第１の並列回路であり、第１及び第２の配線導体の抵抗は異なり得る。この形態では、複数の第１の半導体チップを搭載する工程では、第１及び第２の配線導体のうち複数の第１の半導体チップへの電流供給側に位置すべき配線導体の抵抗が他方の配線導体の抵抗より大きい場合、入力端側から出力端側に向けて複数の第１の半導体チップのオン抵抗が小さくなるように、複数の第１の半導体チップを回路基板上に搭載し得る。或いは、第１及び第２の配線導体のうち複数の第１の半導体チップへの電流供給側に位置すべき配線導体の抵抗が他方の配線導体の抵抗より小さい場合、入力端側から出力端側に向けて複数の第１の半導体チップのオン抵抗が大きくなるように、複数の第１の半導体チップを回路基板上に搭載し得る。
この製造方法では、第１の並列回路において、入力端から出力端に向けて複数の第１の半導体チップのそれぞれを経由して流れる電流に作用する抵抗が実質的に等しくなり得る半導体装置が製造できる。この半導体装置では、複数の第１の半導体チップに流れる電流の均一化を図り得る。
一実施形態において、第１の並列回路は、第１の並列回路への電流の入力端と第１の並列回路からの電流の出力端とが複数の第１の半導体チップの配列方向において、同じ側にある並列回路であり得る。この形態では、複数の第１の半導体チップを回路基板に搭載する工程では、配列方向において、入力端及び出力端側と反対側に向けて、複数の第１の半導体チップのオン抵抗が小さくなるように、複数の第１の半導体チップを回路基板上に搭載し得る。
この構成では、第１及び第２の配線導体の抵抗の大きさにかかわらず、第１の並列回路において、入力端から出力端に向けて複数の第１の半導体チップのそれぞれを経由して流れる電流に作用する抵抗が実質的に等しく得る半導体装置が製造できる。この半導体装置では、複数の第１の半導体チップに流れる電流の均一化を図り得る。
一実施形態において、複数の第２の半導体チップのオン抵抗を更に検査する工程と、複数の第２の半導体チップを回路基板上に搭載する工程と、第１及び第２の配線導体と共に第２の並列回路を構成するように、複数の第２の半導体チップを、第１及び第２の配線導体を介して並列接続する工程と、を更に備えてもよい。この形態では、複数の第２の半導体チップを回路基板上に搭載する工程では、複数の第２の半導体チップに均一な電流が流れるように、複数の第２の半導体チップのオン抵抗に応じて、複数の第２の半導体チップを前記回路基板上に搭載し得る。
この構成では、複数の第１の半導体チップにより均一に電流が流し得ると共に、複数の第２の半導体チップより均一に電流が流し得る半導体装置を製造できる。
本発明によれば、複数の半導体チップにより均一に電流を流し得る半導体装置、及び、その製造方法を提供できる。
図１は、第１の実施形態に係る半導体装置の構成を模式的に示す図面である。 図２は、図１のＩＩ−ＩＩ線に沿った断面構成を模式的に示す図面である。 図３は、第１の並列回路を示す図面である。 図４は、第２の並列回路を示す図面である。 図５は、半導体装置の製造方法の一例を示すフローチャートである。 図６は、図３に示した第１の並列回路に電力を供給する電力供給源と第１の並列回路との接続形態の一例を示す図面である。 図７は、第２の実施形態に係る半導体装置の構成を模式的に示す図面である。 図８は、第２の実施形態における第１の並列回路を示す図面である。 図９は、第２の実施形態における第２の並列回路を示す図面である。 図１０は、電力供給部と、図８に示した回路との接続関係の一例を示す回路図である。 図１１は、半導体装置の他の実施形態の模式図である。
以下、図面を参照して本発明の実施形態について説明する。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。説明中、「上」、「下」等の方向を示す語は、図面に示された状態に基づいた便宜的な語である。
図１は、一実施形態に係る半導体装置の構成を模式的に示す図面である。図１は、半導体装置を半導体チップが搭載されている側から見た場合の構成を模式的に示している。図２は、図１のＩＩ−ＩＩ線に沿った断面構成を模式的に示す図面である。
図１に示した半導体装置１は、第１〜第Ｎ（Ｎは２以上の整数）のトランジスタ（第１の半導体チップ）１０１〜１０Ｎと、第１〜第Ｎのダイオード（第２の半導体チップ）２０１〜２０Ｎと、第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎが搭載される回路基板３０とを備える。以下の説明では、第１〜第Ｎのトランジスタ１０１〜１０Ｎのうちの任意のトランジスタを第ｋのトランジスタ１０ｋとも称す。同様に、第１〜第Ｎのダイオード２０１〜２０Ｎのうちの任意のダイオードを第ｉのダイオード２０ｉとも称す。
一実施形態において、半導体装置１は、第１〜第Ｎのダイオード２０１〜２０Ｎの保護のためと共に、防湿のために、第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎが封止されるように、図２に示すように、樹脂４０によってモールドされていてもよい。図１では、回路基板３０上の構成を示すために樹脂４０は省略されている。或いは、半導体装置１は、第１〜第Ｎのダイオード２０１〜２０Ｎが搭載された回路基板３０を収容するケースを備えてもよい。
回路基板３０は、絶縁基板３１と、絶縁基板３１の表面（一面）に形成された３つの配線導体３２Ａ，３２Ｂ，３２Ｃとを有する。配線導体３２Ａ〜３２Ｃの各々は、一方向に延在しており、３つの配線導体３２Ａ〜３２Ｃは互いに平行である。
配線導体（第１の配線導体）３２Ａの一端には、第１の電極端子部３３Ａの一端が接続されている。配線導体３２Ｂの一端には、第２の電極端子部（第２の配線導体）３３Ｂの一端が接続されている。第２の電極端子部３３Ｂは、図１に示した形態では、配線導体３２Ａ〜３２Ｃの延在方向において、第１の電極端子部３３Ａと反対側に位置する。配線導体３２Ｃには、第３の電極端子部３３Ｃの一端が接続されている。
第１〜第３の電極端子部３３Ａ〜３３Ｃは、半導体装置１を、半導体装置１と異なる他の装置、素子又は回路などに接続するための端子である。図２に示したように、半導体装置１が樹脂４０又はケースで閉じられている場合には、第１〜第３の電極端子部３３Ａ〜３３Ｃの自由端は、半導体装置１の外側に引き出されている。
配線導体３２Ａ，３２Ｂ，３２Ｃの材料の例は、銅といった金属である。配線導体３２Ａ，３２Ｂ，３２Ｃは絶縁されている。配線導体３２Ａ，３２Ｂ，３２Ｃは、例えば印刷により絶縁基板３１上に形成され得る。
第ｋのトランジスタ１０ｋは絶縁型電界効果トランジスタ（ＭＯＳ−ＦＥＴ）である。ただし、第ｋのトランジスタ１０ｋは、絶縁ゲート型バイポーラトランジスタ、接合型電界効果トランジスタ、接合型バイポーラトランジスタ又はサイリスタでもよい。第ｋのトランジスタ１０ｋに採用される半導体の例は、ＳｉＣ、ＧａＮ及びダイヤモンドといったワイドバンドギャップ半導体及びＳｉを含む。
第ｋのトランジスタ１０ｋは、第ｋのトランジスタ１０ｋに電力を供給するための第１及び第２の電極部１１ｋ，１２ｋと、第ｋのトランジスタ１０ｋの動作を制御する第３の電極部１３ｋとを有する。第ｋのトランジスタ１０ｋがＭＯＳ−ＦＥＴである形態では、第１の電極部１１ｋはドレインとして機能し、第２の電極部１２ｋは、ソースとして機能し、第３の電極部１３ｋはゲートとして機能する。
第ｋのトランジスタ１０ｋは、導電性の接続部材（例えば、ハンダ）を利用して第１の電極部１１ｋが配線導体３２Ａ上に接合されることによって、配線導体３２Ａ上に固定される。これにより、第ｋのトランジスタ１０ｋは、配線導体３２Ａに電気的に接続される。第２の電極部１３ｋは、ワイヤ５０を介して配線導体３２Ｂに接続される。これにより、第ｋのトランジスタ１０ｋの第２の電極部１２ｋは、配線導体３２Ｂに電気的に接続される。更に、第３の電極部１３ｋは、ワイヤ５０を介して、配線導体３２Ｃに電気的に接続される。
第ｉのダイオード２０ｉの例はショットキーバリアダイオードである。第ｉのダイオード２０ｉは、第ｉのダイオード２０ｉに電力を供給する第１及び第２の電極部２１ｉ，２２ｉを有する。本実施形態では、第１の電極部２１ｉがカソードとして機能し、第２の電極部２２ｉがアノードとして機能する。第ｉのダイオード２０ｉに採用される半導体の例は、ＳｉＣ、ＧａＮ及びダイヤモンドといったワイドバンドギャップ半導体及びＳｉを含む。
第ｉのダイオード２０ｉは、導電性の接続部材（例えば、ハンダ）を利用して第１の電極部２１ｉが第１の配線導体３２Ａ上に接合されることによって、配線導体３２Ａ上に固定される。これにより、第ｉのダイオード２０ｉは、配線導体３２Ａに電気的に接続される。第２の電極部２３２は、ワイヤ５０を介して配線導体３２Ｂに接続される。これにより、第２の電極部２２２は、配線導体３２Ｂに電気的に接続される。
上記接続関係では、第１〜第Ｎのトランジスタ１０１〜１０Ｎに電流が流れる場合、第１〜第Ｎのダイオード２０１〜２０Ｎには電流が流れず、逆に、第１〜第Ｎのダイオード２０１〜２０Ｎに電流が流れる場合、第１〜第Ｎのトランジスタ１０１〜１０Ｎには電流が流れない。
従って、第１〜第Ｎのトランジスタ１０１〜１０Ｎに電流が流れる場合には、半導体装置１の等価回路は、第１〜第Ｎのトランジスタ１０１〜１０Ｎと、配線導体３２Ａ、３２Ｂとから構成される第１の並列回路６０によって表され、第１〜第Ｎのダイオード２０１〜２０Ｎに電流が流れる場合には、半導体装置１の等価回路は、第１〜第Ｎのダイオード２０１〜２０Ｎと、配線導体３２Ａ、３２Ｂとから構成される第２の並列回路７０によって表される。
第１及び第２の並列回路６０，７０を利用して、回路基板３０上の第１〜第Ｎのトランジスタ１０１〜１０Ｎの配置状態と、第１〜第Ｎのダイオード２０１〜２０Ｎの配置状態とについて説明する。
図３は、第１の並列回路を示す図面である。図３は、配線導体３２Ａ，３２Ｂ並びに第１〜第Ｎのトランジスタ１０１〜１０Ｎにより構成される第１の並列回路６０を、抵抗に着目して模式的に示した回路である。
抵抗Ｒｔ１〜ＲｔＮは、第１〜第Ｎのトランジスタ１０１〜１０Ｎのオン抵抗を示す。換言すれば、図３では、抵抗Ｒｔ１〜ＲｔＮによって、第１〜第Ｎのトランジスタ１０１〜１０Ｎを表している。
図３中の抵抗Ｒａは、配線導体３２Ａにおける第１〜第Ｎのトランジスタ１０１〜１０Ｎのうちの隣接するトランジスタ間の抵抗を示す。抵抗Ｒｂは、配線導体３２Ｂにおける第１〜第Ｎのトランジスタ１０１〜１０Ｎのうちの隣接するトランジスタ間の抵抗を示す。
第１〜第Ｎのトランジスタ１０１〜１０Ｎは、図１及び図３では、第１〜第Ｎのトランジスタ１０１〜１０Ｎの配列方向において、等間隔に配置されている。そのため、隣接するトランジスタ間の抵抗Ｒａは同じである。ただし、抵抗Ｒａは、導電性を有する配線導体３２Ａに電流が流れる時に電流が感じる抵抗であるため、微小である。従って、隣接するトランジスタ間の距離が異なっていても、その距離の差によって生じる複数の抵抗Ｒａ間の差は実質的に無視し得る。よって、以下では、隣接するトランジスタ間の抵抗Ｒａは、同じであるとして説明する。隣接するトランジスタ間の抵抗Ｒｂも同じである。以下の説明では、抵抗Ｒａ及び抵抗Ｒｂを配線導体３２Ａ，３２Ｂの抵抗とも称す。抵抗Ｒａ及び抵抗Ｒｂは、配線導体３２Ａ，３２Ｂの材料が同じであっても、配線導体３２Ａ，３２Ｂの幅などが異なっていれば異なる。本実施形態において、抵抗Ｒａと抵抗Ｒｂの大きさは異なる。
図３に示した第１の並列回路６０は、第１の並列回路６０への電流の入力端６１と、第１の並列回路６０からの電流の出力端６２とを有する。出力端６２は、第１の並列回路６０のうち第１〜第Ｎのトランジスタ１０１〜１０Ｎの配列方向（図３の長手方向）において、入力端６１と反対側に位置する。入力端６１及び出力端６２は、図１に示した半導体装置１の構成では、それぞれ第１の電極端子部３３Ａ及び第２の電極端子部３３Ｂに対応する。
第１の並列回路６０において、抵抗Ｒｔ１〜ＲｔＮが接続された並行配線は、配線導体３２Ａ及び配線導体３２Ｂに対応する。図１に示した第１〜第Ｎのトランジスタ１０１〜１０Ｎの接続関係、すなわち、図３に示した第１の並列回路６０では、配線導体３２Ａ側から配線導体３２Ｂ側に電流が流れる。従って、第１〜第Ｎのトランジスタ１０１〜１０Ｎに対しては配線導体３２Ａ及び配線導体３２Ｂのうち、配線導体３２Ａが第ｋのトランジスタ１０ｋへの電流供給側の配線導体である。
図４は、第２の並列回路を示す図面である。図４は、配線導体３２Ａ，３２Ｂ並びに第１〜第Ｎのダイオード２０１〜２０Ｎにより構成される第２の並列回路７０を、抵抗に着目して模式的に示した回路である。抵抗Ｒｄ１〜ＲｄＮは、第１〜第Ｎのダイオード２０１〜２０Ｎのオン抵抗を示す。換言すれば、図４では、抵抗Ｒｄ１〜ＲｄＮによって、第１〜第Ｎのダイオード２０１〜２０Ｎを表している。図４中の抵抗Ｒａ，Ｒｂは、図３の場合と同様に、配線導体３２Ａ，３２Ｂの抵抗である。
図４に示した第２の並列回路７０は、第２の並列回路７０への電流の入力端７１と、第２の並列回路７０からの電流の出力端７２とを有する。出力端７２は、第２の並列回路７０のうち第１〜第Ｎのダイオード２０１〜２０Ｎの配列方向（図４の長手方向）において、入力端７１と反対側に位置する。入力端７１及び出力端７２は、図１に示した半導体装置１の構成では、それぞれ第２の電極端子部３３Ａ及び第１の電極端子部３３Ｂに対応する。
第２の並列回路７０において、抵抗Ｒｄ１〜ＲｄＮが接続された並行配線は、配線導体３２Ａ及び配線導体３２Ｂに対応する。図１に示した第１〜第Ｎのダイオード２０１〜２０Ｎの並列接続関係、すなわち、図４に示した第２の並列回路７０では、配線導体３２Ｂ側から配線導体３２Ａ側に電流が流れる。従って、第１〜第Ｎのダイオード２０１〜２０Ｎに対しては配線導体３２Ａ及び配線導体３２Ｂのうち、配線導体３２Ｂが第ｉのダイオード２０ｉへの電流供給側の配線導体である。
第１〜第Ｎのトランジスタ１０１〜１０Ｎは、配線導体３２Ａ，３２Ｂそれぞれの抵抗Ｒａ，Ｒｂと第１〜第Ｎのトランジスタ１０１〜１０Ｎのオン抵抗とに応じて、第１〜第Ｎのトランジスタ１０１〜１０Ｎに均一な電流が流れるように、回路基板３０上に配置されている。同様に、第１〜第Ｎのダイオード２０１〜２０Ｎは、配線導体３２Ａ，３２Ｂそれぞれの抵抗Ｒａ，Ｒｂと第１〜第Ｎのダイオード２０１〜２０Ｎのオン抵抗とに応じて、第１〜第Ｎのダイオード２０１〜２０Ｎに均一な電流が流れるように、回路基板３０上に配置されている。
第１〜第Ｎのトランジスタ１０１〜１０Ｎの配置順及び第１〜第Ｎのダイオード２０１〜２０Ｎの配置順を、抵抗Ｒａが抵抗Ｒｂより大きい場合について説明する。
第１の並列回路６０において抵抗Ｒａが抵抗Ｒｂより大きい、すなわち、配線導体３２Ａの抵抗が配線導体３２Ｂの抵抗より大きいことは、第１の並列回路６０の並行配線のうち、第１〜第Ｎのトランジスタ１０１〜１０Ｎに電流を供給する側の配線（配線導体３２Ａ）の抵抗が他方の配線（配線導体３２Ｂ）の抵抗より大きいことを意味する。この場合、第１〜第Ｎのトランジスタ１０１〜１０Ｎは、入力端６１側から出力端６２に向けて、オン抵抗が小さくなるように配置されている。図１及び図３に示した構成では、第１〜第Ｎのトランジスタ１０１，１０２，１０３，・・・１０Ｎは、入力端６１（第１の電極端子部３３Ａ）から出力端６２（第２の電極端子部３３Ｂ）に向けて、第１、第２、第３，・・・，第Ｎのトランジスタ１０１，１０２，１０３，・・・１０Ｎの順にオン抵抗が小さくなるように配置されている。すなわち、図３に示した第１の並列回路６０では、Ｒａ＞Ｒｂの場合、入力端６１側から出力端６２に向けて、Ｒｔ１＞Ｒｔ２＞Ｒｔ３・・・＞ＲｔＮである。
一方、第２の並行回路７０において抵抗Ｒａが抵抗Ｒｂより大きい、すなわち、配線導体３２Ａの抵抗が配線導体３２Ｂの抵抗より大きいことは、第２の並列回路７０の並行配線のうち、第１〜第Ｎのダイオード２０１〜２０Ｎに電流を供給する側の配線（配線導体３２Ｂ）の抵抗が他方の配線（配線導体３２Ａ）の抵抗より小さいことを意味する。この場合、第１〜第Ｎのダイオード２０１〜２０Ｎは、入力端７１から出力端７２に向けて、オン抵抗が大きくなるように配置されている。図１及び図４に示した構成では、第１〜第Ｎのダイオード２０１〜２０Ｎは、入力端７１（第２の電極端子部３３Ｂ）から出力端７２（第１の電極端子部３３Ａ）に向けて、第Ｎ，第Ｎ−１，・・・，第２，第１のトランジスタ１０Ｎ，１０Ｎ−１，・・・１０１の順にオン抵抗が大きくなるように配置されている。すなわち、図４に示した第２の並列回路７０において、Ｒａ＞Ｒｂの場合、入力端７１から出力端７２に向けて、Ｒｄ１＞Ｒｄ２＞・・・＞ＲｄＮである。
次に、第１〜第Ｎのトランジスタ１０１〜１０Ｎの配置順及び第１〜第Ｎのダイオード２０１〜２０Ｎの配置順を、抵抗Ｒａが抵抗Ｒｂより小さい場合について説明する。
抵抗Ｒａが抵抗Ｒｂより小さい、すなわち、配線導体３２Ａの抵抗が配線導体３２Ｂの抵抗より小さいことは、第１の並列回路６０の並行配線のうち、第１〜第Ｎのトランジスタ１０１〜１０Ｎに電流を供給する側の配線（配線導体３２Ａ）の抵抗が他方の配線（配線導体３２Ｂ）の抵抗より小さいことを意味する。この場合、第１〜第Ｎのトランジスタ１０１〜１０Ｎは、入力端６１側から出力端６２に向けて、第１〜第Ｎのトランジスタ１０１〜１０Ｎのオン抵抗が大きくなるように配置されている。図１及び図３に示した構成では、第１〜第Ｎのトランジスタ１０１，１０２，１０３，・・・１０Ｎは、入力端６１（第１の電極端子部３３Ａ）側から出力端６２（第２の電極端子部３３Ｂ）に向けて、第１、第２、第３，・・・，第Ｎのトランジスタ１０１，１０２，１０３，・・・１０Ｎの順にオン抵抗が大きくなるように配置されている。すなわち、図３に示した第１の並列回路６０において、Ｒａ＞Ｒｂの場合、入力端６１側から出力端６２に向けて、Ｒｔ１＜Ｒｔ２＜・・・＜ＲｔＮである。
一方、第１の並列回路６０において抵抗Ｒａが抵抗Ｒｂより小さい、すなわち、配線導体３２Ａの抵抗が配線導体３２Ｂの抵抗より小さいことは、第２の並列回路７０の並行配線のうち、第１〜第Ｎのダイオード２０１〜２０Ｎに電流を供給する側の配線（配線導体３２Ｂ）の抵抗が他方の配線（配線導体３２Ａ）の抵抗より大きいことを意味する。この場合、第１〜第Ｎのダイオード２０１〜２０Ｎは、入力端７１側から出力端７２に向けて、第１〜第Ｎのダイオード２０１〜２０Ｎのオン抵抗が小さくなるように配置されている。図１及び図４に示した構成では、第１〜第Ｎのダイオード２０１，２０２，２０３，・・・２０Ｎは、入力端６１側から出力端６２に向けて、第Ｎ，第Ｎ−１，・・，第２，第１のダイオード２０Ｎ，２０Ｎ−１，・・・，２０２，２０１の順にオン抵抗が小さくなるように配置されている。すなわち、図４に示した第２の並列回路７０において、Ｒａ＜Ｒｂの場合、入力端７１側から出力端７２に向けて、Ｒｄ１＜Ｒｄ２＜・・・＜ＲｄＮである。
次に、半導体装置１の製造方法について説明する。図５は、半導体装置の製造方法の一例を示すフローチャートである。
半導体装置１が有する第１〜第Ｎのトランジスタ１０１〜１０Ｎのオン抵抗を検査すると共に、第１〜第Ｎのダイオード２０１〜２０Ｎのオン抵抗を検査する（検査工程、ステップＳ１０）。検査の仕方は、第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎのオン抵抗を検出できれば特に限定されない。この検査は、第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎを製造した際に通常実施するトランジスタ及びダイオードの試験に対応する。
次に、第１〜第Ｎのトランジスタ１０１〜１０Ｎを回路基板３０に搭載すると共に、第１〜第Ｎのダイオード２０１〜２０Ｎを回路基板３０に搭載する（搭載工程、ステップＳ１２）。具体的には、導電性を有する接続部材を介することによって、第ｋのトランジスタ１０ｋの第１の電極部１１ｋ及び第ｉのダイオード２０ｉの第１の電極部２１ｉを配線導体３２Ａ上に固定する。
第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎを回路基板３０上に搭載する場合には、次のような配置で第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎをそれぞれ回路基板３０上に搭載する。
配線導体３２Ａの抵抗Ｒａが配線導体３２Ｂの抵抗Ｒｂより大きい場合について説明する。
（第１〜第Ｎのトランジスタ１０１〜１０Ｎの配置）
配線導体３２Ａ，３２Ｂに第１〜第Ｎのトランジスタ１０１〜１０Ｎを並列接続することによって構成されるべき第１の並列回路６０において、入力端６１から出力端６２に向かう方向において、第１〜第Ｎのトランジスタ１０１〜１０Ｎのオン抵抗が小さくなるように、第１〜第Ｎのトランジスタ１０１〜１０Ｎを回路基板３０上に配置する。
（第１〜第Ｎのダイオード２０１〜２０Ｎの配置）
配線導体３２Ａ，３２Ｂに第１〜第Ｎのダイオード２０１〜２０Ｎを並列接続することによって構成されるべき第２の並列回路７０において、入力端７１から出力端７２に向かう方向において、第１〜第Ｎのダイオード２０１〜２０Ｎのオン抵抗が大きくなるように、第１〜第Ｎのダイオード２０１〜２０Ｎを回路基板３０上に配置する。
次に、配線導体３２Ａの抵抗Ｒａが配線導体３２Ｂの抵抗Ｒｂより小さい場合について説明する。
（第１〜第Ｎのトランジスタ１０１〜１０Ｎの配置）
配線導体３２Ａ，３２Ｂに第１〜第Ｎのトランジスタ１０１〜１０Ｎを並列接続することによって構成されるべき第１の並列回路６０において、入力端６１から出力端６２に向かう方向において、第１〜第Ｎのトランジスタ１０１〜１０Ｎのオン抵抗が大きくなるように、第１〜第Ｎのトランジスタ１０１〜１０Ｎを回路基板３０上に配置する。
（第１〜第Ｎのダイオード２０１〜２０Ｎの配置）
配線導体３２Ａ，３２Ｂに第１〜第Ｎのダイオード２０１〜２０Ｎを並列接続することによって構成されるべき第２の並列回路７０において、入力端７１から出力端７２に向かう方向において、第１〜第Ｎのダイオード２０１〜２０Ｎのオン抵抗が小さくなるように、第１〜第Ｎのダイオード２０１〜２０Ｎを回路基板３０上に配置する。
その後、第ｋのトランジスタ１０ｋの第２の電極部１２ｋ及び第３の電極部１３ｋをそれぞれ、配線導体３２Ｂ及び配線導体３２Ｃにワイヤ５０を介して接続することによって、第１〜第Ｎのトランジスタ１０１〜１０Ｎを並列接続する。同様に、第ｉのダイオード２０ｉの第２の電極部２２ｉを、配線導体３２Ｂにワイヤ５０を利用して接続することによって、第１〜第Ｎのダイオード２０１〜２０Ｎを並列接続する（接続工程、ステップＳ１４）。上記配線を施すことによって、第１〜第Ｎのトランジスタ１０１〜１０Ｎに着目すると、第１の並列回路６０が構成され、第１〜第Ｎのダイオード２０１〜２０Ｎに着目すると、第２の並列回路７０が構成される。
ステップＳ１２において、第１の並列回路６０の入力端６１（又は第２の並列回路７０の出力端７２）及び第１の並列回路６０の出力端６２（又は第２の並列回路７０の入力端７１）の位置は、半導体装置１の設計上の位置（以下、単に「設計位置」と称す）とし得る。この場合、例えば、ステップＳ１４の後で、上記設計位置に合わせて、入力端６１及び出力端７２として機能する第１の電極端子部３３Ａと、出力端６２及び入力端７１として機能する第２の電極端子部３３Ｂを、配線導体３２Ａ，３２Ｂに電気的に接続すればよい。
第１の電極端子部３３Ａ及び第２の電極端子部３３Ｂの回路基板３０への接続は、ステップＳ１２の工程で行ってもよい。更に、第１の電極端子部３３Ａ及び第２の電極端子部３３Ｂが接続された回路基板３０を予め準備してもよい。
一実施形態において、配線導体３２Ａ，３２Ｂの抵抗Ｒａ，Ｒｂは、配線導体３２Ａ，３２Ｂを構成する材料固有の抵抗値（例えば、単位長さ又は単位断面積当たりの抵抗値）及び配線導体３２Ａ，３２Ｂの大きさ（例えば、幅の大きさ）などから理論的に計算し得る場合は、その計算値を用いてもよい。他の実施形態においては、ステップＳ１０又はステップＳ１２において、或いは、ステップＳ１０とステップＳ１２との間において実際に配線導体３２Ａ，３２Ｂの抵抗Ｒａ，Ｒｂを測定し、その測定値を利用してもよい。
更に、上述した検査工程、搭載工程及び接続工程のそれぞれにおいて、第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎに対する処理をまとめて説明しているが、第１〜第Ｎのトランジスタ１０１〜１０Ｎに対して検査工程、搭載工程及び接続工程を実施し、第１〜第Ｎのダイオード２０１〜２０Ｎに対して検査工程、搭載工程及び接続工程を実施してもよい。
図６は、図３に示した第１の並列回路に電力を供給する電力供給部と第１の並列回路との接続形態の一例を示す図面である。図５では電力供給源を直流電源ＰＳとして表している。図５において、直流電源ＰＳの陽極は、入力端６１（第１の電極端子部３３Ａ）に電気的に接続されており、直流電源ＰＳの陰極は、出力端６２（第２の電極端子部３３Ｂ）に電気的に接続されている。
この構成では、図６に示す矢印αに示す方向に電流が流れる。従って、抵抗Ｒｋに流れる電流、すなわち、第ｋのトランジスタ１０ｋに流れる電流に作用する（或いは電流が感じる）抵抗の値は、（ｋ−１）×Ｒａ＋（Ｎ−１―ｋ）×Ｒｂ＋Ｒｋである。
Ｒａ＞Ｒｂである場合、半導体装置１の等価回路である第１の並列回路６０では、Ｒｔ１＞Ｒｔ２＞・・・＞ＲｔＮとなるように第１〜第Ｎのトランジスタ１０１〜１０Ｎが並べられている。一方、Ｒａ＜Ｒｂである場合、第１の並列回路６０では、Ｒｔ１＜Ｒｔ２＜・・・＜ＲｔＮとなるように第１〜第Ｎのトランジスタ１０１〜１０Ｎが並べられている。そのため、入力端６１から出力端６２に向けて電流が流れる場合、第１〜第Ｎのトランジスタ１０１〜１０Ｎの各々を通して流れる電流の経路において電流に作用する抵抗の値がより等しくなる。その結果、第１〜第Ｎのトランジスタ１０１〜１０Ｎに流れる電流の均一化が図られ得る。
従って、オン抵抗にバラツキのある第１〜第Ｎのトランジスタ１０１〜１０Ｎを用いても、第１〜第Ｎのトランジスタ１０１〜１０Ｎのうちより小さいオン抵抗を有するトランジスタに、そのトランジスタの電流定格値を超える大きな電流が流れ、トランジスタが破壊されにくい。
第１の並列回路６０について説明したが、第２の並列回路７０においても同様である。すなわち、第１〜第Ｎのダイオード２０１〜２０Ｎのオン抵抗にバラツキが生じていても、第１〜第Ｎのダイオード２０１〜２０Ｎのうちより小さいオン抵抗を有するダイオードに、そのダイオードの電流定格値を超える大きな電流が流れ、ダイオードが破壊されにくい。
従って、半導体装置１を動作させた場合、第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎを有する半導体装置１が壊れにくいので、半導体装置１の信頼性が向上する。
第１〜第Ｎのトランジスタ１０１〜１０Ｎを製造すると、オン抵抗のバラツキが生じ得る。第１〜第Ｎのダイオード２０１〜２０Ｎについても同様である。図５を利用して説明した半導体装置の製造方法では、ステップＳ１０において、第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎのオン抵抗を検査している。そして、オン抵抗のバラツキを考慮しながら、配線導体３２Ａ，３２Ｂの抵抗と共に、第１〜第Ｎのトランジスタ１０１〜１０Ｎのオン抵抗及び第１〜第Ｎのダイオード２０１〜２０Ｎのオン抵抗に応じて、例示したように第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎを回路基板３０上に配置することによって、半導体装置１を製造している。そのため、第１〜第Ｎのトランジスタ１０１〜１０Ｎにより均一な電流が流れると共に、第１〜第Ｎのダイオード２０１〜２０Ｎにより均一な電流が流れる半導体装置１が製造される。
本実施形態では、配線導体３２Ａ及び配線導体３２Ｂの抵抗差を利用した。このような抵抗の違いは、配線導体３２Ａ及び配線導体３２Ｂに流す電流や、第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎの設置位置に応じて配線導体３２Ａ及び配線導体３２Ｂの幅の違いによって生じ得る。しかしながら、オン抵抗のバラツキを考慮して、第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎを、これまで説明したような所定の配置順で配置可能なように、抵抗差を有するように配線導体３２Ａ及び配線導体３２Ｂの幅を調整してもよい。配線導体３２Ａ及び配線導体３２Ｂの幅は、図１において、配線導体３２Ａ又は配線導体３２Ｂの延在方向に直交する方向の長さである。
ＳｉＣ及びＧａＮといったワイドバンドギャップ半導体を利用した半導体チップは、現状、製造技術などに起因して電流定格値の小さい小容量品である。そのため、ワイドバンドギャップ半導体チップを利用した半導体装置に大電流を流す場合などには、図１に示したように、複数のトランジスタを並列接続すると共に、複数のダイオードを並列接続する必要が生じる。従って、これまで説明したように、トランジスタ及びダイオードのオン抵抗と配線導体３２Ａ，３２Ｂの抵抗とに応じて、複数のトランジスタそれぞれに均一に電流が流れると共に、複数のダイオードそれぞれに均一に電流が流れるような構成は、ワイドバンドギャップ半導体を利用した半導体チップを備えた半導体装置において、特に有効な構成である。
（第２の実施形態）
図７は、第２の実施形態に係る半導体装置の構成を模式的に示す図面である。半導体装置２は、第２の電極端子部３３Ｂが、配線導体３２Ａ〜３２Ｃの延在方向において、第１の電極端子部３３Ａと同じ側に位置する点で、主に、図１に示した半導体装置１の構成と相違する。この相違点を中心にして半導体装置２について説明する。
図８は、半導体装置２において、第１〜第Ｎのトランジスタ１０１〜１０Ｎと配線導体３２Ａ，３２Ｂとで構成される第１の並列回路６０Ａを示す図面である。図９は、半導体装置２において、第１〜第Ｎのダイオード２０１〜２０Ｎと配線導体３２Ａ，３２Ｂとで構成される第２の並列回路７０Ａを示す図面である。図８及び図９に示した回路は、図３及び図４の場合と同様に、抵抗に着目した回路である。
図８に示すように、第１の並列回路６０Ａの第１〜第Ｎのトランジスタ１０１〜１０Ｎの配列方向（図８の長手方向）において、入力端６１と出力端６２とは、同じ側に位置する。この構成では、第１〜第Ｎのトランジスタ１０１〜１０Ｎは、入力端６１（又は出力端６２）側から反対側に向けて第１〜第Ｎのトランジスタ１０１〜１０Ｎのオン抵抗が小さくなるように配置されている。
図８の場合と同様に、図９においても、第２の並列回路７０Ａの第１〜第Ｎのダイオード２０１〜２０Ｎの配列方向（図９の配列方向）において、入力端７１と出力端７２とは、同じ側に位置する。従って、図８の場合と同様に、第１〜第Ｎのダイオード２０１〜２０Ｎは、入力端７１（又は出力端７２）側から反対側に向けて第１〜第Ｎのダイオード２０１〜２０Ｎのオン抵抗が小さくなるように配置されている。
半導体装置２は、図５に示したステップＳ１２において、第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎの配置順として、図８及び図９を利用して説明した配置順を利用することによって、製造され得る。
図１０は、電力供給部と、図８に示した回路との接続関係の一例を示す回路図である。図の場合と同様に、図１０においても、電力供給部を直流電源ＰＳとして示している。直流電源ＰＳの陽極は、入力端６１に接続され、直流電源ＰＳの陰極は出力端６２に接続される。
図１０に示した回路では、図１０に示す矢印βに示す方向に電流が流れる。抵抗Ｒｔ１、すなわち、第１のトランジスタ１０１を流れる電流に作用する（或いは電流が感じる）抵抗は、抵抗Ｒｔ１のみである。一方、例えば、抵抗Ｒｍ（ｍは２〜Ｎの数）を流れる電流、すなわち、第ｍのトランジスタ１０ｍを流れる電流に作用する（或いは電流が感じる抵抗）は、（ｍ−１）×Ｒａ＋（ｍ−１）×Ｒｂ＋Ｒｔｍである。
半導体装置２では、第１の並列回路６０Ａにおいて、入力端６１（又は出力端６２）側から反対側に向けて、第１〜第Ｎのトランジスタ１０１〜１０Ｎのオン抵抗が小さくなるように、並べられている。そのため、入力端６１（又は出力端６２）側から反対側にも電流が流れやすい。その結果、第１〜第Ｎのトランジスタ１０１〜１０Ｎに流れる電流が均一化され得る。
ここでは、第１〜第Ｎのトランジスタ１０１〜１０Ｎに電流が流れる場合の半導体装置２の等価回路である第１の並列回路６０Ａについて説明したが、第２の並列回路７０Ａについても同様である。すなわち、第２の並列回路７０Ａにおいても、第１〜第Ｎのダイオード２０１〜２０Ｎに流れる電流が均一化され得る。
従って、半導体装置２及び半導体装置２の製造方法は、少なくとも第１の実施形態で説明した半導体装置１及び半導体装置１の製造方法の場合と同様の作用効果を有する。半導体装置２の構成では、配線導体３２Ａと配線導体３２Ｂの抵抗の違いにかかわらず、第１〜第Ｎのトランジスタ１０１〜１０Ｎのオン抵抗及び第１〜第Ｎのダイオード２０１〜２０Ｎのオン抵抗に基づいて、第１〜第Ｎのトランジスタ１０１〜１０Ｎを配置できると共に、第１〜第Ｎのダイオード２０１〜２０Ｎの配置できる。そのため、半導体装置２は、その設計が容易である。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲で種々に変更される。
これまでの説明では、第１の半導体チップをトランジスタとして説明し、第２の半導体チップをダイオードとして説明した。しかしながら、これらは説明の便宜のためであり、第１の半導体チップがダイオードであり、第２の半導体チップがトランジスタでもよい。また、第１及び第２の半導体チップは、オン抵抗を有する半導体チップであれば、ダイオード及びトランジスタに限定されない。
半導体装置は、第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎの一方を備えていればよい。図１１は、半導体装置の他の実施形態の模式図である。図１１に示した半導体装置３は、第１〜第Ｎのトランジスタ１０１〜１０Ｎを備えずに、第１〜第Ｎのダイオード２０１〜２０Ｎを備えた半導体装置である。図１１では、Ｎ＝１１の場合を示している。
図１１に示すように、半導体装置３が有する回路基板３０は、配線導体３２Ａ，３２Ｂを有していれば、必ずしも配線導体３２Ｃを含まなくてもよい。半導体装置３の抵抗に着目した等価回路は、図４に示した第２の並列回路７０に対応する。従って、第１〜第Ｎのダイオード２０１〜２０Ｎの配列順は、図１及び図４に示した場合と同様である。
図１１に示した半導体装置３は、図１に示した半導体装置で第１〜第Ｎのトランジスタ１０１〜１０Ｎを含まない構成に対応する。しかしながら、半導体装置３は、図７に示した半導体装置２において第１〜第Ｎのトランジスタ１０１〜１０Ｎを含まない構成であってもよい。更に、半導体装置は、図１及び図７に示した半導体装置１，２において、第１〜第Ｎのダイオード２０１〜２０Ｎを備えずに、第１〜第Ｎのトランジスタ１０１〜１０Ｎを備える構成であり得る。
第１〜第Ｎのトランジスタ１０１〜１０Ｎ及び第１〜第Ｎのダイオード２０１〜２０Ｎが配線導体３２Ａ上に設けられた形態を例示して種々の実施形態を説明した。しかしながら、第１〜第Ｎのトランジスタ１０１〜１０Ｎは、回路基板３０が有する配線導体３２Ａ，３２Ｂを介して第１の並列回路を構成できれば、第１〜第Ｎのトランジスタ１０１〜１０Ｎのうち配線導体３２Ｂ上に設けられていてもよい。第１〜第Ｎのダイオード２０１〜２０Ｎについても同様である。
更に、第１〜第Ｎのダイオード２０１〜２０Ｎが、配線導体３２Ａ，３２Ｂを介して並列接続できれば、例えば配線導体３２Ｂは、絶縁基板３１において配線導体３２Ａと形成されている面と反対側の面に形成されていてもよい。第１〜第Ｎのトランジスタ１０１〜１０Ｎを半導体装置が備える場合も同様である。
半導体装置１，２では、トランジスタの数とダイオードの数とは同じであったが、それらは異なっていてもよい。半導体装置１，２，３は、半導体装置１，２，３と異なる他の装置及び回路又は素子などの端子が半導体装置１，２，３を使用する際に、配線導体３２Ａ，３２Ｂに対して電気的に接続され、配線導体３２Ａ，３２Ｂへの電流の入力及び出力が可能であれば、半導体装置１，２，３は、必ずしも第１及び第２の電極端子部３３Ａ，３３Ｂを備えなくてもよい。
更に、半導体装置１〜３では、配線導体３２Ａ，３２Ｂは一方向に延在しおり、互いに平行であった。しかしながら、第１又は第２の並列回路において、複数の第１の半導体チップ又は複数の第２の半導体チップが例示した配置順に設けられていれば、配線導体３２Ａ，３２Ｂの形状等は限定されない。
これまで説明した種々の実施形態及び変形例は互いに組み合わされてもよいし、ある実施形態に他の実施形態又は変形例が適用されてもよい。
１，２，３…半導体装置、１０１〜１０Ｎ…第１〜第Ｎのトランジスタ（複数の第１の半導体チップ）、１１ｋ（ｋは、１〜Ｎの何れかの数）…第１の電極部（第１の半導体チップの第１の電極部）、１２ｋ…第２の電極部（第１の半導体チップの第２の電極部）、２０１〜２０Ｎ…第１〜第Ｎのダイオード（複数の第２の半導体チップ）、２１ｉ（ｉは、１〜Ｎの何れかの数）…第２の電極部（第２の半導体チップの第１の電極部）、２２ｉ…第２の電極部（第２の半導体チップの第１の電極部）、３０…回路基板、３２Ａ…配線導体（第１の配線導体）、３２Ｂ…配線導体（第２の配線導体）、６０，６０Ａ…第１の並列回路、６１…入力端（第１の並列回路の入力端）、６２…出力端（第１の並列回路の出力端）、７０，７０Ａ…第２の並列回路、７１…入力端（第２の並列回路の入力端）、７２…出力端（第２の並列回路の出力端）、Ｒａ…抵抗（第１の配線導体の抵抗）、Ｒｂ…抵抗（第２の配線導体の抵抗）。

Claims (11)

  1. 複数の第１の半導体チップと、
    前記複数の第１の半導体チップが搭載される回路基板であって、前記複数の第１の半導体チップと電気的に接続される第１及び第２の配線導体を有する、前記回路基板と、
    を備え、
    前記複数の第１の半導体チップは、前記第１及び第２の配線導体と共に、第１の並列回路を構成するように、並列接続されており、
    前記複数の第１の半導体チップに均一な電流が流れるように、前記複数の第１の半導体チップのオン抵抗に応じて、前記複数の第１の半導体チップは前記回路基板上に配置されている、
    半導体装置。
  2. 前記第１の並列回路における前記複数の第１の半導体チップの配列方向において、前記第１の並列回路に対する電流の入力端と出力端は互いに反対側であり、
    前記第１及び第２の配線導体の抵抗は異なっており、
    前記第１及び第２の配線導体のうち前記複数の第１の半導体チップへの電流供給側の配線導体の抵抗が他方の配線導体の抵抗より大きい場合、前記第１の並列回路において、前記入力端側から前記出力端側に向けて前記複数の第１の半導体チップのオン抵抗が小さくなっており、
    前記第１及び第２の配線導体のうち前記複数の第１の半導体チップへの電流供給側の配線導体の抵抗が他方の配線導体の抵抗より小さい場合、前記第１の並列回路において、前記入力端側から前記出力端側に向けて前記複数の第１の半導体チップのオン抵抗が大きくなっている、
    請求項１記載の半導体装置。
  3. 前記第１の並列回路における前記複数の第１の半導体チップの配列方向において、前記第１の並列回路に対する電流の入力端と出力端とが同じ側であり、
    前記第１の並列回路において、前記複数の半導体チップのオン抵抗は、前記配列方向において、前記入力端及び前記出力端側と反対側に向けて小さくなっている、
    請求項１記載の半導体装置。
  4. 前記複数の第１の半導体チップを構成する半導体は、ワイドバンドギャップ半導体である、
    請求項１〜３の何れか一項記載の半導体装置。
  5. 前記第１の半導体チップは、ダイオード又はトランジスタである、
    請求項１〜４の何れか一項記載の半導体装置。
  6. 複数の第２の半導体チップを更に備え、
    前記複数の第２の半導体チップは、前記第１及び第２の配線導体と共に、第２の並列回路を構成するように、並列接続されており、
    前記複数の第２の半導体チップに均一な電流が流れるように、前記複数の第２の半導体チップのオン抵抗に応じて、前記複数の第２の半導体チップは前記回路基板上に配置されている、
    請求項１〜５の何れか一項に記載の半導体装置。
  7. 前記第１及び第２の半導体チップのうち一方がトランジスタであり、他方がダイオードである、請求項６記載の半導体装置。
  8. 複数の第１の半導体チップのオン抵抗を検査する工程と、
    第１の配線導体と、前記第１の配線導体と絶縁された第２の配線導体とを有する回路基板に、前記複数の第１の半導体チップを搭載する工程と、
    前記複数の第１の半導体チップが、前記第１及び第２の配線導体と共に第１の並列回路を構成するように、前記複数の第１の半導体チップを、前記第１及び第２の配線導体を介して並列接続する工程と、
    を備え、
    前記複数の第１の半導体チップを搭載する工程では、
    前記複数の第１の半導体チップに均一な電流が流れるように、前記複数の第１の半導体チップのオン抵抗に応じて、前記複数の第１の半導体チップを前記回路基板上に搭載する、
    半導体装置の製造方法。
  9. 前記第１の並列回路は、前記第１の並列回路からの電流の出力端が前記複数の第１の半導体チップの配列方向において、前記第１の並列回路からの電流の入力端と反対側に位置する前記第１の並列回路であって、
    前記第１及び第２の配線導体の抵抗は異なっており、
    前記複数の第１の半導体チップを搭載する工程では、
    前記第１及び第２の配線導体のうち前記複数の第１の半導体チップへの電流供給側に位置すべき配線導体の抵抗が他方の配線導体の抵抗より大きい場合、前記入力端側から前記出力端側に向けて前記複数の第１の半導体チップのオン抵抗が小さくなるように、前記複数の第１の半導体チップを前記回路基板上に搭載し、
    前記第１及び第２の配線導体のうち前記複数の第１の半導体チップへの電流供給側に位置すべき配線導体の抵抗が他方の配線導体の抵抗より小さい場合、前記入力端側から前記出力端側に向けて前記複数の第１の半導体チップのオン抵抗が大きくなるように、前記複数の第１の半導体チップを前記回路基板上に搭載する、
    請求項８記載の半導体装置の製造方法。
  10. 前記第１の並列回路は、前記第１の並列回路への電流の入力端と前記第１の並列回路からの電流の出力端とが前記複数の第１の半導体チップの配列方向において、同じ側にある並列回路であって、
    前記複数の第１の半導体チップを前記回路基板に搭載する工程では、前記配列方向において、前記入力端及び前記出力端側と反対側に向けて、前記複数の第１の半導体チップのオン抵抗が小さくなるように、前記複数の第１の半導体チップを前記回路基板上に搭載する、
    請求項８記載の半導体装置の製造方法。
  11. 複数の第２の半導体チップのオン抵抗を更に検査する工程と、
    前記複数の第２の半導体チップを前記回路基板上に搭載する工程と、
    前記第１及び第２の配線導体と共に第２の並列回路を構成するように、前記複数の第２の半導体チップを、前記第１及び第２の配線導体を介して並列接続する工程と、
    を更に備え、
    前記複数の第２の半導体チップを前記回路基板上に搭載する工程では、前記複数の第２の半導体チップに均一な電流が流れるように、前記複数の第２の半導体チップのオン抵抗に応じて、前記複数の第２の半導体チップを前記回路基板上に搭載する、
    請求項８〜１０の何れか一項記載の半導体装置の製造方法。
JP2012145086A 2012-06-28 2012-06-28 半導体装置及び半導体装置の製造方法 Active JP5939055B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012145086A JP5939055B2 (ja) 2012-06-28 2012-06-28 半導体装置及び半導体装置の製造方法
EP13810696.8A EP2869341A4 (en) 2012-06-28 2013-05-16 SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT MANUFACTURING METHOD
CN201380028421.9A CN104350596B (zh) 2012-06-28 2013-05-16 半导体器件和半导体器件制造方法
PCT/JP2013/063708 WO2014002637A1 (ja) 2012-06-28 2013-05-16 半導体装置及び半導体装置の製造方法
US13/902,180 US8928002B2 (en) 2012-06-28 2013-05-24 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012145086A JP5939055B2 (ja) 2012-06-28 2012-06-28 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014011225A true JP2014011225A (ja) 2014-01-20
JP5939055B2 JP5939055B2 (ja) 2016-06-22

Family

ID=49777176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012145086A Active JP5939055B2 (ja) 2012-06-28 2012-06-28 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8928002B2 (ja)
EP (1) EP2869341A4 (ja)
JP (1) JP5939055B2 (ja)
CN (1) CN104350596B (ja)
WO (1) WO2014002637A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163016A (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2022255139A1 (ja) * 2021-06-04 2022-12-08 富士電機株式会社 半導体装置
JP7447480B2 (ja) 2019-12-23 2024-03-12 富士電機株式会社 電子回路、半導体モジュール及び半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3100301B1 (en) * 2014-01-30 2019-11-06 Cree Fayetteville, Inc. Low profile, highly configurable, current sharing paralleled wide band gap power device power module
US10222307B2 (en) 2016-05-18 2019-03-05 Credo Biomedical Pte Ltd. Mixing and transfer device for materials used in biological and biochemical assays

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356830U (ja) * 1986-09-30 1988-04-15
JPH098280A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd 半導体装置及びそれを用いたインバータ装置
JP2000311983A (ja) * 1999-04-28 2000-11-07 Mitsubishi Electric Corp パワー半導体モジュール
JP2003060157A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
JP2008187151A (ja) * 2007-01-31 2008-08-14 Toyota Motor Corp 半導体装置とその製造方法
JP2011243847A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 半導体装置
WO2013179547A1 (ja) * 2012-06-01 2013-12-05 パナソニック株式会社 パワー半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308264A (ja) * 2000-04-21 2001-11-02 Toyota Industries Corp 半導体装置
EP2149907A3 (en) * 2002-08-29 2014-05-07 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes
JP2004095670A (ja) 2002-08-29 2004-03-25 Toshiba Corp 半導体装置
JP2006066845A (ja) * 2004-07-29 2006-03-09 Seiko Epson Corp 面発光型ウエハ及びその製造方法、並びに面発光型ウエハのバーンイン方法
KR100616415B1 (ko) * 2005-08-08 2006-08-29 서울옵토디바이스주식회사 교류형 발광소자
WO2008038910A1 (en) * 2006-09-25 2008-04-03 Seoul Opto Device Co., Ltd. Light emitting diode having alingap active layer and method of fabricating the same
KR101665932B1 (ko) * 2010-02-27 2016-10-13 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
JP2011254021A (ja) * 2010-06-03 2011-12-15 Sumitomo Electric Ind Ltd 半導体装置の製造方法
TW201318147A (zh) * 2011-10-26 2013-05-01 Phostek Inc 發光二極體陣列

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356830U (ja) * 1986-09-30 1988-04-15
JPH098280A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd 半導体装置及びそれを用いたインバータ装置
JP2000311983A (ja) * 1999-04-28 2000-11-07 Mitsubishi Electric Corp パワー半導体モジュール
JP2003060157A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
JP2008187151A (ja) * 2007-01-31 2008-08-14 Toyota Motor Corp 半導体装置とその製造方法
JP2011243847A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 半導体装置
WO2013179547A1 (ja) * 2012-06-01 2013-12-05 パナソニック株式会社 パワー半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163016A (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7447480B2 (ja) 2019-12-23 2024-03-12 富士電機株式会社 電子回路、半導体モジュール及び半導体装置
WO2022255139A1 (ja) * 2021-06-04 2022-12-08 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US8928002B2 (en) 2015-01-06
EP2869341A1 (en) 2015-05-06
CN104350596A (zh) 2015-02-11
EP2869341A4 (en) 2015-05-06
US20140001482A1 (en) 2014-01-02
CN104350596B (zh) 2017-08-08
JP5939055B2 (ja) 2016-06-22
WO2014002637A1 (ja) 2014-01-03

Similar Documents

Publication Publication Date Title
JP5939055B2 (ja) 半導体装置及び半導体装置の製造方法
US11346879B2 (en) Semiconductor device
US10903158B2 (en) Semiconductor arrangement having a circuit board with a patterned metallization layer
WO2016056320A1 (ja) 半導体装置及びバスバー
JP6352200B2 (ja) 半導体装置
CN106449608A (zh) 半导体模块
US10056175B2 (en) Thermistor mounting apparatus and thermistor component
CN104934398A (zh) 电子部件和引线框架
CN110176446B (zh) 半导体装置
JP2010251551A (ja) 電子回路基板およびパワー半導体モジュール
US20190378784A1 (en) Semiconductor device
JP5880664B1 (ja) 半導体装置
US11296073B2 (en) Semiconductor device
JP5206188B2 (ja) 半導体装置
US11029339B2 (en) Current measuring apparatus
JP5494851B2 (ja) 半導体装置
CN109638001B (zh) 半导体装置
JP7466483B2 (ja) 半導体装置
US11881524B2 (en) Semiconductor device
KR20170090135A (ko) 인버터 패키지
TW202404219A (zh) 輸出入埠電路及其晶片
JP2001358283A (ja) 電流シャント及びそれを使用した複合半導体装置
JP2023140056A (ja) パワー半導体スイッチングモジュール
JP2016092099A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160502

R150 Certificate of patent or registration of utility model

Ref document number: 5939055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250