JP5494851B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5494851B2
JP5494851B2 JP2013030159A JP2013030159A JP5494851B2 JP 5494851 B2 JP5494851 B2 JP 5494851B2 JP 2013030159 A JP2013030159 A JP 2013030159A JP 2013030159 A JP2013030159 A JP 2013030159A JP 5494851 B2 JP5494851 B2 JP 5494851B2
Authority
JP
Japan
Prior art keywords
wiring
drive signal
emitter
signal transmission
emitter sense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013030159A
Other languages
English (en)
Other versions
JP2013138234A (ja
Inventor
滋 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013030159A priority Critical patent/JP5494851B2/ja
Publication of JP2013138234A publication Critical patent/JP2013138234A/ja
Application granted granted Critical
Publication of JP5494851B2 publication Critical patent/JP5494851B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Power Conversion In General (AREA)

Description

本発明は駆動信号伝送用配線とエミッタセンス配線を有するパワーデバイスを備える半導体装置に関する。
電力制御に用いられる半導体装置として半導体パワーモジュールがある。半導体パワーモジュールにはパワーデバイスが用いられる。パワーデバイスの一例として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が挙げられる。ＩＧＢＴはゲート駆動信号によりオンオフの制御がなされるものであり、高電圧・大電流のスイッチングが可能である。ＩＧＢＴを含む半導体パワーモジュールはモータ等を駆動するインバータなどに幅広く使用されている。
前述の通りパワーデバイスはゲート駆動信号によりオンオフの動作制御が成される。従って、正確な動作制御のためにはゲート駆動信号が所定の電圧値でパワーデバイスのゲートに印加されることが要求される。すなわち、パワーデバイスの正確で安定的な制御は、ゲート駆動信号が外的な要因によって影響を受けてしまっては成し得ないものである。そして、特許文献１−４には、ノイズなどの影響を受けずに所望のゲート駆動信号をパワーデバイスのゲートに印加することを目的とする技術が記載されている。
特開２００３−４６０５８号公報 特開２００３−１７９２０３号公報 特開２０００−２１４８２１号公報 特開平４−２１１２００号公報
図１６は本発明の課題を説明するための半導体装置の図である。以後図１６を参照して半導体装置の構成を説明する。まず、半導体装置の筐体底部を構成するベース基板１００には絶縁基板１０２、１０４、１０６、１０８、１１０、１１２が配置される。図から明らかなように絶縁基板１０２と１１０は同一形状であり、絶縁基板１０４と１１２も同一形状である。この半導体装置は前述した複数の絶縁基板上に素子が配置され、素子と半導体装置外部或いは素子同士を配線で接続することで動作するものである。
絶縁基板１０２の配線パターン１１４上にはＩＧＢＴ１１６、１１８が配置される。さらに同絶縁基板１０２にはダイオード素子１２０、１２２が配置される。ＩＧＢＴ１１６、１１８およびダイオード素子１２０、１２２はそれぞれはんだで固定されている。以後、ＩＧＢＴのゲート、エミッタ、コレクタの接続についてそれぞれ説明する。
ＩＧＢＴ１１８のゲート電極と配線パターン１２６とはアルミワイヤ１２４で接続されている。ＩＧＢＴ１１６のゲート電極も同様に配線パターン１２８と接続される。配線パターン１２６、１２８は共に絶縁基板１０４に配置されるものである。これら配線パターン１２６、１２８はそれぞれゲートバランス抵抗１３０、１３２を介して配線パターン１３４と接続される。さらに、配線パターン１３４はリード線１３６により絶縁基板１１２の配線パターン１４０と接続される。配線パターン１４０には外部端子との接続部であるゲート接続部１４２が配置されている。すなわち、ゲート駆動信号はゲート接続部１４２から配線パターン１４０、リード線１３６を経由し、ゲートバランス抵抗１３０、１３２、配線パターン１２８、１２６、アルミワイヤ１２４と伝送されＩＧＢＴ１１６、１１８のゲートに入力される。
一方ＩＧＢＴ１１６、１１８のエミッタはアルミワイヤ１４４を介してダイオード１２０、１２２にそれぞれ接続される。ダイオード１２０、１２２はアルミワイヤ１４６によりエミッタ配線パターン１４８へと接続される。エミッタ配線パターン１４８にはエミッタ接続部１５０が配置される。エミッタ接続部１５０はエミッタ主電極が接続されるべき部分である。さらに、エミッタ配線パターン１４８にはリード線１５２が接続される。リード線１５２は絶縁基板１０８に配置される配線パターン１５４とエミッタ配線パターン１４８とを接続する。配線パターン１５４にはエミッタセンス接続部１５６が設けられる。エミッタセンス接続部１５６はエミッタセンス端子が接続されるべき部分である。
最後にＩＧＢＴ１１６、１１８のコレクタについてであるが、これは配線パターン１１４と接続される。配線パターン１１４には、コレクタ主電極が接続されるべきコレクタ接続部１５８が配置される。
なお、基板１００には絶縁基板１０２と同等の絶縁基板１１０が配置される。絶縁基板１１０には絶縁基板１０２と同様にＩＧＢＴ、ダイオードが配置される。絶縁基板１０２のＩＧＢＴのエミッタはエミッタ配線パターン１４８に接続され、コレクタは配線パターンを介してコレクタ接続部１６０と接続される点は絶縁基板１０２と同様である。そして、絶縁基板１１０に配置されるＩＧＢＴのゲート電極は絶縁基板１１２の配線パターンに繋がれ、ゲートバランス抵抗を介して配線パターン１４０へと接続される。図１６の半導体装置の例では、絶縁基板１０２、１１０に搭載されたＩＧＢＴはゲート接続部１４２から伝送されるゲート駆動信号によりオンオフのスイッチングを行う。
このような半導体装置では、大電流のオンオフ制御を行うため主電流の時間変化が大きい。この主電流の大きなｄＩ／ｄｔに起因する電磁界がゲート駆動信号の伝送経路に誘導起電力を生じ、ＩＧＢＴなどパワーデバイスのゲートにそのまま上乗せされて印加される問題があった。その結果ゲートに対して所望の電圧を印加できない問題があった。
ここで特に複数のＩＧＢＴのゲートにゲート駆動信号を供給する場合には、外部端子の取出し位置や素子レイアウトの都合上、ゲート駆動信号を伝送すべき配線（以後駆動信号伝送用配線と称する）の配線経路長がＩＧＢＴによって異なることが一般である。このような配線経路長の比較的長いＩＧＢＴは電磁誘導の影響を受けやすいものである。図１６の例においてもＩＧＢＴ１１６、１１８のゲートにゲート駆動信号を伝送すべきリード線１３６は絶縁基板１１０に搭載されたＩＧＢＴの配線より配線経路長が長く、電磁誘導による影響を受けやすい。このように素子レイアウトの都合上止むを得ず一部の駆動信号伝送用配線を長くすると、その長い配線のみ誘導起電力の影響を受けやすく、結果として半導体装置内の複数のＩＧＢＴが均一な動作ができないという問題があった。
また、このような問題は駆動信号伝送用配線が線状の場合に限られず例えば、図１７で示されるように駆動信号伝送用配線として平板状の駆動信号伝送用配線２００を用いる場合にも生じるものである。図１７の例では、図１６におけるリード線１３６が駆動信号伝送用配線２００に置き換わり、図１６におけるリード線１５２がエミッタセンス配線２０２に置き換えそれに伴う接続が異なることを除き図１６の構成と同様である。図１７において、前述の駆動信号伝送用配線２００とエミッタセンス配線２０２はベース基板２０５上に形成された配線パターンに棒状中継導体２０３、２０４によって接続され、接続部２０６、２０７で外部端子と接続される。なお、図１８は図１７におけるＡ矢示図であり、図１９は図１７におけるＢ矢示図である。
また、上述のような半導体装置では、主電流、電圧、使用温度などの条件により、主電流ターンオフ時や短絡時にゲートに電気的発振が発生する場合（ゲート発振）があり問題であった。上述したこれらの問題は、ＩＧＢＴを搭載する半導体装置に限らず、制御電極を有するパワーデバイスを搭載する半導体装置一般に起こり得る問題である。
本発明は、上述のような課題を解決するためになされたもので、電磁誘導の影響やゲート発振を抑制してパワーデバイスのゲートに所望の信号（ゲート駆動信号）を印加することができる半導体装置を提供することを目的とする。
本願の発明にかかる半導体装置は、ベース基板上に配置される複数の絶縁基板と、該複数の絶縁基板の各々に配置されるパワーデバイスと、各々が該複数の絶縁基板の各々に対応し、一端が該パワーデバイスのゲートとワイヤを有する経路により電気的に接続された複数の棒状中継導体と、外部からのゲート駆動信号が入力されるゲート駆動信号入力端子と、外部に接続されるエミッタセンス端子と、該複数の棒状中継導体の他端と該ゲート駆動信号入力端子とを電気的に接続する金属製の平板である駆動信号伝送用配線と、該パワーデバイスのエミッタと該エミッタセンス端子とを電気的に接続する金属製の平板であるエミッタセンス配線とを備える。そして、該駆動信号伝送用配線と該エミッタセンス配線は互いに接触せずに重なる重畳領域を有し、該重畳領域では該駆動信号伝送用配線を流れる電流と該エミッタセンス配線を流れる電流の向きは逆方向であり、複数の該パワーデバイスのそれぞれに関し、該駆動信号伝送用配線の該ゲート駆動信号入力端子と電気的に接続される部分から該複数の棒状中継導体の他端と接続される部分までの距離は、該エミッタセンス配線の該エミッタセンス端子と電気的に接続される部分から複数の該パワーデバイスのエミッタに電気的に接続される部分までの距離と等しいことを特徴とする。
本発明により、半導体装置に搭載されたパワーデバイスのゲートに印加されるべきゲート駆動信号が電磁誘導に影響されることなく所望の制御を行うことができる。
実施の形態１の半導体装置の絶縁基板および搭載される素子について説明する平面図である。 実施の形態１の半導体装置の配線について説明する平面図である。 実施の形態１の半導体装置が備える配線の断面図である。 実施の形態２の半導体装置の構成を説明する平面図である。 実施の形態２の半導体装置の配線について説明する平面図である。 実施の形態３の半導体装置の素子配置などについて説明する平面図である。 実施の形態３の半導体装置のプリント基板について説明する平面図である。 実施の形態３のプリント基板の断面図である。 実施の形態３のプリント基板のうち駆動信号伝送用配線を説明する平面図である。 実施の形態３のプリント基板のうち第一のエミッタセンス配線を説明する平面図である。 実施の形態３のプリント基板のうち第二のエミッタセンス配線を説明する平面図である。 実施の形態４の半導体装置の素子配置などについて説明する平面図である。 実施の形態４のプリント基板のうち駆動信号伝送用配線を説明する平面図である。 実施の形態４のプリント基板のうちエミッタセンス配線を説明する平面図である。 実施の形態４のプリント基板のうち補助駆動信号伝送用配線などを説明する平面図である。 課題を説明する半導体装置の平面図である。 課題を説明する半導体装置の平面図である。 課題を説明する半導体装置の側面図である。 課題を説明する半導体装置の正面図である。
実施の形態１
本実施形態は電磁誘導の影響を抑制して、所望のゲート駆動信号をパワーデバイスのゲートに印加できる半導体装置に関する。本実施形態の半導体装置の構成を図１、２、３に示す。図１は本実施形態の半導体装置の絶縁基板および搭載される素子について説明する図である。図２は図１の構成を備える半導体装置の配線の一部について説明する図である。図３は図２で説明する配線の断面構造について説明する図である。
図１を参照して本実施形態の半導体装置の絶縁基板の配置等について説明する。半導体装置の筐体底部を構成するベース基板１０には絶縁基板１１、１２、１３、１４、１５が配置される。絶縁基板１１の配線パターン４７にはＩＧＢＴ１６、１７およびダイオード２０、２１がそれぞれはんだ付けされる。
ＩＧＢＴ１６、１７のゲートはそれぞれ絶縁基板１２に配置された配線パターン３４とアルミワイヤで接続される。配線パターン３４はそれぞれバランス抵抗２６を経由して駆動信号伝送用配線パターン２５と接続される。駆動信号伝送用配線パターン２５には棒状中継導体４２が設置されている。
ＩＧＢＴ１６、１７のエミッタはアルミワイヤ３７を介してダイオード２０、２１のアノードにそれぞれ接続される。さらにダイオード２０、２１はアルミワイヤ３８により絶縁基板１３の配線パターン３９と接続される。配線パターン３９にはエミッタ接続部２９が配置される。エミッタ接続部２９とは、配線パターン３９を外部と接続されるべきエミッタ主電極と接続を行う部分である。また、ＩＧＢＴ１７のエミッタは、エミッタセンスを用意するために、アルミワイヤ３６により棒状中継導体２７が配置される配線パターン４８に接続される。
ＩＧＢＴ１６、１７のコレクタは絶縁基板１１の配線パターン４７と接続される。つまり、ＩＧＢＴ１６、１７の裏面に形成されたコレクタが配線パターン４７と接続される。配線パターン４７にはコレクタ接続部２８が配置される。コレクタ接続部２８とは、配線パターン４７を外部と接続されるべきコレクタ主電極端子と接続を行う部分である。このように図１においては、ＩＧＢＴ１６、１７のゲートは棒状中継導体４２と接続され、エミッタはエミッタ接続部２９と棒状中継導体２７とに接続され、コレクタはコレクタ接続部２８と接続される。
なお、絶縁基板１４に形成されたＩＧＢＴ１８、１９およびダイオード２２、２３については上述と同様の接続関係であるから詳述しないが、ＩＧＢＴ１８、１９およびダイオード２２、２３は配線パターン３９を挟んでＩＧＢＴ１６、１７、およびダイオード２０、２１と対照となるように配置されている。そしてＩＧＢＴ１８、１９のゲートは棒状中継導体４６と接続され、エミッタはダイオード２２、２３を介してエミッタ接続部２９と接続され、コレクタはコレクタ接続部３０と接続される。なお、ＩＧＢＴ１９のエミッタはアルミワイヤにより棒状中継導体３３が配置される配線パターン４９にも接続されている。
次いで、図２を参照して本実施形態の半導体装置の配線について説明する。図２は図１の構成に加えて、駆動信号伝送用配線４０とエミッタセンス配線４１が表された平面図である。なお、図２では図の簡略化のためにアルミワイヤを省略している。駆動信号伝送用配線４０、エミッタセンス配線４１共に平板状の金属である。これらは、駆動信号伝送用配線４０がエミッタセンス配線４１に重畳するように配置されている。
駆動信号伝送用配線４０は、前述した棒状中継導体４２、棒状中継導体４６と接続される。棒状中継導体４２は、駆動信号伝送用配線パターン２５と駆動信号伝送用配線４０とを接続するように図２紙面垂直方向に伸びる。一方棒状中継導体４６は駆動信号伝送用配線パターン３１と駆動信号伝送用配線４０とを接続するように図２紙面垂直方向に伸びる。駆動信号伝送用配線４０にはさらに、外部からゲート駆動信号が入力されるゲート駆動信号入力端子４５が配置される。
エミッタセンス配線４１は、前述した棒状中継導体２７、棒状中継導体３３と接続される。棒状中継導体２７は、配線パターン４８とエミッタセンス配線４１とを接続するように図２紙面垂直方向に伸びる。一方棒状中継導体３３は配線パターン４９とエミッタセンス配線４１とを接続するように図２紙面垂直方向に伸びる。エミッタセンス配線４１にはさらに、外部に接続されるエミッタセンス端子４４が配置される。
次いで、図３を参照して駆動信号伝送用配線４０とエミッタセンス配線４１について説明する。図３は駆動信号伝送用配線４０とエミッタセンス配線４１の断面図である。図３に記載の通り、駆動信号伝送用配線４０とエミッタセンス配線４１との間には両者に接触して平板状の絶縁体５０が配置される。絶縁体５０は駆動信号伝送用配線４０とエミッタセンス配線４１とが重なって配置される領域全体に配置されるものである。本実施形態における絶縁体５０はガラスエポキシであるが絶縁体である限り特に限定されない。また、本実施形態の絶縁体５０の厚さは１００μｍであり絶縁体全体にわたって一定の厚さを保つものである。なお、説明の便宜上図２では絶縁体５０の記載を省略している。
本実施形態の構成では駆動信号伝送用配線４０とエミッタセンス配線４１とは電流の流れる方向が逆方向になる。すなわち駆動信号伝送用配線４０においてゲート駆動信号入力端子４５から棒状中継導体４２、４６へ向かう電流と、エミッタセンス配線４１において棒状中継導体２７、３３からエミッタセンス端子４４へ向かう電流とは互いに逆方向となるように接続、配線が構成されている。
このような構成により、駆動信号伝送用配線４０とエミッタセンス配線４１とに過渡電流が流れる場合、駆動信号伝送用配線４０周辺に発生する磁場とエミッタセンス配線４１周辺に発生する磁場とは打ち消しあう。よってこれらの磁場から駆動信号伝送用配線４０に生じる起電力を抑制できる。すなわち、駆動信号伝送用配線４０のインダクタンスを低減できる。したがって、主電流ｄＩ／ｄｔによる電磁誘導の影響を受けにくくなる。また、半導体装置内のゲート配線長が異なってもインダクタンスの差異が小さいため、従来と比較しより均一の動作が可能となり、本実施形態の構成によれば駆動信号伝送用配線４０を伝送するゲート駆動信号は過渡電流の影響を受けづらく安定的なゲート制御が可能となる。
上述した駆動信号伝送用配線４０のインダクタンスを低減する効果は、駆動信号伝送用配線４０とエミッタセンス配線４１が重なる領域（重畳領域という）を設けることにより得られるものである。つまり、駆動信号伝送用配線４０とエミッタセンス配線４１が重畳領域を有し、当該重畳領域において駆動信号伝送用配線４０とエミッタセンス配線４１を流れる電流が逆方向である限りにおいて駆動信号伝送用配線４０のインダクタンスを低減できる。さらに、本実施形態では、駆動信号伝送用配線４０が全体に渡ってエミッタセンス配線４１と重なる構成であるため、より高いインダクタンス低減効果を得られる。
さらに、本実施形態で駆動信号伝送用配線４０とエミッタセンス配線４１との間に配置される絶縁体５０は駆動信号伝送用配線４０とエミッタセンス配線４１とが接触（ショート）することを防止するとともに両者の間隔を一定に保つ。駆動信号伝送用配線４０とエミッタセンス配線４１との間隔を一定に保つことにより過渡電流などの電気的振動を相殺する効果が場所によらず一定に保つことができる。
絶縁体５０の厚さは駆動信号伝送用配線４０とエミッタセンス配線４１とのショート回避を保証できる限りにおいては「十分薄い」ほうがより駆動信号伝送用配線４０のインダクタンス低減効果が高まる。ここで、「十分薄い」とは標準的には１〜１０００μｍであることが好ましいが、これに限定されず適宜定められる。
本実施形態は、重畳領域で駆動信号伝送用配線とエミッタセンス配線との電流の流れる向き、特に過渡電流の流れる方向が相互に逆向きであることによって駆動信号伝送用配線のインダクタンス低減効果を得るものである。したがってそれ以外の構成は本実施形態の必須構成要件ではなく様々な変形が可能である。例えば、パワーデバイスとしてＩＧＢＴを用いたがこれに限定される訳ではない。また駆動信号伝送用配線とエミッタセンス配線との間に配置される絶縁体は、両面に粘着性を有する絶縁テープあるいは粘着性接着性のあるシリコーンゴムのような樹脂であっても良い。
実施の形態２
本実施形態は駆動信号伝送用配線とエミッタセンス配線とが同一プリント基板に形成される半導体装置に関する。本実施形態を説明する図は平面図４、５である。図４、５ともに図１〜３で説明した構成要素と同一の形状で現された部分については実施形態１と同様であるから説明を省略する。
本実施形態ではＩＧＢＴが４枚の絶縁基板上にそれぞれ２個ずつ計８個搭載される。図４ではアルミワイヤの接続などを省略しているがこれは実施形態１と同様である。以後図５を参照して本実施形態の構成の特徴部分を説明する。
図５には、駆動信号伝送用配線とエミッタセンス配線とが形成されたプリント基板５７が示されている。プリント基板５７には駆動信号伝送用配線５８が配置される。駆動信号伝送用配線５８とはプリント基板５７に駆動信号伝送用配線用に形成されたパターンのことをいう。駆動信号伝送用配線５８は４本の棒状中継導体５５と接続される。棒状中継導体５５はゲートバランス抵抗を介してＩＧＢＴのゲートと接続されるものである。また、駆動信号伝送用配線５８はその一部に、ゲート駆動信号の入力が行われるゲート駆動信号入力端子５９を備える。
プリント基板５７には駆動信号伝送用配線に加えてエミッタセンス配線６０が配置される。エミッタセンス配線６０はプリント基板５７の下すなわち駆動信号伝送用配線５８より下層に図５破線で示す形状で形成される。これは、多層プリント基板であるプリント基板５７の最上層以外のパターンは、平面図である図５では表せないが便宜的に示すものである。ここで、エミッタセンス配線６０とはプリント基板５７にエミッタセンス配線用に形成されたパターンのことをいう。エミッタセンス配線６０は棒状端子５６に接続されＩＧＢＴのエミッタと接続される。また、エミッタセンス配線６０はその一部に、エミッタセンス端子６１を備える。エミッタセンス端子６１は外部に接続されるべき端子である。
本実施形態によれば、実施形態１と同様に重畳領域において駆動信号伝送用配線とエミッタセンス配線とが電流の向きが逆になる構成を備えるため実施形態１で説明した効果が得られる。さらに、本実施形態のように搭載部品の比較的多い（ただし本実施形態の搭載部品数に限られない）半導体装置ではその製造工程において駆動信号伝送用配線とエミッタセンス配線を所望の位置に、相対位置精度よくしかも、両者の間隔を所定の値に保って配置することは困難である。しかしながら、本実施形態のように多層のプリント基板を用いることにより、半導体装置の製造工程において前述の位置調整を行う必要がなく半導体装置の製造容易化ができる。
実施の形態３
本実施形態は駆動信号伝送用配線とエミッタセンス配線とが同一プリント基板に形成される半導体装置であって実施形態２と異なりエミッタセンス配線が２のパターンからなる半導体装置に関する。本実施形態を説明する図は平面図６、７、９、１０、１１と断面図８である。図６、７、９、１０、１１ともに図１〜３で説明した構成要素と同一の形状で現された部分については実施形態１と同様であるから説明を省略する。
本実施形態ではＩＧＢＴが４枚の絶縁基板上にそれぞれ２個ずつ計８個搭載される。図６、７、９、１０、１１ではアルミワイヤの接続などを省略しているがこれは実施形態１と同様である。以後図６を参照して本実施形態の構成を説明する。ＩＧＢＴ６７、６８のゲートはゲートブリッジ抵抗６６、６９を介して、棒状中継導体７０と接続される。他のＩＧＢＴについても同様に棒状中継導体と接続される。ＩＧＢＴ６７、６８のエミッタはそれぞれダイオード８１、８０を介してエミッタ配線領域７７に接続される。エミッタ配線領域７７には棒状中継導体７１が配置される。
図７はプリント基板７２の平面図である。プリント基板７２はプリント基板７２の断面図である図８に示されるように多層パターンからなる。すなわち、プリント基板７２は、駆動信号伝送用配線７５と第一のエミッタセンス配線７４と第二のエミッタセンス配線７３を備える。なお、駆動信号伝送用配線７５と第一のエミッタセンス配線７４と第二のエミッタセンス配線７３とを形成する配線パターンは相互に接することのないように絶縁体で離隔されている。
図９は駆動信号伝送用配線７５を説明するための平面図である。駆動信号伝送用配線７５には、ＩＧＢＴのゲートと接続される棒状端子７０が接続される。棒状端子７０は４本存在し、それぞれ駆動信号伝送用配線７５と接続されるものである。駆動信号伝送用配線７５にはさらに、ゲート駆動信号の入力が行われるゲート駆動信号入力端子７６が配置される。
図１０は第一のエミッタセンス配線７４を説明する平面図である。第一のエミッタセンス配線７４には、後述の第二のエミッタセンス配線７３と接続するスルーホール７９が４箇所設けられている。さらに第一のエミッタセンス配線７４にはさらに外部と接続されるエミッタセンス端子７８が接続される。
図１１は第二のエミッタセンス配線７３を説明する平面図である。第二のエミッタセンス配線７３はスルーホール７９と接続される。このスルーホール７９は前述の通り第一のエミッタセンス配線にも接続されているため、第二のエミッタセンス配線７３と第一のエミッタセンス配線７４とはこのスルーホール７９で接続されている。第二のエミッタセンス配線７３はさらに棒状中継導体７１と接続される。棒状中継導体７１は前述の通り図６のエミッタ配線領域７７と接続されているため、第二のエミッタセンス配線７３は棒状中継導体７１を介してエミッタ配線領域７７と接続されている。
本実施形態においては、絶縁体を介して隣接する駆動信号伝送用配線７５と第一のエミッタセンス配線７４とが実施形態１で説明した重畳領域を形成している。また、駆動信号伝送用配線７５ではゲート駆動信号入力端子７６から棒状中継導体７０へ過渡電流が流れるのに対し、第一のエミッタセンス配線７４ではスルーホール７９からエミッタセンス端子７８へ過渡電流が流れる。したがって駆動信号伝送用配線７５と第一のエミッタセンス配線７４との重畳領域では電流の向きが逆方向であるから駆動信号伝送用配線７５のインダクタンスを低減できる。
上述したようにプリント基板を用いて、プリント基板７２が備える駆動信号伝送用配線とエミッタセンス配線とを近接させることによるインダクタンス低減の手法は実施形態２と同様である。しかしながら本実施形態の意義は、エミッタセンスのための配線が理由で、重畳領域を形成し重畳領域における電流の向きを相互に逆方向にすることが困難な場合であっても本発明の効果を得ることができる点にある。
すなわち、図６におけるエミッタ配線領域７７に設置された棒状中継導体７１は第二のエミッタセンス配線７３と接続されるが、このような第二のエミッタセンス配線７３に直接にエミッタセンス端子を接続することも考えられる。ところが、第二のエミッタセンス配線７３を用いると、第二のエミッタセンス配線７３の如何なる位置にエミッタセンス端子を接続しようとも「駆動信号伝送用配線７５全体において重畳領域を形成ししかも電流の方向を反対にする」ことはできない。そこで、本実施形態のように第一のエミッタセンス配線７４を新規に設けることにより「駆動信号伝送用配線７５全体において重畳領域を形成ししかも電流の方向を反対にする」ことができる第一のエミッタセンス配線をプリント基板に配置できる。
本実施形態による駆動信号伝送用配線７５のインダクタンスを低減する効果は実施形態１と同様である。なお、プリント基板７２には温度センス回路パターンや電流センス回路のパターン、コレクタセンス回路のパターンなどが加わっても良いが、駆動信号伝送用配線７５と第一のエミッタセンス配線７４とはプリント基板中最近接することにより本発明の効果が高まる。
実施の形態４
本実施形態は駆動信号伝送用配線とエミッタセンス配線とが同一プリント基板に形成される半導体装置であって実施形態２、３と異なり各ＩＧＢＴに伸びる配線長を統一できる半導体装置に関する。本実施形態を説明する図は平面図１２、１３、１４、１５である。図１２、１３、１４、１５ともに図１〜３で説明した構成要素と同一の形状で現された部分については実施形態１と同様であるから説明を省略する。
本実施形態ではＩＧＢＴが４枚の絶縁基板上にそれぞれ２個ずつ計８個搭載される。以後図１２を参照して本実施形態の構成を説明する。ＩＧＢＴ８６、８７のゲートはゲートブリッジ抵抗８８、８９を介して、棒状中継導体９０と接続される。他のＩＧＢＴについても同様に棒状中継導体９０と接続される。ＩＧＢＴ８７のエミッタはエミッタセンスのために棒状中継導体９１と接続される。他のＩＧＢＴのエミッタも同様に近接する棒状中継導体９１と接続される。
図１３は本実施形態のプリント基板が備える駆動信号伝送用配線について説明する図である。図１３に示されるように本実施形態のプリント基板はそのパターンの一つとして２の駆動信号伝送用配線９２を備える。駆動信号伝送用配線９２は棒状中継導体９０によりＩＧＢＴのゲートと接続されている。駆動信号伝送用配線９２はさらにスルーホール９３を備える。スルーホール９３については後述する。
図１４は本実施形態のプリント基板が備えるエミッタセンス配線について説明する図である。本実施形態では２のエミッタセンス配線９４を有しそれぞれ棒状中継導体９１と接続される。さらにエミッタセンス配線９４にはスルーホール９５が接続される。スルーホール９５については後述する。なお、同一のプリント基板において、上記駆動信号伝送用配線層とエミッタセンス配線層は、同一プリント基板中最も近接させることが望ましい。
図１５は本実施形態のプリント基板が備える補助駆動信号伝送用配線と補助エミッタセンス配線について説明する図である。補助駆動信号伝送用配線９６は前述した２の駆動信号伝送用配線９２とスルーホール９３により接続される。補助駆動信号伝送用配線９６はさらに、外部からゲート駆動信号が入力されるゲート駆動信号入力端子９９を備える。そして補助駆動信号伝送用配線９６と同一平面上には補助エミッタセンス配線９７が配置される。補助エミッタセンス配線９７はエミッタセンス配線９４とスルーホール９５を介して接続される。補助エミッタセンス配線９７はさらに外部と接続されるエミッタセンス端子９８と接続される。
このような構成とすると、ゲート駆動信号入力端子９９からスルーホール９３を経由し、さらに、駆動信号伝送用配線９２に接続された棒状中継導体９０を経由してＩＧＢＴのゲートに至るまでの経路が、複数のＩＧＢＴ間で等しくなる。すなわち、ゲート駆動信号入力端子９９からＩＧＢＴ８６、８７、８、９のゲートへの配線経路長は等しくすることができる。また、エミッタセンス端子９８からＩＧＢＴ８６、８７、８、９への配線経路長もそれぞれ等しい。他のＩＧＢＴについても同様である。
このように複数のＩＧＢＴ間で配線経路長を一致させることにより、異なるＩＧＢＴ間で配線抵抗やインダクタンスをほぼ統一できる。したがって、たとえば特定のＩＧＢＴに電流が集中することなどを回避でき、複数ＩＧＢＴ間で均一動作が可能となる。さらに、上述の通り複数ＩＧＢＴが同時にばらつきなく動作できることに加えて、本実施形態は、駆動信号伝送用配線とエミッタセンス配線との重畳領域における電流の流れる方向が反対方向となる構成であるから実施形態１などと同様に駆動信号伝送用配線のインダクタンス低減も可能である。
ゆえに、本実施形態の構成によれば一致するタイミングで動作するべき複数のＩＧＢＴが同時にばらつきなく動作を行い、しかも、電磁誘導による誘導起電力の影響を受けづらい半導体装置を得ることができる。上記実施形態では補助駆動信号伝送用配線９６と補助エミッタセンス配線９７がプリント基板内の同一の層に設置されている例を説明したが、異なる層に設置しても同様の効果を得ることができる。
１６ ＩＧＢＴ、４０ 駆動信号伝送用配線、４１ エミッタセンス配線、４４ エミッタセンス端子、４５ ゲート駆動信号入力端子

Claims (7)

  1. ベース基板上に配置される複数の絶縁基板と、
    前記複数の絶縁基板の各々に配置されるパワーデバイスと、
    各々が前記複数の絶縁基板の各々に対応し、一端が前記パワーデバイスのゲートとワイヤを有する経路により電気的に接続された複数の棒状中継導体と、
    外部からのゲート駆動信号が入力されるゲート駆動信号入力端子と、
    外部に接続されるエミッタセンス端子と、
    前記複数の棒状中継導体の他端と前記ゲート駆動信号入力端子とを電気的に接続する金属製の平板である駆動信号伝送用配線と、
    前記パワーデバイスのエミッタと前記エミッタセンス端子とを電気的に接続する金属製の平板であるエミッタセンス配線とを備え、
    前記駆動信号伝送用配線と前記エミッタセンス配線は互いに接触せずに重なる重畳領域を有し、
    前記重畳領域では前記駆動信号伝送用配線を流れる電流と前記エミッタセンス配線を流れる電流の向きは逆方向であり、
    複数の前記パワーデバイスのそれぞれに関し、前記駆動信号伝送用配線の前記ゲート駆動信号入力端子と電気的に接続される部分から前記複数の棒状中継導体の他端と接続される部分までの距離は、前記エミッタセンス配線の前記エミッタセンス端子と電気的に接続される部分から複数の前記パワーデバイスのエミッタに電気的に接続される部分までの距離と等しいことを特徴とする半導体装置。
  2. 前記駆動信号伝送用配線と前記エミッタセンス配線は同一プリント基板に形成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記駆動信号伝送用配線及び前記エミッタセンス配線、又はそれらのいずれかが、前記重畳領域を形成する配線と、前記重畳領域を形成する配線を外部又は前記パワーデバイスと電気的に接続する配線と、を備えることを特徴とする請求項２に記載の半導体装置。
  4. ベース基板上に配置される複数の絶縁基板と、
    前記複数の絶縁基板の各々に配置されるパワーデバイスと、
    各々が前記複数の絶縁基板の各々に対応し、一端が前記パワーデバイスのゲートとワイヤを有する経路により電気的に接続された複数の棒状中継導体と、
    外部からのゲート駆動信号が入力されるゲート駆動信号入力端子と、
    外部に接続されるエミッタセンス端子と、
    前記複数の棒状中継導体の他端と前記ゲート駆動信号入力端子とを電気的に接続する金属製の平板である駆動信号伝送用配線と、
    前記パワーデバイスのエミッタと前記エミッタセンス端子とを電気的に接続する金属製の平板であるエミッタセンス配線とを備え、
    前記駆動信号伝送用配線と前記エミッタセンス配線は互いに接触せずに重なる重畳領域を有し、
    前記重畳領域では前記駆動信号伝送用配線を流れる電流と前記エミッタセンス配線を流れる電流の向きは逆方向であり、
    前記ゲート駆動信号入力端子から前記駆動信号伝送用配線を経由して複数の前記パワーデバイスに至るまでの距離、又は前記ゲート駆動信号入力端子から前記駆動信号伝送用配線を経由して前記複数の棒状中継導体に至るまでの距離は等しいことを特徴とする半導体装置。
  5. 前記エミッタセンス端子から前記エミッタセンス配線を経由して前記複数のパワーデバイスのエミッタに至るまでの距離は等しいことを特徴とする請求項４に記載の半導体装置。
  6. ベース基板上に配置される複数の絶縁基板と、
    前記複数の絶縁基板の各々に配置されるパワーデバイスと、
    各々が前記複数の絶縁基板の各々に対応し、一端が前記パワーデバイスのゲートとワイヤを有する経路により電気的に接続された複数の棒状中継導体と、
    外部からのゲート駆動信号が入力されるゲート駆動信号入力端子と、
    外部に接続されるエミッタセンス端子と、
    前記複数の棒状中継導体の他端と前記ゲート駆動信号入力端子とを電気的に接続する金属製の平板である駆動信号伝送用配線と、
    前記パワーデバイスのエミッタと前記エミッタセンス端子とを電気的に接続する金属製の平板であるエミッタセンス配線とを備え、
    前記駆動信号伝送用配線と前記エミッタセンス配線は互いに接触せずに重なる重畳領域を有し、
    前記重畳領域では前記駆動信号伝送用配線を流れる電流と前記エミッタセンス配線を流れる電流の向きは逆方向であり、
    前記エミッタセンス端子から前記エミッタセンス配線を経由して前記複数のパワーデバイスのエミッタに至るまでの距離は等しいことを特徴とする半導体装置。
  7. ベース基板上に配置される複数の絶縁基板と、
    前記複数の絶縁基板の各々に配置されるパワーデバイスと、
    各々が前記複数の絶縁基板の各々に対応し、一端が前記パワーデバイスのゲートとワイヤを有する経路により電気的に接続された複数の棒状中継導体と、
    外部からのゲート駆動信号が入力されるゲート駆動信号入力端子と、
    外部に接続されるエミッタセンス端子と、
    前記複数の棒状中継導体の他端と前記ゲート駆動信号入力端子とを電気的に接続する金属製の平板である駆動信号伝送用配線と、
    前記パワーデバイスのエミッタと前記エミッタセンス端子とを電気的に接続する金属製の平板であるエミッタセンス配線と、
    各々が前記複数のパワーデバイスのエミッタの各々と前記エミッタセンス配線を電気的に接続する複数のエミッタセンス用棒状中継導体とを備え、
    前記駆動信号伝送用配線と前記エミッタセンス配線は互いに接触せずに重なる重畳領域を有し、
    前記重畳領域では前記駆動信号伝送用配線を流れる電流と前記エミッタセンス配線を流れる電流の向きは逆方向であり、
    前記エミッタセンス端子から前記エミッタセンス配線を経由して前記複数のエミッタセンス用棒状中継導体に至るまでの距離は等しいことを特徴とする半導体装置。
JP2013030159A 2013-02-19 2013-02-19 半導体装置 Active JP5494851B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013030159A JP5494851B2 (ja) 2013-02-19 2013-02-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013030159A JP5494851B2 (ja) 2013-02-19 2013-02-19 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008184091A Division JP5206188B2 (ja) 2008-07-15 2008-07-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2013138234A JP2013138234A (ja) 2013-07-11
JP5494851B2 true JP5494851B2 (ja) 2014-05-21

Family

ID=48913654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013030159A Active JP5494851B2 (ja) 2013-02-19 2013-02-19 半導体装置

Country Status (1)

Country Link
JP (1) JP5494851B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110050339B (zh) 2016-12-16 2023-12-22 日立能源有限公司 具有低栅极通路电感的功率半导体模块
JP2023044542A (ja) * 2021-09-17 2023-03-30 株式会社 日立パワーデバイス パワー半導体モジュールおよび電力変換装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521651B2 (ja) * 1996-10-18 2004-04-19 株式会社日立製作所 パワー半導体装置
JP3629172B2 (ja) * 1999-09-30 2005-03-16 株式会社東芝 圧接型半導体装置
JP4866143B2 (ja) * 2006-05-15 2012-02-01 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JP2013138234A (ja) 2013-07-11

Similar Documents

Publication Publication Date Title
US9370113B2 (en) Power semiconductor module with current sensor
JP6623283B2 (ja) パワー半導体モジュール
JP2013258321A (ja) 半導体装置
JP2008091809A (ja) 半導体モジュール
EP0780899B1 (en) Semiconductor assembly
JP6245377B2 (ja) 半導体装置及びバスバー
JP5378683B2 (ja) 回路装置およびその製造方法
JP4826845B2 (ja) パワー半導体モジュール
JPWO2016009496A1 (ja) パワートランジスタモジュール
JP2017158407A (ja) 電力変換システムの電流制御装置
JP6415467B2 (ja) 配線基板、および半導体モジュール
JP2012244176A (ja) パワー半導体
JP5125269B2 (ja) パワー半導体モジュール
JP5206188B2 (ja) 半導体装置
US8878305B2 (en) Integrated power module for multi-device parallel operation
JP5494851B2 (ja) 半導体装置
KR20140101298A (ko) 회로 장치
JP6609860B2 (ja) 基板、電動圧縮機、及び空気調和機
US20210013183A1 (en) Semiconductor module
JP2014030321A (ja) 半導体装置
JP2019145641A (ja) 半導体装置
JP2010118699A (ja) 電力用半導体装置
NL2021292B1 (en) Electronic module
CN112750800B (zh) 半导体功率模块
JP2016001644A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140217

R150 Certificate of patent or registration of utility model

Ref document number: 5494851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250