JP6352200B2

JP6352200B2 - 半導体装置

Info

Publication number: JP6352200B2
Application number: JP2015020368A
Authority: JP
Inventors: 悦宏神山
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2015-02-04
Filing date: 2015-02-04
Publication date: 2018-07-04
Anticipated expiration: 2035-02-04
Also published as: JP2016144365A

Description

本発明は、半導体装置、より詳しくは、直流電力を交流電力に変換する半導体装置に関する。

従来、半導体装置の一つとして、直流電源から入力した直流電力を交流電力に変換して出力するインバータ装置が知られている。このインバータ装置は、例えば、直流電圧を３相の交流電圧に変換し、３相モータを駆動するために用いられる。このような半導体装置に対しては、近年、ますます小型化および高効率化が求められている。

特許文献１には、制御用端子と、電源端子およびグランド端子とを離間させることで、損失やノイズの低減を図った半導体装置（パワーモジュール）が記載されている。

特開２０１４−７２３１６号公報

しかしながら、特許文献１に記載の半導体装置では、電源端子に電気的に接続された電源ブロックと、グランドに接続されるグランドブロックとが隣接して配置されているため、電流経路が長くなって配線抵抗が大きくなり、その結果、効率が低下するという問題がある。そこで、本発明は、配線抵抗が小さく、高効率な半導体装置を提供することを目的とする。

本発明の一態様に係る半導体装置は、
直流電力を交流電力に変換する半導体装置であって、
電源端子に電気的に接続され、第１の方向に延在する第１の導電部と、
グランド端子に電気的に接続され、前記第１の方向に延在する第２の導電部と、
前記第１の導電部と前記第２の導電部との間に配置され、前記第１の方向に並ぶ複数の第３の導電部と、
前記第１の方向に沿って前記第１の導電部上に実装され、一端が前記第１の導電部に電気的に接続された複数のハイサイドスイッチと、
前記第３の導電部の各々の上に実装され、前記ハイサイドスイッチの他端に一端が電気的に接続され且つ前記第２の導電部に他端が電気的に接続された複数のローサイドスイッチと、
を備えることを特徴とする。
また、前記半導体装置において、
前記複数の第３の導電部との間に前記第１の導電部が位置するように前記第１の方向に沿って配列され、前記ハイサイドスイッチまたは前記ローサイドスイッチを制御するための複数の制御端子と、
前記複数の第３の導電部との間に前記第２の導電部が位置するように前記第１の方向に沿って配列され、前記ハイサイドスイッチの前記他端および前記ローサイドスイッチの前記一端に電気的に接続された複数の出力端子と、
をさらに備えてもよい。

また、前記半導体装置において、
前記電源端子および前記グランド端子は、前記複数の出力端子と並んで設けられているようにしてもよい。

また、前記半導体装置において、
前記第２の導電部と前記第３の導電部との間に配置され、前記第１の方向に並ぶ複数の第４の導電部と、
前記第４の導電部の各々の上に実装され、一端が前記第３の導電部を介して前記ハイサイドスイッチの前記他端および前記ローサイドスイッチの前記一端に電気的に接続され、他端が前記出力端子に電気的に接続された複数の出力制御スイッチと、
をさらに備え、
前記出力制御スイッチの制御端子は、前記制御端子と並んで設けられていてもよい。

また、前記半導体装置において、
前記第２の導電部と前記第３の導電部との間に前記第４の導電部と隣り合うように配置され、前記ローサイドスイッチの前記他端と前記第２の導電部とを電気的に接続する複数の第５の導電部をさらに備えてもよい。

また、前記半導体装置において、
一端が前記第５の導電部に接続され、他端が前記第２の導電部に接続されたシャント抵抗と、
前記シャント抵抗の前記一端に電気的に接続された第１の電流検出端子と、
前記シャント抵抗の前記他端に電気的に接続された第２の電流検出端子と、をさらに備え、
前記第１および第２の電流検出端子は、前記ハイサイドスイッチまたは前記ローサイドスイッチの制御端子と、前記出力制御スイッチの制御端子との間に設けられていてもよい。

また、前記半導体装置において、
隣接する前記第３の導電部間、および隣接する前記第５の導体部と前記第４の導体部間を延在するように設けられ、前記シャント抵抗の前記一端と前記第１の電流検出端子とを電気的に接続する第１の接続配線と、
前記第１の接続配線に並んで延在するように設けられ、前記シャント抵抗の前記他端と前記第２の電流検出端子とを電気的に接続する第２の接続配線と、
をさらに備えてもよい。

本発明に係る半導体装置では、電源端子に電気的に接続され、複数のハイサイドスイッチが実装され、第１の方向に延在する第１の導電部と、グランド端子に電気的に接続され、第１の方向に延在する第２の導電部と、第１の導電部と第２の導電部との間に配置され、複数のローサイドスイッチが実装された複数の第３の導電部とを備えている。これにより、配線抵抗が小さく、高効率な半導体装置を提供することができる。

本発明の実施形態に係る半導体装置１００の平面図である。本発明の実施形態に係る半導体装置１００の回路図である。

以下、図面を参照しつつ本発明の実施形態に係る半導体装置について説明する。

本発明の実施形態に係る半導体装置１００は、図１および図２に示すように、直流電源（図示せず）から入力した直流電力を３相の交流電力に変換して出力する半導体装置（インバータ装置）である。この半導体装置１００は、セラミック基板等の絶縁基板１０と、三相フルブリッジ回路を構成するハイサイドスイッチ１１，１２，１３およびローサイドスイッチ１４，１５，１６等の電子部品とが封止樹脂５０により封止されたものとして構成されている。

より詳しくは、半導体装置１００は、図１に示すように、絶縁基板１０と、導電部１（第１の導電部）と、導電部２（第２の導電部）と、複数の導電部３（第３の導電部）と、複数の導電部４（第４の導電部）と、複数の導電部５（第５の導電部）と、導電部６（第６の導電部）と、ハイサイドスイッチ１１，１２，１３と、ローサイドスイッチ１４，１５，１６と、出力制御スイッチ１７，１８，１９と、制御端子２１〜２９と、シャント抵抗３０ａ，３０ｂ，３０ｃと、電流検出端子３１〜３６と、接続配線４１，４２と、封止樹脂５０と、モニタ端子５１〜５３と、電源端子ＶＤＤと、グランド端子ＧＮＤと、出力端子ＯＵＴ１〜３と、を備えている。以下、半導体装置１００の各構成要素について詳しく説明する。

ハイサイドスイッチ１１，１２，１３の下面、上面および側面には、ドレイン電極、ソース電極およびゲート電極１１ａ，１２ａ，１３ａがそれぞれ設けられている。同様に、ローサイドスイッチ１４，１５，１６の下面、上面および側面には、ドレイン電極、ソース電極およびゲート電極１４ａ，１５ａ，１６ａがそれぞれ設けられている。出力制御スイッチ１７，１８，１９の下面、上面および側面には、ドレイン電極、ソース電極およびゲート電極１７ａ，１８ａ，１９ａがそれぞれ設けられている。

なお、ハイサイドスイッチ１１〜１３、ローサイドスイッチ１４〜１６、出力制御スイッチ１７，１８，１９は、例えばパワーＭＯＳＦＥＴであるが、ＩＧＢＴ等の他の半導体スイッチング素子であってもよい。

導電部１〜６は、絶縁基板１０上に設けられた導電パターンである。この導電部１〜６は、銅、アルミ等の金属層からなる。図１に示すように、導電部１は、電源端子ＶＤＤに電気的に接続され、第１の方向（図１において横方向）に延在している。より詳しくは、導電部１は、導電部６を介して電源端子ＶＤＤに電気的に接続されている。導電部６は、第１の方向に直交する第２の方向（図１において縦方向）に延在している。

導電部１上には、図１に示すように、ハイサイドスイッチ１１，１２，１３が第１の方向に沿って配置されている。ハイサイドスイッチ１１，１２，１３は、一端（ドレイン電極）が導電部１に電気的に接続されるように導電部１上に実装されている。

ハイサイドスイッチ１１，１２，１３の他端（ソース電極）は、導線７０により導電部３に電気的に接続されている。また、ハイサイドスイッチ１１，１２，１３のゲート電極１１ａ，１２ａ，１３ａは、導線７０により制御端子２１〜２３にそれぞれ電気的に接続されている。

導電部２は、図１に示すように、グランド端子ＧＮＤに電気的に接続され、第１の方向（図１において横方向）に延在している。この導電部２は、導電部１に対して、第１の方向に直交する第２の方向に配置されている。

このように、導電部１と導電部２は略平行に離間して設けられており、導電部１と導電部２との間には導電部３〜５が配置されている。図１に示すように、導電部３の各々は、第１の方向に並んでいる。また、導電部４の各々は、導電部２と導電部３との間に配置され、第１の方向に並んでいる。導電部５の各々は、導電部２と導電部３との間に導電部４と隣り合うように設けられている。

導電部３の各々には、ローサイドスイッチ１４，１５，１６がそれぞれ配置されている。ローサイドスイッチ１４，１５，１６は、一端（ドレイン電極）が導電部３に電気的に接続されるように導電部３上に実装されている。これにより、ローサイドスイッチ１４，１５，１６のドレイン電極は、ハイサイドスイッチ１１，１２，１３のソース電極に電気的に接続される。

ローサイドスイッチ１４，１５，１６の他端（ソース電極）は、導線７０により導電部５に電気的に接続されている。導電部５はシャント抵抗３０ａ，３０ｂ，３０ｃにより導電部２に電気的に接続されているため、ローサイドスイッチ１４，１５，１６のソース電極は導電部２に電気的に接続される。シャント抵抗３０ａ，３０ｂ，３０ｃは、一端が導電部５に接続され、他端が導電部２に接続されている。ローサイドスイッチ１４，１５，１６のゲート電極１４ａ，１５ａ，１６ａは、導線７０により制御端子２４〜２６にそれぞれ電気的に接続されている。

導電部４の各々には、出力制御スイッチ１７，１８，１９がそれぞれ配置されている。出力制御スイッチ１７，１８，１９は、半導体装置１００の出力（交流電力の出力）を制御するためのスイッチである。出力制御スイッチ１７，１８，１９の一端（ソース電極）は導線７０により導電部３に電気的に接続されている。これにより、出力制御スイッチ１７，１８，１９のソース電極は、導電部３を介してハイサイドスイッチ１１，１２，１３のソース電極と、ローサイドスイッチ１４，１５，１６のドレイン電極とに電気的に接続される。

出力制御スイッチ１７，１８，１９は、他端（ドレイン電極）が導電部４に電気的に接続されるように導電部４上に実装されている。導電部４の各々には、図１に示すように、出力端子ＯＵＴ１〜３がそれぞれ接続されている。よって、出力制御スイッチ１７，１８，１９のドレイン電極は、出力端子ＯＵＴ１〜３にそれぞれ電気的に接続される。

出力制御スイッチ１７，１８，１９のゲート電極１７ａ，１８ａ，１９ａは、図１に示すように、制御端子２７〜２９にそれぞれ導線７０により電気的に接続されている。

導電部５は、前述のように、ローサイドスイッチ１４，１５，１６のソース電極と導電部２とを電気的に接続する。

図１に示すように、絶縁基板１０上には、上記の導電部１〜６に加えて、接続配線４１，４２が設けられている。接続配線４１は、シャント抵抗３０ａの一端と電流検出端子３１（第１の電流検出端子）とを電気的に接続する。接続配線４２は、シャント抵抗３０ａの他端と電流検出端子３２（第２の電流検出端子）とを電気的に接続する。接続配線４２（第２の接続配線）は、接続配線４１に並んで延在するように設けられている。接続配線４１，４２（第１の接続配線）は、図１に示すように、隣接する導電部３間、および隣接する導体部５と導体部４間を第２の方向（図１において縦方向）に延在するように設けられている。これにより、絶縁基板１０の面積の増加を可及的に抑制しつつ、シャント抵抗と電流検出端子とを電気的に接続することができる。

コンデンサ６０は、図１および図２に示すように、一端が電源端子ＶＤＤに電気的に接続され、他端がグランド端子ＧＮＤに電気的に接続されている。

次に、半導体装置１００の各種端子について説明する。図１に示すように、制御端子２１〜２９、電流検出端子３１〜３６およびモニタ端子５１〜５３は、絶縁基板１０の一端側に第１の方向（図１では横方向）に並んで配置されている。

制御端子２１〜２３は、ハイサイドスイッチ１１〜１３をオン／オフ制御するための端子であり、制御端子２４〜２６は、ローサイドスイッチ１４〜１６をオン／オフ制御するための端子である。制御端子２１〜２６と制御端子２７〜２９とは並んで設けられている。

制御端子２７〜２９は、出力制御スイッチ１７〜１９をオン／オフ制御するための端子である。この制御端子２７〜２９は、導電部１を挟んで複数の導電部３の反対側に設けられている。即ち、制御端子２７〜２９は、それら制御端子２７〜２９と複数の導電部３との間に導電部１が位置するように第１の方向に沿って配列されている。

電流検出端子３１〜３６は、各相のスイッチを流れる電流を検出するための端子である。図１に示すように、電流検出端子３１は、接続配線４１を介してシャント抵抗３０ａの一端に電気的に接続されている。また、電流検出端子３２は、接続配線４２を介してシャント抵抗３０ａの他端に電気的に接続されている。電流検出端子３１，３２は、ハイサイドスイッチ１１の制御端子２１（ローサイドスイッチ１４の制御端子２４）と、出力制御スイッチ１８の制御端子２８との間に設けられている。同様に、電流検出端子３３，３４は、ハイサイドスイッチ１２の制御端子２２（ローサイドスイッチ１５の制御端子２５）と、出力制御スイッチ１９の制御端子２９との間に設けられている。

電流検出端子３１と電流検出端子３２を用いて、ハイサイドスイッチ１１およびローサイドスイッチ１４を流れる電流値を検出する。具体的には、電流検出端子３１の電圧と電流検出端子３２の電圧を測定し、その差の電圧値をシャント抵抗３０ａの抵抗値で割ることにより、ハイサイドスイッチ１１およびローサイドスイッチ１４を流れる電流値が求められる。同様に、電流検出端子３３，３４の電圧を用いてハイサイドスイッチ１２およびローサイドスイッチ１５を流れる電流値が求められ、電流検出端子３５，３６の電圧を用いてハイサイドスイッチ１３およびローサイドスイッチ１６を流れる電流値が求められる。

モニタ端子５１〜５３は、各相の出力電圧をモニタするための端子である。図１および図２に示すように、モニタ端子５１は出力制御スイッチ１７のソース電極に接続され、モニタ端子５２は出力制御スイッチ１８のソース電極に接続され、モニタ端子５３は出力制御スイッチ１９のソース電極に接続されている。

電源端子ＶＤＤ、グランド端子ＧＮＤおよび出力端子ＯＵＴ１〜３は、図１に示すように、絶縁基板１０の他端側に第１の方向に並んで配置されている。

上記のように、絶縁基板１０の一端側に、制御端子２１〜２９、電流検出端子３１〜３６およびモニタ端子５１〜５３が第１の方向に並んで配置され、絶縁基板１０の他端側に、電源端子ＶＤＤ、グランド端子ＧＮＤおよび出力端子ＯＵＴ１〜３が第１の方向に並んで配置されている。このように、本実施形態では、小さいが本数の多い制御端子等と、大きいが本数の少ない出力端子等とを、絶縁基板１０の一端側および他端側にそれぞれ配置している。これにより、半導体装置１００の小型化を図ることができる。

電源端子およびグランド端子が１本の端子で構成され且つ一方向に配列されているため、半導体装置の小型化を図ることができる。

電源端子ＶＤＤは直流電源に接続するための端子であり、グランド端子ＧＮＤは接地用の端子である。出力端子ＯＵＴ１〜３は、三相交流を出力するための端子である。出力端子ＯＵＴ１は、図２に示すように、出力制御スイッチ１７を介して、ハイサイドスイッチ１１のソース電極およびローサイドスイッチ１４のドレイン電極に電気的に接続されている。同様に、出力端子ＯＵＴ２は、出力制御スイッチ１８を介して、ハイサイドスイッチ１２のソース電極およびローサイドスイッチ１５のドレイン電極に電気的に接続されている。出力端子ＯＵＴ３は、出力制御スイッチ１９を介して、ハイサイドスイッチ１３のソース電極およびローサイドスイッチ１６のドレイン電極に電気的に接続されている。

図１に示すように、電源端子ＶＤＤおよびグランド端子ＧＮＤは、出力端子ＯＵＴ１〜３と並んで設けられている。電源端子ＶＤＤ、グランド端子ＧＮＤおよび出力端子ＯＵＴ１〜３は、導電部２を挟んで導電部３の反対側に第１の方向に沿って設けられている。即ち、電源端子ＶＤＤ、グランド端子ＧＮＤおよび出力端子ＯＵＴ１〜３は、これらの端子ＶＤＤ，ＧＮＤ，ＯＵＴ１〜３と複数の導電部３との間に導電部２が位置するように第１の方向に沿って配列されている。

上記のように、本実施形態に係る半導体装置１００では、電源端子ＶＤＤに電気的に接続され、第１の方向に延在する導電部１と、グランド端子ＧＮＤに電気的に接続され、第１の方向に延在する導電部２と、導電部１と導電部２との間に配置された複数の導電部３とを備えている。即ち、電源端子ＶＤＤに接続された導電部１と、グランド端子ＧＮＤに接続された導電部２とは導電部３を挟んで離間して配置されている。また、導電部１にハイサイドスイッチ１１〜１３が実装され、導電部３にローサイドスイッチ１４〜１６が実装されている。これにより、導電部１および導電部２の第１の方向の長さや、ハイサイドスイッチ１１〜１３とローサイドスイッチ１４〜１６間の配線長を短くすることができる。よって、本実施形態によれば、配線抵抗が小さく、高効率な半導体装置を提供することができる。

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。

１〜６導電部
１０絶縁基板
１１，１２，１３ハイサイドスイッチ
１１ａ，１２ａ，１３ａゲート電極
１４，１５，１６ローサイドスイッチ
１４ａ，１５ａ，１６ａゲート電極
１７，１８，１９出力制御スイッチ
１７ａ，１８ａ，１９ａゲート電極
２１〜２９制御端子
３０ａ，３０ｂ，３０ｃシャント抵抗
３１〜３６電流検出端子
４１，４２接続配線
５０封止樹脂
５１，５２，５３モニタ端子
６０コンデンサ
７０導線
１００半導体装置
ＶＤＤ電源端子
ＧＮＤグランド端子
ＯＵＴ１〜３出力端子

Claims

直流電力を交流電力に変換する半導体装置であって、
電源端子に電気的に接続され、第１の方向に延在する第１の導電部と、
グランド端子に電気的に接続され、前記第１の方向に延在する第２の導電部と、
前記第１の導電部と前記第２の導電部との間に配置され、前記第１の方向に並ぶ複数の第３の導電部と、
前記第２の導電部と前記第３の導電部との間に配置され、前記第１の方向に並ぶ複数の第４の導電部と、
前記第１の方向に沿って前記第１の導電部上に実装され、一端が前記第１の導電部に電気的に接続された複数のハイサイドスイッチと、
前記第３の導電部の各々の上に実装され、前記ハイサイドスイッチの他端に一端が電気的に接続され且つ前記第２の導電部に他端が電気的に接続された複数のローサイドスイッチと、
前記複数の第３の導電部との間に前記第１の導電部が位置するように前記第１の方向に沿って配列され、前記ハイサイドスイッチまたは前記ローサイドスイッチを制御するための複数の制御端子と、
前記複数の第３の導電部との間に前記第２の導電部が位置するように前記第１の方向に沿って配列され、前記ハイサイドスイッチの前記他端および前記ローサイドスイッチの前記一端に電気的に接続された複数の出力端子と、
前記第４の導電部の各々の上に実装され、一端が前記第３の導電部を介して前記ハイサイドスイッチの前記他端および前記ローサイドスイッチの前記一端に電気的に接続され、他端が前記出力端子に電気的に接続された複数の出力制御スイッチと、
を備え、
前記出力制御スイッチの制御端子は、前記制御端子と並んで設けられていることを特徴とする半導体装置。
前記電源端子および前記グランド端子は、前記複数の出力端子と並んで設けられていることを特徴とする請求項１に記載の半導体装置。
前記第２の導電部と前記第３の導電部との間に前記第４の導電部と隣り合うように配置され、前記ローサイドスイッチの前記他端と前記第２の導電部とを電気的に接続する複数の第５の導電部をさらに備えることを特徴とする請求項１に記載の半導体装置。
一端が前記第５の導電部に接続され、他端が前記第２の導電部に接続されたシャント抵抗と、
前記シャント抵抗の前記一端に電気的に接続された第１の電流検出端子と、
前記シャント抵抗の前記他端に電気的に接続された第２の電流検出端子と、
をさらに備え、
前記第１および第２の電流検出端子は、前記ハイサイドスイッチまたは前記ローサイドスイッチの制御端子と、前記出力制御スイッチの制御端子との間に設けられていることを特徴とする請求項３に記載の半導体装置。
隣接する前記第３の導電部間、および隣接する前記第５の導電部と前記第４の導電部間を延在するように設けられ、前記シャント抵抗の前記一端と前記第１の電流検出端子とを電気的に接続する第１の接続配線と、
前記第１の接続配線に並んで延在するように設けられ、前記シャント抵抗の前記他端と前記第２の電流検出端子とを電気的に接続する第２の接続配線と、
をさらに備えることを特徴とする請求項４に記載の半導体装置。