CN104350596A - 半导体器件和半导体器件制造方法 - Google Patents

半导体器件和半导体器件制造方法 Download PDF

Info

Publication number
CN104350596A
CN104350596A CN201380028421.9A CN201380028421A CN104350596A CN 104350596 A CN104350596 A CN 104350596A CN 201380028421 A CN201380028421 A CN 201380028421A CN 104350596 A CN104350596 A CN 104350596A
Authority
CN
China
Prior art keywords
semiconductor chip
wiring conductor
resistance
described multiple
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380028421.9A
Other languages
English (en)
Other versions
CN104350596B (zh
Inventor
初川聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN104350596A publication Critical patent/CN104350596A/zh
Application granted granted Critical
Publication of CN104350596B publication Critical patent/CN104350596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Conversion In General (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种允许多个半导体芯片让相同的电流流过的半导体器件及其制造方法。根据一个实施例的半导体器件(1)包括：多个第一半导体芯片(101至10N)和电路板(30)，被安装有多个第一半导体芯片，具有被电气地连接到多个第一半导体芯片的第一和第二布线导体(32A，32B)。多个第一半导体芯片与第一和第二布线导体共同被并联地连接以便构造第一并联电路(60)。根据多个第一半导体芯片的导通电阻多个第一半导体芯片被布置在电路板上，以便相同的电流流过多个第一半导体芯片。

Description

半导体器件和半导体器件制造方法
技术领域
本发明涉及一种半导体器件和制造半导体器件的方法。
背景技术
已知半导体器件是其中多个半导体芯片被并联地连接在电路板(参见例如专利文献1)的半导体器件。即使当多个半导体芯片具有小额定电流值时这样的半导体器件允许大量的电流流动。
引用列表
专利文献
[专利文献1]日本专利申请特开No.2004-95670
发明内容
技术问题
当在被并联地连接在半导体器件中的多个半导体芯片当中导通电阻变化时，流过半导体芯片的电流值取决于它们的导通电阻波动。因此，存在其中大量的电流流过具有小的导通电阻的半导体芯片的情况。结果，具有小的导通电阻的半导体芯片可以让超过其额定电流值的电流流过其并且因此被破坏。
因此，在本技术领域中，存在对于允许多个半导体芯片让相同的电流从其流过的半导体器件及其制造方法的需求。
技术解决方案
根据本发明的一个方面的半导体器件包括：多个第一半导体芯片和电路板，该电路板被安装有多个第一半导体芯片，具有被电气地连接到多个第一半导体芯片的第一和第二布线导体。多个第一半导体芯片并联地连接，连同第一和第二布线导体以便构成第一并联电路。根据多个第一半导体芯片的导通电阻多个第一半导体芯片被布置在电路板上，使得相同的电流流过多个第一半导体芯片。
在通过半导体器件中的多个第一半导体芯片和第一和第二布线导体构成的第一并联电路中，根据多个第一半导体芯片的导通电阻多个第一半导体芯片被布置在电路板上，使得相同的电流流过多个第一半导体芯片。结果，即使当它们的导通电阻变化时，多个第一半导体芯片允许相同的电流从其流过。
一个实施例可以被配置使得用于第一并联电路的电流的输入和输出端在第一并联电路中的多个第一半导体芯片的布置方向中是彼此相对的，同时第一和第二布线导体具有彼此不同的各自的电阻。当在此模式下第一和第二布线导体中的在用于多个第一半导体芯片的电流供应侧上的布线导体具有大于另一布线导体的电阻时，在第一并联电路中多个第一半导体芯片的导通电阻可以从输入端侧到输出端侧减少。另一方面，当第一和第二布线导体中的在用于多个第一半导体芯片的电流供应侧上的布线导体具有小于另一布线导体的电阻时，在第一并联电路中多个第一半导体芯片的导通电阻可以从输入端侧到输出端侧增加。
在此结构中，基本相同的电阻可以对从第一并联电路中的输入端到输出端流过多个第一半导体芯片的电流起作用。结果，能够使流过多个第一半导体芯片的电流是相同的。
在一个实施例中，在第一并联电路中的多个半导体芯片的布置方向中用于第一并联电路的电流的输入和输出端可以是在相同的一侧上。在此模式下，在第一并联电路的布置方向中朝着与输入和输出端相对的一侧多个第一半导体芯片的导通电阻可以减少。
在此结构中，不考虑第一和第二布线导体的电阻的量级，基本相同的电阻可以对从第一并联电路中的输入端到输出端流过多个第一半导体芯片的电流起作用。结果，能够使流过多个第一半导体芯片的电流是相同的。
在一个实施例中，组成多个第一半导体芯片的半导体可以是宽带隙半导体。
利用宽带隙半导体的第一半导体芯片通常具有带有低的额定电流值的小电容。例如，这使其必须并联地连接多个半导体芯片，以便于大的电流流过半导体器件。因此，其中流过多个半导体芯片的电流变成相同的结构是特别有效的。
在一个实施例中，第一半导体芯片可以是二极管或者晶体管。
一个实施例可以进一步包括多个第二半导体芯片。多个第二半导体芯片可以被并联地连接，连同第一和第二布线导体以便构成第二并联电路。根据多个第二半导体芯片的导通电阻多个第二半导体芯片被布置在电路板上，使得相同的电流流过多个第二半导体芯片。
此结构允许多个第一半导体芯片让相同的电流从其流过并且允许多个第二半导体芯片让相同的电流从其流过。
当半导体器件包括多个半导体芯片时，第一和第二半导体芯片中的一个可以是晶体管，而另一个是二极管。
根据本发明的另一方面制造半导体器件的方法包括下述步骤：检查多个第一半导体芯片的导通电阻；将多个第一半导体芯片安装在具有第一布线导体和与第一布线导体绝缘的第二布线导体的电路板上；以及使多个第一半导体芯片并联连接通过第一和第二布线导体，以使得多个第一半导体芯片与第一和第二布线导体共同构成第一并联电路。在安装多个第一半导体芯片的步骤中，根据多个第一半导体芯片的导通电阻多个第一半导体芯片被安装在电路板上，使得相同的电流流过多个第一半导体芯片。
在上面提及的制造方法能够制造半导体器件，其中根据多个第一半导体芯片的导通电阻多个第一半导体芯片被布置在电路板上，使得相同的电流流过在通过多个第一半导体芯片和第一和第二布线导体构成的第一并联电路中的多个第一半导体芯片。因为如上所述布置多个第一半导体芯片，所以即使当在此半导体器件中它们的导通电阻变化时多个第一半导体芯片允许相同的电流从其流过。
一个实施例可以被构造，使得在多个第一半导体芯片的布置方向中第一并联电路在与到第一并联电路的电流的输入端相对的一侧上具有来自第一并联电路的电流的输出端，同时第一和第二布线导体具有彼此不同的各自的电阻。在此模式下，在安装多个半导体芯片的步骤中，当在第一和第二布线导体中的位于用于多个第一半导体芯片的电流供应侧上的布线导体具有大于另一布线导体的电阻时，多个第一半导体芯片可以被安装在电路板上使得多个第一半导体芯片的导通电阻从输入端侧到输出端侧减少。另一方面，当在第一和第二布线导体中的位于用于多个第一半导体芯片的电流供应侧上的布线导体具有小于另一布线导体的电阻时，多个第一半导体芯片可以被安装在电路板上使得多个第一半导体芯片的导通电阻从输入端侧到输出端侧增加。
此制造方法能够制造半导体器件，其中基本上相同的电阻可以对从第一并联电路中的输入端到输出端流过多个第一半导体芯片的电流起作用。在此半导体器件中，能够使流过多个第一半导体芯片的电流是相同的。
在一个实施例中，第一并联电路可以在多个第一半导体芯片的布置方向中的同一侧上具有到第一并联电路的电流的输入端和来自第一并联电路的电流的输出端。在此模式下，在安装多个半导体芯片的步骤中，多个第一半导体芯片可以被安装在电路板上使得在布置方向中朝着与输入和输出端相对的一侧多个第一半导体芯片的导通电阻减少。
此结构使其能够制造半导体器件，其中，不考虑第一和第二布线导体的电阻的量级，基本上相同的电阻可以对从第一并联电路中的输入端到输出端流过多个第一半导体芯片的电流起作用。在此半导体器件中，能够使流过多个第一半导体芯片的电流是相同的。
一个实施例可以进一步包括下述步骤：检查多个第二半导体芯片的导通电阻；将多个第二半导体芯片安装在电路板上；以及使多个第二半导体芯片并联连接通过第一和第二布线导体，以使得多个第二半导体芯片与第一和第二布线导体共同构成第二并联电路。在此模式下，在安装多个第二半导体芯片的步骤中，根据多个第二半导体芯片的导通电阻多个第二半导体芯片可以被安装在电路板上，使得相同的电流流过多个第二半导体芯片。
此结构使其能够制造允许多个第一半导体芯片让相同的电流从其流过并且允许多个第二半导体芯片让相同的电流从其流过的半导体器件。
有益效果
本发明能够提供一种允许多个半导体芯片让相同的电流从其流过的半导体器件及其制造方法。
附图说明
图1是示意性地图示根据第一实施例的半导体器件的结构的图。
图2是示意性地图示沿着图1的线II-II截取的横截面结构的图。
图3是图示第一并联电路的图。
图4是图示第二并联电路的图。
图5是图示制造半导体器件的方法的示例的流程图。
图6是图示将用于供应电力的电源连接到在图3中图示的第一并联电路的模式和第一并联电路的示例的图。
图7是示意性地图示根据第二实施例的半导体器件的结构的图。
图8是图示第二实施例中的第一并联电路的图。
图9是图示第二实施例中的第二并联电路的图。
图10是图示在电源单元和在图8中描述的电路之间的连接关系的示例的电路图。
图11是半导体器件的另一实施例的示意图。
具体实施方式
在下面，将会参考附图解释本发明的实施例。在附图的解释中，将会使用相同的标记引用相同的组件，而省略它们重复的描述。在附图中的尺寸的比率没有始终对应于这些解释的。根据在附图中图示的情况为了方便起见使用诸如“上”和“下”的术语。
图1是示意性地图示根据一个实施例的半导体器件的结构的图。图1示意性地图示如从被安装有半导体芯片的一侧看到的半导体器件的结构。图2是示意性地图示沿着图1的线II-II截取的横截面结构的图。
在图1中图示的半导体器件1包括第一至第N(N是2或者更大的整数)晶体管(第一半导体芯片)101至10N；第一至第N二极管(第二半导体芯片)201至20N；以及被安装有第一至第N晶体管101至10N和第一至第N二极管201至20N的电路板30。在下面的解释中，在第一至第N晶体管101至10N中的给定的晶体管将会被称为第k晶体管10k。类似地，在第一至第N二极管201至20N中的给定的二极管也将会被称为第i二极管20i。
在一个实施例中，如在图2中所图示，通过树脂40可以模制半导体器件1，使得为了保护第一至第N二极管201至20N并且为了抗湿第一至第N晶体管101至10N和第一至第N二极管201至20N被密封。图1省略树脂40，以便于示出电路板30上的结构。可替选地，半导体器件1可以被装备有用于包含被安装有第一至第N二极管201至20N的电路板30的壳体。
电路板30具有绝缘基板31和被形成在绝缘基板31的表面(一个表面)上的三个布线导体32A、32B、32C。三个布线导体32A至32C，均在一个方向中延伸，彼此平行。
第一电极端子单元33A的一端被连接到布线导体(第一布线导体)32A的一端。第二电极端子单元33B的一端被连接到布线导体(第二布线导体)32B的一端。在图1中图示的模式下在布线导体32A至32C的延伸方向中第二电极端子单元33B位于与第一电极端子单元33A相对的一侧上。第三电极端子单元33C的一端被连接到布线导体32C的一端。
第一至第三电极端子单元33A至33C是用于将半导体器件1连接到除了半导体器件1、元件、电路等等之外的器件的端子。当通过树脂40或者壳体封闭半导体器件1时，第一至第三电极端子单元33A至33C的自由端从如在图2中所图示的半导体器件1中拔出。
用于布线导体32A、32B、32C的材料的示例包括诸如铜的金属。布线导体32A、32B、32C被绝缘。例如，通过印制，布线导体32A、32B、32C可以被形成在绝缘基板31上。
第k晶体管10k是绝缘场效应晶体管(MOS-FET)。第k晶体管10k也可以是绝缘栅双极晶体管、结场效应晶体管、结双极晶体管、或者半导体晶闸管。对于第k晶体管10k所采用的半导体的示例包括诸如SiC、GaN、以及金刚石和Si的宽带隙半导体。
第k晶体管10k具有用于将电力供应到第k晶体管10k的第一和第二电极单元11k、12k，和用于控制第k晶体管10k的行为的第三电极单元13k。在其中第k晶体管10k是MOS-FET的模式下，第一、第二、以及第三电极单元11k、12k、13k分别用作漏极、源极、以及栅极。
通过利用导电连接构件(例如，焊料)将第一电极单元11k结合到布线导体32A将第k晶体管10k稳固在布线导体32A上。这将第k晶体管10k电气地连接到布线导体32A。第二电极单元12k通过电线50被连接到布线导体32B。这将第k晶体管10k的第二电极单元12k电气地连接到布线导体32B。第三电极单元13k通过电线50被电气地连接到布线导体32C。
第i二极管20i的示例是肖特基势垒二极管。第i二极管20i具有用于将电力供应到第i二极管20i的第一和第二电极单元21i、22i。在本实施例中，第一和第二电极单元21i、22i分别用作阴极和阳极。对于第i二极管20i所采用的半导体的示例包括诸如SiC、GaN、以及金刚石和Si的宽带隙半导体。
通过利用导电连接构件(例如，焊料)将第一电极单元21i结合到第一布线导体32A将第i二极管20i稳固在布线导体32A上。这将第i二极管20电气地连接到布线导体32A。第二电极单元22i通过电线50被连接到布线导体32B。这将第二电极单元22i电气地连接到布线导体32B。
在上面提及的连接关系中，当电流流过第一至第N晶体管101至10N时没有电流流过第一至第N二极管201至20N，而当电流流过第一至第N二极管201至20N时没有电流流过第一至第N晶体管101至10N。
因此，通过由第一至第N晶体管101至10N和布线导体32A、32B组成的第一并联电路60表示电流流过第一至第N晶体管101至10N的情况中的半导体器件1的等效电路，而通过由第一至第N二极管201至20N和布线导体32A、32B组成的第二并联电路70表示电流流过第一至第N二极管201至20N的情况中的半导体器件1的等效电路。
参考第一和第二并联电路60、70，将会解释将第一至第N晶体管101至10N以及第一至第N二极管201至20N布置在电路板30上的情况。
图3是图示第一并联电路的图。图3描述其中通过布线导体32A、32B和第一至第N晶体管101至10N组成的第一并联电路60被示意性地图示为被集中于电阻的电路。
电阻Rt1至RtN指示第一至第N晶体管101至10N的各自的导通电阻。换言之，通过图3中的电阻Rt1至RtN表示第一至第N晶体管101至10N。
图3中的各个电阻Ra表示在布线导体32A中的第一至第N晶体管101至10N中的彼此相邻的晶体管之间的电阻。各个电阻Rb表示在布线导体32B中的第一至第N晶体管101至10N中的彼此相邻的晶体管之间的电阻。
在图1和图3的它们的布置方向中第一至第N晶体管101至10N以同等隔开的间隔布置。因此，在相邻的晶体管之间的电阻Ra是相同的。然而，通过流过具有导电性的布线导体32A的电流感测到的电阻Ra是微小的。因此，即使当在相邻的晶体管之间的距离变化时，在多个电阻Ra之间产生的差是可忽略的。因此，在下面的解释中在相邻的晶体管之间的电阻Ra将会被假定为是相同的。对于在相邻的晶体管之间的电阻Rb同样如此。在下面的解释中，电阻Ra和Rb也将会被称为布线导体32A、32B的电阻。即使当它们是由相同的材料制成时电阻Ra和Rb可以取决于布线导体32A、32B的宽度等等中的差而变化。在本实施例中，电阻Ra和Rb具有彼此不同的各自的量级。
在图3中图示的第一并联电路60具有到其的电流的输入端61和来自于其的电流的输出端62。在第一并联电路60中的第一至第N晶体管101至10N的布置方向(图3的纵向方向)中输出端62位于与输入端61相对的一侧上。在图1中图示的半导体器件1的结构中输入和输出端61、62分别对应于第一和第二电极端子单元33A、33B。
在第一并联电路60中，电阻Rt1至RtN被连接到的并联布线对应于布线导体32A、32B。在图1中图示的第一至第N晶体管101至10N的连接关系中，即，在图3中图示的第一并联电路60中，电流从布线导体32A侧流到布线导体32B侧。因此，相对于第一至第N晶体管101至10N，布线导体32A、32B中的布线导体32A是到第k晶体管10k的电流供应侧上的布线导体。
图4是图示第二并联电路的图。图4描述其中通过布线导体32A、32B和第一至第N二极管201至20N组成的第二并联电路70被示意性地图示为被集中于电阻的电路。电阻Rd1至RdN指示第一至第N二极管201至20N的各自的导通电阻。换言之，通过图4中的电阻Rd1至RdN表示第一至第N二极管201至20N。图4中的电阻Ra、Rb是如在图3中的布线导体32A、32B的电阻。
在图4中图示的第二并联电路70具有到其的电流的输入端71和来自于其的电流的输出端72。在第二并联电路70中的第一至第N二极管201至20N的布置方向(图4的纵向方向)中输出端72位于与输入端71相对的一侧上。在图1中图示的半导体器件1的结构中输入和输出端71、72分别对应于第二和第一电极端子单元33B、33A。
在第二并联电路70中，电阻Rd1至RdN被连接到的并联布线对应于布线导体32A、32B。在图1中图示的第一至第N二极管201至20N的连接关系中，即，在图4中图示的第二并联电路70中，电流从布线导体32B侧流到布线导体32A侧。因此，相对于第一至第N二极管201至20N，布线导体32A、32B中的布线导体32B是到第i二极管20i的电流供应侧上的布线导体。
第一至第N晶体管101至10N被布置在电路板30上使得根据布线导体32A、32B的各自电阻Ra、Rb和第一至第N晶体管101至10N的导通电阻相同的电流流过第一至第N晶体管101至10N。类似地，第一至第N二极管201至20N被布置在电路板30上使得根据布线导体32A、32B的各自电阻Ra、Rb和第一至第N二极管201至20N的导通电阻相同的电流流过第一至第N二极管201至20N。
现在将会在电阻Ra大于电阻Rb的情况下解释第一至第N晶体管101至10N和第一至第N二极管201至20N的布置的顺序。
在第一并联电路60中电阻Ra大于电阻Rb，即，布线导体32A的电阻大于布线导体32B的电阻的事实，意指在第一并联电路60的并联布线中将电流供应给第一至第N晶体管101至10N的一侧上的布线(布线导体32A)的电阻大于另一布线(布线导体32B)的电阻。在这样的情况下，第一至第N晶体管101至10N被布置使得它们的导通电阻从输入端61侧到输出端62减少。在图1和图3中图示的结构中，第一至第N晶体管101至10N被布置使得第一、第二、第三、……、以及第N晶体管101、102、103、……、10N以从输入端61(第一电极端子单元33A)到输出端62(第二电极端子单元33B)的顺序降低它们的导通电阻。即，当在图3中图示的第一并联电路60中Ra>Rb时，从输入端61侧到输出端62Rt1>Rt2>Rt3…>RtN。
另一方面，在第二并联电路70中电阻Ra大于电阻Rb，即，布线导体32A的电阻大于布线导体32B的电阻的事实，意指在第二并联电路70的并联布线中将电流供应给第一至第N二极管201至20N的一侧上的布线(布线导体32B)的电阻大于另一布线(布线导体32A)的电阻。在这样的情况下，第一至第N二极管201至20N被布置使得它们的导通电阻从输入端71侧到输出端72增加。在图1和图4中图示的结构中，第一至第N二极管201至20N被布置使得第N、第(N-1)、……、第二、以及第一二极管20N、20N-1、……、201以从输入端71(第二电极端子单元33B)到输出端72(第一电极端子单元33A)的顺序增强它们的导通电阻。即，当在图4中图示的第二并联电路70中Ra>Rb时，从输入端71侧到输出端72Rd1>Rd2>…>RdN。
接下来，将会在电阻Ra小于电阻Rb的情况下解释第一至第N晶体管101至10N和第一至第N二极管201至20N的布置的顺序。
在第一并联电路60中电阻Ra小于电阻Rb，即，布线导体32A的电阻小于布线导体32B的电阻的事实，意指在第一并联电路60的并联布线中将电流供应给第一至第N晶体管101至10N的一侧上的布线(布线导体32A)的电阻小于另一布线(布线导体32B)的电阻。在这样的情况下，第一至第N晶体管101至10N被布置使得它们的导通电阻从输入端61侧到输出端62增加。在图1和图3中图示的结构中，第一至第N晶体管101至10N被布置使得第一、第二、第三、……、以及第N晶体管101、102、103、……、10N以从输入端61(第一电极端子单元33A)到输出端62(第二电极端子单元33B)的顺序增强它们的导通电阻。即，当在图3中图示的第一并联电路60中Ra＜Rb时，从输入端61侧到输出端62Rt1＜Rt2＜…＜RtN。
另一方面，在第二并联电路70中电阻Ra小于电阻Rb，即，布线导体32A的电阻小于布线导体32B的电阻的事实，意指在第二并联电路70的并联布线中将电流供应给第一至第N二极管201至20N的一侧上的布线(布线导体32B)的电阻大于另一布线(布线导体32A)的电阻。在这样的情况下，第一至第N二极管201至20N被布置使得它们的导通电阻从输入端71侧到输出端72减少。在图1和图4中图示的结构中，第一至第N二极管201至20N被布置使得第N、第(N-1)、……、第二、以及第一二极管20N、20N-1、……、201以从输入端61到输出端62的顺序降低它们的导通电阻。即，当在图4中图示的第二并联电路70中Ra<Rb时，从输入端71侧到输出端72Rd1<Rd2<…<RdN。
现在将会解释制造半导体器件1的方法。图5是图示制造半导体器件的方法的示例的流程图。
半导体器件1中的第一至第N晶体管101至10N和第一至第N二极管201至20N的导通电阻被检查(检查步骤；步骤S10)。如何检查它们没有被特别地限制，只要能够检测到第一至第N晶体管101至10N和第一至第N二极管201至20N的导通电阻。此检查对应于对于当第一至第N晶体管101至10N和第一至第N二极管201至20N被制造时典型地执行的晶体管和二极管的测试。
接下来，第一至第N晶体管101至10N和第一至第N二极管201至20N被安装在电路板30上(安装步骤，步骤S12)。具体地，通过导电连接构件第k晶体管10k的第一电极单元11k和第i二极管20i的第一电极单元21i被稳固在布线导体32A上。
当在电路板30上安装第一至第N晶体管101至10N和第一至第N二极管201至20N时，它们以下述布置被安装在电路板30上。
现在将会解释布线导体32A的电阻Ra大于布线导体32B的电阻Rb的情况。
(第一至第N晶体管101至10N的布置)
在通过将第一至第N晶体管101至10N并联地连接到布线导体32A、32B构造的第一并联电路60中，第一至第N晶体管101至10N被布置在电路板30上使得在从输入端61到输出端62的方向中它们的导通电阻减少。
(第一至第N二极管201至20N的布置)
在通过将第一至第N二极管201至20N并联地连接到布线导体32A、32B构造的第二并联电路70中，第一至第N二极管201至20N被布置在电路板30上使得在从输入端71到输出端72的方向中它们的导通电阻增加。
接下来，将会解释布线导体32A的导通电阻Ra小于布线导体32B的电阻Rb的情况。
(第一至第N晶体管101至10N的布置)
在通过将第一至第N晶体管101至10N并联地连接到布线导体32A、32B构造的第一并联电路60中，第一至第N晶体管101至10N被布置在电路板30上使得在从输入端61到输出端62的方向中它们的导通电阻增加。
(第一至第N二极管201至20N的布置)
在通过将第一至第N二极管201至20N并联地连接到布线导体32A、32B构造的第二并联电路70中，第一至第N二极管201至20N被布置在电路板30上使得在从输入端71到输出端72的方向中它们的导通电阻减少。
其后，第k晶体管10k的第二和第三电极单元12k、13k通过电线50分别被连接到布线导体32B、32C，以便并联地连接第一至第N晶体管101至10N。类似地，第i二级管20i的第二电极单元22i通过电线50被连接到布线导体32B，以便并联地连接第一至第N二极管201至20N(连接步骤；步骤S14)。当重点是第一至第N晶体管101至10N时前述的布线构造第一并联电路60，并且当重点是第一至第N二极管201至20N时前述的布线构造第二并联电路70。
在步骤S12处，第一并联电路60的输入端61(或者第二并联电路70的输出端72)和第一并联电路60的输出端62(或者第二并联电路70的输入端71)可以是在半导体器件1上设计的位置(在下文中被简单地称为“被设计的位置”)。在这样的情况下，例如，在步骤S14之后用作输入和输出端61、72的第一电极端子单元32A和用作输出和输入端62、71的第二电极端子单元33B可以被电气地连接到布线导体32A、32B以便对应于被设计的位置。
步骤S12可以将第一和第二电极端子单元33A、33B连接到电路板30。被连接到第一和第二电极端子单元32A、33B的电路板30可以被事先制备。
当从组成布线导体32A、32B的材料固有的电阻值(例如，每单位长度或者每单位横截面的电阻值)、布线导体32A、32B的尺寸(例如，宽度)等等在理论上能够计算布线导体32A、32B的电阻Ra，Rb时，从而计算的值可以在一个实施例中被使用。在另一实施例中，在步骤S10或者S12处或者在步骤S10和S12之间实际上可以测量布线导体32A、32B的电阻Ra、Rb，并且从而测量的值可以被利用。
尽管通过在上面提及的检查、安装、以及连接步骤中的每一个共同地解释了对于第一至第N晶体管101至10N和第一至第N二极管201至20N的处理操作，但是可以执行与用于第一至第N二极管201至20N的检查、安装以及连接步骤分离的用于第一至第N晶体管101至10N的检查、安装以及连接步骤。
图6是图示连接用于将电力供应给在图3中图示的第一并联电路的电源和第一并联电路的模式的示例的图。图6描述电源作为DC电源PS。在图6中，DC电源PS的阳极和阴极分别被电气地连接到输入端61(第一电极端子单元33A)和输出端62(第二电极端子单元33B)。
在此结构中，电流在图6中图示的箭头α的方向中流动。因此，对流过电阻Rk的电流，即，流过第k晶体管10k的电流起作用的电阻的值是(k–1)×Ra+(N–1–k)×Rb+Rk。当Ra>Rb时，第一至第N晶体管101至10N被布置使得在是半导体器件1的等效电路的第一并联电路60中Rt1>Rt2>…>RtN。另一方面，当Ra<Rb时，第一至第N晶体管101至10N被布置使得在第一并联电路60中Rt1<Rt2<…<RtN。因此，当电流从输入端61流到输出端62时，对电流起作用的电阻的值在流过第一至第N晶体管101至10N的电流的路径中变得更加一致。结果，流过第一至第N晶体管101至10N的电流能够被均质化。
因此，即使当在第一至第N晶体管101至10N当中导通电阻变化时，超过具有较小的导通电阻的晶体管的额定电流值的大电流不太可能流入并且毁坏此晶体管。
关于第一并联电路60的前述的解释对于第二并联电路70也适用。即，即使当在第一至第N二极管201至20N当中导通电阻变化时，超过具有较小的导通电阻的二极管的额定电流值的大电流不太可能流入和毁坏此二极管。
因此，当在运转中，具有第一至第N晶体管101至10N和第一至第N二极管201至20N的半导体器件1不太可能破坏并且从而改进其可靠性。
当第一至第N晶体管101至10N被制造时，它们的导通电阻可以变化。对于第一至第N二极管201至20N同样适用。在参考图5解释的半导体器件制造方法中，步骤S10检查第一至第N晶体管101至10N和第一至第N二极管201至20N的导通电阻。然后，当考虑到导通电阻中的变化时，根据第一至第N晶体管101至10N和第一至第N二极管201至20N的导通电阻以及布线导通32A、32B的电阻，第一至第N晶体管101至10N和第一至第N二极管201至20N被布置在如所图示的电路板30上，以便制造半导体器件1。这制造半导体器件1，其中更相同的电流流过第一至第N晶体管101至10N和第一至第N二极管201至20N。
本实施例利用在布线导通32A、32B之间的电阻差。根据流过布线导通32A、32B的电流和第一至第N晶体管101至10N和第一至第N二极管201至20N被放置的位置由于在布线导体32A、32B的宽度之间的差这样的差可能出现。然而，考虑到导通电阻中的变化，可以调节布线导通32A、32B的宽度以出现电阻差，使得能够以前述中解释的任何预定顺序布置第一至第N晶体管101至10N和第一至第N二极管201至20N。布线导体32A、32B的宽度是它们的与图1中的延伸方向正交的长度。
当前，由于制造技术等等利用诸如SiC和GaN的宽带隙半导体的半导体芯片具有带有低额定电流值的小的电容。因此，例如，当让大电流流过利用宽带隙半导体芯片的半导体器件时，有必要并联连接多个晶体管和连接并联多个二极管。因此，在被装备有利用宽带隙半导体的半导体芯片的半导体器件中，这样的结构是一种特别有效的结构，在该结构中，如前述所解释地，根据晶体管和二极管的导通电阻以及布线导体32A、32B的电阻，使得在相同的电流流过多个二极管的同时相同的电流也流过多个晶体管。
第二实施例
图7是示意性地图示根据第二实施例的半导体器件的结构的图。此半导体器件2不同于在图1中图示的半导体器件1的结构，不同之处主要在于，在布线导体32A至32C的延伸方向中第二电极端子单元33B位于与第一电极端子单元33A相同的一侧上。将会解释被集中于此不同的半导体器件2。
图8是图示半导体器件2中的通过第一至第N晶体管101至10N和布线导体32A、32B构造的第一并联电路60A的图。图9是图示半导体器件2中的通过第一至第N二极管201至20N和布线导体32A、32B构造的第二并联电路70A的图。在图8和图9中图示的电路是如在图3和图4中集中于电阻的电路。
如在图8中所图示，在第一并联电路60A的第一至第N晶体管101至10N的布置方向(图8的纵向方向)中输入和输出端61、62位于相同的一侧上。在此结构中，第一至第N晶体管101至10N被布置使得它们的导通电阻从输入端61(或者输出端62)侧到相对侧减少。
在图9中，如在图8中一样在第二并联电路70A的第一至第N二极管201至20N的布置方向(图9的纵向方向)中输入和输出端71、72位于相同的一侧上。因此，如在图8中一样，第一至第N二极管201至20N被布置使得它们的导通电阻从输入端71(或者输出端72)侧到相对侧减少。
在图5中图示的步骤S12处通过利用参考图8和图9解释的布置顺序作为第一至第N晶体管101至10N和第一至第N二极管201至20N的布置顺序能够制造半导体器件2。
图10是图示在图8中描述的电路和电源单元之间的连接关系的示例的电路图。图10描述如在图6中的电源单元作为DC电源PS。DC电源PS的阳极和阴极分别被电气地连接到输入端61和输出端62。
在图10中图示的电路中，电流在其中图示的箭头β的方向中流动。仅电阻Rt1对流过电阻Rt1的电流，即，第一晶体管101的电流起作用(或者仅通过流过电阻Rt1，即，第一晶体管101的电流感测电阻Rt1)。另一方面，对流过电阻Rm(其中m是2至N的任意数)的电流起作用(或者通过流过电阻Rm(其中m是2至N的任意数)的电流感测)，即，第m晶体管10m的电阻例如是(m–1)×Ra+(m–1)×Rb+Rtm。
在半导体器件2中，第一至第N晶体管101至10N被布置使得在第一并联电路60A中它们的导通电阻从输入端61(或者输出端62)侧到相对侧减少。对于从输入端61(或者输出端62)侧流动到相对侧的电流来说这使其也更加容易。结果，流过第一至第N晶体管101至10N的电流能够被均化。
对于第二并联电路70A关于当电流流过第一至第N晶体管101至10N时第一并联电路60A的前述解释也适用。即，在第二并联电路70A中流过第一至第N二极管201至20N的电流能够被均化。
其后，半导体器件2及其制造方法至少具有与在第一实施例中解释的半导体器件及其制造方法的相同的操作和作用。根据它们的导通电阻半导体器件2的结构能够布置第一至第N晶体管101至10N和第一至第N二极管201至20N，而不考虑布线导体32A、32B之间的电阻差。因此，能够容易地设计半导体器件2。
本发明不受到在前述中解释的实施例的限制，但是在没有脱离本发明的精神的范围内可以不同地修改。
前述已经解释了分别作为晶体管和二极管的第一和第二半导体芯片。然而，这些是用于方便解释；第一和第二半导体芯片分别可以是二极管和晶体管。第一和第二半导体芯片不限于二极管和晶体管，只要它们是具有导通电阻的半导体芯片。
对于具有第一至第N晶体管101至10N和第一至第N二极管201至20N的半导体器件来说是足够的。图11是半导体器件的另一实施例的示意图。在图11中图示的半导体器件3是包括第一至第N二极管201至20N而不具有第一至第N晶体管101至10N的半导体器件。图11图示其中N＝11的情况。
如在图11中所图示，半导体器件3中的电路板没有必要包括布线导体32C，只要其具有布线导体32A、32B。集中于其电阻的半导体器件3的等效电路对应于在图4中图示的第二并联电路70。第一至第N二极管201至20N的布置顺序与在图1和图4中图示的情况一样。
在图11中图示的半导体器件3对应于没有在图1中图示的半导体器件中的第一至第N晶体管101至10N的结构。然而，半导体器件3可以具有没有在图7中图示的半导体器件2中的第一至第N晶体管101至10N的结构。半导体器件也可以具有包括图1和图7中图示的半导体器件1、2中的第一至第N晶体管101至10N同时没有第一至第N二极管201至20N的结构。
通过图示其中第一至第N晶体管101至10N和第一至第N二极管201至20N被布置在布线导体32A上的模式已经解释了各种实施例。然而，第一至第N晶体管101至10N可以被布置在布线导体32B上，只要他们能够通过电路板30中的布线导体32A、32B构造第一并联电路。对于第一至第N二极管201至20N同样适用。
例如，布线导体32B可以被形成在绝缘基板31中的与被形成有布线导体32A的表面相对的表面上，只要第一至第N二极管201至20N能够通过布线导体32A、32B被并联地连接。对于半导体器件包括第一至第N晶体管101至10N的情况同样适用。
尽管晶体管的数目与半导体器件1、2中的二极管的数目相同，但是它们可以彼此不同。对于半导体器件1、2、3来说没有必要始终包括第一和第二电极端子单元33A、33B，只要当使用半导体器件1、2、3时除了半导体器件1、2、3、元件等等之外的装置的端子和电路被电气地连接到布线导体32A、32B，使得电流能够从布线导体32A、32B馈送并且电流能够被馈送到布线导体32A、32B。
在半导体器件1至3中，布线导体32A、32B在一个方向中延伸并且彼此平行。然而，布线导体32A、32B的形式等等没有被特别地限制，只要多个第一半导体芯片和多个第二半导体芯片以被图示的第一和第二并联电路中的布置顺序布置。
在前述中解释的各种实施例和修改示例可以被彼此组合，并且一个实施例或者被修改的示例可以被应用于其它的实施例。
附图标记列表
1,2,3…半导体器件；101to 10N…第一至第N晶体管(多个第一半导体芯片)；11k(其中k是1至N的任何数)…第一电极单元(第一半导体芯片的第一电极单元)；12k…第二电极单元(第一半导体芯片的第二电极单元)；201至20N…第一至第N二极管(多个第二半导体芯片)；21i(其中i是1至N的任何数)…第二电极单元(第二半导体芯片的第一电极单元)；22i…第二电极单元(第二半导体芯片的第一电极单元)；30…电路板；32A…布线导体(第一布线导体)；32B…布线导体(第二布线导体)；60，60A…第一并联电路；61…输入端(第一并联电路的输入端)；62…输出端(第一并联电路的输出端)；70，70A…第二并联电路；71…输入端(第二并联电路的输入端)；72…输入端(第二并联电路的输出端)；Ra…电阻(第一布线导体的电阻)；Rb…电阻(第二布线导体的电阻)。

Claims (11)

1.一种半导体器件，包括：
多个第一半导体芯片；以及
电路板，所述电路板安装有所述多个第一半导体芯片，并且具有被电气地连接到所述多个第一半导体芯片的第一布线导体和第二布线导体，
其中，将所述多个第一半导体芯片并联地连接，连同所述第一布线导体和所述第二布线导体以便构成第一并联电路；以及
其中，根据所述多个第一半导体芯片的导通电阻来将所述多个第一半导体芯片布置在所述电路板上，以使得相同的电流流过所述多个第一半导体芯片。
2.根据权利要求1所述的半导体器件，
其中，在所述第一并联电路中的所述多个第一半导体芯片的布置方向上，用于所述第一并联电路的电流的输入端和输出端是彼此相反的；
其中，所述第一布线导体和所述第二布线导体的各自的电阻彼此不同；
其中，当所述第一布线导体和所述第二布线导体中的在用于所述多个第一半导体芯片的电流供应侧上的布线导体的电阻大于另一布线导体的电阻时，所述多个第一半导体芯片的导通电阻在所述第一并联电路中从所述输入端侧到所述输出端侧减少，以及
其中，当所述第一布线导体和所述第二布线导体中的在用于所述多个第一半导体芯片的电流供应侧上的布线导体的电阻小于另一布线导体的电阻时，所述多个第一半导体芯片的导通电阻在所述第一并联电路中从所述输入端侧到所述输出端侧增加。
3.根据权利要求1所述的半导体器件，
其中，在所述第一并联电路中的所述多个第一半导体芯片的布置方向上，用于所述第一并联电路的电流的输入端和输出端是在同一侧上；以及
其中，在所述第一并联电路中的所述布置方向上，所述多个第一半导体芯片的导通电阻朝着与所述输入端和所述输出端相对的一侧减少。
4.根据权利要求1至3中的任意一项所述的半导体器件，其中，
组成所述多个第一半导体芯片的半导体是宽带隙半导体。
5.根据权利要求1至4中的任意一项所述的半导体器件，其中，
所述第一半导体芯片是二极管或者晶体管。
6.根据权利要求1至5中的任意一项所述的半导体器件，进一步包括多个第二半导体芯片；
其中，将所述多个第二半导体芯片并联地连接，连同所述第一布线导体和所述第二布线导体以便构成第二并联电路；以及
其中，根据所述多个第二半导体芯片的导通电阻来将所述多个第二半导体芯片布置在所述电路板上，以使得相同的电流流过所述多个第二半导体芯片。
7.根据权利要求6所述的半导体器件，其中，
所述第一半导体芯片和所述第二半导体芯片中的一个是晶体管，而另一个是二极管。
8.一种制造半导体器件的方法，所述方法包括下述步骤：
检查多个第一半导体芯片的导通电阻；
将所述多个第一半导体芯片安装在电路板上，所述电路板具有第一布线导体和与所述第一布线导体绝缘的第二布线导体；以及
使所述多个第一半导体芯片并联地连接通过所述第一布线导体和所述第二布线导体，以使得所述多个第一半导体芯片连同所述第一布线导体和所述第二布线导体来构成第一并联电路；
其中，在安装所述多个第一半导体芯片的步骤中，根据所述多个第一半导体芯片的导通电阻来将所述多个第一半导体芯片安装在所述电路板上，以使得相同的电流流过所述多个第一半导体芯片。
9.根据权利要求8所述的制造半导体器件的方法，
其中，在所述多个第一半导体芯片的布置方向上，所述第一并联电路的用于电流流出的输出端在与其用于电流流入的输入端相反的一侧上；
其中，所述第一布线导体和所述第二布线导体的各自的电阻彼此不同；
其中，在安装所述多个半导体芯片的步骤中，
当在所述第一布线导体和所述第二布线导体中的要位于用于所述多个第一半导体芯片的电流供应侧上的布线导体的电阻大于另一布线导体的电阻时，将所述多个第一半导体芯片在所述电路板上安装成以使得所述多个第一半导体芯片的导通电阻从所述输入端侧到所述输出端侧减少；以及
当在所述第一布线导体和所述第二布线导体中的要位于用于所述多个第一半导体芯片的电流供应侧上的布线导体的电阻小于另一布线导体的电阻时，将所述多个第一半导体芯片在所述电路板上安装成以使得所述多个第一半导体芯片的导通电阻从所述输入端侧到所述输出端侧增加。
10.根据权利要求8所述的制造半导体器件的方法，
其中，在所述多个第一半导体芯片的布置方向上，所述第一并联电路的用于电流流入的输入端和其用于电流流出的输出端在同一侧上；以及
其中，在安装所述多个半导体芯片的步骤中，将所述多个第一半导体芯片在所述电路板上安装成以使得所述多个第一半导体芯片的导通电阻在所述布置方向上朝着与所述输入端和所述输出端相对的一侧减少。
11.根据权利要求8至10中的任意一项所述的制造半导体器件的方法，进一步包括下述步骤：
检查多个第二半导体芯片的导通电阻；
将所述多个第二半导体芯片安装在所述电路板上；以及
使所述多个第二半导体芯片并联地连接通过所述第一布线导体和所述第二布线导体，以使得所述多个第二半导体芯片连同所述第一布线导体和所述第二布线导体来构成第二并联电路；
其中，在安装所述多个第二半导体芯片的步骤中，根据所述多个第二半导体芯片的导通电阻来将所述多个第二半导体芯片安装在所述电路板上，以使得相同的电流流过所述多个第二半导体芯片。
CN201380028421.9A 2012-06-28 2013-05-16 半导体器件和半导体器件制造方法 Active CN104350596B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-145086 2012-06-28
JP2012145086A JP5939055B2 (ja) 2012-06-28 2012-06-28 半導体装置及び半導体装置の製造方法
PCT/JP2013/063708 WO2014002637A1 (ja) 2012-06-28 2013-05-16 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104350596A true CN104350596A (zh) 2015-02-11
CN104350596B CN104350596B (zh) 2017-08-08

Family

ID=49777176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380028421.9A Active CN104350596B (zh) 2012-06-28 2013-05-16 半导体器件和半导体器件制造方法

Country Status (5)

Country Link
US (1) US8928002B2 (zh)
EP (1) EP2869341A1 (zh)
JP (1) JP5939055B2 (zh)
CN (1) CN104350596B (zh)
WO (1) WO2014002637A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015116924A1 (en) * 2014-01-30 2015-08-06 Arkansas Power Electronics International, Inc. Low profile, highly configurable, current sharing paralleled wide band gap power device power module
JP6672908B2 (ja) * 2016-03-10 2020-03-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10222307B2 (en) 2016-05-18 2019-03-05 Credo Biomedical Pte Ltd. Mixing and transfer device for materials used in biological and biochemical assays
JP7447480B2 (ja) 2019-12-23 2024-03-12 富士電機株式会社 電子回路、半導体モジュール及び半導体装置
WO2022255139A1 (ja) * 2021-06-04 2022-12-08 富士電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311983A (ja) * 1999-04-28 2000-11-07 Mitsubishi Electric Corp パワー半導体モジュール
US20030030481A1 (en) * 2001-08-08 2003-02-13 Mitsubishi Denki Kabushiki Kaisha Power module
JP2008187151A (ja) * 2007-01-31 2008-08-14 Toyota Motor Corp 半導体装置とその製造方法
JP2011243847A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH085564Y2 (ja) * 1986-09-30 1996-02-14 日本輸送機株式会社 トランジスタの並列接続装置
JPH098280A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd 半導体装置及びそれを用いたインバータ装置
JP2001308264A (ja) * 2000-04-21 2001-11-02 Toyota Industries Corp 半導体装置
EP2149905A3 (en) * 2002-08-29 2014-05-07 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes
JP2004095670A (ja) 2002-08-29 2004-03-25 Toshiba Corp 半導体装置
JP2006066845A (ja) * 2004-07-29 2006-03-09 Seiko Epson Corp 面発光型ウエハ及びその製造方法、並びに面発光型ウエハのバーンイン方法
KR100616415B1 (ko) * 2005-08-08 2006-08-29 서울옵토디바이스주식회사 교류형 발광소자
US8350279B2 (en) * 2006-09-25 2013-01-08 Seoul Opto Device Co., Ltd. Light emitting diode having AlInGaP active layer and method of fabricating the same
KR101665932B1 (ko) * 2010-02-27 2016-10-13 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
JP2011254021A (ja) * 2010-06-03 2011-12-15 Sumitomo Electric Ind Ltd 半導体装置の製造方法
TW201318147A (zh) * 2011-10-26 2013-05-01 Phostek Inc 發光二極體陣列
US9325257B2 (en) * 2012-06-01 2016-04-26 Panasonic Intellectual Property Management Co., Ltd. Power semiconductor device to reduce voltage variation between terminals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311983A (ja) * 1999-04-28 2000-11-07 Mitsubishi Electric Corp パワー半導体モジュール
US20030030481A1 (en) * 2001-08-08 2003-02-13 Mitsubishi Denki Kabushiki Kaisha Power module
JP2008187151A (ja) * 2007-01-31 2008-08-14 Toyota Motor Corp 半導体装置とその製造方法
JP2011243847A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP5939055B2 (ja) 2016-06-22
EP2869341A4 (en) 2015-05-06
JP2014011225A (ja) 2014-01-20
CN104350596B (zh) 2017-08-08
WO2014002637A1 (ja) 2014-01-03
US20140001482A1 (en) 2014-01-02
EP2869341A1 (en) 2015-05-06
US8928002B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
CN104350596A (zh) 半导体器件和半导体器件制造方法
CN105390484B (zh) 具有负载电流汇流导轨的低电感的电路装置
US10170395B2 (en) Semiconductor device and a manufacturing method of the semiconductor device
DE102013219571B4 (de) Leistungshalbleitermodul mit vertikalem Shunt-Widerstand
DE102014106133A1 (de) Leistungsmodul mit integriertem Stromsensor
CN104142416A (zh) 用于电流测量的设备
US20110233759A1 (en) Semiconductor device
CN107851583B (zh) 半导体装置、半导体集成电路以及负载驱动装置
JP6352200B2 (ja) 半導体装置
US10699987B2 (en) SMD package with flat contacts to prevent bottleneck
US20160360620A1 (en) Thermistor mounting apparatus and thermistor component
CN113224150A (zh) 开关元件、半导体装置、半导体装置的制造方法
US11293949B2 (en) Current detection apparatus and power conversion apparatus
US20200233015A1 (en) Current measuring apparatus
JP5494851B2 (ja) 半導体装置
US20210366788A1 (en) Method for manufacturing semiconductor device and method for manufacturing power control circuit
JP2010027691A (ja) 半導体装置
KR102082644B1 (ko) 반도체 장치
NL2018489B1 (en) Semiconductor device
KR20170090135A (ko) 인버터 패키지
CN221379359U (zh) 电子装置
CN108878392B (zh) 电子组件和印刷电路板
EP4160677A1 (de) Halbleiteranordnung mit mindestens zwei halbleiterelementen
JP2018007501A (ja) 半導体装置
CN115117040A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant