CN108878392B - 电子组件和印刷电路板 - Google Patents

电子组件和印刷电路板 Download PDF

Info

Publication number
CN108878392B
CN108878392B CN201810455683.8A CN201810455683A CN108878392B CN 108878392 B CN108878392 B CN 108878392B CN 201810455683 A CN201810455683 A CN 201810455683A CN 108878392 B CN108878392 B CN 108878392B
Authority
CN
China
Prior art keywords
shunt element
terminal contact
lead frame
assembly according
electronic assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810455683.8A
Other languages
English (en)
Other versions
CN108878392A (zh
Inventor
托马斯·戈特瓦尔德
克里斯蒂安·勒斯勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schweizer Electronic AG
Original Assignee
Schweizer Electronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schweizer Electronic AG filed Critical Schweizer Electronic AG
Publication of CN108878392A publication Critical patent/CN108878392A/zh
Application granted granted Critical
Publication of CN108878392B publication Critical patent/CN108878392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及电子组件和印刷电路板，电子组件具有由导电材料构成的第一引线框架(31)的。第一引线框架(31)承载第一半导体组件(32)。在引线框架(31)的平面中布置有分流元件(34)，其中分流元件(34)包括布置在第一端子接触件(35)和第二端子接触件(36)之间的电阻体(37)。导电连接件(44)从第一半导体组件(32)的端子(20)经由第一引线框架(31)延伸至分流元件(34)的第一端子接触件(35)。有助于获得良好精度的电流测量。

Description

电子组件和印刷电路板
技术领域
本发明涉及一种具有由导电材料构成的第一引线框架的电子组件。第一引线框架承载第一半导体组件。
背景技术
已知的是，导电引线框架使用在电子组件中，用于从半导体组件中引出电流，EP 2524 394 A2。尤其，可经由这种引线框架传输较大的电流强度，这在功率电子装置中使用是有利的。
如果旨在测量流过半导体组件的电流的强度，那么电流能够穿过数值低的电阻(分流)并且测量电阻两端的电压降，DE 10 2016 003 988A1。从压降中能够推出电流强度进而推出能量消耗。
为了将电流测量期间的消耗或损失功率最小化，可使用具有极其小电阻、例如100μOhm数量级的分流器。当使用这种低电阻值的时候，必须注意确保在连接分流器时将接触电阻保持最小。否则，接触电阻能够快速地位于与测量电组相同的数量级中，由此损害电流测量。
安装在表面上的组件具有的缺点是：所产生的损失功率通过对流释放到环境。传递到周围空气的热量低，因为空气是极其差的热导体并且组件的表面积小。由于散热差，组件在高电流的情况下加热厉害。因为由温度提高而造成材料电阻的变化，使在使用这种分流器时的测量精度变差。
发明内容
本发明的目的是：提出一种电子组件，其中能够以高精度测量流过半导体组件的电流。电子组件具有由导电材料构成的第一引线框架，其中，第一引线框架承载第一半导体组件；和布置在第一引线框架的平面中的分流元件，其中，分流元件包括布置在第一端子接触件和第二端子接触件之间的电阻体，并且其中，导电连接件从第一半导体组件的端子经由第一引线框架延伸至分流元件的第一端子接触件。
在根据本发明的电子组件中，将分流元件布置在引线框架的平面中。分流元件具有布置在第一端子接触件和第二端子接触件之间的电阻体。导电连接件从半导体组件的端子经由引线框架延伸至分流元件的第一端子接触件。
通过将分流元件布置在引线框架的平面中，在引线框架或分流元件的平面中延伸的面能够用于接触分流元件。由此能够将分流元件入口上的接触电阻保持得小，由此在测量电流时实现良好的测量精度。
第一端子接触件、第二端子接触件和分流元件的电阻体关于引线框架的平面彼此相邻地布置。电阻体能够布置在端子接触件之间，使得在端子接触件之间的电连接通过电阻体建立。相关于引线框架的平面，端子接触件能够占据分流元件的表面面积的至少50％、优选至少60％、更优选至少70％。因此，每个端子接触件能够占据比电阻体更大的面积。大面积的端子接触件是有利的，以便能够接触具有小接触电阻的分流元件。大端子接触件的另一优点在于：在电阻体中产生的损失功率扩展到端子接触件上。由于电绝缘层，这降低了到冷却体上的热阻。
电阻体能够在分流元件的整个宽度上延伸，使得电阻体形成端子接触件之间的屏障。分流元件的宽度例如能够位于5mm和20mm之间。第一端子接触件、电阻体和第二端子接触件依次布置在分流元件的长度中。分流元件的长度例如能够为10mm和30mm之间。分流元件能够具有0.5mm和2mm之间的、优选1mm和1.5mm之间的厚度。电阻体的厚度能够与端子接触件的厚度相同。电阻体的厚度能够小于端子接触件的厚度。
分流元件的端子接触件能够由具有高导电性的材料制成。尤其是，金属材料，即例如铜特别适合。电阻体的导电性能够小于端子接触件的导电性。有利的材料是其电阻仅与温度的相关程度低的材料。合适的材料对于本领域技术人员是已知的。例如，可能的选择有称作锰铜(Manganin(注册商标))的铜-镍-锰合金，其具有82-84％铜、12-15％锰和2-4％镍的组分(质量份额)。
分流元件的两个端子能够电地且机械地与电阻体连接，使得在端子接触件之间形成期望的电阻值。电阻值例如能够位于30μOhm和200μOhm之间、优选位于50μOhm和100μOhm之间。
连接到第一引线框架上的第一半导体组件能够是功率半导体组件，例如MOSFET的形式。半导体组件能够包括栅极、源极和漏极端子。半导体组件能够在平行于引线框架的平面中延伸。栅极和源极端子能够布置在半导体组件的一侧上。漏极端子能够布置在半导体组件的相对置的侧上。漏极和源极端子能够设计为具有大面积，使得可以将大的电流强度注入半导体组件中。例如，漏极和源极端子能够在由半导体组件展开的面的至少50％、优选至少70％上延伸。半导体组件能够设计为接受大于100A的电流强度、尤其针对200A和800A之间的电流。
第一半导体组件能够借助其后侧连接到第一引线框架上。栅极端子和源极端子能够从半导体组件的相对置一侧触及。漏极端子能够从半导体组件的后侧触及。第一半导体组件能够布置在第一引线框架的凹部中。凹部的尺寸可为，使得半导体组件不会伸出引线框架的顶部，该顶部包围凹部。尤其是，半导体组件的顶面能够与该表面平接，使得栅极接触件和源极接触件以及也有可能漏极接触件位于与第一引线框架的顶面相同的平面中。
将引线框架的平面定义为平行于引线框架的任何平面，该平面延伸穿过引线框架。就本发明而言，当分流元件的高度位置使得其与这些平面之一相交时，将分流元件布置在引线框架的平面中。可行的是：分流元件具有与引线框架相同的厚度。于是，分流元件的顶面能够位于与引线框架的顶面相同的平面中，并且分流元件的下表面位于与引线框架的下表面相同的平面中。也能够使用更薄的分流元件，于是分流器的顶面会布置在与引线框架的表面相同的平面中。
在第一引线框架和分流元件之间能够布置有绝缘材料。于是，电流在引线框架的平面之内不能够直接流到分流元件。在分流元件的端子接触件和第一引线框架之间存在电连接，该电连接位于引线框架的平面之外。
分流元件和引线框架之间的绝缘材料能够是由绝缘材料构成的板的集成部分。板能够设有凹部，引线框架和分流元件装入该凹部中。板能够具有与第一引线框架和/或分流元件相同的厚度。
根据本发明的电子组件能够包括绝缘层，绝缘层布置在引线框架或分流元件和电导体之间，经由绝缘层将电流从引线框架引导至手持元件的端子接触件。该层能够由导热的、但不导电的材料构成，即例如合成树脂。尤其是，绝缘层能够是半固化片层。绝缘层例如能够为50μm和200μm之间厚。绝缘层的导热系数例如能够为0.3W/mK和5W/mK之间。
用于在分流元件的端子接触件和引线框架之间传递电流的电导体能够通过由导电材料构成的层形成，该层与第一引线框架叠加并且与分流元件的第一端子接触件叠加。例如，导电材料能够是铜。电绝缘层能够布置在分流元件和/或第一引线框架与导电层之间。导电层和分流元件的端子接触件之间的电连接能够延伸通过在电绝缘层中形成的通道。尤其是，通道能够构成为所谓的μ-过孔(微过孔)。
为了在导电层和分流元件的端子接触件之实现期望的低接触电阻，能够设有较大数量的通道，通道延伸穿过绝缘层。在导电层和端子接触件之间的通道数量能够例如为20和400之间，优选50和200之间。
在导电层和第一引线框架之间同样设有更大数量的通道。因为该点处的接触电阻决定性较低，所以数量能够小于分流元件的端子接触件使用的数量。
引线框架和分流元件的端子接触件之间的电连接能够制造成，使得首先将铜薄膜施加到绝缘层上。用于接触端子接触件和引线框架的通道能够通过对铜薄膜和绝缘层钻孔获得。随后，以电镀的方式能够添加其它的铜材料，使得填充通道并且借助另外的铜材料加强铜薄膜。导电层在最终状态下例如能够为35μm和200μm之间厚。与分流元件的电阻相比，导电层和分流元件的端子接触件之间的接触电阻优选大于10％、优选不大于5％、进一步优选不大于1％。
电绝缘层能够设计成，使得其覆盖引线框架和半导体组件。施加到电绝缘层上的导电层能够包括彼此电绝缘的第一部段和第二部段。导电层的第一部段能够布置在半导体组件之上并且与半导体组件的源极端子接触。经由第二部段能够在第一引线框架和分流元件的第一端子接触件之间进行电流传输。如上/下方向说明指代附图中的表示并且本发明不限制于元件的特定的定向。
导电层的第一部段能够在与引线框架相邻布置的区域中延伸，在所述区域中形成外部接触件，经由所述外部接触件将电流从第一半导体组件向外引导。外部接触件能够包括一个或多个压入接触件。压入接触件能够垂直于第一引线框架的平面定向，并且与引线框架的平面相交。术语引线框架通常能够理解为如下元件，即该元件对半导体组件实施机械承载功能并且通过半导体组件引导电流经过所述元件。
根据本发明的电子组件能够包括第二引线框架，所述第二引线框架与第二半导体组件的端子电接触。半导体组件能是第二功率半导体，尤其MOSFET的形式。电接触件能够存在于第二引线框架和第二半导体组件的漏极端子之间。第二半导体组件能够布置在引线框架的凹部中。由第二引线框架和第二半导体组件形成的单元能够具有在第一引线框架的背景下描述的相同的技术特征。
第二引线框架能够布置在第一引线框架的平面中。分流元件能够布置在第一引线框架和第二引线框架之间。因此，存在从第一引线框架延伸到第二引线框架的直线，该直线与分流元件相交。直线尤其能够与分流元件的第一端子接触件相交。
电绝缘层能够设计为，使得延伸穿过第一引线框架、连接到第一引线框架上的第一半导体组件、分流元件的第一端子接触件、第二引线框架和连接到第二引线框架上的第二半导体组件。
导电层能够在这种程度上覆盖电绝缘层。导电层的第一部段能够与第一半导体组件的端子电接触，尤其与第一半导体组件的源极端子电接触。导电层的第一部段能够相对于第一半导体组件的栅极连接绝缘。
导电层的第二部段能够与第一引线框架、与分流元件的第一端子接触件以及与第二半导体组件电接触。能够存在到第二半导体组件的源极端子的接触，第二半导体组件的栅极端子能够相对于导电层的第二部段绝缘。
导电层能够包括第三部段，第三部段与第一部段和第二部段电分离。导电层的第三部段能够与第二引线框架以导电的方式连接。在导电层的第三部段中，还能够形成用于向外释放电流的外部接触件。
导电层能够包括第四部段，所述第四部段能够相对于导电层的第一部段、第二部段和第三部段电绝缘。导电层的第四部段能够布置在分流元件的第二端子接触件之上。电绝缘层能够在导电层的第四部段和分流元件之间延伸。
在电绝缘层中能够形成多个通道，所述通道从导电层的第四部段延伸至分流元件的第二端子接触件。在导电层的第四部段和分流元件的第二端子接触件之间延伸的通道数量例如能够为20和400之间，优选50和200之间。通道能够用导电材料填充，使得导电层的第四部段以低接触电阻与分流元件的第二端子接触件连接。接触电阻与分流元件的电阻相比不大于10％、更优选不大于5％、更优选不大于1％。
在导电层的第四部段中还能够形成第三外部接触件，例如，其呈一个或多个压入接触件的形式。
从导电层的各部段到第一和第二引线框架、到分流元件的端子接触件以及到第一和第二半导体组件的端子的电接触能够如上面描述的那样通过通道来建立，所述通道延伸经过电绝缘层并且所述通道能够用导电材料填充。
根据本发明的电子组件能够形成半桥电路。与第二引线框架连接的第二外部接触件能够连接到电压源的正极上。与第一半导体组件的源极端子连接的第一外部接触件能够连接到电压源的负极上。经由控制装置能够交替地激活第一和第二半导体组件的栅极端子。如果激活第二半导体组件的栅极端子，那么电流能够从电压源的正极经由第二外部接触件通过第二引线框架和第二半导体组件流至分流元件的第一端子接触件。如果激活第一半导体组件的栅极端子，那么电流能够从分流元件的第一端子接触件经由第一引线框架、第一半导体组件和第一外部接触件流至电压源的负极。以该方式能够在分流元件的第一端子接触件上产生具有近似正弦形的交流电压。
根据本发明的电子组件能够设计成，使得将多个半导体组件彼此并联。例如，在半桥电路中能够将两个或更多个第一半导体组件并联，以及将两个或更多个第二半导体组件并联。电子组件能够包括分流元件，全部半导体组件的电流流过所述分流元件。也可行的是：多个分流器并联，从所述分流器中共同地分接电流。
在根据本发明的电子组件中，相位没有分接在第一端子接触件处，而是分接在分流元件的第二端子接触件处。经由相位抽头导出的电流与流过分流元件的电阻体的电流相同。从电阻体两端的压降中能够推导出电流强度。
能够设有用于测量分流元件两端的电压的测量设备。测量设备能够连接到评估单元上，所述评估单元根据电压测量值确定关于电流强度的信息。
分流元件具有大面积的端子接触件，所述端子接触件的顶面用于以低接触电阻将电流注入分流元件中。分流元件的相对置的下表面能够用于有效的散热。尽管分流元件的电阻小，鉴于电流强度高，出现不可忽略的损失功率，损失功率必须作为热量散发。分流元件的下表面能够用由电绝缘材料构成的导热层涂覆。该材料例如能够是合成树脂材料，尤其为预浸料坯的形式。为了有效散热，导热层能够遮盖整个分流元件。为了提供进一步热分布，能够将金属层、例如铜层施加到导热层上。为了避免热量经由铜层导入到引线框架或半导体组件的区域中，金属层能够包括重叠分流元件的部段，所述部段相对于金属层的其它部段电绝缘。为了导热而有利的是：金属层的该部段沿一个或多个方向越过分流元件的周围延伸。
本发明还包括其中电子组件的下表面没有绝缘层的实施方式。
此外，本发明涉及一种印刷电路板，这种电子组件集成到该印刷电路板中。在印刷电路板中具有承载功能且由电绝缘材料构成的载体板，载体板能够在引线框架的平面中延伸。印刷电路板能够具有层结构，用一个或多个导电层将载体板安装在所述层结构中。在多个导电层的情况下，将层分别彼此电绝缘。在导电层中能够形成导电带，所述导电带连接到根据本发明的电子组件的外部接触件上。印刷电路板的下表面能够安装绝缘层。也可行的是：印刷电路板的下表面没有绝缘层。
在本发明的一个实施方式中，首先制成根据本发明的电子组件，并且随后整体插入到逻辑电路板的载体板中。在本发明的一个替选实施方式中，第一半导体组件、第二半导体组件和分流元件插入印刷电路板的载体板中的凹部中。能够针对根据本发明的电子组件和逻辑电路板共同地提供额外的层结构。下面，基于有利的实施方式，参考所附的附图，描述本发明的示例。
附图说明
图1示出根据本发明的电子组件的电路符号；
图2至图5示出用于制造根据本发明的电子组件的原材料；
图6至图9示出在制造根据本发明的电子组件时的中间阶段；
图10示出根据本发明的电子组件的示意图；
图11示出沿着图10中的线A的剖面；
图12示出沿着图10中的线B的剖面；
图13示出根据本发明的印刷电路板的示意图；
图14示出在本发明的一个替选实施方式中的根据图13的视图。
具体实施方式
根据本发明的、半桥形式的电子组件包括第一半导体组件32和第二半导体组件42。半导体组件32、42分别具有栅极端子16、17、源极端子18、19和漏极端子20、21。第二半导体组件42的外部接触件23连接到未示出的电压源的正极上。第一半导体组件32的外部接触件22连接到电压源的负极上。分流元件24布置在半桥的中点25和相位分接点26之间。
两个半导体器件32、42的栅极端子16、17被交替地激活，使得半导体组件32、42交替地让电流在它们的漏极端子20、21和它们的源极端子18、19之间流过。在半桥的中点25处能够以该方式产生交流电压。在相位分接点26处，连接有电负载，例如为多相电机的相位的形式，使得整个电流流过分流元件24。根据分流元件24两端降下的电压的测量值，能够推出电流强度进而推出负载的能量消耗。
为了制造根据本发明的电子组件，首先提供由非导电材料制成的载体板27。载体板27例如能够由环氧树脂和玻璃纤维织物构成的复合材料构成，它们诸如称作FR-4。在载体板27中形成三个凹部28、29、30，所述凹部以穿孔27的形式延伸穿过载体板。载体板27具有1.2mm的厚度。载体板能够在上表面和下表面上具有导电层，所述导电层与空出部位间隔开。导电层例如能够由铜制成。
此外，提供根据图3的第一引线框架31以及根据图4的第一半导体组件32。半导体组件32是具有栅极端子16、源极端子18和漏极端子20的MOSFET。源极端子18和漏极端子20的面积大，并且因此设计为用于传输大电流强度。源极端子18几乎覆盖半导体组件32的整个上表面，漏极端子20几乎覆盖整个下表面。只有控制信号经由栅极端子16传输，这就是为什么栅极端子16显得比源极和漏极端子18、20明显小。
第一引线框架31设有凹部33，所述凹部的尺寸匹配于第一半导体组件32的尺寸。半导体组件32插入凹部33中，使得漏极端子20与引线框架31大面积接触。凹部33的高度匹配于第一半导体组件32的高度，使得第一半导体组件32的具有栅极和漏极端子16、18的上表面处于与引线框架31的表面相同的平面中。引线框架31具有1.2mm的高度。
提供具有相应结构的第二单元。第二单元包括第二引线框架41和第二半导体组件42。
最后，提供分流元件34，所述分流元件由第一端子接触件35、第二端子接触件36和布置在端子接触件35、36之间的电阻体组成。端子接触件35、36由铜制成，布置在其之间的电阻体37由锰铜制成。分流元件34在端子接触件35、36之间具有50μOhm和100μOhm之间的电阻。分流元件34的厚度为1.2mm。分流元件34的厚度因此与第一和第二引线框架31、41的厚度相同并且还与载体板27的厚度相同。在面积方面，分流元件34沿两个方向延伸数毫米。
分流元件34以及具有半导体组件32、42的两个引线框架31、41根据图6插入载体板27的凹部28、29、30中。由预浸料坯材料制成的电绝缘层38根据图7施加到载体板27的上表面上，使得第一引线框架31、第二引线框架41和分流元件34通过电绝缘层38覆盖。
根据图8，施加到电绝缘层38上的导电层39包括第一部段43、第二部段44、第三部段45和第四部段46。部段43、44、45、46分别彼此电绝缘。在第一部段43和第二部段44中还形成栅极端子16、17的两个接触件，所述接触件相对于部段43、44电绝缘。
导电层39开始与引线框架31、41、与半导体器件32、42以及与分流元件34电绝缘。导电层39和这些元件之间的电连接经由通道建立，所述通道延伸穿过电绝缘层38。根据图9，在导电层39的第一部段43中，形成第一组通道47，所述第一组通道经过导电层39和电绝缘层38延伸直至第一半导体组件32的源极端子18。
在导电层39的第二部段44中，形成第二组通道48，所述第二组通道经过导电层39和经过电绝缘层38延伸直至第一引线框架31。第三组通道49经过导电层39和经过电绝缘层38延伸直至分流元件34的第一端子接触件35。第四组50经过导电层39和经过电绝缘层38延伸直至第二半导体组件42的源极端子19。
在导电层39的第三部段45中，形成第五组通道51，所述第五组通道经过导电层39和经过电绝缘层38延伸直至第二引线框架41。在导电层39的第四部段46中，形成第六组通道51，所述第六组通道经过导电层39和经过电绝缘层38延伸直至分流元件34的第二端子接触件36。
如果随后以电镀工艺将铜施加到半成品的表面上，那么铜会填充通道并且在位于绝缘层38之下的端子和导电层39之间形成电连接。同时，也进一步构建和加强导电层39。在下一个步骤中，将导电层39的部段43、44、45、46彼此电绝缘。
为了将导电层39的第二部段44和分流元件34的第一端子接触件35之间的接触电阻以及导电层的第四部段46和分流元件的第二端子接触件36之间的接触电阻保持最小，尽可能紧密地用通道占据端子接触件35、36的表面面积。在该实施例中，每个端子接触件35、36的通道数量在100左右。对于其余端子，通道的数量选择成，使得针对应用达到足够良好的电流导通。
第一半导体组件32的、具有五个压入接触件52的形式的外部接触件22插入导电层39的第一部段43中。第二半导体组件42的、具有五个压入接触件53的形式的外部接触件23插入导电层39的第三部段45中。半桥的相位分接26的、具有五个压入接触件54的形式的外部接触件插入导电层39的第四部段46中。
图10以叠加视图的方式示出根据本发明的电子组件的不同层。图11和12示出沿着图10中的线A和B的剖面图。经由导电层39的第三部段45，将第二引线框架41与电压源的正极连接。如果第二半导体组件42通过栅极端子17上的控制电压激活，那么电流流过第二半导体组件42和导电层39的第二部段44直至半桥的中点25并且从那里流至相位分接26的压入接触件54。
在第二半导体组件42去激活之后，能够将控制电压施加到栅极端子16上，以便激活第一半导体组件32。于是，电流从相位分接26的压入接触件54流过导电层39的第四部段46、分流元件34的第二端子接触件36、分流元件34的第一端子接触件35、导电层39的第二部段44、进入第一引线框架31并且流过半导体组件32、至导电层39的第一部段43、至外部接触件22的压入接触件52。
导热层55在分流元件34的下表面上延伸，进而用铜层56安装所述导热层。铜层56的覆盖分流元件34的部段相对于铜层的其它部段电绝缘。经由层55、56进行在分流元件34中产生的热量的分布。
图13示出根据本发明的逻辑电路板的一个实施方式，其中第一引线框架31、第二引线框架41以及分流元件34插入载体板27中。借助另外的层结构，共同完成根据本发明的电子组件和逻辑电路板。
在根据图14的实施方式中，根据本发明的电子组件插入在其余方面部分地制成的逻辑电路板的凹部中。区域之间的电连接经由额外应用的电路层来进行。

Claims (22)

1.电子组件，具有由导电材料构成的第一引线框架(31)，其中，所述第一引线框架(31)承载第一半导体组件(32)；和布置在所述第一引线框架(31)的平面中的分流元件(34)，所述平面平行于所述第一引线框架(31)并且延伸穿过所述第一引线框架(31)，其中，所述分流元件(34)包括布置在第一端子接触件(35)和第二端子接触件(36)之间的电阻体(37)，使得在所述第一端子接触件(35)和第二端子接触件(36)之间的电连接通过所述电阻体(37)建立，并且其中，所述第一半导体组件(32)的端子(20)连接至所述第一引线框架(31)，所述第一引线框架连接至导电连接件(44)，并且所述导电连接件(44)延伸至所述分流元件(34)的所述第一端子接触件(35)。
2.根据权利要求1所述的电子组件，其特征在于，所述第一端子接触件(35)、所述第二端子接触件(36)和所述分流元件(34)的所述电阻体(37)关于所述第一引线框架(31)的平面彼此相邻地布置。
3.根据权利要求2所述的电子组件，其特征在于，关于所述第一引线框架(31)的平面，所述第一端子接触件(35)和所述第二端子接触件(36)总共占据所述分流元件(34)的面积的至少50％。
4.根据权利要求3所述的电子组件，其特征在，关于所述第一引线框架(31)的平面，所述第一端子接触件(35)和所述第二端子接触件(36)总共占据所述分流元件(34)的面积的至少60％。
5.根据权利要求3所述的电子组件，其特征在，关于所述第一引线框架(31)的平面，所述第一端子接触件(35)和所述第二端子接触件(36)总共占据所述分流元件(34)的面积的至少70％。
6.根据权利要求1至5中任一项所述的电子组件，其特征在于，所述分流元件(34)具有在30μOhm和200μOhm之间的电阻。
7.根据权利要求6所述的电子组件，其特征在于，所述分流元件(34)具有在50μOhm和100μOhm之间的电阻。
8.根据权利要求1至5中任一项所述的电子组件，其特征在于，所述第一半导体组件(32)设计用于大于100A的电流强度。
9.根据权利要求8所述的电子组件，其特征在于，所述第一半导体组件(32)设计用于在200A和800A之间的电流强度。
10.根据权利要求1至5中任一项所述的电子组件，其特征在于，所述第一引线框架(31)具有凹部(33)，在所述凹部中布置有所述第一半导体组件(32)。
11.根据权利要求10所述的电子组件，其特征在于，所述第一半导体组件(32)的顶部与所述第一引线框架(31)的顶部位于相同的平面中。
12.根据权利要求1至5中任一项所述的电子组件，其特征在于，所述分流元件(34)的顶部与所述第一引线框架(31)的顶部位于相同的平面中。
13.根据权利要求1至5中任一项所述的电子组件，其特征在于，在所述第一引线框架(31)和所述分流元件(34)之间布置有绝缘材料(27)。
14.根据权利要求1至5中任一项所述的电子组件，其特征在于，在所述第一引线框架(31)和所述分流元件(34)的所述第一端子接触件(35)之间的电连接包括通道(49)，所述通道从导电层(39)经由电绝缘层(38)延伸至所述分流元件(34)的所述第一端子接触件(35)，其中所述导电层(39)与所述分流元件(34)的所述第一端子接触件(35)电连接。
15.根据权利要求14所述的电子组件，其特征在于，在所述导电层(39)和所述分流元件(34)的所述第一端子接触件(35)之间的所述通道(49)的数量大于20。
16.根据权利要求15所述的电子组件，其特征在于，在所述导电层(39)和所述分流元件(34)的所述第一端子接触件(35)之间的所述通道(49)的数量大于50。
17.根据权利要求14所述的电子组件，其特征在于，在所述导电层(39)和所述分流元件(34)的所述第一端子接触件(35)之间的接触电阻与所述分流元件(34)的电阻相比较不大于10％。
18.根据权利要求17所述的电子组件，其特征在于，在所述导电层(39)和所述分流元件(34)的所述第一端子接触件(35)之间的接触电阻与所述分流元件(34)的电阻相比较不大于5％。
19.根据权利要求17所述的电子组件，其特征在于，在所述导电层(39)和所述分流元件(34)的所述第一端子接触件(35)之间的接触电阻与所述分流元件(34)的电阻相比较不大于1％。
20.根据权利要求1至5中任一项所述的电子组件，其特征在于第二引线框架(41)，所述第二引线框架布置在所述第一引线框架(31)的平面中。
21.根据权利要求20所述的电子组件，其特征在于，所述第一半导体组件(32)和连接到所述第二引线框架(41)的第二半导体组件(42)连接为半桥，并且所述分流元件(34)的所述第一端子接触件(35)连接到所述半桥的中点(25)。
22.印刷电路板，包括根据权利要求1至21中任一项所述的电子组件，其中，所述印刷电路板包括载体板(27)，所述载体板在电路板中具有承载功能，并且所述载体板由电绝缘材料构成，其中，所述第一引线框架(31)布置在所述载体板(27)的平面中，其中所述载体板的平面平行于所述载体板并且延伸穿过所述载体板。
CN201810455683.8A 2017-05-15 2018-05-14 电子组件和印刷电路板 Active CN108878392B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017208147.3 2017-05-15
DE102017208147.3A DE102017208147B4 (de) 2017-05-15 2017-05-15 Elektronisches Bauteil und Leiterplatte mit diesem elektronischen Bauteil

Publications (2)

Publication Number Publication Date
CN108878392A CN108878392A (zh) 2018-11-23
CN108878392B true CN108878392B (zh) 2023-04-14

Family

ID=63962740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810455683.8A Active CN108878392B (zh) 2017-05-15 2018-05-14 电子组件和印刷电路板

Country Status (3)

Country Link
US (1) US10424536B2 (zh)
CN (1) CN108878392B (zh)
DE (1) DE102017208147B4 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4257061A (en) * 1977-10-17 1981-03-17 John Fluke Mfg. Co., Inc. Thermally isolated monolithic semiconductor die
CN1512578A (zh) * 2002-12-27 2004-07-14 ��ʽ���������Ƽ� 半导体模块
CN104247247A (zh) * 2012-09-20 2014-12-24 富士电机株式会社 半导体模块
CN104347602A (zh) * 2013-08-02 2015-02-11 株式会社电装 附接至热辐射构件的半导体器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018056B2 (en) * 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
KR101493866B1 (ko) * 2008-02-28 2015-02-16 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US8593825B2 (en) * 2009-10-14 2013-11-26 Wintec Industries, Inc. Apparatus and method for vertically-structured passive components
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
US9048112B2 (en) * 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
DE102010060855A1 (de) 2010-11-29 2012-05-31 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
DE102011008952A1 (de) 2011-01-19 2012-07-19 Texas Instruments Deutschland Gmbh Mehrchipmodul, Verfahren zum Betreiben desselben und DC/DC-Wandler
US9799627B2 (en) * 2012-01-19 2017-10-24 Semiconductor Components Industries, Llc Semiconductor package structure and method
US10433424B2 (en) * 2014-10-16 2019-10-01 Cyntec Co., Ltd Electronic module and the fabrication method thereof
US10015882B1 (en) * 2015-01-05 2018-07-03 Qorvo Us, Inc. Modular semiconductor package
DE102016003988A1 (de) 2015-04-10 2016-10-13 Marquardt Gmbh Baugruppe
JP6490027B2 (ja) * 2016-06-10 2019-03-27 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4257061A (en) * 1977-10-17 1981-03-17 John Fluke Mfg. Co., Inc. Thermally isolated monolithic semiconductor die
CN1512578A (zh) * 2002-12-27 2004-07-14 ��ʽ���������Ƽ� 半导体模块
CN104247247A (zh) * 2012-09-20 2014-12-24 富士电机株式会社 半导体模块
CN104347602A (zh) * 2013-08-02 2015-02-11 株式会社电装 附接至热辐射构件的半导体器件

Also Published As

Publication number Publication date
DE102017208147A1 (de) 2018-11-15
CN108878392A (zh) 2018-11-23
US20180331024A1 (en) 2018-11-15
DE102017208147B4 (de) 2021-12-30
US10424536B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
CN105981168B (zh) 功率半导体模块
US9370113B2 (en) Power semiconductor module with current sensor
US20130075932A1 (en) Power Semiconductor Module with Integrated Thick-Film Printed Circuit Board
KR102055458B1 (ko) 전력반도체 모듈
CN105917749B (zh) 电路板、电路和用于制造电路的方法
DE102013213448A1 (de) Elektronikbaugruppe mit Leistungshalbleiter
JP6415467B2 (ja) 配線基板、および半導体モジュール
US20240029925A1 (en) Resistor
CN115605966A (zh) 分流电阻器及其制造方法
US10056175B2 (en) Thermistor mounting apparatus and thermistor component
CN108878392B (zh) 电子组件和印刷电路板
US10109603B2 (en) Semiconductor device
Stahr et al. Investigation of a power module with double sided cooling using a new concept for chip embedding
US10418307B2 (en) Electronic assembly with a direct bonded copper substrate
CN107275306A (zh) 封装中的堆叠整流器
CN104867903B (zh) 电子模块
US9706638B2 (en) Assemblies and methods for directly connecting integrated circuits to electrically conductive sheets
US11810888B2 (en) Current shunt with reduced temperature relative to voltage drop
CN108987368A (zh) 具有由钢制成的绝缘金属基板的印刷电路板
US11924971B2 (en) Printed circuit board arrangement, inverter, and motor vehicle
JP3477002B2 (ja) 半導体装置
EP3168873A1 (en) Power semiconductor module
JP2001358283A (ja) 電流シャント及びそれを使用した複合半導体装置
CN110290630B (zh) 功率模块组装结构
CN106910581A (zh) 片式电阻器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant