CN109638001B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109638001B
CN109638001B CN201811155241.8A CN201811155241A CN109638001B CN 109638001 B CN109638001 B CN 109638001B CN 201811155241 A CN201811155241 A CN 201811155241A CN 109638001 B CN109638001 B CN 109638001B
Authority
CN
China
Prior art keywords
metal pattern
semiconductor element
semiconductor device
wire
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811155241.8A
Other languages
English (en)
Other versions
CN109638001A (zh
Inventor
中村宏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109638001A publication Critical patent/CN109638001A/zh
Application granted granted Critical
Publication of CN109638001B publication Critical patent/CN109638001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明在避免装置的大型化的同时，抑制由于过电流而导致的损伤的影响波及到外部的元件。半导体装置具备：第1半导体元件(102)、第2半导体元件(103)以及第2半导体元件之上的金属图案(105、105A)。金属图案具备：第1连接部位(120A)，其与第1半导体元件连接；以及第2连接部位(120B)，其与第1半导体元件的第1端子部(108)连接，且与第1连接部位分离。第1、第2连接部位之间的第1通电路径的电阻比第2连接部位与第1端子部之间的第2通电路径的电阻大。

Description

半导体装置
技术领域
本申请的说明书所公开的技术涉及半导体装置。
背景技术
在现在的电力用半导体装置中，在由于过电流而产生损伤的情况下，在绝缘栅极型双极晶体管(insulated gate bipolar transistor，即，IGBT)的集电极和发射极之间成为短路状态，在模块的端子之间不能绝缘。并且，上述的损伤的影响不仅波及该模块而且还波及到外部的元件或者外部的机器。
作为应对这种现象的对策，公开了通过过电流而将IGBT等半导体芯片以外的部位进行熔断的技术等。例如，在专利文献1中，公开了将模块内的配线利用作保险丝的技术。
专利文献1：日本特开2000－150776号公报
但是，在采用上述技术的情况下，为了在搭载有半导体芯片的金属部件和相当于模块端子的金属部件之间存在承担保险丝功能的配线，需要使各个金属部件为单独的部件。因此，存在由于结构部件的增加而导致模块的大型化，或者，使模块制造的工序复杂化等问题。
发明内容
本申请说明书所公开的技术就是为了解决以上所记载的问题而提出的，其目的在于提供在避免装置的大型化的同时，抑制由于过电流而导致的损伤的影响波及到外部的元件的技术。
本申请说明书所公开的技术的第1方案具备：引线框；第1半导体元件，其配置于所述引线框之上，且流过主电流；第2半导体元件，其配置于所述引线框之上，且与所述第1半导体元件并联连接；以及金属图案，其形成于所述第2半导体元件的上表面，所述引线框具备：芯片焊盘部，其配置于所述第1半导体元件以及所述第2半导体元件；所述第1半导体元件的第1端子部，其经由所述金属图案与所述第1半导体元件连接；以及所述第1半导体元件的第2端子部，其与所述芯片焊盘部连续而形成，所述金属图案具备：至少1个第1连接部位，其与所述第1半导体元件连接；以及至少1个第2连接部位，其与所述第1端子部连接，且位于与第1连接部位分离的位置，所述第1连接部位与所述第2连接部位之间形成的第1通电路径的电阻比所述第2连接部位与所述第1端子部之间形成的第2通电路径的电阻大。
发明的效果
本申请说明书公开的技术的第1方案，具备：引线框；第1半导体元件，其配置于所述引线框之上，且流过主电流；第2半导体元件，其配置于所述引线框之上，且与所述第1半导体元件并联连接；以及金属图案，其形成于所述第2半导体元件的上表面，所述引线框具备：芯片焊盘部，其配置于所述第1半导体元件以及所述第2半导体元件；所述第1半导体元件的第1端子部，其经由所述金属图案与所述第1半导体元件连接；以及所述第1半导体元件的第2端子部，其与所述芯片焊盘部连续而形成，所述金属图案具备：至少1个第1连接部位，其与所述第1半导体元件连接；以及至少1个第2连接部位，其与所述第1端子部连接，且位于与第1连接部位分离的位置，所述第1连接部位与所述第2连接部位之间形成的第1通电路径的电阻比所述第2连接部位与所述第1端子部之间形成的第2通电路径的电阻大。根据这种结构，在流过过电流的情况下，通电路径由于热而切断，即，被熔断。但是，由于流过过电流而产生的损伤停留于第2半导体元件的金属图案，因此，能够抑制该损伤的影响波及到外部的元件。另外，由于将第2半导体元件的金属图案兼用作保险丝，因此，能够避免装置的大型化。
本申请说明书所公开的技术涉及的目的、特征、技术方案以及优点通过以下所示的详细说明和附图变得更清楚。
附图说明
图1是概略地例示本实施方式涉及的传递模塑型功率模块的内部结构的俯视图。
图2是概略地例示本实施方式涉及的传递模塑型功率模块的内部结构的剖视图。
图3是概略地例示本实施方式涉及的传递模塑型功率模块的内部结构的俯视图。
图4是概略地例示本实施方式涉及的传递模塑型功率模块的内部结构的剖视图。
图5是概略地例示本实施方式涉及的传递模塑型功率模块的内部结构的俯视图。
图6是概略地例示本实施方式涉及的传递模塑型功率模块的内部结构的剖视图。
图7是概略地例示本实施方式涉及的传递模塑型功率模块的内部结构的俯视图。
图8是概略地例示本实施方式涉及的传递模塑型功率模块的内部结构的剖视图。
标号的说明
101引线框，101A芯片焊盘部，101B端子部，102IGBT，103FWD，104、105、105A、105B、105C金属图案，106输入导线，107、107A、107B、112连接导线，108外部连接端子，109、109A、109B输出导线，110模塑树脂，111高电阻导线，120A、120B、120C、120D连接部位。
具体实施方式
以下，一边参照附图一边对实施方式进行说明。
此外，附图是概略地示出的，为了便于说明，适当地省略或者简化了结构，另外，在不同的附图分别示出的结构等的大小以及位置的相互关系不一定是准确地记载的，可能会适当地变更。
另外，在以下所示的说明中，对同样的结构要素标注相同的符号并图示，它们的名称和功能也都相同。但是，为了避免重复，存在对它们的详细说明进行省略的情况。
另外，在以下所记载的说明中，即使存在使用“上”、“下”、“左”、“右”、“侧”、“底”、“表”或者“里”等意味着特定的位置和方向的术语的情况，这些术语是为了方便起见而使用，以易于理解实施方式的内容，与实际实施时的方向无关。
另外，在以下所记载的说明中，即使存在使用“第1”或者“第2”等序数的情况，这些术语是为了方便起见而使用，以易于理解实施方式的内容，并不限于由这些序数而可能产生的顺序等。
<第1实施方式>
以下，对本实施方式涉及的半导体装置进行说明。
<关于半导体装置的结构>
图1是概略地例示作为本实施方式涉及的半导体装置的传递模塑型功率模块的内部结构的俯视图。另外，图2是概略地例示传递模塑型功率模块的内部结构的剖视图。此外，在图2中，形成于半导体芯片的上表面的金属图案，为了简化而省略图示。
在图1中，为方便起见，对模塑树脂进行局部透视而例示。另外，在图1以及图2所例示的结构相当于模块内的一部分，即，1个桥臂。
如图1以及图2所例示，功率模块具备：引线框101；IGBT 102，其配置于引线框101的上表面；续流二极管(free-wheeling diode，即，FWD)103，其配置于引线框101的上表面；金属图案104，其形成于IGBT 102的上表面；金属图案105，其形成于FWD 103的上表面；输入导线106，其与金属图案104连接；连接导线107，其连接金属图案104和金属图案105；输出导线109，其连接金属图案105和外部连接端子108(后述)；以及模塑树脂110，其覆盖这些结构而形成。
引线框101是将金属制的薄板契合配线的形状加工而成的。IGBT 102以及FWD 103配置于引线框101之中的芯片焊盘部101A。另外，引线框101具有担当IGBT 102的集电极侧的外部连接端子的端子部101B。端子部101B与芯片焊盘部101A连续形成。另外，引线框101具有担当IGBT 102的发射极侧的外部连接端子的外部连接端子108。
通过经由输入导线106输入的栅极电压，IGBT 102具有进行主电流的开关操作的功能。FWD 103的阴极与IGBT 102的集电极连接，阳极与IGBT 102的发射极连接，从而FWD103与IGBT 102逆并联连接，且具有在开关动作时使环流电流流过的功能。
将金属图案105中的与连接导线107的连接部位作为连接部位120A。另外，将金属图案105中的与输出导线109的连接部位作为连接部位120B。连接部位120B位于与连接部位120A分离的位置。输出导线109连接在连接部位120B和外部连接端子108之间。
在上述的结构中，IGBT 102的集电极侧的端子是端子部101B，IGBT 102的发射极侧的端子是外部连接端子108。
这里，将在通电时在连接部位120A与连接部位120B之间形成的通电路径作为第1通电路径。另外，将在通电时在连接部位120B与外部连接端子108之间形成的通电路径作为第2通电路径。
在图1中，第1通电路径在金属图案105内形成，第2通电路径相当于输出导线109。在图1中，第1通电路径中的金属图案105的电阻比输出导线109的电阻大。具体地说，第1通电路径中的金属图案105的截面积比输出导线109的截面积小。
<第2实施方式>
对本实施方式涉及的半导体装置进行说明。在以下的说明中，对与以上所记载的实施方式中说明了的结构要素相同的结构要素标注相同的符号并图示，适当地省略其详细说明。
<关于半导体装置的结构>
图3是概略地例示本实施方式涉及的传递模塑型功率模块的内部结构的俯视图。另外，图4是概略地例示传递模塑型功率模块的内部结构的剖视图。此外，在图4中，形成于半导体芯片的上表面的金属图案，为了简化而省略图示。
如图3以及图4所例示，功率模块具备：引线框101；IGBT 102；FWD 103；金属图案104；金属图案105A，其形成于FWD 103的上表面；输入导线106；连接导线107，其连接金属图案104和金属图案105A；输出导线109，其连接金属图案105A和外部连接端子108；以及模塑树脂110，其覆盖这些结构而形成。
金属图案105A是在沿与第1通电路径相交的方向(图3中的左右方向)形成断续的开口的金属图案。由此，通过一部分为梯状的形状，并且通过用激光等对开口和开口之间的金属图案进行一些切割，能够调整第1通电路径中的金属图案105A的电阻值。
<第3实施方式>
对本实施方式涉及的半导体装置进行说明。在以下的说明中，对与以上所记载的实施方式中说明了的结构要素相同的结构要素标注相同的符号并图示，适当地省略其详细说明。
<关于半导体装置的结构>
图5是概略地例示本实施方式涉及的传递模塑型功率模块的内部结构的俯视图。另外，图6是概略地例示传递模塑型功率模块的内部结构的剖视图。此外，在图6中，形成于半导体芯片的上表面的金属图案，为了简化而省略图示。
如图5以及图6所例示，功率模块具备：引线框101；IGBT 102；FWD 103；金属图案104；金属图案105B以及金属图案105C，其形成于FWD 103的上表面；输入导线106；连接导线107，其连接金属图案104和金属图案105B；高电阻导线111，其连接金属图案105B和金属图案105C；输出导线109，其连接金属图案105C和外部连接端子108；以及模塑树脂110，其覆盖这些结构而形成。
金属图案105B和金属图案105C在FWD 103的上表面彼此分离而形成。至少比输出导线109电阻高的高电阻导线111，例如由与输出导线109的材料相同种类的材料构成，且是线径比输出导线109细的导线。或者，高电阻导线111是由与输出导线109的材料不同的电阻率高的材料构成的导线。
在图5中，第1通电路径形成于金属图案105B、高电阻导线111以及金属图案105C内，第2通电路径相当于输出导线109。在图5中，特别是由于高电阻导线111的贡献，第1通电路径的电阻比输出导线109的电阻大。
<第4的实施方式>
对本实施方式涉及的半导体装置进行说明。在以下的说明中，对与以上所记载的实施方式中说明了的结构要素相同的结构要素标注相同的符号并图示，适当地省略其详细说明。
<关于半导体装置的结构>
图7是概略地例示本实施方式涉及的传递模塑型功率模块的内部结构的俯视图。另外，图8是概略地例示传递模塑型功率模块的内部结构的剖视图。此外，在图8中，形成于半导体芯片的上表面的金属图案，为了简化而省略图示。
如图7以及图8所例示，功率模块具备：引线框101；IGBT 102；FWD 103；金属图案104；金属图案105B以及金属图案105C，其形成于FWD 103的上表面；输入导线106；连接导线107A以及连接导线107B，其连接金属图案104和金属图案105B；连接导线112，其连接金属图案105B和金属图案105C；输出导线109A以及输出导线109B，其连接金属图案105C和外部连接端子108；以及模塑树脂110，其覆盖这些结构而形成。
连接导线107A以及连接导线107B彼此并联连接。另外，输出导线109A以及输出导线109B彼此并联连接。
这里，连接导线107A、连接导线107B、连接导线112、输出导线109A以及输出导线109B是由相同的材料构成的导线。
<关于由于以上所记载的实施方式产生的效果>
下面，对由于以上所记载的实施方式产生的效果进行例示。此外，在以下的说明中，尽管基于以上所记载的实施方式所例示的具体的结构记载了其对应效果，但是在产生相同的效果的范围内，也可以与本申请说明书所例示的其他的具体的结构进行替换。
另外，该替换也可以跨越多个实施方式。即，在产生相同效果的情况下，也可以组合不同实施方式中所例示的各个结构。
根据以上所记载的实施方式，半导体装置具备：引线框101、流过主电流的第1半导体元件、第2半导体元件以及金属图案105。这里，第1半导体元件例如对应于IGBT 102。另外，第2半导体元件例如对应于FWD 103。IGBT 102配置于引线框101之上，且流过主电流。FWD 103配置于引线框101之上，且与IGBT 102并联连接。金属图案105形成于FWD 103的上表面。另外，引线框101具备：芯片焊盘部101A、第1半导体元件的第1端子部以及第2端子部。这里，第1端子部例如对应于外部连接端子108。另外，第2端子部例如对应于端子部101B。芯片焊盘部101A配置有IGBT 102以及FWD 103。IGBT 102的外部端子108经由金属图案105与IGBT 102连接。IGBT 102的端子部101B与芯片焊盘部101A连续形成。另外，金属图案105具备至少1个第1连接部位和至少1个第2连接部位。这里，第1连接部位例如对应于连接部位120A。另外，第2连接部位例如对应于连接部位120B。连接部位120A与IGBT 102连接。连接部位120B与外部连接端子108连接，且位于与连接部位120A分离的位置。并且，形成于连接部位120A和连接部位120B之间的第1通电路径的电阻比形成于连接部位120B和外部连接端子108之间的第2通电路径的电阻大。
根据这种结构，在流过过电流的情况下，第1通电路径中的金属图案105由于热而切断，即，被熔断。但是，由于流过过电流而产生的损伤停留于FWD 103的金属图案105，因此，能够抑制该损伤的影响波及到外部的元件。另外，由于将FWD 103的金属图案105兼用作保险丝，因此，不需要使相当于集电极侧的端子的端子部101B成为单独的部件。因此，能够避免装置的大型化。
此外，能够对这些结构以外的本申请说明书所例示的其他的结构进行适当地省略。即，只要至少具备这些结构，则能够产生以上所记载的效果。
但是，在将本申请说明书所例示的其他结构中的至少1个适当地追加到以上所记载的结构的情况下，即，即使在适当地追加作为以上所记载的结构未提及的本说明所例示的其他结构的情况下，也能够产生相同的效果。
另外，根据以上所记载的实施方式，半导体装置具备在连接部位120B和外部连接端子108之间进行连接的第1导线。这里，第1导线例如对应于输出导线109。并且，第1通电路径中的金属图案105的截面积比输出导线109的截面积小。根据这种结构，由于第1通电路径中的金属图案105的电阻比由相同材料构成的输出导线109的电阻高，因此，在流过过电流的情况下第1通电路径中的金属图案105被熔断。但是，由于流过过电流而产生的损伤停留于FWD 103的金属图案105，因此，能够抑制该损伤的影响波及到外部的元件。
另外，根据以上所记载的实施方式，在第1通电路径中的金属图案105A中，沿与第1通电路径相交的方向形成断续的开口。根据这种结构，通过用激光等对开口和开口之间的金属图案进行一些切割，能够调整第1通电路径中的金属图案105A的电阻值。即，能够容易地调整金属图案105A的通电耐量。
另外，根据以上所记载的实施方式，金属图案具备：第1金属图案，连接部位120A位于该第1金属图案；以及第2金属图案，连接部位120B位于该第2金属图案，且该第2金属图案与第1金属图案分离而形成。这里，第1金属图案例如对应于金属图案105B。另外，第2金属图案例如对应于金属图案105C。另外，半导体装置具备连接金属图案105B和金属图案105C的第2导线。这里，第2导线例如对应于高电阻导线111。并且，高电阻导线111的电阻比第2通电路径的电阻大。根据这种结构，由于第1通电路径中的高电阻导线111的电阻比第2通电路径中的输出导线109的电阻高，因此，在流过过电流的情况下高电阻导线111被熔断。但是，由于流过过电流而产生的损伤停留于FWD 103的金属图案105B，因此，能够抑制该损伤的影响波及到外部的元件。
另外，根据以上所记载的实施方式，高电阻导线111由与输出导线109相同种类的材料构成。并且，高电阻导线111的线径比输出导线109的线径细。根据这种结构，由于第1通电路径中的高电阻导线111的电阻比第2通电路径中的输出导线109的电阻高，因此，在流过过电流的情况下高电阻导线111被熔断。
另外，根据以上所记载的实施方式，金属图案具备：金属图案105B，多个第1连接部位位于该金属图案105B；以及金属图案105C，多个第2连接部位位于该金属图案105C，且该金属图案105C与金属图案105B分离而形成。这里，多个第1连接部位例如对应于连接部位120A以及连接部位120C。另外，多个第2连接部位例如对应于连接部位120B以及连接部位120D。另外，半导体装置具备：多个第1导线、第2导线以及多个第3导线。这里，多个第1导线例如对应于输出导线109A以及输出导线109B。另外，第2导线例如对应于连接导线112。另外，多个第3导线例如对应于连接导线107A以及连接导线107B。输出导线109A在连接部位120B和外部连接端子108之间进行连接。输出导线109B在连接部位120D和外部连接端子108之间进行连接。连接导线112连接金属图案105B和金属图案105C。连接导线107A在连接部位120A和IGBT 102之间进行连接。连接导线107B在连接部位120C和IGBT 102之间进行连接。并且，输出导线109A、输出导线109B、连接导线112、连接导线107A以及连接导线107B的电阻相等。根据这种结构，由于第1通电路径中的连接导线112的电阻比第2通电路径中的输出导线109A以及输出导线109B的合计的电阻高，另外，比连接导线107A以及连接导线107B的合计的电阻高，因此，在流过过电流的情况下连接导线112被熔断。但是，由于流过过电流而产生的损伤停留于FWD 103的金属图案105B，因此，能够抑制该损伤的影响波及到外部的元件。
另外，根据以上所记载的实施方式，输出导线109A、输出导线109B、连接导线112、连接导线107A以及连接导线107B由同样的材料构成。根据这种结构，即使在使用由相同的材料构成的导线的情况下，由于在各个路径使用不用根数的导线，能够使第1通电路径的电阻比第2通电路径的电阻大。
另外，根据以上所记载的实施方式，IGBT 102是进行主电流的开关操作的半导体元件。另外，FWD 103是与IGBT逆并联连接的环流二极管。另外，外部连接端子108是IGBT的发射极端子。另外，端子部101B是IGBT的集电极端子。根据这种结构，在流过过电流的情况下第1通电路径中的金属图案105被熔断。但是，由于流过过电流而产生的损伤停留于FWD103的金属图案105，因此，能够抑制该损伤的影响波及到外部的元件。另外，由于将FWD 103的金属图案105兼用作保险丝，因此，能够避免装置的大型化。
<关于以上所记载的实施方式的变形例>
在以上所记载的实施方式中，存在对各个结构要素的材质、材料、尺寸、形状、相对配置关系或者实施条件等进行记载的情况，但是，这些是所有的技术方案中的例示，不应限于本申请说明书所记载的这些。
因此，在本申请说明书所公开的技术范围内，设想了无数未例示的变形例以及等同物。例如，应该包含以下情况：使至少1个结构要素变形；追加或者省略；并且，将至少1个实施方式中的至少1个结构要素抽出，与其他的实施方式的结构要素相组合。
另外，在以上所记载的实施方式中的各个结构要素中，只要发挥相同的功能，则应该包含其他的构造或者具有其他形状的构造物。
另外，本申请说明书中的说明是为了本技术涉及的所有的目的而参照，都不认为是现有技术。
另外，在以上所记载的实施方式中，在记载有未特别指定的材料名等情况下，只要不产生矛盾，则该材料应该包含其他的添加物，例如合金等。

Claims (9)

1.一种半导体装置，其具备：
引线框；
第1半导体元件，其配置于所述引线框之上，且流过主电流；
第2半导体元件，其配置于所述引线框之上，且与所述第1半导体元件并联连接；以及
金属图案，其形成于所述第2半导体元件的上表面，
所述引线框具备：
芯片焊盘部，其配置所述第1半导体元件以及所述第2半导体元件；
所述第1半导体元件的第1端子部，其经由所述金属图案与所述第1半导体元件连接；以及
所述第1半导体元件的第2端子部，其与所述芯片焊盘部连续而形成，
所述金属图案具备：
至少1个第1连接部位，其与所述第1半导体元件连接；以及
至少1个第2连接部位，其与所述第1端子部连接，且位于与第1连接部位分离的位置，
所述第1连接部位与所述第2连接部位之间形成的第1通电路径的电阻比所述第2连接部位与所述第1端子部之间形成的第2通电路径的电阻大。
2.根据权利要求1所述的半导体装置，其中，
还具备在所述第2连接部位和所述第1端子部之间进行连接的第1导线，
所述第1通电路径中的所述金属图案的截面积比所述第1导线的截面积小。
3.根据权利要求1所述的半导体装置，其中，
在所述第1通电路径中的所述金属图案，沿与所述第1通电路径相交的方向形成断续的开口。
4.根据权利要求2所述的半导体装置，其中，
在所述第1通电路径中的所述金属图案，沿与所述第1通电路径相交的方向形成断续的开口。
5.根据权利要求2所述的半导体装置，其中，
所述金属图案具备：
第1金属图案，所述第1连接部位位于该第1金属图案；以及
第2金属图案，所述第2连接部位位于该第2金属图案，且该第2金属图案与所述第1金属图案分离而形成，
所述半导体装置还具备连接所述第1金属图案和所述第2金属图案的第2导线，
所述第2导线的电阻比所述第2通电路径的电阻大。
6.根据权利要求5所述的半导体装置，其中，
所述第2导线由与所述第1导线相同种类的材料构成，
所述第2导线的线径比所述第1导线的线径细。
7.根据权利要求1所述的半导体装置，其中，
所述金属图案具备：
第1金属图案，多个所述第1连接部位位于该第1金属图案；以及
第2金属图案，多个所述第2连接部位位于该第2金属图案，且该第2金属图案与所述第1金属图案分离而形成，
所述半导体装置还具备：
多个第1导线，其在各个所述第2连接部位和所述第1端子部之间进行连接；
第2导线，其连接所述第1金属图案和所述第2金属图案；
多个第3导线，其在各个所述第1连接部位和所述第1半导体元件之间进行连接，
各个所述第1导线、所述第2导线以及各个所述第3导线的电阻相等。
8.根据权利要求7所述的半导体装置，其中，
各个所述第1导线、所述第2导线以及各个所述第3导线由相同的材料构成。
9.根据权利要求1至8中任一项所述的半导体装置，其中，
所述半导体装置是电力用半导体装置，
所述第1半导体元件是进行主电流的开关操作的IGBT，
所述第2半导体元件是与所述IGBT逆并联连接的环流二极管，
所述第1端子部是所述IGBT的发射极端子，
所述第2端子部是所述IGBT的集电极端子。
CN201811155241.8A 2017-10-06 2018-09-30 半导体装置 Active CN109638001B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017195709A JP6804421B2 (ja) 2017-10-06 2017-10-06 半導体装置
JP2017-195709 2017-10-06

Publications (2)

Publication Number Publication Date
CN109638001A CN109638001A (zh) 2019-04-16
CN109638001B true CN109638001B (zh) 2023-03-28

Family

ID=65817275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811155241.8A Active CN109638001B (zh) 2017-10-06 2018-09-30 半导体装置

Country Status (4)

Country Link
US (1) US10546806B2 (zh)
JP (1) JP6804421B2 (zh)
CN (1) CN109638001B (zh)
DE (1) DE102018214279A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7138596B2 (ja) * 2019-05-21 2022-09-16 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945398A (en) * 1988-10-20 1990-07-31 Rohm Co., Ltd. Overcurrent preventive diode
US5682057A (en) * 1995-03-03 1997-10-28 Rohm Co. Ltd. Semiconductor device incorporating a temperature fuse
JP2000150776A (ja) * 1998-11-17 2000-05-30 Toshiba Corp 半導体モジュール
CN101378040A (zh) * 2007-08-31 2009-03-04 三菱电机株式会社 半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226577A (ja) * 1992-02-13 1993-09-03 Hitachi Ltd 内燃機関用大電流点火装置
JP4133081B2 (ja) * 2002-07-31 2008-08-13 東芝三菱電機産業システム株式会社 モジュール型ｉｇｂｔ
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
JP5060453B2 (ja) * 2008-10-30 2012-10-31 株式会社日立製作所 半導体装置
CN102893396A (zh) * 2010-07-22 2013-01-23 松下电器产业株式会社 半导体装置及其制造方法
JP5716702B2 (ja) * 2012-04-20 2015-05-13 三菱電機株式会社 半導体装置
JP5930954B2 (ja) * 2012-12-14 2016-06-08 三菱電機株式会社 パワーモジュール
JP6094420B2 (ja) * 2013-08-09 2017-03-15 三菱電機株式会社 半導体装置
JP2015065339A (ja) * 2013-09-25 2015-04-09 三菱電機株式会社 半導体装置
JP6139710B2 (ja) * 2014-01-27 2017-05-31 三菱電機株式会社 電極端子、電力用半導体装置、および電力用半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945398A (en) * 1988-10-20 1990-07-31 Rohm Co., Ltd. Overcurrent preventive diode
US5682057A (en) * 1995-03-03 1997-10-28 Rohm Co. Ltd. Semiconductor device incorporating a temperature fuse
JP2000150776A (ja) * 1998-11-17 2000-05-30 Toshiba Corp 半導体モジュール
CN101378040A (zh) * 2007-08-31 2009-03-04 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP2019071319A (ja) 2019-05-09
JP6804421B2 (ja) 2020-12-23
US10546806B2 (en) 2020-01-28
CN109638001A (zh) 2019-04-16
DE102018214279A1 (de) 2019-04-11
US20190109077A1 (en) 2019-04-11

Similar Documents

Publication Publication Date Title
US9443816B2 (en) Semiconductor device
US7884455B2 (en) Semiconductor device
US9472491B2 (en) Semiconductor package with small gate clip and assembly method
JP6852011B2 (ja) 半導体装置
US11522533B2 (en) Semiconductor device
US20140210061A1 (en) Chip arrangement and chip package
CN109791926A (zh) 半导体装置
US11315850B2 (en) Semiconductor device
CN109638001B (zh) 半导体装置
JP6480856B2 (ja) 半導体モジュール
US20150270194A1 (en) Electronic component and leadframe
US20180301398A1 (en) SMD Package
EP2178117A1 (en) Power semiconductor module with double side cooling
CN116097439A (zh) 半导体装置
US10847489B2 (en) Semiconductor device
CN113035818A (zh) 电子电路、半导体模块以及半导体装置
JP7118204B1 (ja) 半導体装置
JP7113936B1 (ja) 電力用半導体モジュール
JP7149886B2 (ja) 半導体装置
US11342249B2 (en) Semiconductor device
US20190341362A1 (en) Semiconductor device
EP1443554A1 (en) Package for semiconductor devices
JPWO2016199306A1 (ja) 端子台付きパワーモジュールおよび端子台付きパワーモジュールの製造方法
JP2023044583A (ja) 半導体装置
CN117063275A (zh) 功率半导体封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant