CN101378040A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101378040A
CN101378040A CNA2008100987573A CN200810098757A CN101378040A CN 101378040 A CN101378040 A CN 101378040A CN A2008100987573 A CNA2008100987573 A CN A2008100987573A CN 200810098757 A CN200810098757 A CN 200810098757A CN 101378040 A CN101378040 A CN 101378040A
Authority
CN
China
Prior art keywords
semiconductor device
containment member
peristome
power model
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100987573A
Other languages
English (en)
Other versions
CN101378040B (zh
Inventor
佐佐木太志
石原三纪夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101378040A publication Critical patent/CN101378040A/zh
Application granted granted Critical
Publication of CN101378040B publication Critical patent/CN101378040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

本发明涉及一种半导体装置。功率模块(101)具备：被密封部(20)，具有至少一个半导体元件(21N、21P、23N以及23P)；密封构件(10)，具有夹持被密封部(20)的第一以及第二面(P1以及P2)，并且将被密封部(20)密封。密封构件(10)在至少一个半导体元件(21N、21P、23N以及23P)上具有使被密封部(20)的所述第一面(P1)侧的表面的一部分露出的至少一个开口部(A1N以及A1P)。由此，能够提供可小型化的半导体装置。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别涉及具有利用密封构件密封后的半导体元件的半导体装置。
背景技术
作为反相器用途的半导体装置，有利用模型树脂(mold resin)及绝缘片来密封IGBT(Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管)或续流二极管(Free Wheel Diode)等多个半导体元件的功率模块。例如，在日本特开2006-319084号公报中公开了这样的功率模块。
作为抑制树脂密封后的半导体装置的安装面积的技术，有例如在日本特开平8-274219号公报中公开的技术。该半导体装置包括IC芯片、载放IC芯片的薄片(tab)、引线端子、连接引线端子与IC芯片的细金属线、以及树脂模型。在树脂模型中，形成有从树脂模型的下表面到达引线端子的孔部。然后，以贯通该孔部的方式插入导电性的棒状端子。半导体装置的外部结构和密封在树脂模型中的IC芯片之间的电连接是通过棒状端子、引线端子及细金属线的串联连接部来进行的。
在上述日本特开平08-274219号公报的技术中，以到达引线端子的方式设置孔部。该引线端子设置在载放IC芯片(半导体元件)的薄片的外周侧。因而孔部也分布在设置有半导体元件或薄片的区域的外周侧。即，孔部的分布范围会扩大。因此，存在通过孔部连接到半导体装置的衬底尺寸会增大的问题。另外，由于需要在外周侧设置树脂模型或引线端子，所以，存在半导体装置变大的问题。
发明内容
所以，本发明的目的在于提供能够小型化的半导体装置。
本发明的半导体装置具备:被密封部，具有至少一个半导体元件；密封构件，具有夹持被密封部的第一以及第二面，并且对被密封部进行密封。密封构件在至少一个半导体元件上具有使被密封部的第一面侧的表面的一部分露出的至少一个开口部。
根据本发明的半导体装置，密封构件在半导体元件上具有使被密封部的第一面侧的表面的一部分露出的开口部。由此，能够经由密封构件的半导体元件上的第一面，进行半导体装置与外部结构之间的电连接。因而，与不通过半导体元件上的第一面而进行绕行的电连接的情况相比，能够在较小空间内进行电连接，因此，半导体装置或连接到半导体装置的外部结构被小型化。
对于本发明上述以及其它的目的、特征、形态及优点，以下借助附图理解的与本发明相关的详细说明将给出清晰阐述。
附图说明
图1以及图2是概略表示作为本发明实施方式1的半导体装置的功率模块结构的平面图。并且，在图2中密封构件仅示出了外缘。
图3是沿着图1以及图2的各自的III-III线的概略剖视图。
图4是概略示出作为本发明实施方式1的半导体装置的功率模块所具有的电路结构的图。
图5～图7是概略示出作为本发明实施方式1的第一至第三变形例中的各自的半导体装置的功率模块所具有的电路结构的图。
图8是表示在作为本发明实施方式1的半导体装置的功率模块上附加有控制衬底的状态的概略侧视图。
图9～图13是依次表示作为本发明实施方式1的半导体装置的功率模块的制造方法第一至第五步骤的概略立体图。
图14以及图15是概略示出作为比较例的半导体装置的功率模块的概略结构的平面图。并且，在图15中密封构件仅示出了外缘。
图16是沿着图14以及图15的各自的XVI-XVI线的概略剖视图。
图17是表示在作为比较例的半导体装置的功率模块上附加有控制衬底的状态的概略侧视图。
图18以及图19是概略表示作为本发明实施方式2的半导体装置的功率模块结构的平面图。并且，在图19中密封构件仅示出了外缘。
图20以及图21是概略表示作为本发明实施方式3的半导体装置的功率模块结构的平面图。并且，在图21中密封构件仅示出了外缘。
图22是沿着图20以及图21的各自的XXII-XXII线的概略剖视图。
图23是沿着图20以及图21的各自的XXIII-XXIII线的概略剖视图。
图24是概略表示作为本发明实施方式4的半导体装置的功率模块结构的平面图。并且，在图24中密封构件仅示出了外缘。
图25是概略表示将两个作为本发明实施方式4的半导体装置的功率模块并联连接后的结构的平面图。
图26是表示将两个作为比较例的半导体装置的功率模块并联连接后的概略结构的平面图。
图27以及图28是概略表示作为本发明实施方式5的半导体装置的功率模块结构的平面图。并且，在图28中密封构件仅示出了外缘。
图29是沿着图28的XXIX-XXIX线的概略剖视图。
图30是概略示出作为本发明实施方式5的半导体装置的功率模块所具有的电路结构的图。
图31以及图32是概略表示作为本发明实施方式6的半导体装置的功率模块结构的平面图。并且，在图32中密封构件仅示出了外缘。
图33是沿着图32的XXXIII-XXXIII线的概略剖视图。
图34是概略表示作为本发明实施方式7的半导体装置的功率模块结构的部分剖视图。
图35是图34的接触孔附近的概略部分平面图。
图36是概略表示作为本发明实施方式8的半导体装置的功率模块结构的部分剖视图。
图37是概略表示作为本发明实施方式9的半导体装置的功率模块结构的平面图。
图38是沿着图37的XXXVIII-XXXVIII线的概略剖视图。
图39是概略表示作为本发明实施方式10的半导体装置的功率模块结构的剖视图。
图40是概略表示作为本发明实施方式11的半导体装置的功率模块结构的剖视图。
图41是概略表示作为本发明实施方式12的半导体装置的功率模块结构的剖视图。
图42是概略表示作为本发明实施方式13的半导体装置的功率模块结构的平面图。并且，在图42中密封构件仅示出了外缘。
图43是沿着图42的XLIII-XLIII线的概略剖视图。
图44是概略表示作为本发明实施方式14的半导体装置的功率模块结构的平面图。并且，在图44中密封构件仅示出了外缘。
图45是沿着图44的XLV-XLV线的概略剖视图。
图46是概略示出作为本发明实施方式14的半导体装置的功率模块所具有的电路结构的图。
图47是表示在作为本发明实施方式14的半导体装置的功率模块上附加有控制衬底的状态的概略侧视图。
图48是概略示出作为本发明实施方式15的半导体装置的功率模块结构的平面图。并且，密封构件仅示出了外缘。
图49以及图50是概略表示作为本发明实施方式16的半导体装置的功率模块结构的平面图。并且，在图50中密封构件仅示出了外缘。
图51是沿着图49以及图50的各自的LI-LI线的概略剖视图。
图52是概略表示在作为本发明实施方式16的半导体装置的功率模块中所使用的电极结构的平面图。
图53是概略表示在作为本发明实施方式16的半导体装置的功率模块中所使用的电极结构的侧视图。
图54是表示作为本发明实施方式16的半导体装置的功率模块中所使用的电极的一制造步骤的概略平面图。
图55是表示作为本发明实施方式16的半导体装置的功率模块中所使用的电极的一制造步骤的概略侧视图。
图56是表示在作为本发明实施方式16的半导体装置的功率模块上附加有控制衬底的状态的概略侧视图。
图57是概略表示在作为本发明实施方式16的半导体装置的功率模块上附加有散热片的结构的剖视图。
图58是概略示出在比较例的功率模块上附加有散热片的结构的剖视图。
图59是表示在作为本发明实施方式17的半导体装置的功率模块上还附加有控制衬底的状态的概略侧视图。
具体实施方式
以下，根据附图对本发明的实施方式进行说明。
实施方式1
首先，使用图1～图4，对作为本实施方式的半导体装置的功率模块的结构进行说明。
参照图1～图3，作为本实施方式的半导体装置的功率模块101具备被密封部20、密封构件10、引线61～63以及铝导线40。
被密封部20具有:IGBT元件21P以及21N；二极管元件23P以及23N；散热器(heat spreader)24P以及24N。因而，被密封部20具有多个半导体元件。
密封构件10具有:第一面P1；第二面P2；将第一面P1以及第二面P2彼此连接的面即第三面P3。被密封部20被第一面P1和第二面P2夹持，被密封构件10密封。
另外，密封构件10在IGBT元件21P及IGBT元件21N的各自之上分别具有开口部即接触孔A1P以及A1N。利用接触孔A1P以及A1N，IGBT元件21P以及21N各自的第一面P1侧的表面的一部分露出。即，利用接触孔A1P以及A1N，被密封部20的第一面P1侧的表面的一部分露出。接触孔A1P以及A1N具有与第一面P1平行的圆形的剖面形状。
另外，密封构件10具有模型树脂11和绝缘片12。模型树脂11和绝缘片12分别位于被密封部20的第一面P1侧以及第二面P2侧。优选绝缘片12的材质具有比模型树脂11的材质高的导热性。
模型树脂11是含有树脂材料的构件。模型树脂11也可含有由无机材料构成的填充材料。优选模型树脂11的材质是适合传递模塑法(transfer mold method)的材料。即，优选树脂成形时具有充分的流动性的材料。
绝缘片12具有由绝缘体构成的片状构件。该绝缘体例如为环氧树脂。绝缘片12也可以在该片状构件的表面具有由金属构成的保护层(未图示)。该金属例如为铜(Cu)。
铝导线40是用于将半导体元件21P、21N、23P及23N的至少任意一个与引线62或63电连接的细金属线。
参照图2以及图4，功率模块101具有电路结构S2。电路结构S2中的IGBT元件21P以及21N分别具有发射极端子和集电极端子，以此作为主电流的输入输出用端子即主端子。IGBT元件21P以及21N分别是进行发射极端子与集电极端子之间的电流路径开关的半导体开关元件。与施加到栅极G的控制信号相对应地进行开关。
另外，电路结构S2具有IGBT元件21P的发射极和IGBT元件21N的集电极串联连接的结构。该串联连接的IGBT元件21P侧的端部以及IGBT元件21N侧的端部，分别对应于输入端子P和输入端子N。另外，从IGBT元件21P以及21N之间引出输出端子U。另外，IGBT元件21P以及21N上分别并联连接有二极管元件23P和23N，作为续流二极管。根据以上结构，电路结构S2具有如下结构:在对输入端子P以及N上分别施加有正电压以及负电压的状态下，对各栅极G施加控制信号，由此，从输出端子U产生对应于控制信号的输出。
IGBT元件21P以及21N分别具有对应于栅极G的控制焊盘51P和51N。控制焊盘51P和51N分别面向接触孔A1P以及A1N。另外，IGBT元件21P以及21N分别具有对应于发射极端子的发射极焊盘52P和52N。另外，IGBT元件21P以及21N的各自的集电极端子分别面向散热器24P以及24N而被焊接。
对于二极管元件23P以及23N来说，分别在一侧具有二极管焊盘(阳极)53P以及53N，另一侧(阴极侧)面向散热器24P以及24N而被焊接。
参照图1～图4，引线61～63从密封构件10的内部通过第三面P3突出到功率模块101的外部。另外，引线61～63在密封构件10内部与被密封部20电连接。具体地说，P引线61、N引线62以及U引线63，分别与电路结构S2中的输入端子P、N以及输出端子U对应地连接。
散热器24P设置在IGBT元件21P以及二极管元件23P上的第二面P2侧。散热器24N设置在IGBT元件21N以及二极管元件23N上的第二面P2侧。散热器24P以及24N是由具有高导电性以及高导热性的材质构成的构件，例如是铜(Cu)制的厚度为3mm的板状构件。散热器24P以及24N具有作为电路结构S2的布线路径的一部分的功能、和通过扩散来自被密封部20所具有的半导体元件21P、23P、21N及23N的热来促进散热的功能。在散热器24P以及24N的表面的与模型树脂11接触的部分，形成有用于提高粘合性的凹凸形状。
接着，对在本实施方式的功率模块101上附加有控制衬底的结构进行说明。
主要参照图8，控制衬底70是具有输出控制信号的功能的衬底。控制衬底70在第一面P1的附近与第一面P1平行地配置。以通过控制信号引脚71向功率模块101提供控制信号的方式连接控制衬底70。
具体地说，各控制信号引脚71分别插入到功率模块101的接触孔A1P以及A1N(图1)中。由此，通过各控制信号引脚71，控制衬底70分别与控制焊盘51P以及51N电连接。另外，引线61、62及63分别利用螺钉81以及螺母80与外部结构82连接。
对于接触孔A1P以及A1N来说，由于在功率模块101的第一面P1侧开口，所以，位于第一面P1的宽度尺寸W的范围内。因而，即使控制衬底70的尺寸为宽度尺寸W以下，也能以与接触孔A1P以及A1N对置的方式配置控制衬底70。其结果是，可在控制衬底70与功率模块101的第一面P1之间的区域，分别通过接触孔A1P以及A1N进行电连接。
接着，使用图9～图13，对作为本实施方式的半导体装置的功率模块的制造方法进行说明。
参照图9，在芯片焊接(die bond)步骤中，在散热器24P上焊接IGBT元件21P以及二极管元件23P。另外，虽然在图9中未作图示，但同样地在散热器24N上焊接IGBT元件21N以及二极管元件23N。
主要参照图10，在框架接合步骤中，采用超声波接合法分别对散热器24P以及24N和引线框架60进行接合。引线框架60是具有成为引线61～63(图2)的部分的构件。并且，该步骤的接合的方法并不限于超声波接合法，也可使用焊料等进行接合。
主要参照图11，在引线接合步骤中，进行铝导线40的布线。另外，在散热器24P以及24N的下表面粘结有绝缘片12(图3)。
主要参照图12，在模塑(mold)步骤中，用传递模塑法来形成模型树脂11(图1～图3)。首先，以模具的型腔(cavity)位于形成模型树脂11的位置的方式配置模具。然后，对粉末状或片状的环氧树脂等树脂加温加压使其熔融，成为粘度较低的状态，并注入到型腔内。然后，使熔融的树脂硬化，从而形成模型树脂11。
参照图12以及图13，在引线切割步骤中，切除引线框架60的不需要部分，从而形成引线61～63。
参照图13，利用激光L进行加工，在密封构件10的第一面P1侧形成接触孔A1P以及A1N。
如上所述，制造出功率模块101(图1～图3)。
接着，对本实施方式的变形例进行说明。
主要参照图5，对于具有电路结构S1的功率模块来说，具有一组彼此并联连接的IGBT元件TR以及二极管DD。即，是所谓“1中有1(1 in1)”的功率模块。另外，对于具有电路结构S2(图4)的本实施方式的功率模块101来说，是一个功率模块101具有两组上述的IGBT元件TR以及二极管DD元件的组。即，功率模块101是所谓“1中有2(2 in 1)”的功率模块。
参照图6以及图7，电路结构S4以及S6分别对应于所谓“1中有4(4 in 1)”以及“1中有6(6 in 1)”的各功率模块。
以下，使用图14～图16，对作为比较例的半导体装置的功率模块的结构进行说明。
参照图14～图16，本比较例的功率模块901与本实施方式1的功率模块101不同，不具有接触孔A1P以及A1N，代之以具有控制引线64P以及64N。控制引线64P以及64N与引线61～63同样地从密封构件10内部通过第三面P3突出。突出的控制引线64P以及64N分别在第一面P1侧弯曲成直角。另外，在密封构件10内部，控制引线64P以及64N分别利用铝导线40而与控制焊盘51P以及51N连接。
接着，对在本比较例的功率模块901上附加有控制衬底的结构进行说明。
主要参照图17，控制衬底970具有输出控制信号的功能。控制衬底970在第一面P1的附近与第一面P1平行地配置，并分别与控制引线64P以及64N连接。
控制引线64P以及64N从密封构件10内部通过第三面P3突出，然后，向与朝向控制衬底970的第一面P1正交的方向弯曲并延伸。即，在IGBT元件21P以及21N与控制衬底970之间，以绕行(detour)第一面P1的方式进行电连接。因此，若控制衬底970的宽度尺寸不大于第一面P1的宽度尺寸W，则难以直接使控制衬底970分别与控制引线64P以及64N连接。
根据本实施方式，如图1～图3所示，密封构件10具有分别使被密封部20的第一面P1侧的面的一部分即控制焊盘51P以及51N露出的接触孔A1P以及A1N。因而，如图8所示，即便控制衬底70的宽度尺寸为第一面P1的宽度尺寸W以下，也能够以控制衬底70分别和接触孔A1P以及A1N的相对的方式，配置控制衬底70和功率模块101。由此，能够通过第一面P1进行功率模块101和控制衬底70之间的电连接。因而，与通过第三面P3并进行绕行第一面P1的电连接的比较例(图17)相比，可在更小空间内电连接。其结果是，可进行附加有控制衬底70的功率模块101整体的小型化。
而且，接触孔A1P以及A1N分别位于IGBT元件21P上以及21N上。由此，通过密封构件10的IGBT元件21P上以及21N上的第一面P1，能够进行IGBT元件21P以及21N分别与控制衬底70之间的电连接。因而，与绕行密封构件10的IGBT元件21P上以及21N上的第一面P1进行电连接的情况相比，可在小空间内进行电连接。因此，能够实现作为附加有控制衬底70的功率模块101整体的小型化。
另外，如图1～图3所示，在控制焊盘51P以及51N上不形成引线或导线。因而，不需要针对图14～图15所示的比较例中的控制引线64P以及64N或控制焊盘51P以及51N的铝导线40，可实现低价格。
另外，由于接触孔A1P以及A1N具有圆形的剖面形状，所以，能够抑制应力集中到接触孔A1P以及A1N的外缘的一部分，并可确保功率模块101的可靠性。
另外，在附加控制衬底70之前的功率模块101的控制焊盘51P以及51N上，没有设置与控制焊盘51P以及51N分别电连接并从密封构件10突出的部分。因此能够防止IGBT元件21P以及21N的静电破坏。并且，在比较例中，从密封构件10突出控制引线64P以及64N与外部接触，由此，静电施加到控制焊盘51P、51N，有时IGBT元件21P以及21N产生静电破坏。
另外，对于密封构件10来说，在被密封部20的第一面P1侧，具有在树脂成形时具有充分流动性的材料构成的模型树脂11。因此，被密封部20更可靠地被密封。
另外，对于密封构件10来说，在被密封部20的第二面P2侧具有绝缘片12，该绝缘片12由具有比模型树脂11的材质高的导热性的材料构成。因此，能够将来自IGBT元件21P、21N、二极管元件23P以及23N的热有效地散热到功率模块101外。
另外，功率模块101在半导体元件21P、21N、23P以及23N各自与绝缘片12之间，具有散热器24P或24N，因此，来自半导体元件21P、21N、23P以及23N的热，利用散热器24P或24N被扩散后传递到绝缘片12，所以，能够有效地从第二面P2散热到功率模块101外。
另外，接触孔A1P以及A1N形成在第一面P侧。即，由于散热器24P、24N及绝缘片12的存在，而形成在与成为主要散热面的第二面P2相反的面侧。因此，如图8所示，在接触孔A1P以及A1N的形成面侧配置有控制衬底70的情况下，能够不受控制衬底70的影响地从第二面P2侧进行散热。
另外，在主要的散热面即第二面P2侧，附加图57所示的散热片83，可进一步提高散热效率。
另外，设置通过第三面P3而突出的引线61～63，所以，如图8所示，能够将位于第三面P3附近的外部结构82与功率模块101直接或者以较短的路径连接。
实施方式2
参照图19，本实施方式的功率模块102的IGBT元件21P以及21N分别具有控制焊盘51Pc以及51Nc。图19那样的从功率模块102的第一面P1侧观察的平面图中，铝导线40位于控制焊盘51Pc以及51Nc分别与位置EP以及EN之间，该位置EP以及EN是密封构件10的外缘(图中双点划线)的分别最接近控制焊盘51Pc以及51Nc的位置。并且，对于这种位置关系来说，取代采用适合本实施方式的IGBT元件21P以及21N(图19)，而将实施方式1中的IGBT元件21P以及21N(图2)的各自的安装方向顺时针旋转90°，由此，也能实现。
另外，关于上述以外的结构，与上述的实施方式1的结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，如图19所示，能够将控制焊盘51Pc以及51Nc彼此密集形成在功率模块102的中央部附近。因而，即使控制衬底70(图8)进一步变小，也能够使控制衬底70与控制焊盘51Pc以及51Nc的各自上的接触孔A1P以及A1N(图18)分别对置。因此可将附加有控制衬底70的功率模块102进一步小型化。
另外，铝导线40位于各控制焊盘51Pc以及51Nc与各位置EP以及EN之间。假设形成分别从控制焊盘51Pc以及51Nc朝向密封构件10外缘的电气路径(图中沿着虚线的路径)，则该电气路径与铝导线40之间发生短路的可能性较高。根据本实施方式，与各控制焊盘51Pc以及51Nc的电气路径是通过各接触孔A1P以及A1N而设置的，因此电气路径分别从控制焊盘51Pc以及51Nc朝向第一面P1而延伸地设置，而并没有朝向密封构件10的外缘。因而可防止上述那样的短路发生。
实施方式3
参照图20以及图21，作为本实施方式的半导体装置的功率模块103，与实施方式1的功率模块101不同，具有接触孔A2N以及A3N，以取代N引线62，且具有接触孔A2P以及A5，以取代U引线63。
另外，对于被密封部20来说，在二极管元件23P上的第一面P1侧具有框架25，该框架25用于将二极管元件23P分别与二极管元件23N以及IGBT元件21N电连接。即，被密封部20具有将至少一对半导体元件彼此电连接的框架25。利用框架25与散热器24N之间的串联连接，二极管元件23P分别与二极管元件23N以及IGBT元件21N电连接。
参照图4和图20，功率模块103具有与电路结构S2对应的结构、即与上述所谓“1中有2(2 in 1)”对应的结构。具体地说，接触孔A2P以及A5与输出端子U对应，且接触孔A2N以及A3N与输入端子N对应。
并且，上述以外的结构与上述的实施方式1的结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，框架25能够构成与所谓“1中有2(2 in 1)”的电路结构S2对应的布线的一部分。
另外，通过取代N引线62(图1)的接触孔A2N以及A3N、取代U引线63(图1)的接触孔A2P以及A5，能够取得与IGBT元件21P、21N、二极管元件23P以及23N之间的电连接，所以，与通过作为细线的铝导线40(图2)的情况相比，能够抑制电流损耗。
实施方式4
参照图24，作为本实施方式的半导体装置的功率模块104的P引线61设置在与实施方式3的功率模块103不同的位置上。即，如图24那样的从功率模块104的第一面P1侧观察的平面图中，密封构件10的外缘(图中双点划线)与P引线61的从第三面P3突出的部分具有共同的中心线(图中单点划线)。
并且，上述以外的结构与上述的实施方式3的结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
参照图25，为了对应大电流化而并排配置两个功率模块104。各P引线61以所突出的前端彼此接触的方式重合。另外，两个功率模块104以各密封构件10的中心线(图中单点划线)一致的方式配置。
参照图26，若两个功率模块103(实施方式3的功率模块)以各密封构件10的中心线(图中单点划线)一致的方式配置，则各P端子61的中心线(未图示)会成为错开的状态。从而难以将P端子61彼此连接。
根据本实施方式，当两个功率模块104并联连接配置时，能够以各密封构件10的中心线一致的方式配置。因而，可沿着密封构件10形状排列两个功率模块104。
实施方式5
参照图27～图29，作为本实施方式的半导体装置的功率模块105的密封构件10分别在散热器24P以及24N上具有接触孔A4P以及A4N。接触孔A4P以及A4N分别使散热器24P以及24N的第一面P1侧的表面的一部分露出。
散热器24P以及24N分别在面向各接触孔A4P以及A4N的区域具有平坦的形状，并且在面向模型树脂11的表面上具有用于提高粘结性的凹凸形状。该凹凸形状具有以比各接触孔A4P以及A4N的直径尺寸小的周期变化的起伏。
参照图27～图30，分别通过接触孔A4P以及A4N，能够进行与箭头KP以及KN分别指出的部分之间的电连接。
并且，上述以外的结构与上述的实施方式1的结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，由于能够取得与箭头KP以及KN分别指出的部分之间的电连接，所以，根据采用这种电连接的4端子法的测定(kelvinsense:开尔文检测)，能够更精确地掌握半导体元件21P、21N、23P和23N的正真的特性。
另外，散热器24P以及24N的分别面向接触孔A4P以及A4N的区域是平坦的形状，因此能够将用于设置接触孔A4P以及A4N的加工作为平坦面上的加工来进行。因而能够容易地进行用于设置接触孔A4P以及A4N的加工。
另外，由于散热器24P以及24N的分别面向接触孔A4P以及A4N的区域是平坦的形状，所以，能够使为了电连接而分别插入到接触孔A4P以及A4N中的布线构件容易与散热器24P以及24N粘结。
实施方式6
参照图31以及图32，作为本实施方式的半导体装置的功率模块106具有IGBT元件21P以及21N，作为进行通过主端子的电气路径的开关的半导体开关元件。IGBT元件21P以及21N分别具有发射极焊盘52P以及52N作为主端子。另外，IGBT元件21P以及21N分别具有控制焊盘51P以及51N作为控制端子。由于流过控制端子的电流是对应于控制信号的电流，所以，是比较小的电流。另一方面，主端子位于功率模块106作为控制对象的电气路径上，因此，流过比控制端子大的电流。
功率模块106与实施方式1的功率模块101不同，具有接触孔A2P、A2N、A3P、A3N、A4P以及A4N，以取代P引线的61、N引线62及U引线63(图2)。接触孔A2P、A2N、A3P、A3N、A4P以及A4N分别设置在发射极焊盘52P、52N、二极管焊盘53P、53N、散热器24P以及24N上。即，接触孔A2P以及A2N位于半导体开关元件的主端子上。
并且，功率模块106与实施方式1的功率模块101不同，取代接触孔A1P以及A1N(图1)而采用铝导线40分别连接控制焊盘51P以及51N与所布线的控制引线64P以及64N。控制引线64P以及64N分别从密封构件10的内部通过第三面P3后突出到功率模块101的外部。
另外，上述以外的结构与上述的实施方式1的结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，为了与主端子电连接，功率模块106具有接触孔A2P以及A2N，以取代引线61～63(实施方式1)。因此，无需形成与流过主端子的大电流对应的大型引线，所以，能够将功率模块106小型化。
实施方式7
参照图34以及图35，本实施方式的功率模块107的密封构件10具有接触孔ATP。接触孔ATP例如作为实施方式1的接触孔A1N(图)而设置。接触孔ATP具有与第一面P1平行的圆形剖面形状，具有圆形的直径越接近第一面P1越大的锥形形状。即，接触孔ATP具有越接近第一面P1面积越大的与第一面P1平行的剖面形状。
并且，在上述说明中，对接触孔ATP作为接触孔A1N(图1)而设置的情况进行了说明，但实施方式1～6的接触孔A1P、A1N、A2P、A2N、A3P、A3N、A4P、A4N及A5的任意一个都能够具有接触孔ATP的形状。
另外，上述以外的结构与上述的实施方式1～6的任一结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，能够抑制IGBT元件21P、21N、二极管元件23P及23N从密封构件10露出的面积，并且能够增大接触孔ATP在第一面P1上的开口面积。增大开口面积，从而使得通过接触孔ATP的电连接作业容易。
实施方式8
参照图36，本实施方式的功率模块108的密封构件10具有接触孔APR。接触孔APR例如作为实施方式1的接触孔A1N(图1)而设置。
在接触孔APR的侧面形成密封构件10凹陷的区域，作为接触孔APR的区域的一部分。即，接触孔APR的侧面具有朝向密封构件10突起的部分即突起PR。
优选接触孔APR具有与实施方式7的接触孔ATP(图34以及图35)的形状相同的区域、和从该区域的侧面朝向密封构件10突起的突起PR。即，接触孔APR具有越接近第一面P1面积越大的与第一面P1平行的剖面形状的锥形区域、和从该锥形区域的侧面朝向密封构件10突起的突起PR。
并且，在上述说明中，对接触孔APR作为接触孔A1N(图1)而设置的情况进行了说明，但实施方式1～6的接触孔A1P、A1N、A2P、A2N、A3P、A3N、A4P、A4N及A5的任意一个都能够具有接触孔ATP的形状。
另外，上述以外的结构与上述的实施方式1～6的任一结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，例如，由焊料等构成的布线构件填充在接触孔APR中时，填充到接触孔APR的突起PR内的部分用作固定器(anchor)。即，当施加了抽出布线构件这样的力时成为固定器，防止布线构件被抽出。
另外，接触孔APR具有锥形区域，从而得到与实施方式7相同的效果。
实施方式9
参照图37以及图38，作为本实施方式的半导体装置的功率模块109具有多个接触孔A1P以及多个接触孔A1N。对于多个接触孔A1P以及A1N来说，在相对与第一面P1正交的方向(图38的虚线方向)倾斜的方向，以相邻的多个接触孔A1P以及A1N越接近第一面P1越相离的方式形成。由此，对于本实施方式的接触孔A1P以及A1N的第一面P1上的位置来说，设置在相对实施方式1的位置(图37的虚线上的位置)向图中箭头方向移位的位置。
并且，上述以外的结构与上述的实施方式1的结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，与多个接触孔A1P以及A1N全部沿着与第一面P1正交的方向延伸形成的情况相比，能够在第一面P1上使相邻的多个接触孔A1P以及A1N进一步相离。因而，在相邻的多个接触孔A1P以及A1N的每一个中设置有布线的情况下，能够防止各布线彼此成为障碍的情况。
实施方式10
参照图39，作为本实施方式的半导体装置的功率模块110的被密封部20具有面向接触孔A1N的导电体部26。导电体部26是IGBT元件21N在控制焊盘51N(图39中未作图示)上具有的敷金属层(metallizationlayer)、或者是被密封部20具有的块。
敷金属层是例如金(Au)或银(Ag)制的导电体层。另外，块是例如铜(Cu)制的导电体块。
并且，上述以外的结构与上述的实施方式1的结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，在形成接触孔A1N时，或者在利用接触孔A1N进行连接时，能够利用导电体部26减轻施加到IGBT元件21N的损伤。
并且，设置分别面向实施方式1～6的接触孔A1P、A1N、A2P、A2N、A3P、A3N、A4P、A4N和A5的导电体部26，从而能够减轻IGBT元件21P、21N、二极管元件23P以及23N的损伤。
实施方式11
参照图40，位于作为本实施方式的半导体装置的功率模块111的IGBT元件21N上的接触孔A1N，利用例如由焊料或导电性树脂等导体构成的填充部31填埋。
优选构成填充部31的导电体的熔点低于将IGBT元件21N连接到散热器24N的焊料(未图示)的熔点。
另外，优选被密封部20具有如图39所示的面向接触孔A1N的导电体部26(图40中未图示)。
并且，上述以外的结构与上述的实施方式1的结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，将接触孔A1N内的填充部31用作布线，由此，能够容易将IGBT元件21N与功率模块111的外部电连接。
另外，构成填充部31的导电体的熔点低于将IGBT元件21N连接到散热器24N的焊料的熔点。由此，能够不使连接IGBT元件21N与散热器24N的焊料再熔融，而使构成填充部31的导体熔融来形成填充部31。因而，能够抑制IGBT元件21N与散热器24N之间的连接可靠性的恶化。
另外，在填充部31和IGBT元件21N之间设置导电体部26，从而能够将填充部31与IGBT元件21N更加可靠地电连接。
并且，利用填充部31分别填埋实施方式1～6的接触孔A1P、A1N、A2P、A2N、A3P、A3N、A4P、A4N及A5，从而能够使IGBT元件21P、21N、二极管元件23P和23N分别容易与功率模块111的外部电连接。
实施方式12
参照图41，作为本实施方式的半导体装置的功率模块112具有金属弹簧32和控制衬底70。
金属弹簧32以在接触孔A1N内能够在与第一面P1交叉的方向弹性变形的方式设置。即，功率模块112具有由在接触孔A1N内能够在与第一面P1交叉的方向弹性变形的导电体构成的连接构件。
控制衬底70以覆盖接触孔A1N的方式设置。金属弹簧32在控制衬底70与IGBT元件21N之间处于被压缩的状态。因此，金属弹簧32的一端被控制衬底70侧按压，并且另一端被IGBT元件21N侧按压。
优选如图41所示，接触孔A1N的第二面P2侧被由与实施方式11的填充部31相同材质构成的填充部31p填埋，并且在第一面P1侧设置上述的金属弹簧32。
并且，上述以外的结构与上述的实施方式1的结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，控制衬底70和IGBT元件21N通过金属弹簧32被电连接。金属弹簧32能够通过插入而配置在接触孔A1N内，因此能够容易地进行控制衬底70与IGBT元件21N之间的电连接。
另外，金属弹簧32能够弹性变形，因此能够吸收在IGBT元件21N与控制衬底70之间产生的力。因此，能够减轻因该力而产生的功率模块112的应力，从而提高功率模块112的可靠性。
另外，在金属弹簧32与IGBT元件21N之间设置填充部31P，因此使金属弹簧32伸长这样的力不会直接加到IGBT元件21N上。因此，能够防止IGBT元件21N的损坏。
实施方式13
参照图42以及图43，作为本实施方式的半导体装置的功率模块113与实施方式1的功率模块101不同，具有接触孔A8以及A7，分别取代P引线62以及U引线63。
另外，功率模块113的被密封部20具有构成一对的IGBT元件21P以及二极管元件23P、和构成另一对的IGBT元件21N以及二极管元件23N。
另外，被密封部20具有框架27以及28。框架27位于上述一对之上的第一面P1侧。框架28位于上述另一对之上的第一面P1侧。框架27将上述一对彼此电连接。另外，框架27还具有将上述一对与散热器24N电连接的功能。框架28将上述另一对彼此电连接。
密封构件10具有接触孔A7以及A8。利用各接触孔A7以及A8，使框架27以及28的各自的第一面P1侧的表面的一部分露出。接触孔A7通过框架27设置在构成上述一对的IGBT元件21P以及二极管元件23P上。另外，接触孔A8通过框架28设置在构成上述另一对的IGBT元件21N以及二极管元件23N上。
并且，上述以外的结构与上述的实施方式1的结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，接触孔A7通过框架27形成在IGBT元件21P以及二极管元件23P上。另外，接触孔A8通过框架28形成在IGBT元件21N以及二极管元件23N上。因此，与不通过框架27以及28的任何一个而在IGBT元件21P、21N、二极管元件23P以及23N上形成接触孔的情况相比，能够减轻施加到IGBT元件21P、21N、二极管元件23P和23N上的损伤。
另外，接触孔A7被用作针对利用框架27而成对的IGBT元件21P以及二极管元件23P这二者的电气路径。另外，接触孔A9被用作针对利用框架28而成对的IGBT元件21N以及二极管元件23N这二者的电气路径。因此，与按各半导体元件21P、21N、23P、23N而形成接触孔的情况相比，可减少接触孔的数目。
实施方式14
首先，使用图44以及图45，对作为本实施方式的半导体装置的功率模块的结构进行说明。
参照图44以及图45，作为本实施方式的半导体装置的功率模块114具备被密封部20、密封构件10和引线65。
被密封部20具有:两个散热器24；设置在各散热器24上的IGBT元件21；二极管元件23；框架28。
各IGBT元件21具有主端子和由控制焊盘51构成的控制端子。另外，各二极管元件23具有主端子。各框架28位于IGBT元件21以及二极管元件23上的第一面P1侧，将IGBT元件21的主端子以及二极管元件23的主端子彼此电连接。各散热器24设置在比IGBT元件21以及二极管元件23更靠近第二面P2侧。
引线65从密封构件10的内部通过第三面P3的面而突出，且在密封构件10的内部将两个散热器24彼此电连接。如图44那样的从功率模块114的第一面P1侧观察的平面图中，密封构件10的外缘(图中双点划线)和引线65的从第三面P3突出的部分都具有相同的中心线(图中单点划线CL)。
密封构件10具有多个接触孔A8以及A1。各接触孔A8通过框架28设置在IGBT元件21以及二极管元件23上。各接触孔A1设置在控制焊盘51上。
主要参照图46，功率模块114具有电路结构S1(图5)在连接点CP处连接并且并联地配置的电路结构S2p。
接着，对在本实施方式的功率模块114上附加有控制衬底70的结构进行说明。
主要参照图47，控制衬底70被两个功率模块114的各自的第一面P1夹持配置。控制衬底70具有控制信号引脚71和发射极引脚72。另外，功率模块114的各引线65利用螺钉81以及螺母80而与外部结构82连接。
控制衬底70具有控制信号引脚71，用于进行通过各功率模块114的接触孔A1(图45)的电连接。另外，控制衬底70具有发射极引脚72，用于进行通过各功率模块114的接触孔A8(图44以及图45)的电连接。
并且，上述以外的结构与上述的实施方式1的结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，如图46所示，从引线65开始的电气路径在连接点CP分支并连接到各IGBT元件21上，因此与没有这种分支的情况相比，能够使较大的电流流过功率模块114。
另外，由于能够将模型树脂11的外形形状作成与实施方式1～13相同的形状，所以，能够将实施方式1～13的模型树脂11的成型模具挪用到本实施方式中。并且，在为了没有连接点CP那样的分支而对应大电流化时，为了确保可靠性，必须增大密封构件10内的电气路径的剖面面积。因此，另外需要与该具有较大剖面面积的电气路径对应的模型树脂11的成型用模具。
另外，如图44所示，从第一面P1侧观察的平面图中，密封构件10的外缘和引线65的从第三面P3突出的部分具有相同的中心线CL。由此，如图47所示，在以两个功率模块114的各自的第一面P1对置的方式配置的情况下，能够使两个功率模块114沿着密封构件10的形状排列。
实施方式15
参照图48，作为本实施方式的半导体装置的功率模块115，具有实施方式14中的两个散热器24成为一体的散热器24W。即，在散热器24W上设置多个IGBT元件21，使多个IGBT元件21的各自的主瑞子即集电极端子之间通过散热器24W被电连接。
并且，上述以外的结构与上述的实施方式14的结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，使用一体化的散热器24W，从而能够使散热器24W连接多个IGBT元件21之间。因而无需设置专门用于连接IGBT元件21之间的结构，所以，能够实现功率模块115的小型化以及低成本化。
实施方式16
首先，使用图49～图51，对作为本实施方式的半导体装置的功率模块的结构进行说明。
主要参照图49～图50，作为本实施方式的半导体装置的功率模块116具有多个电极33和填充树脂部34。另外，密封构件10具有接触孔A1、A4以及A8。接触孔A4横跨两个散热器24上，使各散热器24的第一面P1侧的表面的一部分从密封构件10露出。
填充树脂部34是由以填埋设置有电极33的接触孔A4以及A8的空洞部的方式浇铸成型的绝缘体构成的填埋材料。
各电极33以分别通过接触孔A4以及A8而从第一面P1突出的方式设置。通过接触孔A8的电极33与框架28电连接。通过接触孔A4的电极33与两个散热器24电连接。在电极33上设置相同形状的螺钉孔TH(图52以及图53)。
并且，如图54以及图55所示，电极33可由弯曲的板状构件33P和具有螺钉孔的螺母80制造。
并且，上述以外的结构与上述的实施方式14的结构大致相同，因此在相同或对应的要素上采用同一符号，并省略其说明。
接着，对在本实施方式的功率模块116上附加有控制衬底的结构进行说明。
主要参照图56，利用拧入螺钉孔TH(图52以及图53)的螺钉81，将控制衬底70安装在功率模块116上。
接着，对在本实施方式的功率模块116上附加有散热片的结构进行说明。
参照图57，在功率模块116的第二面P2附加散热片83。散热片83具有提高功率模块116从第二面P2侧的散热效率的功能。
主要参照图58，在功率模块901(图14～图16)的第二面P2附加散热片83。引线62从功率模块901的第三面P3突出。散热片83的表面位于从引线62隔开空间距离SP的位置。为了功率模块901的高耐压化，需要充分地确保空间距离SP，但是，当增加空间距离SP时，功率模块901增大。
根据本实施方式，如图51所示，与比较例的功率模块901(图16)不同，在密封构件10的第三面P3侧的端部E内没有设置导线40(图16)。因而无需在端部E的部分设置用于保护导线40的密封构件10。因此，能够作成密封构件10的端部E的部分被省略的结构，由此，能够将功率模块116小型化。
另外，如图51所示，电极33从第一面P1突出，因此，如图56所示，能够容易地将功率模块116与配置在第一面P1侧的控制衬底70连接。
另外，如图57所示，由于能够消除从第三面P3侧突出的引线，不需要以确保空间距离SP(图58)的方式来设计，能够将功率模块116小型化。
另外，如图52以及图53所示，电极33具有螺钉孔TH。由此，如图56所示，能够将功率模块116和控制衬底70利用螺钉81连接。
另外，如图54以及55所示，对于各电极33来说，将相同形状的螺母80用作构件来进行制造。通过通用该构件来削减功率模块116的制造成本。另外，由于采用相同形状的螺母80，如图56所示，能够将用于安装功率模块116和控制衬底70的螺钉81通用。
另外，电极33通过框架28分别电连接到IGBT元件21以及二极管元件23。电气路径的宽度因该框架28扩大，因此，能够抑制电气路径的电感。
另外，填充树脂部34以填埋设置有电极33的接触孔A4以及A8的空洞部的方式浇铸成型。在施加抽出电极33这样的力的情况下，利用该填充树脂部34来分散该力，防止电极33被抽出。
实施方式17
参照图59，对于作为本实施方式的半导体装置的功率模块117来说，密封构件10的模型树脂11在第一面P1上具有突起11PR。
控制衬底70H具有该突起11PR插入的孔。对于控制衬底70H来说，除了具有突起11PR的这一点以外，具有与控制衬底70相同的结构。
并且，上述以外的结构与上述的实施方式16的结构大致相同，因此在相同或对应的要素上采用相同的符号，并省略其说明。
根据本实施方式，突起11PR插入到控制衬底70H的孔中，从而能够进行功率模块117分别与控制衬底70H、控制信号引脚71之间的定位。
以上对本发明作了详细说明，但这只是例示，并不限定本发明。应当清楚本发明的范围取决于所附的技术方案。

Claims (23)

1.一种半导体装置，其中，
具备:被密封部，具有至少一个半导体元件；密封构件，具有夹持所述被密封部的第一以及第二面，并且密封所述被密封部，
所述密封构件在所述至少一个半导体元件上具有使所述被密封部的所述第一面侧的一部分表面露出的至少一个开口部。
2.如权利要求1的半导体装置，其特征在于，
所述密封构件包括:树脂构件，位于所述被密封部的所述第一面侧；绝缘构件，位于所述被密封部的所述第二面侧，并且，由具有比所述树脂构件的材质高的导热率的材质构成。
3.如权利要求1的半导体装置，其特征在于，
所述至少一个半导体元件包括进行与控制信号对应的开关的至少一个半导体开关元件，
所述半导体开关元件具有被输入所述控制信号并且面向所述至少一个开口部的控制焊盘。
4.如权利要求3的半导体装置，其特征在于，
还具备输出所述控制信号的控制衬底，
所述控制焊盘与所述控制衬底通过所述至少一个开口部电连接。
5.如权利要求1的半导体装置，其特征在于，
所述至少一个半导体元件包括一对半导体元件，
所述被密封部在所述一对半导体元件上的所述第一面侧具有将所述一对半导体元件彼此电连接的框架。
6.如权利要求1的半导体装置，其特征在于，
所述密封构件具有将所述第一以及第二面彼此连接的第三面，
还具备引线，与所述被密封部电连接，并且从所述密封构件的内部通过所述第三面突出。
7.如权利要求6的半导体装置，其特征在于，
在从所述第一面侧观察的平面图中，沿着所述引线突出的方向的所述引线的中心线与所述密封构件的中心线相同。
8.如权利要求1的半导体装置，其特征在于，
所述至少一个开口部具有圆形的剖面形状。
9.如权利要求1的半导体装置，其特征在于，
所述被密封部具有面向所述至少一个开口部的敷金属层。
10.如权利要求1的半导体装置，其特征在于，
所述被密封部具有由面向所述至少一个开口部的导电体构成的块。
11.如权利要求1的半导体装置，其特征在于，
所述至少一个开口部被导电体填埋。
12.如权利要求11的半导体装置，其特征在于，
所述被密封部具有利用接合材料接合在所述至少一个半导体元件的所述第二面侧的散热器，
所述导电体的熔点比所述接合材料的熔点低。
13.如权利要求11的半导体装置，其特征在于，
所述被密封部在面向被所述导电体填埋的所述至少一个开口部的位置具有由导电体构成的块。
14.如权利要求1的半导体装置，其特征在于，
所述至少一个开口部内还具备在与所述第一面交叉的方向能够弹性变形的由导电体构成的连接构件。
15.如权利要求1的半导体装置，其特征在于，
所述至少一个开口部内的所述第二面侧被导电体填埋，
在所述至少一个开口部内的所述第一面侧，设置能够弹性变形且由导电体构成的连接构件。
16.如权利要求1的半导体装置，其特征在于，
所述至少一个半导体元件包括一对半导体元件，
所述被密封部在所述一对半导体元件上的所述第一面侧具有将所述一对半导体元件彼此电连接的框架，
所述至少一个开口部通过所述框架位于所述至少一个半导体元件上。
17.如权利要求1的半导体装置，其特征在于，
所述被密封部具有由设置在所述至少一个半导体元件的所述第二面侧的导电体构成的多个散热器，
所述密封构件具有将所述第一以及第二面彼此连接的第三面，
还具备引线，从所述密封构件的内部通过所述第三面突出，并且，以将所述多个散热器彼此电连接的方式设置。
18.如权利要求1的半导体装置，其特征在于，
还具备至少一个电极，以通过所述至少一个开口部的任意一个并从第一面突出的方式设置。
19.如权利要求18的半导体装置，其特征在于，
在所述至少一个电极的突出的部分设置有螺钉孔。
20.如权利要求18的半导体装置，其特征在于，
所述至少一个开口部是多个开口部，
所述至少一个电极是多个电极，
在所述多个电极上分别设置有相同形状的螺钉孔。
21.如权利要求18的半导体装置，其特征在于，
所述被密封部具有由设置在所述至少一个半导体元件上的所述第一面侧的导电体构成的框架，
所述至少一个电极与所述框架电连接。
22.如权利要求18的半导体装置，其特征在于，
还具备由以填埋设置有所述至少一个电极的所述至少一个开口部的空洞部的方式浇铸成型的绝缘体构成的填埋材料。
23.如权利要求18的半导体装置，其特征在于，
所述密封构件在所述第一面上具有突起。
CN2008100987573A 2007-08-31 2008-05-30 半导体装置 Active CN101378040B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007226353A JP5272191B2 (ja) 2007-08-31 2007-08-31 半導体装置および半導体装置の製造方法
JP2007226353 2007-08-31
JP2007-226353 2007-08-31

Publications (2)

Publication Number Publication Date
CN101378040A true CN101378040A (zh) 2009-03-04
CN101378040B CN101378040B (zh) 2012-03-28

Family

ID=40299255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100987573A Active CN101378040B (zh) 2007-08-31 2008-05-30 半导体装置

Country Status (4)

Country Link
US (1) US7884455B2 (zh)
JP (1) JP5272191B2 (zh)
CN (1) CN101378040B (zh)
DE (1) DE102008025705B4 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714203A (zh) * 2010-01-18 2012-10-03 三菱电机株式会社 功率半导体模块、电力转换装置及铁路车辆
CN104321870A (zh) * 2012-05-16 2015-01-28 萨甘安全防护公司 电功率模块设置
CN105493272A (zh) * 2013-08-29 2016-04-13 三菱电机株式会社 半导体模块、半导体装置以及汽车
JP2017092185A (ja) * 2015-11-06 2017-05-25 富士電機株式会社 半導体装置及びその製造方法
CN109216299A (zh) * 2017-06-30 2019-01-15 瑞萨电子株式会社 半导体模块的制造方法及半导体模块
CN109478543A (zh) * 2016-07-28 2019-03-15 三菱电机株式会社 半导体装置
CN109638001A (zh) * 2017-10-06 2019-04-16 三菱电机株式会社 半导体装置
CN109698174A (zh) * 2017-10-23 2019-04-30 三菱电机株式会社 半导体装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951375B2 (ja) * 1990-07-31 1999-09-20 古河電気工業株式会社 低風騒音低コロナ騒音架空電線
JP5345017B2 (ja) * 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法
JP5171777B2 (ja) * 2009-09-30 2013-03-27 三菱電機株式会社 電力用半導体装置
JP5261851B2 (ja) * 2010-04-08 2013-08-14 三菱電機株式会社 半導体装置の製造方法
JP5253455B2 (ja) 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
MX2012014572A (es) * 2010-07-01 2013-02-21 Mitsubishi Electric Corp Modulo semiconductor de potencia, aparato de conversion de energia electrica, y vehiculo ferroviario.
CN102340233B (zh) * 2010-07-15 2014-05-07 台达电子工业股份有限公司 功率模块
DE112010005985T5 (de) * 2010-11-09 2013-08-14 Mitsubishi Electric Corporation Gehäuse
JP5798412B2 (ja) * 2011-08-25 2015-10-21 日産自動車株式会社 半導体モジュール
JP2013232445A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体装置
JP6016611B2 (ja) * 2012-12-20 2016-10-26 三菱電機株式会社 半導体モジュール、その製造方法およびその接続方法
JP5490276B2 (ja) * 2013-03-05 2014-05-14 三菱電機株式会社 パワー半導体装置
JP5975177B2 (ja) * 2013-07-16 2016-08-23 三菱電機株式会社 半導体装置
WO2015045648A1 (ja) * 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
JP6187819B2 (ja) * 2013-12-19 2017-08-30 パナソニックＩｐマネジメント株式会社 回路モジュール、電力制御装置及び電力制御回路の製造方法
JP5918797B2 (ja) * 2014-03-31 2016-05-18 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法
WO2017056144A1 (ja) * 2015-09-28 2017-04-06 三菱電機株式会社 半導体装置
JP6604184B2 (ja) 2015-12-17 2019-11-13 富士電機株式会社 半導体モジュール
TWI624152B (zh) * 2016-11-11 2018-05-11 Excel Cell Electronic Co Ltd Photoelectric relay
JP6673246B2 (ja) * 2017-02-06 2020-03-25 株式会社デンソー 半導体装置
US10438877B1 (en) * 2018-03-13 2019-10-08 Semiconductor Components Industries, Llc Multi-chip packages with stabilized die pads
JP7185894B2 (ja) * 2018-06-26 2022-12-08 北川工業株式会社 出力ノイズ低減装置
JP7134131B2 (ja) * 2019-04-26 2022-09-09 三菱電機株式会社 半導体装置
JP7298467B2 (ja) * 2019-12-17 2023-06-27 三菱電機株式会社 半導体モジュールおよび半導体装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418247A (en) * 1987-07-14 1989-01-23 Fuji Electric Co Ltd Plastic sealed semiconductor device
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
JP3150253B2 (ja) * 1994-07-22 2001-03-26 三菱電機株式会社 半導体装置およびその製造方法並びに実装方法
US5491361A (en) * 1994-10-14 1996-02-13 The Aerospace Corporation Hydrogen out venting electronic package
JP3414017B2 (ja) * 1994-12-09 2003-06-09 ソニー株式会社 半導体装置
JPH08274219A (ja) 1995-03-31 1996-10-18 Seiko Epson Corp 半導体装置及びその製造方法
JPH08279575A (ja) * 1995-04-10 1996-10-22 Sony Corp 半導体パッケージ
US5721450A (en) * 1995-06-12 1998-02-24 Motorola, Inc. Moisture relief for chip carriers
JP2798630B2 (ja) * 1995-07-18 1998-09-17 九州日本電気株式会社 樹脂封止型半導体装置
KR0170024B1 (ko) * 1995-10-27 1999-02-01 황인길 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
JP3410969B2 (ja) * 1997-06-30 2003-05-26 株式会社東芝 半導体装置
JPH11186294A (ja) * 1997-10-14 1999-07-09 Sumitomo Metal Smi Electron Devices Inc 半導体パッケージ及びその製造方法
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
CA2255441C (en) 1997-12-08 2003-08-05 Hiroki Sekiya Package for semiconductor power device and method for assembling the same
JP4098414B2 (ja) * 1998-09-10 2008-06-11 株式会社東芝 半導体装置
US5994784A (en) * 1997-12-18 1999-11-30 Micron Technology, Inc. Die positioning in integrated circuit packaging
JP2000227457A (ja) * 1999-02-05 2000-08-15 Rohm Co Ltd 半導体装置
JP4334047B2 (ja) * 1999-02-19 2009-09-16 三洋電機株式会社 半導体装置とその製造方法
JP3012643B1 (ja) * 1999-03-16 2000-02-28 九州日本電気株式会社 半導体装置の製造方法
JP2001127212A (ja) * 1999-10-26 2001-05-11 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP3971568B2 (ja) * 1999-11-29 2007-09-05 松下電器産業株式会社 半導体パッケージ及び半導体パッケージの製造方法
JP4007741B2 (ja) * 2000-01-12 2007-11-14 三菱電機株式会社 半導体装置
EP1121009A3 (en) 2000-01-28 2004-06-16 Kabushiki Kaisha Toshiba Power semiconductor module for use in power conversion units with downsizing requirements
JP4540884B2 (ja) 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
JP3858732B2 (ja) * 2002-03-08 2006-12-20 株式会社日立製作所 半導体装置
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4583122B2 (ja) * 2004-09-28 2010-11-17 三菱電機株式会社 半導体装置及びその製造方法
KR20070116097A (ko) * 2005-03-16 2007-12-06 야마하 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법, 및 덮개 프레임
JP2006319084A (ja) 2005-05-12 2006-11-24 Mitsubishi Electric Corp 半導体装置
JP2007165426A (ja) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp 半導体装置
JP4569473B2 (ja) * 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714203A (zh) * 2010-01-18 2012-10-03 三菱电机株式会社 功率半导体模块、电力转换装置及铁路车辆
CN102714203B (zh) * 2010-01-18 2015-04-22 三菱电机株式会社 功率半导体模块、电力转换装置及铁路车辆
CN104321870A (zh) * 2012-05-16 2015-01-28 萨甘安全防护公司 电功率模块设置
CN105493272A (zh) * 2013-08-29 2016-04-13 三菱电机株式会社 半导体模块、半导体装置以及汽车
CN105493272B (zh) * 2013-08-29 2019-03-15 三菱电机株式会社 半导体模块、半导体装置以及汽车
JP2017092185A (ja) * 2015-11-06 2017-05-25 富士電機株式会社 半導体装置及びその製造方法
CN109478543A (zh) * 2016-07-28 2019-03-15 三菱电机株式会社 半导体装置
CN109216299A (zh) * 2017-06-30 2019-01-15 瑞萨电子株式会社 半导体模块的制造方法及半导体模块
CN109216299B (zh) * 2017-06-30 2023-10-27 瑞萨电子株式会社 半导体模块的制造方法及半导体模块
CN109638001A (zh) * 2017-10-06 2019-04-16 三菱电机株式会社 半导体装置
CN109638001B (zh) * 2017-10-06 2023-03-28 三菱电机株式会社 半导体装置
CN109698174A (zh) * 2017-10-23 2019-04-30 三菱电机株式会社 半导体装置
CN109698174B (zh) * 2017-10-23 2023-02-03 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP2009059923A (ja) 2009-03-19
US7884455B2 (en) 2011-02-08
DE102008025705B4 (de) 2013-09-05
DE102008025705A1 (de) 2009-03-05
US20090057929A1 (en) 2009-03-05
CN101378040B (zh) 2012-03-28
JP5272191B2 (ja) 2013-08-28

Similar Documents

Publication Publication Date Title
CN101378040B (zh) 半导体装置
CN101582403B (zh) 以夹在金属层之间的倒装管芯为特征的半导体封装
US9147649B2 (en) Multi-chip module
US9312211B2 (en) Semiconductor device and manufacturing method thereof
US20070200219A1 (en) Power Semiconductor Device And Method For Producing It
US10698021B2 (en) Device including a compound semiconductor chip
US20140264611A1 (en) Semiconductor component and method of manufacture
CN105470245B (zh) 半导体器件
US8237268B2 (en) Module comprising a semiconductor chip
CN103972184B (zh) 芯片布置和芯片封装
CN104701308B (zh) 电子器件
CN104051397B (zh) 包括非整数引线间距的封装器件及其制造方法
CN109473415A (zh) 具有顶侧冷却部的smd封装
CN109473410A (zh) 具有顶侧冷却部的smd封装
CN104465757A (zh) 半导体装置及其制造方法
EP2765601A1 (en) Semiconductor device and method of manufacture thereof
CN104241362A (zh) 半导体器件
US11289406B2 (en) Signal isolator having enhanced creepage characteristics
US8796837B2 (en) Lead and lead frame for power package
CN104900618A (zh) 用于在半导体封装之间建立垂直连接的插入器
JP7209615B2 (ja) 半導体装置
CN205944072U (zh) 半导体功率器件封装结构
CN109638001A (zh) 半导体装置
JP4258411B2 (ja) 半導体装置
CN104103680B (zh) 芯片和芯片装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant