JP3971568B2 - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP3971568B2
JP3971568B2 JP2000357484A JP2000357484A JP3971568B2 JP 3971568 B2 JP3971568 B2 JP 3971568B2 JP 2000357484 A JP2000357484 A JP 2000357484A JP 2000357484 A JP2000357484 A JP 2000357484A JP 3971568 B2 JP3971568 B2 JP 3971568B2
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
columnar
heat sink
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000357484A
Other languages
English (en)
Other versions
JP2001223321A (ja
Inventor
一博 登
良典 酒井
一夫 有末
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000357484A priority Critical patent/JP3971568B2/ja
Publication of JP2001223321A publication Critical patent/JP2001223321A/ja
Application granted granted Critical
Publication of JP3971568B2 publication Critical patent/JP3971568B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子機器に用いる半導体のパッケージ及び半導体パッケージの製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の回路形成において半導体は不可欠な部品であり実装形態も種々検討、使用されている。従来の技術として図12に示すようなパッケージ形態で取り扱いと実装をしやすくしたものが用いられている。
【0003】
以下図面を参照しながら、上述した従来の方法の一例について説明する。
【0004】
図12は従来の半導体パッケージの形態の断面を示すものである。
【0005】
半導体1は片面に上側第1電極(上a電極)2と上側第2電極(上b電極)3を、他の面の全体に下電極5を有している。回路基板7は両面に所定の回路パターンを有しており、両面の間はスルーホール導体(図示せず)により接合され、両面で一つの回路を形成している。さらに、回路基板7には他の電気回路と接続するための接続体として回路パターンに金、銀、銅、若しくは、半田を主材料とするボール8を接合して他の電気回路と接続しやすくしているものもある。
【0006】
これら半導体1と回路基板7を接合して半導体パッケージとするが、まず、下電極5は、半田6によって回路基板7の回路パターンに接合される。下電極5と回路パターンの接合は半田6以外に導電ペースト、若しくは金を用いることもある。
【0007】
一方、上側第1電極(上a電極)2と上側第2電極(上b電極)3は一般的には金線又はアルミニウム線4を用いてワイヤボンディング法で回路パターンにそれぞれ接続される。
【0008】
次に、半導体1を主とする回路構成部を保護するために、絶縁樹脂9を用いて接合している金線又はアルミニウム線4を変形させないように、回路基板7の半導体1の実装面側を覆い、保護と取り扱い性を向上させて半導体パッケージが形成される。
【0009】
絶縁樹脂9の供給は、金型を用いて成形する方法、溶けた樹脂を流し込む方法、又は、粉末若しくは粒状の樹脂を半導体1の上面に置いたのち加熱溶融させて全体を覆う方法等が有る。
【0010】
【発明が解決しようとする課題】
しかしながら、上記のような構成では、半導体の発熱量が大きくなると、回路基板では放熱効果が小さく、また熱伝導性の良いセラミックで形成された回路基板を用いて放熱板等に放熱するとしても、回路パターン形成が重視され、放熱の配慮が少なくなり放熱ロスが生じやすい。また、金線又はアルミニウム線を放熱に利用しようとしても金線又はアルミニウム線はワイヤボンディングするためには線径の太さに限界があり、それぞれの線径の許容電流容量内で使用しなければならない。電源回路のように大電流に対応する場合は、一カ所の電極に複数本の接合が必要となる。さらに、電流値が大きくなるに従い、安全性、信頼性確保のために電極間距離の確保が必要であるが、金線又はアルミニウム線を用いる場合は、ワイヤボンディング時の線形状のばらつき、その後の加工工程中における変形等により電極間距離の確保が難しいと言う問題点がある。
【0011】
従って、本発明の目的は、上記問題を解決することにあって、半導体を一つ又は複数個用いて構成され、簡単な構造で放熱効果に優れ、品質の安定したものとすることができる半導体パッケージ及び半導体パッケージの製造方法を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【0013】
本発明の第1態様によれば、上下両面に電極をそれぞれ有する第1半導体と、
上記第1半導体の下面電極を接合材を用いて接合した放熱板と、
上記第1半導体の上面電極と上記放熱板のそれぞれに接合された柱状又は球状電極とを備えるとともに、
封止樹脂で上記第1半導体及び上記放熱板の上記第1半導体を接合した面が覆われているとともに、上記柱状又は球状電極の先端の一部が上記封止樹脂から突出するようにしたことを特徴とする半導体パッケージを提供する。
【0015】
本発明の第態様によれば、上記第1半導体とは同一種類であり、上下両面に電極をそれぞれ有する第2半導体をさらに備えて、
上記放熱板は、セラミックに、金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で同一極の電気回路が配置され、上記同一極の電気回路に、上記第1及び第2半導体の上記下面電極が接合材を用いて接合されているようにした第1の態様に記載の半導体パッケージを提供する。
【0016】
本発明の第態様によれば、上記第1半導体とは異なる種類であり、上下両面に電極をそれぞれ有する第3半導体をさらに備えて、
上記放熱板は、セラミックに、金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で互いに独立した複数極の電気回路を配置し、上記放熱板の上記複数極の電気回路のそれぞれに上記異種の上記第1及び第3半導体の上記下面電極が接合材を用いて接合されているようにした第1の態様に記載の半導体パッケージを提供する。
【0017】
本発明の第態様によれば、上記放熱板はセラミックの積層構造とし、その表面に金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で、上記半導体と上記柱状又は球状電極用の回路が配置され、上記セラミックの層間に上記放熱板の表面の電極と同じ材質で上記表面の回路とつながる導体層が配置されて、上記半導体の放熱を上記セラミックと上記導体層の両方で行うようにした第1〜のいずれかの態様に記載の半導体パッケージを提供する。
【0018】
本発明の第態様によれば、上記放熱板の材質は、銅、銅合金、アルミニウム、アルミニウム合金のいずれかの単独材料より構成するか、又は、それらの金属のいずれかの表面処理を施した第1の態様に記載の半導体パッケージを提供する。
【0020】
本発明の第態様によれば、上記柱状又は球状電極の先端を平滑押しして高さが揃えられている第1〜のいずれかの態様に記載の半導体パッケージを提供する。
【0021】
本発明の第態様によれば、上記柱状又は球状電極は、その内部と上記内部全体を覆う外部とで硬さが異なる材料より構成されている第1〜のいずれかの態様に記載の半導体パッケージを提供する。
【0022】
本発明の第態様によれば、上記柱状又は球状電極は、その内部と上記内部全体を覆う外部とで溶融温度が異なる材料より構成されている第1〜のいずれかの態様に記載の半導体パッケージを提供する。
【0023】
本発明の第態様によれば、上記第1半導体とは異なる種類であり、下面電極の電流電圧特性が上記第1半導体と同じであり、上下両面に電極をそれぞれ有する第4半導体をさらに備えて、上記第1及び第4半導体の上記下面電極が接合材を用いて上記放熱板に接合されているようにした第1又は2の態様に記載の半導体パッケージを提供する。
【0024】
本発明の第10態様によれば、上記放熱板は、上記半導体を接合する面の反対面の表面が凹凸になっている第1〜のいずれかの態様に記載の半導体パッケージを提供する。
【0025】
本発明の第11態様によれば、上記半導体の上面電極と、上記柱状又は球状電極との間に、複数のバンプを配置するようにした第1〜10のいずれかの態様に記載の半導体パッケージを提供する。
【0026】
本発明の第12態様によれば、上下両面に電極をそれぞれ有する半導体の下面電極を接合材を用いて放熱板に接合し、上記半導体の上面電極と上記放熱板のそれぞれに柱状又は球状電極を接合し、
その後、上記柱状又は球状電極の先端の一部を突出した状態となるように封止樹脂で上記半導体及び上記放熱板の上記半導体を接合した面を覆うようにしたことを特徴とする半導体パッケージの製造方法を提供する。
【0028】
本発明の第13態様によれば、上記第1半導体を上記放熱板に接合するとき、上記第1半導体とは同一種類であり、上下両面に電極をそれぞれ有する第2半導体の下面電極を接合材を用いて上記放熱板に接合し、セラミックに、金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で同一極の電気回路を有する上記放熱板の上記同一極の電気回路に、上記第1及び第2半導体を接合するようにした第12の態様に記載の半導体パッケージの製造方法を提供する。
【0029】
本発明の第14態様によれば、上記第1半導体を上記放熱板に接合するとき、上記第1半導体とは異なる種類であり、上下両面に電極をそれぞれ有する第3半導体の下面電極を接合材を用いて上記放熱板に接合し、セラミックに、金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で互いに独立した複数極の電気回路を形成し、上記放熱板の上記複数極の電気回路のそれぞれに上記第1及び第3半導体をそれぞれ接合するようにした第12の態様に記載の半導体パッケージの製造方法を提供する。
【0030】
本発明の第15態様によれば、上記半導体と上記放熱板とを接合する前に、積層構造のセラミックの上記放熱板の表面に、金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で、上記半導体と上記柱状又は球状電極用の回路を形成し、上記セラミックの層間に、上記放熱板の表面の電極と同じ材質で上記表面の回路とつながる導体層を形成して、上記半導体の放熱を上記セラミックと上記導体層の両方で行うようにした第12〜14のいずれかの態様に記載の半導体パッケージの製造方法を提供する。
【0031】
本発明の第16態様によれば、上記半導体と上記放熱板とを接合する前に、銅、銅合金、アルミニウム、アルミニウム合金のいずれかの単独材料より上記放熱板を構成するか、又は、それらの金属のいずれかの金属に表面処理を施した材料より上記放熱板を構成するようにした第12の態様に記載の半導体パッケージの製造方法を提供する。
【0033】
本発明の第17態様によれば、上記半導体の上記上面電極と上記放熱板のそれぞれに上記柱状又は球状電極を接合したのち、上記柱状又は球状電極の先端を平滑押しして、高さを揃えるようにした第12〜16のいずれかの態様に記載の半導体パッケージの製造方法を提供する。
【0034】
本発明の第18態様によれば、上記半導体の上記上面電極と上記放熱板のそれぞれに、上記柱状又は球状電極を接合するとき、内部と上記内部全体を覆う外部とで硬さが異なる材料より構成されている上記柱状又は球状電極を使用するようにした第12〜17のいずれかの態様に記載の半導体パッケージの製造方法を提供する。
【0035】
本発明の第19態様によれば、上記半導体の上記上面電極と上記放熱板のそれぞれに、上記柱状又は球状電極を接合するとき、内部と上記内部全体を覆う外部とで溶融温度が異なる材料より構成されている上記柱状又は球状電極を使用するようにした第12〜17のいずれかの態様に記載の半導体パッケージの製造方法を提供する。
【0036】
本発明の第20態様によれば、上記半導体と上記放熱板とを接合するとき、上記放熱板上に、上下両面に電極をそれぞれ有しかつ上記半導体とは異なる種類でかつ下面電極の電流電圧特性が同じ別の半導体の下面電極を接合材を用いて接合するようにした第12又は13の態様に記載の半導体パッケージの製造方法を提供する。
【0037】
本発明の第21態様によれば、上記放熱板は、上記半導体を接合する面の反対面の表面に凹凸を設けるようにした第12〜20のいずれかの態様に記載の半導体パッケージの製造方法を提供する。
【0038】
本発明の第22態様によれば、上記半導体の上面電極に複数のバンプを形成した後、上記柱状又は球状電極を、上記複数のバンプを介して、上記半導体の上面電極に接合するようにした第12〜21のいずれかの態様に記載の半導体パッケージの製造方法を提供する。
【0039】
【発明の実施の形態】
以下に、本発明にかかる実施の形態にかかる半導体パッケージ及び該半導体パッケージの製造方法を図面に基づいて詳細に説明する。
【0040】
(第1実施形態)
図1は、本発明の第1実施形態における半導体パッケージの平面図、図2はその半導体パッケージの断面図を示すものである。
【0041】
本発明の第1実施形態における半導体パッケージは、上下両面に電極をそれぞれ有する半導体1の下面電極を接合材例えば半田を用いて放熱板10に接合し、半導体1の上面電極2,3と放熱板10に柱状又は球状電極11を接合するようにしたものである。
【0042】
金属放熱板10は、銅、銅合金、アルミニウム、アルミニウム合金のいずれかの材質より構成される。金属放熱板10と、上下両面に電極をそれぞれ有する半導体1の下電極とを半田で接合する。半田により形成される層厚は、できるだけ薄くすることにより、熱伝導性を向上させるようにする。上記接合材の他の例としては、導電ペースト又は金などがある。上記接合材を半田にする場合には、熱伝導性が良く、半導体との接合性(くっつきやすさ)も良く、かつ、耐熱性も良い。特に、ACサーボーモータなどの産業用モータのドライバに本実施形態を適用する場合には、モータがロックして発熱したときには120度程度の高温に接合材がさらされることになり、このような場合には半田が好ましい。また、上記接合材を金にする場合には、熱伝導性を高く、電気抵抗性を低くすることができる。
【0043】
半導体1の上側第1電極(上a電極)2及び上側第2電極(上b電極)3と金属放熱板10に、それぞれ、金、銀、銅、アルミニウムのいずれかの材質を主成分とする金属で構成される柱状又は球状電極11を、超音波振動、半田、導電ペーストのいずれかを用いて接合する。導電ペーストは、金若しくは銀等の金属粉末と一般的には熱硬化性及び絶縁性を有するエポキシ樹脂又はシリコーン樹脂とが混合され、導電性と接着性を有するものである。
【0044】
柱状又は球状電極11の半導体1、金属放熱板10と接合されない方の先端部は、半導体パッケージとして完成後、回路基板との接合に用いる。その為に、個々の柱状又は球状電極11の高さには、段差がないように、すなわち、ほぼ同一高さとすることが必要である。
【0045】
なお、異種の半導体1であっても、下電極にかかる電流電圧特性が同じであれば金属放熱板10上に混載実装が可能である。
【0046】
このような構成によれば、半導体1の下面電極を半田を用いて放熱板10に接合し、半導体1の上面電極2,3と放熱板10に柱状又は球状電極11を接合するようにしたので、金属放熱板10を用いることにより、半導体1は直に半田のみを介して金属放熱板10に接合されることになり、半導体1の熱は極めて早く金属放熱板10に伝わり、さらに放熱板10の全体に広がり、放熱板10の表面より放熱され、半導体1の温度上昇を防止することができる。また、金属放熱板10に接続端子を接合して金属放熱板10を下電極の導電体としても利用できるという作用を有する。
【0047】
(第2実施形態)
図3は、本発明の第2実施形態における半導体パッケージにおいて絶縁性の封止樹脂12を用いるときの断面図である。
【0048】
本発明の第2実施形態における半導体パッケージは、上記第1実施形態の半導体パッケージに対して、柱状又は球状電極11の一部を露出するように封止樹脂12で覆うようにしたものである。
【0049】
すなわち、上記第1実施形態の柱状又は球状電極11の接合後、柱状又は球状電極11の回路基板との接合側の端部が、例えば、50〜200μm程度突出することにより、突出部13を形成するように、金型若しくは治具を用いて封止樹脂12で上記半導体1を覆う。
【0050】
金型を用いる場合は、金型のキャビティ内に予め第1実施形態の半導体パッケージを配置したのち、一般にインジェクション成型法で溶融した封止樹脂12を上記キャビティ内に注入したのち、冷却固化させる。また、治具を用いる場合は、上記金属放熱板10の周囲を封止樹脂12と接合しない材料で囲い、溶融した封止樹脂12をその中に流し込んだのち冷却固化させるか、又は、粉末若しくは粒状の封止樹脂12を規定量その中に入れた後、加熱、溶融したのち冷却固化させる。
【0051】
このような構成によれば、上下両面に電極を有する半導体1の下面電極を半田を用いて放熱板10に接合し、半導体1の上面電極2,3と放熱板10に柱状又は球状電極11を接合した後、柱状又は球状電極11の一部である突出部13を露出するように封止樹脂12で覆うようにしたので、半導体1、柱状又は球状電極11の先端部13を残して封止樹脂12で覆うことにより、各部品の変形、傷、吸湿、ほこり等に対する保護と、完成後の半導体パッケージとして取り扱うときの取り扱いが容易とすることができる。
【0052】
(第3実施形態)
図4、図5は、本発明の第3実施形態における半導体パッケージにおいて絶縁性のセラミック放熱板14を用いる平面図と断面図である。
【0053】
図4、図5において、セラミック放熱板14の上面には、半導体1(1A,1B)の下電極を接合する電極回路15(15A,15B)を、金、銀、銅、ニッケル、若しくはタングステン等を用いて形成する。
【0054】
半導体1を1つ実装するとき、又は、同一種類の半導体1を複数実装するとき、又は、下電極側の電流電圧特性が同じであるが異種の半導体1A,1Bを複数実装するとき、図13に示すように、セラミック放熱板14の表面全体に前述の材料で同一極の電極回路15(15A又は15B)を構成する。
【0055】
一方、下電極の電流電圧特性の異なる異種の半導体1A,1Bを複数実装するときには、図4に示すごとく、それぞれの半導体1A,1Bに対して、下電極用の柱状又は球状電極11を実装するための互いに独立した複数極(異なる極)の電極回路15A,15Bをそれぞれ形成する。
【0056】
何れの半導体1,1A,1Bも形成された回路15,15A,15B上に半田付けにより実装する。次に、半導体1,1A,1B及び電極回路15,15A,15B上に柱状又は球状電極11を超音波振動、半田、導電ペーストのいずれかを用いて接合する。
【0057】
電極回路15を導電ペーストで形成するには、セラミック放熱板14との強固な接合をさせることにより熱伝導性の向上が計れるため、600〜1600℃で焼成する方法で導電ペースト内の樹脂分を焼き切り、金属間結合をさせるのがよい。
【0058】
一般に、同一放熱板14上に異種の半導体1A,1Bを実装するとき下電極の電流電圧特性が異なる場合には、金属放熱板にはそのような実装を行うことが出来ない。ところが、上記した第3実施形態のような構成によれば、放熱板14には、セラミックに金、銀、銅、ニッケル、若しくはタングステンの単独又は組み合わせの材質で、全面又はその一部に同一極の電気回路15を形成するか、又は、複数極の電気回路15A,15Bを形成し、放熱板14と半導体1,1A,1Bの接合、放熱板14と柱状又は球状電極11の接合を行うようにしている。従って、セラミックの絶縁性、熱伝導性、放熱性を利用して、放熱板14の上に互いに独立した複数極を形成することにより、互いに独立したものとなり、同一面実装が可能となる。また、放熱板14そのものが絶縁体であるため、上記第2実施形態を適用して封止樹脂12で覆うようにすれば、回路基板と接続する柱状又は球状電極11の先端部13を除いて活電部が露出せず、安全で、信頼性も向上するという作用を有する。また、同一極の電気回路15を形成する場合には、細い配線を無くすことができて許容電流を大きくすることができるとともに、熱伝導の良い金属配線面積が拡大することになり、放熱性を向上させることができる。
【0059】
(第4実施形態)
図6を用いて、本発明の第4実施形態における半導体パッケージを説明をする。図6はセラミック放熱板14を多層形成したものの断面図である。
【0060】
第4実施形態における半導体パッケージは、セラミックを積層構造として放熱板40を形成し、放熱板40の表面に金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で半導体1と柱状又は球状電極用の電極を形成し、放熱板40のセラミック層間に表面の電極と同じ材質で表面の電極とつながる導体層を形成して、半導体1の放熱をセラミックと導体層の両方で行うようにするものである。
【0061】
放熱板40のセラミックの多層化の方法は通常用いられる方法と変わらないものである。例えば、放熱板40が上側セラミック板14aと下側セラミック板14bとより構成する場合、上側セラミック板14aに穴16をあけ、上側セラミック板14aの表面に電極回路15Cを形成すると共に、穴16の中にも電極回路15Cの形成材料と同じ材料を充填して導体層15Dを形成する。一方、下側セラミック板14bの表面にも必要な面積の電極回路を内部導体17として形成したのち、上側セラミック板14aの上記導体層15Dと下側セラミック板14bの内部導体17とを電気的に接合させつつ、図6のように、上側セラミック板14aと下側セラミック板14bとを一体化する。一体化の方法は、電極回路15C,15D及び内部導体17を形成するための導電ぺーストの乾燥、焼成に伴い生じる接着力や他の接着剤を用いて、セラミック板14aとセラミック板14bを接合する。他の方法として、セラミックのグリーンシートを用いる方法で、前述の上側及び下側セラミック板14a,14bをグリーンシートにそれぞれ置き換え、同様の作業の後、600〜1600℃でセラミックのグリーンシートと導電ペーストを同時に焼成して一体化する。このように形成されたセラミック放熱板40に半導体1と柱状又は球状電極11を図6のように実装して完成する。
【0062】
この場合の半導体1の発熱は、まず、直接接合されている電極回路15Cに伝わり、穴16内部の導体層15Dを介して内部導体17に伝わり、さらにセラミック板14bに伝わり、下側セラミック板14bの下側の表面より放熱される。なお、図は2枚のセラミック板14a,14bで放熱板40を構成したものであるが、同様の方法を繰り返すことで幾層もセラミック板を積み重ねることも可能である。
【0063】
また、熱伝導はかならず、穴16内部の導体層15Dを通じてのみ行われるのではなく、接合されている全ての部分を通じて行われることは言うまでもないことである。
【0064】
このように構成すれば、放熱板40をセラミックの積層構造とし、表面に金、銀、銅、ニッケル、タングステンの単独、又は組み合わせの材質で半導体1と柱状又は球状電極11用の電極形成をし、セラミック層間に上記表面の電極と同じ材質で表面の電極とつながる導体層15C,15D,17を形成して、放熱をセラミックの放熱板40と導体層15C,15D,17の両方で行うようにしている。すなわち、放熱板40のセラミックの放熱性をさらに向上させるために、金属の熱伝導性を利用して、半導体1で発生した熱を出来るだけ早く放熱板40の全体に伝達させるために、半導体1と接続される放熱板40の表面の電気回路15Cとつながるように、放熱板40のセラミックの内部にも熱伝導用の金属層として導体層15Dと内部導体17とを設け、電気回路15Cから導体層15Dと内部導体17を介して下側のセラミック板14bに熱を伝達させることができて、熱拡散性を向上させることかでき、放熱性をさらに良くすることができる。
【0065】
(第5実施形態)
本発明の第5実施形態における半導体パッケージは、上記放熱板の材質を、銅、銅合金、アルミニウム、アルミニウム合金のいずれかの単独材料より構成するか、又は、それらの金属のいずれかの表面処理を施したものである。銅、銅合金、アルミニウム、若しくはアルミニウム合金は、加工性が良く切削、鋳造等種々の加工法を用いることが出来るため、形状の自由度が大きく、表面処理と組み合わせて使用範囲の拡大が計れる。
【0066】
このように、上記放熱板の材質を銅、銅合金、アルミニウム、アルミニウム合金のいずれかの単独材料より構成するか、又は、それらの金属の表面処理を施すことにより、半導体1が1つ、又は下面電極の電流電圧特性が同じ半導体1を複数個実装する場合は、放熱板そのものが導電体であってもよい。上記材料は、金属の中でも熱伝導性、導電性が良く、熱の拡散が早く、半田付けが容易であるため、より一層、半導体1の放熱効果を達成することができる。
【0067】
(第6実施形態)
図7(A),(B)を用いて、本発明の第6実施形態における半導体パッケージを説明をする。
【0068】
本発明の第6実施形態における半導体パッケージは、図7(A)に示すように、封止樹脂12で柱状又は球状電極11を覆った後、図7(B)に示すように、封止樹脂12の一部、及び、柱状又は球状電極11の一部を同時に除去し、柱状又は球状電極11の電極部を露出させて接続部を形成する
すなわち、図7(A)においては、金属放熱板10又はセラミック放熱板14の電極回路上に実装された半導体1と柱状又は球状電極11は、金型又は治具を用いて上記第2実施形態に記載したように封止樹脂12で覆う。封止樹脂12は、少なくとも柱状又は球状電極11の先端部を覆う量とし、出来れば図7(A)のように、先端部に余裕を持った量とするのが望ましい。次に、図7(B)においては、図7(A)において形成された柱状又は球状電極11の一部と封止樹脂12の上部の一部18を除去して、平滑面19と柱状又は球状電極11の端面露出の形成を行う。
【0069】
除去部18の除去動作は、回転又は往復運動する刃物による切削除去や、研磨ペーパを回転させて除去する研削除去により行うことができる。
【0070】
これらの除去動作は、金属放熱板10又はセラミック放熱板14の下面、すなわち下基準で加工すれば、全体高さが同じものが出来、封止樹脂12の量の多少を厳密に考慮する必要はない。
【0071】
このように構成すれば、封止樹脂12で柱状又は球状電極11を覆った後、封止樹脂12の一部、及び、柱状又は球状電極11の一部を同時に除去し、電極部を露出させて接続部を形成するようにしたので、電極高さを精度良く揃えることができる。すなわち、柱状又は球状電極11を半導体1及び金属放熱板10又はセラミック放熱板14の電極回路上に実装することにより複数の電極11間で高さを揃えることは極めて難しいが、封止樹脂12の一部と共にすべての電極11の一部を除去することにより、すべての電極11の高さを揃えることができ、実装に必要な精度を十分満足させることができる。
【0072】
(第7実施形態)
図8(A),(B)を用いて、本発明の第7実施形態における半導体パッケージを説明をする。本発明の第7実施形態における半導体パッケージは、柱状又は球状電極11を半導体1及び金属放熱板10に接合し、又は、封止樹脂12で封止した後、平滑押しを行うようにするものである。
【0073】
半導体1、金属放熱板10又はセラミック放熱板14にそれぞれ接合された柱状又は球状電極11は、互いに接合される部品個々の加工誤差、接合時の加工誤差により、必ずしも高さが一定とはなりにくい。一方、回路基板への実装にはできるだけ柱状又は球状電極11の高さが揃っていることが望ましい。その為に、柱状又は球状電極11の先端部を、平滑な面を有する平滑板20で押圧し、柱状又は球状電極11を変形させて高さを揃えるようにする。図8(A)は封止樹脂12の無い状態での押圧する図であるが、封止樹脂12が無いため、押圧の圧力は半導体1との接合部にそのまま伝わる。従って、半導体1の破壊を考慮して、押圧力を決定しなければならない。
【0074】
図8(B)は、上記第2実施形態にかかる方法などを使用して、柱状又は球状電極11の先端部を露出するように封止樹脂12で覆い、平滑板20で押圧して露出した部分において柱状又は球状電極11の変形を起こさせて高さを揃えるようにする。この場合、柱状又は球状電極11の変形可能部分は少ないため大きな押圧力を必要とするが、封止樹脂12で支えられることから、押圧力は分散され、半導体1に直に伝わることはなく、図8(A)に比べて半導体1の損傷は緩和される。従って、押圧力の設定値の許容幅も、図8(A)に比べて大きくすることができ作業性もよくなる。
【0075】
このように構成すれば、柱状又は球状電極11を半導体1及び金属放熱板10又はセラミック放熱板14に接合し、又は、封止樹脂12で封止した後、平滑押しを行うようにしたので、上記第6実施形態と同等の効果を得るものであり、さらに、平滑な面を有する治具、又は、平滑な面を有する金型を用いて加圧することにより、柱状又は球状電極11を変形させて、容易に電極11の高さを揃えることが出来る。
【0076】
(第8実施形態)
図9(A),(B),(C)を用いて、本発明の第8実施形態における半導体パッケージを説明する。図9(A),(B),(C)は、本発明の第8実施形態の柱状又は球状電極11の一例としての柱状電極11の断面図である。
【0077】
第8実施形態は、柱状電極11を、異材質による内外2重構造としたものであり、内部を形成する材料と外部を構成する材料との硬さが異なるものである。
【0078】
まず、第8実施形態の第1実施例としての柱状電極11は、図9(A)に示すように、内部が硬く外部は軟らかいか、図16〜図18に示すように内部より外部は溶融温度が低い材質の2重構造であることとしたものである。すなわち、図9(A)は内部材21と外部材22で形成された柱状電極11の断面を示す。内部材21は銅又は銅合金で、線材若しくは棒材を定寸に切断し、バレル加工等で表面を滑らかに仕上げる。次に、内部材21の表面にメッキ法により、銅より軟らかい材料として、半田、錫、錫とビスマスの合金、又は、錫と鉛の合金の何れかの材料をメッキして外部材22を形成する。外部材22のメッキ厚みは、例えば20〜100μm程度とし、基板との接合時に図9(B)の矢示方向に加圧されると図9(B)及び図14のように外部材22の上下の軟らかいメッキ部が変形するが、内部材21の硬い部分の変形は無く、柱状電極11の全体が大きく変形することなく柱状電極11の形状を保持することができる。なお、図14において、42は基材、41は銅電極であり、基材42と銅電極41とにより上記回路基板5を構成しており、外部材22と銅電極41との接触部分及び外部材22とアルミニウム電極2又は3との接触部分において金属拡散が起こっている。このように構成すれば、高さを精度よく決めることができるとともに、高い剛性を確保することができる。ここで、外部材22のメッキ厚みを20μm以上とするのは、メッキ部の変形が起こる最小値(実験より求められた最小値)であり、かつ、高さバラツキを吸収のために最低限必要な値であるためである。また、外部材22のメッキ厚みを100μm以下とするのは、その値が一般的にメッキ厚みの最大と考えられるためである。
【0079】
図16〜図18は、内部材21Aと外部材22Bで形成された柱状電極11の断面を示す。内部材21Aは銅(例えば融点1084.5℃)又はアルミニウム(例えば融点660.4℃)又は金(例えば融点1064.43℃)で、線材若しくは棒材を定寸に切断し、バレル加工等で表面を滑らかに仕上げる。次に、内部材21Aの表面にメッキ法により、内部材21Aより溶融温度の低い材料として、Sn−Ag−Cu系、Sn−Cu系、Sn−Au系、Sn−Bi系、又は、Sn−Pb系などの半田(例えば融点180〜300℃)により外部材22Bを形成する。このように外部材22Bが半田であることにより、接合強度をより向上させることができる。この例でも、図9(A)と同様に、基板との接合時に図9(B)の矢示方向のように加圧されると、図9(B)及び図14と同様に、外部材22Bの上下のメッキ部が変形するが、内部材21Aの変形は無く、柱状電極11の全体が大きく変形することなく柱状電極11の形状を保持することができる。なお、図18の点線は基板側の電極を示す。
【0080】
一方、第8実施形態の第2実施例として、内部材21と外部材22の材料を入れ替えて、内部材21を、銅より軟らかい材料として、錫、錫とビスマスの合金、又は、錫と鉛の合金の何れかの材料の線材若しくは棒材を定寸に切断し、バレル加工等で表面を滑らかに仕上げる。次に、内部材21の表面に、外部材22として、メッキ法により、内部材21の材料より硬い材料である銅又は銅合金で3〜50μm程度のメッキ層を形成する。このようにすれば、図9(C)の矢示方向に加圧されたときには、外部材22が破れることなく、図9(C)及び図15のように変形する。なお、図15において、42は基材、41は銅電極であり、基材42と銅電極41とにより上記回路基板5を構成しており、外部材22と銅電極41との接触部分及び外部材22とアルミニウム電極2又は3との接触部分において金属拡散が起こっている。このように構成すれば、回路基板の高さのバラツキを吸収することができ、かつ、接合時に複数電極を一括して押圧しても、上記変形により各電極に均一に圧力がかかることになる。ここで、外部材22のメッキ厚みを、先の例とは異なり、3μm以上とするのは、内部材21が変形するため、外部材22は変形の必要がないためであり、良好な金属拡散を得るためには3μm以上でかつ破れないことが必要である。また、50μm以下とするのは、その値が適当な値であり、外部材22のメッキ厚みを100μmにしたので、その半分くらいが適当であると考えられるためである。
【0081】
このように、柱状電極11を上記第1実施例又は第2実施例のように構成すれば、接合等の作業中は変形し難く、高さ調整を必要とするときには変形しやすい構造となり、第7実施形態を適用して平滑板20による高さ調整を行うとき、過度の押圧を必要とせず半導体1に対する損傷を無くすことが出来る。さらに、平滑板20による作業を無くして、回路基板に実装時の小さい押圧でも変形が可能とすることもでき、回路基板側の誤差を吸収した高さ調整が可能となる。
【0082】
なお、上記第1実施例又は第2実施例の柱状電極11でのいずれの変形も高さ調整は5〜30μm程度である。
【0083】
上記したように、上記第8実施形態の第1実施例によれば、柱状又は球状電極11の内部が硬く外部は軟らかいか、内部より外部の材料の溶融温度が低い材質の2重構造であるようにしている。よって、柱状又は球状電極11の内部の材質を銅又は銅合金とし、柱状又は球状電極11の外部の材質を錫、錫とビスマスの合金、錫と鉛の合金のいずれかの軟らかい材料で構成された柱状又は球状電極11は、回路基板との接合時に軟らかい外部材22が変形するが、内部材21の硬い銅又は銅合金に支えられて、柱状又は球状電極11の全体の形状に大きな変形がなく、柱状又は球状電極11の先端部での平滑性を確保できる。
【0084】
平滑性の確保は、平滑押しによる高さ調整で行うことにより、半導体パッケージとして回路基板に実装するときに基板側の電極の高さバラツキにも対応できる、言い換えれば、電極が高さ方向に変形することにより、回路基板上の電極の高さバラツキを吸収することができる。
【0085】
また、上記第8実施形態の第2実施例によれば、柱状又は球状電極11の内部が軟らかく、外部が硬いか、内部より外部の材料の溶融温度が高い材質の2重構造であるようにしている。よって、柱状又は球状電極11の内部の材質と外部の材質とを逆にしても、第1実施例と同等の効果を得ることが出来る。
【0086】
(第9実施形態)
図10を用いて、本発明の第9実施形態における半導体パッケージを説明をする。本発明の第9実施形態は、放熱板の半導体を接合する面の反対面の表面に凹凸を設け、表面積を大きくして放熱効果を向上させるようにしたものである。
【0087】
金属放熱板10及びセラミック放熱板14,40のいずれの放熱板においても、半導体1,1A,1Bに柱状又は球状電極11を実装する面(図10では上面)とは反対側の面(図10では下面)の表面に凹凸23を形成する。表面に凹凸23を形成することにより、表面積の増加を図ることが出来、空気との接触面積が大きくなり、放熱効果の向上につながる。すなわち、瞬間的に発生する半導体1,1A,1Bの熱を、まず、凹凸23の無い体積密度の大きいところ(言い換えれば、放熱板の半導体実装面)で吸収し、次いで、熱伝導により凹凸23に伝達されて、凹凸23の表面より放熱される。図10中、凹凸23の断面形状は略三角形となっているが、特に三角形にこだわることはなく、波形、矩形でも他の形状でも良い。
【0088】
このように構成すれば、放熱板10,14,40は半導体1,1A,1Bを接合する面の反対面の表面に凹凸23を設けるため、放熱板10,14,40の表面積が大きくなり、放熱効果を向上させることができて、空気との接触面積が大きくなり、放熱板10,14,40の熱が空気中に放熱される量を増加させることができ、放熱効果を促進させることができる。
【0089】
(第10実施形態)
図11(A),(B)を用いて、本発明の第10実施形態における半導体パッケージを説明をする。
【0090】
本発明の第10実施形態は、半導体1,1A,1B(代表例として半導体1で以下に説明及び図示する。)の上側第1電極(上a電極)、上側第2電極(上b電極)3のそれぞれの電極に複数のバンプ24を形成後、その複数のバンプ24上に柱状又は球状電極11を接合するようにしたものである。
【0091】
半導体1の上側第1電極(上a電極)2、上側第2電極(上b電極)3には、複数の金のバンプ24を、通常の超音波振動を用いたバンプ形成方法で形成する。バンプ24の形成位置は、上側第1電極(上a電極)2及び上側第2電極(上b電極)3のそれぞれ内で、且つ、柱状又は球状電極11の底面積より大きくならない範囲において、出来るだけ分散させて形成するのが望ましい。バンプ24が偏って形成されると、柱状又は球状電極11の実装時に柱状又は球状電極11が傾いたり、柱状又は球状電極11の接続面積の減少を生じやすくなり、接続不良の原因となる。バンプ24としては、金に限定されるものではなく、銅又はアルミニウムより形成するようにしてもよい。バンプ24を金により形成する場合には高さの安定性が確保しやすく、バンプ24を銅により形成する場合には電気抵抗性を低くすることができ安価なものとすることができる。バンプ24をアルミニウムにより形成する場合には加工性を良くすることができる。
【0092】
バンプ24の断面形状は特に限定されるものではなく、また、バンプ24の高さのばらつきも、柱状又は球状電極11の実装時に押しつぶされるために、通常のバンプ24の形成時に生じる10μm程度のばらつきは許容される。しかしながら、柱状又は球状電極11の実装時の高さ調整の効果を大きくするためには、出来るだけ高さは大きいほうが望ましく、50μm以上あれば特に問題はない。
【0093】
このように構成すれば、半導体1の上側第1電極(上a電極)2及び上側第2電極(上b電極)3のそれぞれの電極に複数のバンプ24を形成後、バンプ24の上に柱状又は球状電極11を接合するようにしたので、半導体1の上側第1電極(上a電極)2及び上側第2電極(上b電極)3に柱状又は球状電極11のような大きな電極を直接接合するより、小さな金バンプ24を超音波振動で形成する方が半導体1に対して損傷を少なくすることができる。また、そのバンプ24上に柱状又は球状電極11を超音波振動で実装することにより、バンプ24の変形による半導体1への荷重の緩和と高さ調整が出来る。また、金バンプ24は半田付け性も良好なために、柱状又は球状電極11と半田による接合も可能となる。
【0094】
以上のように、上記種々の実施形態によれば、上下両面に電極をそれぞれ有する半導体1,1A,1Bの下面電極を半田を用いて放熱板10,14,40に接合するとともに、上記半導体の上面電極と上記放熱板のそれぞれに柱状又は球状電極11を接合するようにしたので、信頼性の高い半導体パッケージが容易に、安定して作ることが出来る。すなわち、両面に電極を有する半導体1,1A,1Bの片方の電極と放熱板10,14,40を直に接合して半導体1,1A,1Bの熱を早く吸収拡散させて放熱効果を向上させると共に、接続もワイヤボンディングのワイヤより太く電流容量の大きい柱状又は球状電極11を用いることにより、この柱状又は球状電極11を回路基板への接続端子としても利用する。
【0095】
また、絶縁性のセラミックを放熱板14,40として用いる場合には、異なる機能の半導体1A,1Bを同時に実装することもできる。
【0096】
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。
【0097】
例えば、上記種々の実施形態では、金属又はセラミック放熱板10,14,40上に、半導体1を1個実装することについて、主として、記載したが、同種類の半導体1を複数個実装したり、又は、異種類の半導体1A,1Bを複数個実装するようにすれば、半導体1個実装する場合よりも、より高性能に、広範囲の回路を小さく形成することが可能となる。複数個の半導体を実装すれば、半導体素子すなわちIC間の配線が短くなり、インピーダンスが低くなって、電気的な高周波伝達ロスが減り、効率を向上させることができる。また、決まった複数のICを組み合わせて使用する電子回路モジュールを1つのパッケージに入れると、デッドスペースの比率が下がり、小さくなる。すなわち、例えば、トランジスタ用とダイオード用の2種類の半導体を使用するとき、電子回路的には1対で使用することになり、もし別々のパッケージなら、リード(脚)は5本となるのに対して、1パッケージなら、リード(脚)は3本と少なくすることができ、広範囲の回路を小さく形成することが可能となる。
【0098】
上記実施形態の半導体のパッケージを実際の製品に適用した場合の例としては、ロボット又は部品実装装置などに使用可能なACサーボモータなどの産業用モータのモータドライバーなどのパワーモジュールとして使用する場合が挙げられる。具体的には、モータ出力が100〜200W、通常時の発熱量が10W〜20W、負荷及び異常時の発熱量が20W〜100W又は20W〜200Wであり、通常時は半導体素子のスイッチング変換機能を行わせ、負荷時は加減速運動を行わせ、異常時にはモータ回転軸のロック動作が生じる。このときの各電極の外径及び高さは、基板側及び半導体素子側の電極の直径1mm(従来のワイヤの直径は0.35mm、)で、基板側の電極の高さは1mm、半導体素子側の電極の高さは0.5mmである。各電極の形状は円柱である。このときの半導体素子の負荷電圧は200V、電流は1〜5Aである。絶縁性を考慮して、異電位の電極は0.4mm以上あけて、絶縁樹脂で樹脂コートするのが好ましい。
【0099】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【0100】
【発明の効果】
以上のように本発明は、上下両面に電極をそれぞれ有する半導体の下面電極を半田を用いて放熱板に接合するとともに、上記半導体の上面電極と上記放熱板のそれぞれに柱状又は球状電極を接合するようにしたので、半導体を一つ又は複数個用いて構成される半導体パッケージを、簡単な構造で放熱効果に優れ、品質の安定したものとすることが出来る。
【0101】
すなわち、半導体の下電極と放熱板を接合しているため、半導体の発熱を放熱板に直接伝えることができる。また、半導体の上側第1電極(上a電極)及び上側第2電極(上b電極)には、それぞれ、ワイヤボンディングに使用する金線又はアルミニウム線より太く、かつ、接合後に変形し難い柱状又は球状電極を用いて接合し、この柱状又は球状電極の他端を回路基板への接続部とすることができる。よって、これらにより、大きな電流値への対応と、放熱性の向上と電極間距離の確保も容易な半導体パッケージを提供することができる。この結果、動作電流電圧、発熱量が大きい半導体の実装を小型、安価、信頼性高く、安定生産することができる。
【0102】
また、上記柱状又は球状電極の先端の一部を露出するように封止樹脂で上記半導体及び上記放熱板の上記半導体を接合した面を覆うようにすれば、各部品の変形、傷、吸湿、ほこり等に対する保護と、完成後の半導体パッケージとして取り扱うときの取り扱いが容易とすることができる。
【0103】
また、上記放熱板は、セラミックに、金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で互いに独立した複数極の電気回路を配置し、上記放熱板の上記複数極の電気回路のそれぞれに異種の上記半導体をそれぞれ接合するようにすれば、セラミックの絶縁性、熱伝導性、放熱性を利用して、放熱板14の上に互いに独立した複数極を形成することにより、互いに独立したものとなり、同一面実装が可能となる。
【0104】
また、放熱板をセラミックの積層構造とし、表面に金、銀、銅、ニッケル、タングステンの単独、又は組み合わせの材質で半導体と柱状又は球状電極用の電極を配置し、セラミック層間に表面の電極と同じ材質で表面の電極とつながる導体層を配置して、放熱をセラミックの放熱板と導体層の両方で行うようにすれば、半導体で発生した熱を、電気回路から導体層と内部導体を介して、下側のセラミック板に熱を金属の熱伝導性を利用して伝達させることができて、熱拡散性を向上させることかでき、放熱性をさらに良くすることができる。
【0105】
また、半導体が1つ、又は下面電極の電流電圧特性が同じ半導体を複数個実装する場合は、放熱板そのものが導電体であってもよく、上記放熱板の材質を銅、銅合金、アルミニウム、アルミニウム合金のいずれかの単独材料より構成するか、又は、それらの金属の表面処理を施すようにすれば、放熱板の材質が、金属の中でも熱伝導性、導電性が良く、熱の拡散が早く、半田付けが容易であるため、より一層、半導体の放熱効果を達成することができる。
【0106】
また、封止樹脂で柱状又は球状電極を覆った後、封止樹脂の一部、及び、柱状又は球状電極の一部を同時に除去し、電極部を露出させて接続部を形成するようにすれば、柱状又は球状電極高さを精度良く揃えることができる。
【0107】
また、柱状又は球状電極を半導体及び金属放熱板に接合し、又は、封止樹脂で封止した後、平滑押しを行うようにすれば、平滑な面を有する治具、又は、平滑な面を有する金型を用いて加圧することにより、柱状又は球状電極を変形させて、容易に電極の高さを揃えることが出来る。
【0108】
また、柱状又は球状電極を、その内部が硬く外部は軟らかいか、内部より外部の材料の溶融温度が低い材質の2重構造であるようにすれば、柱状又は球状電極は、回路基板との接合時に軟らかい外部が変形するが、内部の硬い材料に支えられて、柱状又は球状電極の全体の形状に大きな変形がなく、柱状又は球状電極の先端部での平滑性を確保することができる。
【0109】
また、放熱板は半導体を接合する面の反対面の表面に凹凸を配置するようにすれば、放熱板の表面積が大きくなり、放熱効果を向上させることができて、空気との接触面積が大きくなり、放熱板の熱が空気中に放熱される量を増加させることができ、放熱効果を促進させることができる。
【0110】
また、半導体の上側第1電極(上a電極)及び上側第2電極(上b電極)のそれぞれの電極に複数のバンプを配置し、バンプの上に柱状又は球状電極を接合するようにすれば、半導体の上側第1電極(上a電極)及び上側第2電極(上b電極)に柱状又は球状電極のような大きな電極を直接接合するより、小さな金バンプを超音波振動で形成する方が半導体に対して損傷を少なくすることができる。また、そのバンプ上に柱状又は球状電極を超音波振動で実装することにより、バンプの変形による半導体への荷重の緩和と高さ調整が出来る。また、金バンプは半田付け性も良好なために、柱状又は球状電極と半田による接合も可能となる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態における半導体パッケージの平面図である。
【図2】 本発明の第1実施形態における半導体パッケージの図1のA−A’線の断面図である。
【図3】 本発明の第2実施形態における半導体パッケージの断面図である。
【図4】 本発明の第3実施形態における半導体パッケージの平面図である。
【図5】 本発明の第3実施形態における半導体パッケージの図4のB−B’線の断面図である。
【図6】 図4のB−B’線で切断したと仮定したときの、本発明の第4実施形態における半導体パッケージの断面図である。
【図7】 (A),(B)はそれぞれ本発明の第6実施形態における半導体パッケージの断面図である。
【図8】 (A),(B)はそれぞれ本発明の第7実施形態における半導体パッケージの断面図である。
【図9】 (A),(B),(C)はそれぞれ本発明の第8実施形態における半導体パッケージの断面図である。
【図10】 本発明の第9実施形態における半導体パッケージの断面図である。
【図11】 (A),(B)はそれぞれ本発明の第10実施形態における半導体パッケージの平面図及び断面図である。
【図12】 従来の半導体パッケージの断面図である。
【図13】 セラミック放熱板の表面全体に同一極の電極回路を構成する場合の本発明の第3実施形態における半導体パッケージの平面図である。
【図14】 本発明の第8実施形態における半導体パッケージを使用して回路基板と半導体素子とを接合する状態の断面図である。
【図15】 本発明の第8実施形態における半導体パッケージを使用して回路基板と半導体素子とを接合する状態の断面図である。
【図16】 は本発明の第8実施形態の別の例における半導体パッケージの断面図である。
【図17】 は本発明の第8実施形態の別の例における半導体パッケージの断面図である。
【図18】 は本発明の第8実施形態の別の例における半導体パッケージの断面図である。
【符号の説明】
1,1A,1B…半導体、2…上側第1電極(上a電極)、3…上側第2電極(上b電極)、4…金、アルミニウム線、5…下電極、6…半田、7…回路基板、8…ボール、9…絶縁樹脂、10…金属放熱板、11…柱状又は球状電極、12…封止樹脂、13…突出部、14…セラミック放熱板、14a…上側セラミック板、14b…下側セラミック板、15,15A,15B,15C…電気回路、15D…導体層、16…穴、17…内部導体、18…削除部、19…平滑面、20…平滑板、21,21A…内部材、22,22B…外部材、23…凹凸、24…バンプ、40…放熱板。

Claims (22)

  1. 上下両面に電極をそれぞれ有する第1半導体(1,1A,1B)と、
    上記第1半導体の下面電極を接合材を用いて接合した放熱板(10,14,40)と、
    上記第1半導体の上面電極と上記放熱板のそれぞれに接合された柱状又は球状電極(11)とを備えるとともに、
    封止樹脂(12)で上記第1半導体及び上記放熱板の上記第1半導体を接合した面が覆われているとともに、上記柱状又は球状電極の先端の一部(13)が上記封止樹脂(12)から突出するようにしたことを特徴とする半導体パッケージ。
  2. 上記第1半導体とは同一種類であり、上下両面に電極をそれぞれ有する第2半導体(1)をさらに備えて、
    上記放熱板は、セラミックに、金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で同一極の電気回路(15)が配置され、上記同一極の電気回路に、上記第1及び第2半導体(1)の上記下面電極が接合材を用いて接合されているようにした請求項1に記載の半導体パッケージ。
  3. 上記第1半導体とは異なる種類であり、上下両面に電極をそれぞれ有する第3半導体(1A,1B)をさらに備えて、
    上記放熱板は、セラミックに、金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で互いに独立した複数極の電気回路(15A,15B)を配置し、上記放熱板の上記複数極の電気回路のそれぞれに上記異種の上記第1及び第3半導体(1A,1B)の上記下面電極が接合材を用いて接合されているようにした請求項1に記載の半導体パッケージ。
  4. 上記放熱板(40)はセラミックの積層構造(14a,14b)とし、その表面に金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で、上記半導体と上記柱状又は球状電極用の回路が配置され、上記セラミックの層間に上記放熱板の表面の電極と同じ材質で上記表面の回路(15C)とつながる導体層(15D,17)が配置されて、上記半導体の放熱を上記セラミックと上記導体層の両方で行うようにした請求項1〜3のいずれかに記載の半導体パッケージ。
  5. 上記放熱板の材質は、銅、銅合金、アルミニウム、アルミニウム合金のいずれかの単独材料より構成するか、又は、それらの金属のいずれかの表面処理を施した請求項1に記載の半導体パッケージ。
  6. 上記柱状又は球状電極の先端を平滑押しして高さが揃えられている請求項1〜5のいずれかに記載の半導体パッケージ。
  7. 上記柱状又は球状電極は、その内部(21)と上記内部全体を覆う外部(22)とで硬さが異なる材料より構成されている請求項1〜6のいずれかに記載の半導体パッケージ。
  8. 上記柱状又は球状電極は、その内部(21)と上記内部全体を覆う外部(22)とで溶融温度が異なる材料より構成されている請求項1〜6のいずれかに記載の半導体パッケージ。
  9. 上記第1半導体とは異なる種類であり、下面電極の電流電圧特性が上記第1半導体と同じであり、上下両面に電極をそれぞれ有する第4半導体(1A,1B)をさらに備えて、上記第1及び第4半導体の上記下面電極が接合材を用いて上記放熱板に接合されているようにした請求項1又は2に記載の半導体パッケージ。
  10. 上記放熱板は、上記半導体を接合する面の反対面の表面が凹凸(23)になっている請求項1〜9のいずれかに記載の半導体パッケージ。
  11. 上記半導体の上面電極と、上記柱状又は球状電極との間に、複数のバンプ(24)を配置するようにした請求項1〜10のいずれかに記載の半導体パッケージ。
  12. 上下両面に電極をそれぞれ有する半導体(1,1A,1B)の下面電極を接合材を用いて放熱板(10,14,40)に接合し、上記半導体の上面電極と上記放熱板のそれぞれに柱状又は球状電極(11)を接合し、
    その後、上記柱状又は球状電極の先端の一部(13)を突出した状態となるように封止樹脂(12)で上記半導体及び上記放熱板の上記半導体を接合した面を覆うようにしたことを特徴とする半導体パッケージの製造方法。
  13. 上記第1半導体を上記放熱板に接合するとき、上記第1半導体とは同一種類であり、上下両面に電極をそれぞれ有する第2半導体(1)の下面電極を接合材を用いて上記放熱板に接合し、セラミックに、金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で同一極の電気回路(15)を有する上記放熱板の上記同一極の電気回路に、上記第1及び第2半導体(1)を接合するようにした請求項12に記載の半導体パッケージの製造方法。
  14. 上記第1半導体を上記放熱板に接合するとき、上記第1半導体とは異なる種類であり、上下両面に電極をそれぞれ有する第3半導体(1A,1B)の下面電極を接合材を用いて上記放熱板に接合し、セラミックに、金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で互いに独立した複数極の電気回路(15A,15B)を有する上記放熱板の上記複数極の電気回路のそれぞれに上記第1及び第3半導体(1A,1B)をそれぞれ接合するようにした請求項12に記載の半導体パッケージの製造方法。
  15. 上記半導体と上記放熱板とを接合する前に、積層構造(14a,14b)のセラミックの上記放熱板(40)の表面に、金、銀、銅、ニッケル、タングステンの単独又は組み合わせの材質で、上記半導体と上記柱状又は球状電極用の回路を形成し、上記セラミックの層間に、上記放熱板の表面の電極と同じ材質で上記表面の回路(15C)とつながる導体層(15D,17)を形成して、上記半導体の放熱を上記セラミックと上記導体層の両方で行うようにした請求項12〜14のいずれかに記載の半導体パッケージの製造方法。
  16. 上記半導体と上記放熱板とを接合する前に、銅、銅合金、アルミニウム、アルミニウム合金のいずれかの単独材料より上記放熱板を構成するか、又は、それらの金属のいずれかの金属に表面処理を施した材料より上記放熱板を構成するようにした請求項12に記載の半導体パッケージの製造方法。
  17. 上記半導体の上記上面電極と上記放熱板のそれぞれに上記柱状又は球状電極(11)を接合したのち、上記柱状又は球状電極の先端を平滑押しして、高さを揃えるようにした請求項12〜16のいずれかに記載の半導体パッケージの製造方法。
  18. 上記半導体の上記上面電極と上記放熱板のそれぞれに、上記柱状又は球状電極(11)を接合するとき、内部(21)と上記内部全体を覆う外部(22)とで硬さが異なる材料より構成されている上記柱状又は球状電極を使用するようにした請求項12〜17のいずれかに記載の半導体パッケージの製造方法。
  19. 上記半導体の上記上面電極と上記放熱板のそれぞれに、上記柱状又は球状電極(11)を接合するとき、内部(21)と上記内部全体を覆う外部(22)とで溶融温度が異なる材料より構成されている上記柱状又は球状電極を使用するようにした請求項12〜17のいずれかに記載の半導体パッケージの製造方法。
  20. 上記半導体と上記放熱板とを接合するとき、上記放熱板上に、上下両面に電極をそれぞれ有しかつ上記半導体とは異なる種類でかつ下面電極の電流電圧特性が同じ別の半導体(1A,1B)の下面電極を接合材を用いて接合するようにした請求項12又は13に記載の半導体パッケージの製造方法。
  21. 上記放熱板は、上記半導体を接合する面の反対面の表面に凹凸(23)を設けるようにした請求項12〜20のいずれかに記載の半導体パッケージの製造方法。
  22. 上記半導体の上面電極に複数のバンプを形成した後、上記柱状又は球状電極を、上記複数のバンプ(24)を介して、上記半導体の上面電極に接合するようにした請求項12〜21のいずれかに記載の半導体パッケージの製造方法。
JP2000357484A 1999-11-29 2000-11-24 半導体パッケージ及び半導体パッケージの製造方法 Expired - Fee Related JP3971568B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000357484A JP3971568B2 (ja) 1999-11-29 2000-11-24 半導体パッケージ及び半導体パッケージの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-337785 1999-11-29
JP33778599 1999-11-29
JP2000357484A JP3971568B2 (ja) 1999-11-29 2000-11-24 半導体パッケージ及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2001223321A JP2001223321A (ja) 2001-08-17
JP3971568B2 true JP3971568B2 (ja) 2007-09-05

Family

ID=26575917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000357484A Expired - Fee Related JP3971568B2 (ja) 1999-11-29 2000-11-24 半導体パッケージ及び半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP3971568B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3855726B2 (ja) * 2001-10-23 2006-12-13 松下電器産業株式会社 パワーモジュール
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7521806B2 (en) * 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
US7701054B2 (en) * 2007-02-12 2010-04-20 Infineon Technologies Ag Power semiconductor module and method for its manufacture
JP5272191B2 (ja) * 2007-08-31 2013-08-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP5195903B2 (ja) 2008-03-31 2013-05-15 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
DE102008029829B4 (de) * 2008-06-25 2012-10-11 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
JP5272768B2 (ja) 2009-02-05 2013-08-28 三菱電機株式会社 電力用半導体装置とその製造方法
WO2010109985A1 (ja) * 2009-03-25 2010-09-30 株式会社村田製作所 電子部品の製造方法
CN102460694A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 电力变换装置
JP5306243B2 (ja) * 2010-01-20 2013-10-02 三菱電機株式会社 半導体装置
JP6143104B2 (ja) 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
CN107615894B (zh) 2015-06-03 2020-07-17 株式会社村田制作所 元器件安装基板
EP3324416A4 (en) * 2015-07-15 2019-02-20 Murata Manufacturing Co., Ltd. ELECTRONIC COMPONENT
CN116314045A (zh) * 2017-04-24 2023-06-23 罗姆股份有限公司 半导体装置、半导体模块、电子元器件以及SiC半导体装置
WO2022131072A1 (ja) * 2020-12-14 2022-06-23 株式会社村田製作所 電子部品パッケージ

Also Published As

Publication number Publication date
JP2001223321A (ja) 2001-08-17

Similar Documents

Publication Publication Date Title
JP3971568B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP4729244B2 (ja) 半導体デバイス用非モールドパッケージ
JP5442368B2 (ja) 直付リード線を備えるicチップパッケージ
US7400002B2 (en) MOSFET package
JP4260263B2 (ja) 半導体装置
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP6835238B2 (ja) 半導体装置およびその製造方法
JP2004281538A (ja) 電子装置及びその製造方法、回路基板並びに電子機器
JP3390661B2 (ja) パワーモジュール
US6864574B1 (en) Semiconductor package
JP2021027116A (ja) 半導体装置
WO2015170738A1 (ja) ワイヤボンディング構造の製造方法、ワイヤボンディング構造、電子装置
JP2004281540A (ja) 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器
JP3841007B2 (ja) 半導体装置
JP3544757B2 (ja) 半導体装置及びその製造方法
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP4305424B2 (ja) 半導体装置及びその製造方法
JP2002329804A (ja) 半導体装置
JP7460051B2 (ja) 半導体装置
JP2003124257A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5884625B2 (ja) 半導体デバイス
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH0817975A (ja) 半導体装置
JP2014060344A (ja) 半導体モジュールの製造方法、半導体モジュール
JPH11135532A (ja) 半導体チップ及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070608

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees