JP2013232445A

JP2013232445A - 半導体装置

Info

Publication number: JP2013232445A
Application number: JP2012102190A
Authority: JP
Inventors: Masaru Karasawa; 大唐澤; Kazuyasu Takimoto; 和靖瀧本; Hiroshi Mochikawa; 宏餅川; Yosuke Nakazawa; 洋介中沢; Hiromichi Tai; 裕通田井; Atsuhiko Kuzumaki; 淳彦葛巻; Hiroshi Takenaka; 浩竹中
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2012-04-27
Filing date: 2012-04-27
Publication date: 2013-11-14

Abstract

【課題】リカバリアシスト回路内の半導体素子を効率的に冷却して損失を低減し、小型化を図ることができる半導体装置。
【解決手段】一面に２種類の主電極を持つ主スイッチング素子１と主スイッチング素子に逆並列に接続されたダイオード２とを有する主半導体素子３と、主半導体素子に接続され、主半導体素子内のダイオードのリカバリ損失を低減するリカバリアシスト回路７と、主半導体素子とリカバリアシスト回路内の半導体素子との間に設けられた放熱性絶縁物１０とを有する。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。

主回路の電力用スイッチング素子に逆並列に接続されたダイオードの逆回復特性を改善した電力変換装置（リカバリアシスト回路）が知られている（特許文献１）。この電力変換装置は、図７に示すように、主スイッチング素子１（例えば、ＩＧＢＴ）と環流ダイオード２とで構成された主素子３に、主素子３の耐電圧より小さな逆電圧を環流ダイオード２に印加するリカバリアシスト回路７によりブリッジ回路の１アームを構成する。リカバリアシスト回路７は、主素子３の耐電圧より電圧値が低い補助電源１５と、環流ダイオード２の逆回復時にオンし主素子３より耐圧が低いスイッチング素子５と、環流ダイオード２より逆回復時間が短く逆回復電荷が小さいダイオード４との直列回路により構成され、補助電源１５に並列に接続されたコンデンサ６を備える。

図８に示すように、デッドタイム期間中にスイッチング素子５がオンし、補助電源１５により充電されたコンデンサ６からのエネルギーにより、主電流が環流ダイオード２からダイオード４へ転流する。ダイオード４が環流している状態で、反対アームの主素子制御端子１９ｂにオン信号が入力されるため、環流ダイオード２の代わりにダイオード４が逆回復を起こし、逆回復によるサージ電流が従来に比べ大幅に低減される。

図９に従来の半導体装置内の半導体素子とリカバリアシスト回路の構成図を示す。主素子３は、主スイッチング素子１と環流ダイオード２をＤＢＣ基板２５とボンディングで接続し、正負２つの電極をモジュールパッケージの外部に取り出し、１面に半導体チップの冷却の為の放熱板１２を備える。通常素子は、図９に示す放熱フィン１３等の冷却器を取り付けて素子が動作時に発生する熱を外部に放熱し、半導体チップが保証温度を越えないように使用する。リカバリアシスト回路７は、主素子３と独立し、ダイオード４とスイッチング素子５とコンデンサ６で構成され、ダイオード４とスイッチング素子５は放熱板１２を備える。

また、従来のこの種の関連技術として、例えば、特許文献２〜特許文献５が知られている。

特開２００６−１４１１６７号公報特開２００７−１６３０１２号公報特開２０１０−１２４６０７号公報特開２００９−２７３２７６号公報特開２０１０−１８３７４９号公報

しかしながら、図９に示すように、主素子３とリカバリアシスト回路７の距離が離れると、配線のインダクタンスの増加によるサ−ジ電圧の発生で信頼性が低下し、主素子３とリカバリアシスト回路７の個別に冷却器を設けるため、大型化する。

また、リカバリアシスト回路は、主半導体素子の環流ダイオードのリカバリ損失を低減させる回路であるので、主半導体素子からの距離が長いと不必要な寄生インダクタンスによるリカバリアシスト効果の低減の可能性がある。また、リカバリアシスト回路内の半導体素子も主半導体素子に比べれば小さな損失であるが、冷却を行う必要がある。このため、個別に冷却フィンなどを設けると、主半導体素子との距離も長くなるし、大きなスペースを必要としてしまう。

本発明の課題は、リカバリアシスト回路内の半導体素子を効率的に冷却して損失を低減し、小型化を図ることができる半導体装置を提供することにある。

上記課題を達成するために、実施形態によれば、一面に２種類の主電極を持つ主スイッチング素子と前記主スイッチング素子に逆並列に接続されたダイオードとを有する主半導体素子と、前記主半導体素子に接続され、前記主半導体素子内の前記ダイオードのリカバリ損失を低減するリカバリアシスト回路と、前記主半導体素子と前記リカバリアシスト回路内の半導体素子との間に設けられた放熱性絶縁物とを有することを特徴とする。

本発明の第１の実施形態に係る半導体装置の構造図である。本発明の第２の実施形態に係る半導体装置の構造図である。本発明の第３の実施形態に係る半導体装置の構造図である。本発明の第４の実施形態に係る半導体装置の構造図である。本発明の第５の実施形態に係る半導体装置の構造図である。本発明の第５の実施形態に係る半導体装置の構造図である。リカバリアシスト回路を示す図である。リカバリアシスト回路の電流の流れを示す図である。従来の半導体素子装置の構造図である。

以下、本発明のいくつかの実施形態の半導体装置について、図面を参照しながら詳細に説明する。

（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態に係る半導体装置の構造図である。この半導体装置は、図１に示すように、主スイッチング素子１と環流ダイオード２で構成される主素子３と、主素子３の環流ダイオード２のリカバリ損失低減のためにダイオード４とスイッチング素子５とコンデンサ６で構成されたリカバリアシスト回路７とを備えている。

主スイッチング素子１と環流ダイオード２とはＤＢＣ基板２５上に配置され、ＤＢＣ基板２５の下側には主素子３で発生した熱を放熱するための放熱板１２が取り付けられている。

主スイッチング素子１には、コレクタ電極８とエミッタ電極９とが形成されている。コレクタ電極８には、導電性を有するブスバー１１が電気的に接続され、図１（ｂ）に示すように、ブスバー１１上には放熱性絶縁物１０が配置されている。

放熱性絶縁物１０は、熱伝導性があればよく、グリス、シリコンゴムシートなどからなる。放熱性絶縁物１０の上には、リカバリアシスト回路７が配置されている。

以上のように構成された第１の実施形態の半導体装置によれば、リカバリアシスト回路７内に設けられたダイオード４とスイッチング素子５の放熱を、主スイッチング素子１のコレクタ電極８に接続しているブスバー１１上に放熱用絶縁物１０を介して接続して冷却する。

あるいは、リカバリアシスト回路７内に設けられたダイオード４とスイッチング素子５の放熱を、主スイッチング素子１のエミッタ電極９に接続しているブスバー１１上に放熱用絶縁物１０を介して接続して冷却する。

即ち、放熱性絶縁物１０によりリカバリアシスト回路７内の半導体素子を効率的に冷却して損失を低減でき、主素子３の電極に接続されたブスバー１１にリカバリアシスト回路７を接続し主素子３とリカバリアシスト回路７とを一体化したので、半導体装置の小型化を図ることができる。

また、ブスバー１１は、大きな面積を持つ金属板であるので、絶縁を考慮して接続することで効果的な放熱も行え、リカバリアシスト回路７が接続されるコレクタ電極８やエミッタ電極９に近いためにリカバリアシスト回路７と主素子２との配線が長くなり、リカバリアシスト回路やの効果が低減することもない。

（第２の実施形態）
図２は、本発明の第２の実施形態に係る半導体装置の構造図である。この半導体装置は、主スイッチング素子１と環流ダイオード２で構成される主素子３と、主素子３の環流ダイオード２のリカバリ損失低減の為にダイオード４とスイッチング素子５とコンデンサ６で構成されたリカバリアシスト回路７を備えている。

図２（ａ）に示すように、主素子３の下側には放熱板１２を介して櫛形冷却フィン１３が取り付けられている。主スイッチング素子１に形成されたコレクタ電極８とエミッタ電極９とは、ブスバー１１の一端に接続され、ブスバー１１の他端にはリカバリアシスト回路７が接続されている。図２（ｂ）に示すように、櫛形冷却フィン１３とリカバリアシスト回路７との間には放熱性絶縁物１０が配置されている。

以上のように構成された第２の実施形態の半導体装置によれば、主素子３の放熱を櫛形冷却フィン１３で冷却する。また、同時に、リカバリアシスト回路７内で使用されているダイオード４とスイッチング素子５の放熱を、櫛形冷却フィン１３の最外端の襞に放熱用絶縁物１０を介して接続することで冷却する。

櫛型冷却フィン１３は、通常、取り付けねじ穴の都合上、素子の大きさいっぱいまでのフィンを用意して取り付けるが、取り付けねじ穴が存在する最外端のフィンの上には発熱する半導体は存在しないため、主素子３の冷却にはあまり有効に使用されない。

このため、最外端の冷却フィン１３にリカバリアシスト回路７に使用している半導体素子の放熱が行える。また、冷却フィン１３の最外端のため、コレクタ電極８やエミッタ電極９への接続も容易であるため、配線が長くなりリカバリアシスト回路７の効果が低減することもない。

（第３の実施形態）
図３は、本発明の第３の実施形態に係る半導体装置の構造図である。この半導体装置は、主スイッチング素子１と環流ダイオード２で構成される主素子３と、主素子３の環流ダイオード２のリカバリ損失低減のためにダイオード４とスイッチング素子５とコンデンサ６で構成されたリカバリアシスト回路７を備えている。

図３（ａ）に示すように、主素子３の下側には放熱板１２を介して櫛形冷却フィン１３が取り付けられている。主スイッチング素子１に形成されたコレクタ電極８とエミッタ電極９とは、ブスバー１１の一端に接続され、ブスバー１１の他端にはリカバリアシスト回路７が接続されている。図３（ｂ）に示すように、櫛形冷却フィン１３とリカバリアシスト回路７との間には放熱性絶縁物１０が配置されている。

また、櫛形冷却フィン１３の素子取り付け側にリカバリアシスト回路７用の襞３１が形成されている。

以上のように構成された第３の実施形態の半導体装置によれば、主素子３の放熱を櫛形冷却フィン１３で冷却する。また、同時に、リカバリアシスト回路７内で使用されているダイオード４とスイッチング素子５の放熱を、櫛形冷却フィン１３の素子取り付け側に形成されたリカバリアシスト回路用の襞３１に放熱用絶縁物１０を介して接続することで冷却する。

従って、リカバリアシスト回路７内で使用している半導体素子の放熱が行われる。また、櫛形冷却フィン１３の最外端のため、コレクタ電極８やエミッタ電極９への接続も容易であるため、配線が長くなりリカバリアシスト回路７の効果が低減することもない。

（第４の実施形態）
図４（ａ）は、本発明の第４の実施形態に係る半導体装置の構造図である。この半導体装置は、主スイッチング素子１と環流ダイオード２で構成される主素子３と、主素子３の環流ダイオード２のリカバリ損失低減のために高速ダイオード４と低耐圧スイッチング素子５とコンデンサ６で構成されたリカバリアシスト回路７を備えている。

主素子３の下側には主素子３で発生した熱を放熱するための放熱板１２が取り付けられている。図４（ｂ）に示すように、主素子３のコレクタ電極８とエミッタ電極９があるパッケージの上部には、金属板からなるリカバリアシスト回路用の放熱板３２が配置され、この放熱板３２の上には放熱性絶縁物１０が配置され、放熱性絶縁物１０の上にはリカバリアシスト回路７が配置されている。

主スイッチング素子１には、コレクタ電極８とエミッタ電極９とが形成され、コレクタ電極８及びエミッタ電極９は、ブスバー１１によりリカバリアシスト回路７に接続されている。

以上のように構成された第４の実施形態の半導体装置によれば、リカバリアシスト回路７内で使用されているダイオード４とスイッチング素子５の放熱を、主素子３のコレクタ電極８とエミッタ電極９があるパッケージの上部にリカバリアシスト回路用放熱板３２と放熱用絶縁物１０とを介して接続することで冷却する。

即ち、主素子３のパッケージ上の電極側の一部に金属板からなる放熱板３２を作製し、リカバリアシスト回路７内で使用している半導体素子を接続して半導体素子の放熱が行える。また、コレクタ電極やエミッタ電極の近傍に放熱板３２を作製するため、接続も容易であるため、配線が長くなりリカバリアシスト回路７の効果が低減することもない。

（第５の実施形態）
図５は、本発明の第５の実施形態に係る半導体装置の構造図である。この半導体装置は、主スイッチング素子１と環流ダイオード２で構成される主素子３と、主素子３の環流ダイオード２のリカバリ損失低減のために高速ダイオード４と低耐圧スイッチング素子５とコンデンサ６で構成されたリカバリアシスト回路７を備えている。

主スイッチング素子１のコレクタ電極８及びエミッタ電極９にはブスバー１１を介してダイオード４とスイッチング素子５とコンデンサ６とを有するリカバリアシスト回路７が接続されている。

放熱板１２の一方の端部は、突起しており、図５（ｂ）に示すように、放熱板１２の突起した部分とリカバリアシスト回路７との間には放熱性絶縁物１０が配置されている。

以上のように構成された第５の実施形態の半導体装置によれば、リカバリアシスト回路７内で使用されているダイオード４とスイッチング素子５の放熱を、主素子３の放熱板１２が接する一面を放熱板１２と熱的に接続された放熱板面（放熱板１２の突起した部分）を具備し、放熱用絶縁物１０を介して主素子３の外部に接続することで冷却を行う。

即ち、主素子３の放熱板１２に接する少なくとも一面（放熱板１２の突起した部分）を熱的に接続した放熱板にすることで、リカバリアシスト回路７内で使用している半導体素子を接続し半導体素子の放熱が行える。

また、コレクタ電極８やエミッタ電極９の近傍に放熱板１２を作製するため、接続も容易であるため、配線が長くなりリカバリアシスト回路７の効果が低減することもない。

（第６の実施形態）
図６は、本発明の第６の実施形態に係る半導体装置の構造図である。この半導体装置は、主スイッチング素子１と環流ダイオード２で構成される主素子３と、主素子３の環流ダイオード２のリカバリ損失低減のために高速ダイオード４と低耐圧スイッチング素子５とコンデンサ６で構成されたリカバリアシスト回路７を備えている。

図５に示す第５の実施形態では、リカバリアシスト回路７を主素子３の外部に接続したのに対して、図６に示す第６の実施形態は、主素子３の内部にリカバリアシスト回路７を放熱用絶縁物１０を介して接続したことを特徴とする。

このように第６の実施形態の半導体装置によっても、第５の実施形態の半導体装置の効果と同様な効果が得られる。

以上のように、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１主スイッチング素子
２環流ダイオード
３主素子
４ダイオード
５スイッチング素子
６コンデンサ
７リカバリアシスト回路
８コレクタ電極
９エミッタ電極
１０放熱用絶縁物
１１ブスバー
１２放熱板
１３櫛形却フィン
１４負荷
１５補助電源
１６ａ，１６ｂ半導体スイッチング素子
１７正側直流母線
１８負側直流母線
１９ａ，１９ｂ主素子ゲート端子
２０補助素子ゲート端子
７，２１ａ，２１ｂ電流の流れ
２５ＤＢＣ基板
３１リカバリアシスト回路用襞
３２リカバリアシスト回路用放熱板
４１リカバリアシスト回路の正電極
４２リカバリアシスト回路の負電極
４３補助電源電極

Claims

一面に２種類の主電極を持つ主スイッチング素子と前記主スイッチング素子に逆並列に接続されたダイオードとを有する主半導体素子と、
前記主半導体素子に接続され、前記主半導体素子内の前記ダイオードのリカバリ損失を低減するリカバリアシスト回路と、
前記主半導体素子と前記リカバリアシスト回路内の半導体素子との間に設けられた放熱性絶縁物と、
を有することを特徴とする半導体装置。
前記主半導体素子の電極に接続され且つ前記リカバリアシスト回路内の半導体素子に接続されるブスバーを有し、
前記放熱性絶縁物は、前記ブスバーと前記リカバリアシスト回路内の半導体素子との間に設けられることを特徴とする請求項１記載の半導体装置。
前記主半導体素子に取り付けられた冷却フィンを有し、
前記放熱性絶縁物は、前記冷却フィンの端部と前記リカバリアシスト回路の半導体素子との間に設けられることを特徴とする請求項１記載の半導体装置。
前記主半導体素子に取り付けられた冷却フィンと、
前記冷却フィンの前記主半導体素子取り付け側の端部に熱的に接続され、前記リカバリアシスト回路を取り付けるための冷却襞とを有し、
前記放熱性絶縁物は、前記冷却襞と前記リカバリアシスト回路内の半導体素子との間に設けられることを特徴とする請求項１記載の半導体装置。
前記主半導体素子のパッケージ上の一部に形成された放熱板を有し、
前記放熱性絶縁物は、前記放熱板と前記リカバリアシスト回路内の半導体素子との間に設けられることを特徴とする請求項１記載の半導体装置。
前記主半導体素子用の放熱板であって且つ放熱板に熱的に接続される少なくとも一面に前記リカバリアシスト回路用として作成された放熱板を有し、
前記放熱性絶縁物は、前記放熱板と前記リカバリアシスト回路内の半導体素子との間に設けられることを特徴とする請求項１記載の半導体装置。