CN116097439A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116097439A
CN116097439A CN202180051986.3A CN202180051986A CN116097439A CN 116097439 A CN116097439 A CN 116097439A CN 202180051986 A CN202180051986 A CN 202180051986A CN 116097439 A CN116097439 A CN 116097439A
Authority
CN
China
Prior art keywords
transistors
conductive layer
terminal
electrode
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180051986.3A
Other languages
English (en)
Inventor
金田达志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN116097439A publication Critical patent/CN116097439A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

半导体装置具有：多个晶体管，相互并联电连接，分别具有第一电极；二极管，并联电连接到所述多个晶体管，具有阳极电极；第一导电图案；第二导电图案，电连接到所述第一导电图案；多个第一连接部件，分别将所述多个晶体管的所述第一电极和所述第一导电图案直接连接；以及第二连接部件，将所述阳极电极和所述第二导电图案连接，所述第一电极是源极电极或发射极电极，所述多个晶体管相互相邻地配置。

Description

半导体装置
技术领域
本公开涉及半导体装置。
本申请主张基于2020年9月18日申请的日本申请第2020-157444号的优先权，并引用所述日本申请所记载的全部记载内容。
背景技术
作为功率模块所使用的半导体装置，提出了晶体管的源极电极或发射极电极与二极管的阳极电极相互连接的半导体装置。
现有技术文献
专利文献
专利文献1：日本特开2015-154079号公报
专利文献2：日本特开2019-71490号公报
专利文献3：美国专利申请公开第2017/0125322号说明书
发明内容
本公开的半导体装置具有：多个晶体管，相互并联电连接，分别具有第一电极；二极管，并联电连接到所述多个晶体管，具有阳极电极；第一导电图案；第二导电图案，电连接到所述第一导电图案；多个第一连接部件，分别将所述多个晶体管的所述第一电极和所述第一导电图案直接连接；以及第二连接部件，将所述阳极电极和所述第二导电图案连接，所述第一电极是源极电极或发射极电极，所述多个晶体管相互相邻地配置。
附图说明
图1是示出第一实施方式所涉及的半导体装置的立体图。
图2是示出第一实施方式所涉及的半导体装置的俯视图。
图3是示出第一实施方式所涉及的半导体装置中的散热板、第一绝缘基板以及第二绝缘基板的关系的剖视图。
图4是示出第一晶体管的剖视图。
图5是示出第一二极管的剖视图。
图6是示出第二晶体管的剖视图。
图7是示出第二二极管的剖视图。
图8是示出第一实施方式所涉及的半导体装置的电路图。
图9是示出第一实施方式所涉及的半导体装置的动作的示意图(其一)。
图10是示出第一实施方式所涉及的半导体装置的动作的示意图(其二)。
图11是示出第一实施方式所涉及的半导体装置的动作的示意图(其三)。
图12是示出第一实施方式所涉及的半导体装置的动作的示意图(其四)。
图13是示出散热板的变形例的剖视图。
图14是示出第二实施方式所涉及的半导体装置中的第一绝缘基板和第二绝缘基板的构成的示意图。
图15是示出第三实施方式所涉及的半导体装置的俯视图。
图16是示出第三实施方式所涉及的半导体装置中的散热板与绝缘基板的关系的剖视图。
图17是示出第三实施方式的变形例中的散热板与导电层的关系的剖视图。
具体实施方式
[本公开要解决的技术问题]
期望实现并联连接的多个晶体管的更稳定的动作。
本公开的目的在于提供能够实现并联连接的多个晶体管的更稳定的动作的半导体装置。
[本公开的效果]
根据本公开，能够实现并联连接的多个晶体管的更稳定的动作。
以下，对用于实施的方式进行说明。
[本公开的实施方式的说明]
首先，对本公开的实施方式进行列举说明。在以下的说明中，对同一或对应的要素标注同一附图标记，对于它们不重复相同的说明。
(1)本公开的一方式所涉及的半导体装置具有：多个晶体管，相互并联电连接，分别具有第一电极；二极管，并联电连接到所述多个晶体管，具有阳极电极；第一导电图案；第二导电图案，电连接到所述第一导电图案；多个第一连接部件，分别将所述多个晶体管的所述第一电极和所述第一导电图案直接连接；以及第二连接部件，将所述阳极电极和所述第二导电图案连接，所述第一电极是源极电极或发射极电极，所述多个晶体管相互相邻地配置。
多个晶体管相互相邻地配置。第一电极(源极电极或发射极电极)与第一导电图案由第一连接部件直接连接，阳极电极与第二导电图案由第二连接部件连接，第一导电图案与第二导电图案被电连接。因此，能够降低多个晶体管各自的功率环路的电感，能够在多个晶体管之间抑制功率环路的电感的偏差。因此，能够实现并联连接的多个晶体管的更稳定的动作。
(2)本公开的另一方式所涉及的半导体装置具有：多个晶体管，相互并联电连接，分别具有第一电极；二极管，并联电连接到所述多个晶体管，具有阳极电极；第三导电图案；多个第一连接部件，分别将所述多个晶体管的所述第一电极和所述第三导电图案直接连接；以及第二连接部件，将所述阳极电极和所述第三导电图案连接，所述第一电极是源极电极或发射极电极，所述多个晶体管相互相邻地配置。
多个晶体管相互相邻地配置。第一电极(源极电极或发射极电极)与第三导电图案由第一连接部件直接连接，阳极电极与第三导电图案由第二连接部件连接。因此，能够降低多个晶体管各自的功率环路的电感，能够在多个晶体管之间抑制功率环路的电感的偏差。因此，能够实现并联连接的多个晶体管的更稳定的动作。
(3)也可以是，在(1)或(2)中，所述多个晶体管集中在矩形形状的第一区域内。在这种情况下，易于抑制功率环路的电感的偏差。
(4)也可以是，在(1)～(3)中，所述多个晶体管在第一方向上排列配置。在这种情况下，将多个晶体管集中而易于抑制功率环路的电感的偏差。
(5)也可以是，在(1)～(4)中，所述第二连接部件独立于所述多个第一连接部件。在这种情况下，易于抑制功率环路的电感的偏差。
(6)也可以是，在(1)～(5)中，在所述多个晶体管中的相互相邻的晶体管之间未配置所述二极管。在这种情况下，易于抑制功率环路的电感的偏差。
(7)也可以是，在(1)～(6)中，所述晶体管是使用碳化硅构成的场效应晶体管。在这种情况下，能在晶体管中得到优异的耐压。
(8)也可以是，在(1)～(7)中，所述二极管是使用碳化硅构成的肖特基势垒二极管。在这种情况下，能在二极管中得到优异的耐压。
(9)也可以是，在(1)～(8)中，具有：壳体，收容所述多个晶体管和所述二极管；以及控制端子，连接到所述多个晶体管的控制电极，装配于所述壳体，所述壳体具有：一对侧壁部，相互对置；以及一对端壁部，将所述侧壁部的两端相连，所述控制端子设置在所述侧壁部和所述端壁部中的位于离所述多个晶体管最近的部分。在这种情况下，能够将多个晶体管集中在控制端子的附近。因此，易于降低多个晶体管之间的栅极环路的电感的不同。因此，易于实现并联连接的多个晶体管的更稳定的动作。
[本公开的实施方式的详细内容]
以下，对本公开的实施方式详细地进行说明，但本实施方式不限于这些内容。需要说明的是，在本说明书和附图中，对于具有实质上相同的功能构成的构成要素，有时通过标注同一附图标记而省略重复的说明。
(第一实施方式)
首先，对第一实施方式进行说明。图1是示出第一实施方式所涉及的半导体装置的立体图。图2是示出第一实施方式所涉及的半导体装置的俯视图。其中，在图2中，将壳体以透视的形式示出。图3是示出第一实施方式所涉及的半导体装置中的散热板、第一绝缘基板以及第二绝缘基板的关系的剖视图。图3相当于沿着图2中的III-III线的剖视图。
第一实施方式所涉及的半导体装置1主要具有散热板2、壳体9、P端子3、N端子4、第一O端子5以及第二O端子6。P端子3是正极侧的电源端子，N端子4是负极侧的电源端子，第一O端子5和第二O端子6是输出端子。P端子3、N端子4、第一O端子5以及第二O端子6组装于壳体9。在壳体9上还组装有第一栅极端子131、第一感测源极端子132、感测漏极端子133、第二栅极端子231、第二感测源极端子232、第一热敏电阻端子331以及第二热敏电阻端子332。
在本公开中，将X1-X2方向、Y1-Y2方向、Z1-Z2方向设为相互正交的方向。将包含X1-X2方向和Y1-Y2方向的面设为XY面，将包含Y1-Y2方向和Z1-Z2方向的面设为YZ面，将包含Z1-Z2方向和X1-X2方向的面设为ZX面。为了方便，将Z1方向设为上方向，将Z2方向设为下方向。另外，在本公开中俯视是指从Z1侧观察对象物。X1-X2方向是沿着俯视时为矩形形状的散热板2和壳体9的长边的方向，Y1-Y2方向是沿着散热板2和壳体9的短边的方向，Z1-Z2方向是沿着散热板2和壳体9的法线的方向。
散热板2例如是俯视时为矩形形状的厚度一样的板状体。散热板2具备第一主面2A和与第一主面2A相反的一侧的第二主面2B。散热板2的材料是作为热传导率高的原材料的金属、例如铜(Cu)、铜合金、铝(Al)等。散热板2使用热界面材料(thermal interfacematerial：TIM)等固定于冷却器等。
壳体9例如形成为俯视时为框状，壳体9的外形与散热板2的外形等同。壳体9的材料是树脂等绝缘体。壳体9具有相互对置的一对侧壁部91和92、以及将侧壁部91和92的两端相连的一对端壁部93和94。侧壁部91和92与ZX平面平行地配置，端壁部93和94与YZ平面平行地配置。侧壁部92配置在侧壁部91的Y2侧，端壁部94配置在端壁部93的X2侧。壳体9具有从端壁部93向X1方向突出的端子座95、以及从端壁部94向X2方向突出的端子座96。
在端子座95的上表面(Z1侧的表面)配置有P端子3和N端子4，在端子座96的上表面(Z1侧的表面)配置有第一O端子5和第二O端子6。例如，N端子4配置在P端子3的Y2侧，第二O端子6配置在第一O端子5的Y2侧。P端子3、N端子4、第一O端子5以及第二O端子6由金属板构成。P端子3和N端子4各自的一个端部露出于端壁部93的X2侧，各自的另一个端部被引出到端子座95的上表面。第一O端子5和第二O端子6各自的一个端部露出于端壁部94的X1侧，各自的另一个端部被引出到端子座96的上表面。
在侧壁部91装配有第一栅极端子131、第一感测源极端子132、感测漏极端子133、第一热敏电阻端子331以及第二热敏电阻端子332。第一栅极端子131、第一感测源极端子132、感测漏极端子133、第一热敏电阻端子331以及第二热敏电阻端子332各自的一个端部露出于侧壁部91的Y2侧，各自的另一个端部从侧壁部91的上表面(Z1侧的表面)向壳体9的外侧(Z1侧)突出。感测漏极端子133配置在侧壁部91的X2侧的端部附近。第一热敏电阻端子331和第二热敏电阻端子332配置在侧壁部91的X1侧的端部附近。例如，第二热敏电阻端子332配置在第一热敏电阻端子331的X1侧。第一栅极端子131和第一感测源极端子132在侧壁部91的X1-X2方向的中心的附近且在比X1-X2方向的中心靠X2侧配置。例如，第一感测源极端子132配置在第一栅极端子131的X2侧。
在侧壁部92装配有第二栅极端子231和第二感测源极端子232。第二栅极端子231和第二感测源极端子232各自的一个端部露出于侧壁部92的Y1侧，各自的另一个端部从侧壁部92的上表面(Z1侧的表面)向壳体9的外侧(Z1侧)突出。第二栅极端子231和第二感测源极端子232在侧壁部92的X1-X2方向的中心的附近且在比X1-X2方向的中心靠X1侧配置。例如，第二感测源极端子232配置在第二栅极端子231的X1侧。
在散热板2的Z1侧配置有第一绝缘基板10和第二绝缘基板20。也就是说，在散热板2的第一主面2A配置有第一绝缘基板10和第二绝缘基板20。例如，第二绝缘基板20配置在第一绝缘基板10的X1侧。
第一绝缘基板10在Z1侧的面具有导电层11、12、13、14以及18，在Z2侧的面具有导电层19。导电层19通过焊锡等接合材料7与散热板2接合。在导电层13之上安装有多个例如4个第一晶体管110。4个第一晶体管110在X1-X2方向上排列。由4个第一晶体管110构成第一晶体管组110A。在导电层12之上安装有多个例如8个第二二极管220。8个第二二极管220成为2列并在X1-X2方向上排列有各4个。由8个第二二极管220构成第二二极管组220A。
4个第一晶体管110在俯视时为矩形形状的第一晶体管集中区域110R内相互相邻地配置。也就是说，4个第一晶体管110集中在第一晶体管集中区域110R内。8个第二二极管220在俯视时为矩形形状的第二二极管集中区域220R内相互相邻地配置。也就是说，8个第二二极管220集中在第二二极管集中区域220R内。第一晶体管集中区域110R是第一区域的一个例子。X1-X2方向是第一方向的一个例子。
第二绝缘基板20在Z1侧的面具有导电层21、22、23、24、25、26、27以及28，在Z2侧的面具有导电层29。导电层29通过焊锡等接合材料8与散热板2接合。在导电层23之上安装有多个例如4个第二晶体管210。4个第二晶体管210在X1-X2方向上排列。由4个第二晶体管210构成第二晶体管组210A。在导电层25之上安装有多个例如8个第一二极管120。8个第一二极管120成为2列并在X1-X2方向上排列有各4个。由8个第一二极管120构成第一二极管组120A。
4个第二晶体管210在俯视时为矩形形状的第二晶体管集中区域210R内相互相邻地配置。也就是说，4个第二晶体管210集中在第二晶体管集中区域210R内。8个第一二极管120在俯视时为矩形形状的第一二极管集中区域120R内相互相邻地配置。也就是说，8个第一二极管120集中在第一二极管集中区域120R内。第二晶体管集中区域210R是第一区域的另一个例子。
当俯视时，第一二极管集中区域120R与第一晶体管集中区域110R分开，第一晶体管集中区域110R和第一二极管集中区域120R不具有相互重叠的区域。在相互相邻的第一晶体管110之间未配置第一二极管120。当俯视时，第二晶体管集中区域210R与第二二极管集中区域220R分开，第二晶体管集中区域210R和第二二极管集中区域220R不具有相互重叠的区域。在相互相邻的第二晶体管210之间未配置第二二极管220。
导电层12、导电层24、引线52以及引线74、75的组合是第一导电图案、第二导电图案、第一连接部件以及第二连接部件的组合的一个例子。导电层22、导电层14、引线72以及引线54、55的组合是第一导电图案、第二导电图案、第一连接部件以及第二连接部件的组合的另一个例子。
在此，对第一晶体管110、第一二极管120、第二晶体管210以及第二二极管220进行说明。图4是示出第一晶体管的剖视图。图5是示出第一二极管的剖视图。图6是示出第二晶体管的剖视图。图7是示出第二二极管的剖视图。
如图4所示，第一晶体管110具有第一栅极电极111、第一源极电极112以及第一漏极电极113。第一栅极电极111和第一源极电极112配置在第一晶体管110的Z1侧的主面，第一漏极电极113配置在第一晶体管110的Z2侧的主面。第一漏极电极113通过焊锡等接合材料(未图示)与导电层13接合。第一源极电极112是第一电极的一个例子。
如图5所示，第一二极管120具有第一阳极电极121和第一阴极电极122。第一阳极电极121配置在第一二极管120的Z1侧的主面，第一阴极电极122配置在第一二极管120的Z2侧的主面。第一阴极电极122通过焊锡等接合材料(未图示)与导电层25接合。
如图6所示，第二晶体管210具有第二栅极电极211、第二源极电极212以及第二漏极电极213。第二栅极电极211和第二源极电极212配置在第二晶体管210的Z1侧的主面，第二漏极电极213配置在第二晶体管210的Z2侧的主面。第二漏极电极213通过焊锡等接合材料(未图示)与导电层23接合。第二源极电极212是第一电极的另一个例子。
如图7所示，第二二极管220具有第二阳极电极221和第二阴极电极222。第二阳极电极221配置在第二二极管220的Z1侧的主面，第二阴极电极222配置在第二二极管220的Z2侧的主面。第二阴极电极222通过焊锡等接合材料(未图示)与导电层12接合。
半导体装置1具有多条引线31、多条引线32、多条引线41以及多条引线42。引线31将设置在第一绝缘基板10的导电层13和设置在第二绝缘基板20的导电层25连接。引线32将设置在第一绝缘基板10的导电层12和设置在第二绝缘基板20的导电层24连接。引线41将设置在第一绝缘基板10的导电层12和设置在第二绝缘基板20的导电层23连接。引线42将设置在第一绝缘基板10的导电层14和设置在第二绝缘基板20的导电层22连接。
半导体装置1具有多条引线51、多条引线52、多条引线53、多条引线54以及多条引线55。引线51将分别设置在4个第一晶体管110的第一栅极电极111和设置在第一绝缘基板10的导电层11连接。引线52将分别设置在4个第一晶体管110的第一源极电极112和设置在第一绝缘基板10的导电层12连接。引线53将分别设置在4个第一晶体管110的第一感测源极电极(未图示)和设置在第一绝缘基板10的导电层18连接。引线54将分别设置在8个第二二极管220中的配置在Y1侧的4个第二二极管220的第二阳极电极221和设置在第一绝缘基板10的导电层14连接。引线55将分别设置在8个第二二极管220中的配置在Y1侧的4个第二二极管220的第二阳极电极221和分别设置在配置在Y2侧的4个第二二极管220的第二阳极电极221连接。
半导体装置1具有引线61、多条引线62、多条引线63、引线64以及引线65。引线61将设置在第一绝缘基板10的导电层11和第一栅极端子131连接。引线62将设置在第一绝缘基板10的导电层12和第一O端子5连接。引线63将设置在第一绝缘基板10的导电层12和第二O端子6连接。引线64将设置在第一绝缘基板10的导电层13和感测漏极端子133连接。引线65将设置在第一绝缘基板10的导电层18和第一感测源极端子132连接。
半导体装置1具有多条引线71、多条引线72、多条引线73、多条引线74以及多条引线75。引线71将分别设置在4个第二晶体管210的第二栅极电极211和设置在第二绝缘基板20的导电层21连接。引线72将分别设置在4个第二晶体管210的第二源极电极212和设置在第二绝缘基板20的导电层22连接。引线73将分别设置在4个第二晶体管210的第二感测源极电极(未图示)和设置在第二绝缘基板20的导电层28连接。引线74将分别设置在8个第一二极管120中的配置在Y2侧的4个第一二极管120的第一阳极电极121和设置在第二绝缘基板20的导电层24连接。引线75将分别设置在8个第一二极管120中的配置在Y2侧的4个第一二极管120的第一阳极电极121和分别设置在配置在Y1侧的4个第一二极管120的第一阳极电极121连接。
半导体装置1具有引线81、多条引线82、多条引线83、引线85、引线86以及引线87。引线81将设置在第二绝缘基板20的导电层21和第二栅极端子231连接。引线82将设置在第二绝缘基板20的导电层22和N端子4连接。引线83将设置在第二绝缘基板20的导电层25和P端子3连接。引线85将设置在第二绝缘基板20的导电层28和第二感测源极端子232连接。引线86将设置在第二绝缘基板20的导电层26和第一热敏电阻端子331连接。引线87将设置在第二绝缘基板20的导电层27和第二热敏电阻端子332连接。半导体装置1具有连接到导电层26和导电层27的热敏电阻330。
在此，对第一实施方式所涉及的半导体装置1的电路构成进行说明。图8是示出第一实施方式所涉及的半导体装置的电路图。
P端子3经由引线83和导电层25连接第一二极管120的第一阴极电极122。另外，P端子3经由引线83、导电层25、引线31以及导电层13连接第一晶体管110的第一漏极电极113。导电层12经由引线62连接到第一O端子5，并经由引线63连接到第二O端子6。导电层12经由引线52连接第一晶体管110的第一源极电极112。另外，导电层12经由引线32、导电层24以及引线74和75连接第一二极管的第一阳极电极121。
第一栅极端子131经由引线61、导电层11以及引线51连接第一晶体管110的第一栅极电极111。第一感测源极端子132经由引线65、导电层18以及引线53连接第一晶体管110的第一感测源极电极。感测漏极端子133经由引线64和导电层13连接第一晶体管110的第一漏极电极113。第一栅极电极111是控制电极的一个例子，第一栅极端子131是控制端子的一个例子。
N端子4经由引线82、导电层22以及引线72连接第二晶体管210的第二源极电极212。另外，N端子4经由引线82、导电层22、引线42以及引线54和55连接第二二极管220的第二阳极电极221。导电层12连接第二二极管220的第二阴极电极222。另外，导电层12经由引线41和导电层23连接第二晶体管210的第二漏极电极213。
第二栅极端子231经由引线81、导电层21以及引线71连接第二晶体管210的第二栅极电极211。第二感测源极端子232经由引线85、导电层28以及引线73连接第二晶体管210的第二感测源极电极。第一热敏电阻端子331经由引线86和导电层26连接热敏电阻330的一个电极。第二热敏电阻端子332经由引线87和导电层27连接热敏电阻330的另一个电极。第二栅极电极211是控制电极的另一个例子，第二栅极端子231是控制端子的另一个例子。
如图8所示，第一晶体管110的第一漏极电极113和第一二极管120的第一阴极电极122共同连接到P端子3，第一源极电极112和第一阳极电极121共同连接到第一O端子5和第二O端子6。也就是说，第一晶体管110和第一二极管120在P端子3与第一O端子5和第二O端子6之间并联连接。另外，第二晶体管210的第二漏极电极213和第二二极管220的第二阴极电极222共同连接到第一O端子5和第二O端子6，第二源极电极212和第二阳极电极221共同连接到N端子4。也就是说，第二晶体管210和第二二极管220在N端子4与第一O端子5和第二O端子6之间并联连接。上臂100包含第一晶体管110(第一晶体管组110A)和第一二极管120(第一二极管组120A)。下臂200包含第二晶体管210(第二晶体管组210A)和第二二极管220(第二二极管组220A)。在P端子3与N端子4之间串联连接着上臂100和下臂200。上臂100是第一臂的一个例子，下臂200是第二臂的一个例子。
可以是，上臂100所包含的多个第一晶体管110仅设置在第一绝缘基板10，上臂100所包含的多个第一二极管120仅设置在第二绝缘基板20。另外，也可以是，下臂200所包含的多个第二晶体管210仅设置在第二绝缘基板20，下臂200所包含的多个第二二极管220仅设置在第一绝缘基板10。
接下来，对第一实施方式所涉及的半导体装置1的动作进行说明。图9～图12是示出第一实施方式所涉及的半导体装置的动作的示意图。
图9示出从P端子3流到第一O端子5和第二O端子6的电流I1的路径。如图9所示，电流I1从P端子3经由引线83、导电层25、引线31、导电层13、第一晶体管组110A、引线52、导电层12以及引线62和63流到第一O端子5和第二O端子6。
图10示出从第一O端子5和第二O端子6流到P端子3的电流I2的路径。如图10所示，电流I2从第一O端子5和第二O端子6经由引线62和63、导电层12、引线32、导电层24、引线74和75、第一二极管组120A、导电层25以及引线83流到P端子3。
这样，从P端子3流到第一O端子5和第二O端子6的电流I1流过引线31，但不流过引线32。另一方面，从第一O端子5和第二O端子6流到P端子3的电流I2流过引线32，但不流过引线31。
图11示出从N端子4流到第一O端子5和第二O端子6的电流I3的路径。如图11所示，电流I3从N端子4经由引线82、导电层22、引线72、第二晶体管组210A、导电层23、引线41、导电层12以及引线62和63流到第一O端子5和第二O端子6。
图12示出从第一O端子5和第二O端子6流到N端子4的电流I4的路径。如图12所示，电流I4从第一O端子5和第二O端子6经由引线62和63、导电层12、第二二极管组220A、引线54和55、导电层14、引线42、导电层22以及引线82流到N端子4。
这样，从N端子4流到第一O端子5和第二O端子6的电流I3流过引线41，但不流过引线42。另一方面，从第一O端子5和第二O端子6流到N端子4的电流I4流过引线42，但不流过引线41。
在第一实施方式所涉及的半导体装置1中，上臂100包含第一晶体管110和第一二极管120，第一晶体管110设置在第一绝缘基板10，第一二极管120设置在第二绝缘基板20。因此，在从P端子3流到第一O端子5和第二O端子6的电流I1与从第一O端子5和第二O端子6流到P端子3的电流I2之间，所经由的引线31、32是不同的。因此，与流过第一绝缘基板10与第二绝缘基板20之间的电流经由同一连接部件的情况相比较，能够降低引线31和32中的发热量。
同样地，下臂200包含第二晶体管210和第二二极管220，第二晶体管210设置在第二绝缘基板20，第二二极管220设置在第一绝缘基板10。因此，在从N端子4流到第一O端子5和第二O端子6的电流I3与从第一O端子5和第二O端子6流到N端子4的电流I4之间，所经由的引线41、42是不同的。因此，与流过第一绝缘基板10与第二绝缘基板20之间的电流经由同一连接部件的情况相比较，能够降低引线41和42中的发热量。
通过这样降低发热量，能抑制连接部件、引线的发热量变得过大的风险，能降低引线达到熔断的风险。
第一绝缘基板10与第二绝缘基板20之间的连接使用了引线31、32、41以及42，因此易于将第一绝缘基板10和第二绝缘基板20连接。即，易于将导电层13和导电层25连接，易于将导电层12和导电层24连接，易于将导电层14和导电层22连接，易于将导电层12和导电层23连接。也可以代替引线31、32、41以及42各者而使用汇流条等金属板。在这种情况下，易于使更大的电流流过。
第一源极电极112和导电层12的连接使用引线52，第一阳极电极121和导电层24的连接使用引线74，因此易于将第一源极电极112和导电层12连接，易于将第一阳极电极121和导电层24连接。另外，第二源极电极212和导电层22的连接使用引线72，第二阳极电极221和导电层14的连接使用引线54，因此易于将第二源极电极212和导电层22连接，易于将第二阳极电极221和导电层14连接。
多个第一晶体管110相互相邻地配置。第一源极电极112和导电层12由引线52直接连接，第一阳极电极121和导电层24由引线74、75连接，导电层12和导电层24由引线31电连接。因此，能够降低多个第一晶体管110各自的功率环路的电感，能够在多个第一晶体管110之间抑制功率环路的电感的偏差。因此，能够实现多个第一晶体管110的更稳定的动作。
多个第二晶体管210相互相邻地配置。第二源极电极212和导电层22由引线72直接连接，第二阳极电极221和导电层14由引线54、55连接，导电层22和导电层14由引线42电连接。因此，能够降低多个第二晶体管210各自的功率环路的电感，能够在多个第二晶体管210之间抑制功率环路的电感的偏差。因此，能够实现多个第二晶体管210的更稳定的动作。
当俯视时，在第一栅极端子131与第二二极管220之间配置有第一晶体管110。即，上臂100的第一晶体管110配置得比下臂200的第二二极管220离第一栅极端子131更近。另外，能够将多个第一晶体管110配置在导电层11的附近。因此，易于降低第一晶体管110的栅极环路的电感。另外，当俯视时，在第二栅极端子231与第一二极管120之间配置有第二晶体管210。即，下臂200的第二晶体管210配置得比上臂100的第一二极管120离第二栅极端子231更近。另外，能够将多个第二晶体管210配置在导电层21的附近。因此，易于降低第二晶体管210的栅极环路的电感。
而且，第一栅极端子131连接着多个第一晶体管110的第一栅极电极111，这些多个第一晶体管110配置在第一栅极端子131与第二二极管220之间。因此，易于降低多个第一晶体管110之间的栅极环路的电感的不同。另外，第二栅极端子231连接着多个第二晶体管210的第二栅极电极211，这些多个第二晶体管210配置在第二栅极端子231与第一二极管120之间。因此，易于降低多个第二晶体管210之间的栅极环路的电感的不同。
第一晶体管110和第二晶体管210可以是使用碳化硅构成的MOS(metal-oxide-semiconductor：金属氧化物半导体)场效应晶体管(field effect transistor)等场效应晶体管。第一二极管120和第二二极管220可以是使用碳化硅构成的肖特基势垒二极管。通过使用碳化硅，能得到优异的耐压。
需要说明的是，如图13所示，优选散热板2的第二主面2B以凸状弯曲。其原因是，使用TIM等使散热板2与冷却器等紧贴，易于得到良好的传热效率。
(第二实施方式)
接下来，对第二实施方式进行说明。图14是示出第二实施方式所涉及的半导体装置中的第一绝缘基板和第二绝缘基板的构成的示意图。
在第二实施方式所涉及的半导体装置中，如图14所示，第一绝缘基板10具有第三绝缘基板10A和第四绝缘基板10B，第二绝缘基板20具有第五绝缘基板20A和第六绝缘基板20B。第四绝缘基板10B配置在第三绝缘基板10A的X1侧，第六绝缘基板20B配置在第五绝缘基板20A的X2侧。
第三绝缘基板10A在Z1侧的面具有导电层11A、12A、13A、14A以及18A，在Z2侧的面具有导电层(未图示)。设置在Z2侧的面的导电层与导电层19同样地通过焊锡等接合材料7与散热板2接合。在导电层13A之上安装有多个例如2个第一晶体管110。2个第一晶体管110在X1-X2方向上排列。在导电层12A之上安装有多个例如4个第二二极管220。4个第二二极管220成为2列并在X1-X2方向上排列有各2个。
第四绝缘基板10B在Z1侧的面具有导电层11B、12B、12C、13B、14B以及18B，在Z2侧的面具有导电层(未图示)。设置在Z2侧的面的导电层与导电层19同样地通过焊锡等接合材料7与散热板2接合。在导电层13B之上安装有多个例如2个第一晶体管110。2个第一晶体管110在X1-X2方向上排列。在导电层12C之上安装有多个例如4个第二二极管220。4个第二二极管220成为2列并在X1-X2方向上排列有各2个。
设置有引线411、引线412、引线413、引线414、引线415以及引线418。引线411将导电层11A和导电层11B连接。引线412将导电层12A和导电层12B连接。引线413将导电层13A和导电层13B连接。引线414将导电层14A和导电层14B连接。引线415将导电层12A和导电层12C连接。引线418将导电层18A和导电层18B连接。
导电层11A和11B是导电层11的一部分。导电层12A、12B以及12C是导电层12的一部分。导电层13A和13B是导电层13的一部分。导电层14A和14B是导电层14的一部分。导电层18A和18B是导电层18的一部分。
第五绝缘基板20A在Z1侧的面具有导电层21A、22A、23A、24A、25A以及28A，在Z2侧的面具有导电层(未图示)。设置在Z2侧的面的导电层与导电层29同样地通过焊锡等接合材料8与散热板2接合。在导电层23A之上安装有多个例如2个第二晶体管210。2个第二晶体管210在X1-X2方向上排列。在导电层25A之上安装有多个例如4个第一二极管120。4个第一二极管120成为2列并在X1-X2方向上排列有各2个。
第六绝缘基板20B在Z1侧的面具有导电层21B、22B、23B、24B、25B以及28B，在Z2侧的面具有导电层(未图示)。设置在Z2侧的面的导电层与导电层29同样地通过焊锡等接合材料8与散热板2接合。在导电层23B之上安装有多个例如2个第二晶体管210。2个第二晶体管210在X1-X2方向上排列。在导电层25B之上安装有多个例如4个第一二极管120。4个第一二极管120成为2列并在X1-X2方向上排列有各2个。
设置有引线421、引线422、引线423、引线424、引线425以及引线428。引线421将导电层21A和导电层21B连接。引线422将导电层22A和导电层22B连接。引线423将导电层23A和导电层23B连接。引线424将导电层24A和导电层24B连接。引线425将导电层25A和导电层25B连接。引线428将导电层28A和导电层28B连接。
导电层21A和21B是导电层21的一部分。导电层22A和22B是导电层22的一部分。导电层23A和23B是导电层23的一部分。导电层24A和24B是导电层24的一部分。导电层25A和25B是导电层25的一部分。导电层18A和18B是导电层18的一部分。
其它构成与第一实施方式是同样的。
通过第二实施方式也能得到与第一实施方式同样的效果。另外，在第二实施方式中，第一绝缘基板10包含第三绝缘基板10A和第四绝缘基板10B，因此易于使第三绝缘基板10A和第四绝缘基板10B与散热板2的第一主面2A进一步紧贴。同样地，第二绝缘基板20包含第五绝缘基板20A和第六绝缘基板20B，因此易于使第五绝缘基板20A和第六绝缘基板20B与散热板2的第一主面2A进一步紧贴。
(第三实施方式)
接下来，对第三实施方式进行说明。图15是示出第三实施方式所涉及的半导体装置的俯视图。其中，与图2同样地，在图15中将壳体以透视的形式示出。图16是示出第三实施方式所涉及的半导体装置中的散热板与绝缘基板的关系的剖视图。图16相当于沿着图15中的XVI-XVI线的剖视图。
在第三实施方式所涉及的半导体装置中，如图15和图16所示，在散热板2的Z1侧代替第一绝缘基板10和第二绝缘基板20而配置有绝缘基板510。也就是说，在散热板2的第一主面2A配置有绝缘基板510。
绝缘基板510在Z1侧的面具有导电层11、512、513、514、18、21、26、27以及28，在Z2侧的面具有导电层519。导电层519通过焊锡等接合材料507与散热板2接合。
导电层512包含相当于第一实施方式中的导电层12的区域12X、相当于导电层23的区域23X、相当于导电层24的区域24X、将区域12X和区域23X相连的区域512X、以及将区域12X和区域24X相连的区域512Y。在导电层512之上安装有多个例如8个第二二极管220，在区域23X之上安装有多个例如4个第二晶体管210。
导电层513包含相当于第一实施方式中的导电层13的区域13X、相当于导电层25的区域25X、以及将区域13X和区域25X相连的区域513X。在区域13X之上安装有多个例如4个第一晶体管110，在区域25X之上安装有多个例如8个第一二极管120。
导电层514包含相当于第一实施方式中的导电层14的区域14X、相当于导电层22的区域22X、以及将区域14X和区域22X相连的区域514X。
第三实施方式所涉及的半导体装置不具有引线31、引线32、引线41以及引线42。
导电层512、引线52以及引线74、75的组合是第三导电图案、第一连接部件以及第二连接部件的组合的一个例子。导电层514、引线72以及引线54、55的组合是第三导电图案、第一连接部件以及第二连接部件的组合的另一个例子。
其它构成与第一实施方式是同样的。
通过第三实施方式也能得到与第一实施方式同样的效果。
例如，多个第一晶体管110相互相邻地配置。第一源极电极112和导电层512由引线52直接连接，第一阳极电极121和导电层512由引线74、75连接。因此，能够降低多个第一晶体管110各自的功率环路的电感，能够在多个第一晶体管110之间抑制功率环路的电感的偏差。因此，能够实现多个第一晶体管110的更稳定的动作。
另外，多个第二晶体管210相互相邻地配置。第二源极电极212和导电层514由引线72直接连接，第二阳极电极221和导电层514由引线54、55连接。因此，能够降低多个第二晶体管210各自的功率环路的电感，能够在多个第二晶体管210之间抑制功率环路的电感的偏差。因此，能够实现多个第二晶体管210的更稳定的动作。
需要说明的是，在第三实施方式中也可以不使用绝缘基板510。图17是示出第三实施方式的变形例中的散热板与导电层的关系的剖视图。图17相当于沿着图15中的XVI-XVI线的剖视图。例如，如图17所示，可以在散热板2之上设置有树脂等绝缘层2X，在绝缘层2X之上设置有导电层11、512、513、514、18、21、26、27以及28。
在本公开中，晶体管不限于MOS型FET，晶体管也可以是绝缘栅型双极晶体管(insulated gate bipolar transistor：IGBT)。在晶体管是IGBT的情况下，发射极电极是第一电极的一个例子。
以上，虽然对实施方式进行了详述，但并不限于特定的实施方式，能在权利要求书所记载的范围内进行各种变形和变更。
附图标记说明
1：半导体装置；2：散热板；2A：第一主面；2B：第二主面；3：P端子；4：N端子；5：第一O端子；6：第二O端子；7、8：接合材料；9：壳体；10：第一绝缘基板；10A：第三绝缘基板；10B：第四绝缘基板；11、11A、11B、12A、12B、12C、13、13A、13B、14A、14B、18、18A、18B、19：导电层；12：导电层(第一导电图案)；12X、13X、14X：区域；14：导电层(第二导电图案)；20：第二绝缘基板；20A：第五绝缘基板；20B：第六绝缘基板；21、21A、21B、22A、22B、23、23A、23B、24A、24B、25、25A、25B、26、27、28、28A、28B、29：导电层；22X、23X、24X、25X：区域；22：导电层(第一导电图案)；24：导电层(第二导电图案)；31、32：引线；41、42：引线；51、53：引线；52：引线(第一连接部件)；54、55：引线(第二连接部件)；61、62、63、64、65：引线；71、73：引线；72：引线(第一连接部件)；74、75：引线(第二连接部件)；81、82、83、85、86、87：引线；91、92：侧壁部；93、94：端壁部；95、96：端子座；100：上臂；110：第一晶体管；110A：第一晶体管组；110R：第一晶体管集中区域；111：第一栅极电极；112：第一源极电极；113：第一漏极电极；120：第一二极管；120A：第一二极管组；120R：第一二极管集中区域；121：第一阳极电极；122：第一阴极电极；131：第一栅极端子；132：第一感测源极端子；133：感测漏极端子；200：下臂；210：第二晶体管；210A：第二晶体管组；210R：第二晶体管集中区域；211：第二栅极电极；212：第二源极电极；213：第二漏极电极；220：第二二极管；220A：第二二极管组；220R：第二二极管集中区域；221：第二阳极电极；222：第二阴极电极；231：第二栅极端子；232：第二感测源极端子；330：热敏电阻；331：第一热敏电阻端子；332：第二热敏电阻端子；411、412、413、414、415、418：引线；421、422、423、424、425、428：引线；507：接合材料；510：绝缘基板；512：导电层(第三导电图案)；514：导电层(第三导电图案)；513、519：导电层；512X、512Y、513X、514X：区域；I1、I2、I3、I4：电流。

Claims (9)

1.一种半导体装置，具有：
多个晶体管，相互并联电连接，分别具有第一电极；
二极管，并联电连接到所述多个晶体管，具有阳极电极；
第一导电图案；
第二导电图案，电连接到所述第一导电图案；
多个第一连接部件，分别将所述多个晶体管的所述第一电极和所述第一导电图案直接连接；以及
第二连接部件，将所述阳极电极和所述第二导电图案连接，
所述第一电极是源极电极或发射极电极，
所述多个晶体管相互相邻地配置。
2.一种半导体装置，具有：
多个晶体管，相互并联电连接，分别具有第一电极；
二极管，并联电连接到所述多个晶体管，具有阳极电极；
第三导电图案；
多个第一连接部件，分别将所述多个晶体管的所述第一电极和所述第三导电图案直接连接；以及
第二连接部件，将所述阳极电极和所述第三导电图案连接，
所述第一电极是源极电极或发射极电极，
所述多个晶体管相互相邻地配置。
3.根据权利要求1或权利要求2所述的半导体装置，其中，
所述多个晶体管集中在矩形形状的第一区域内。
4.根据权利要求1至权利要求3中任一项所述的半导体装置，其中，
所述多个晶体管在第一方向上排列配置。
5.根据权利要求1至权利要求4中任一项所述的半导体装置，其中，
所述第二连接部件独立于所述多个第一连接部件。
6.根据权利要求1至权利要求5中任一项所述的半导体装置，其中，
在所述多个晶体管中的相互相邻的晶体管之间未配置所述二极管。
7.根据权利要求1至权利要求6中任一项所述的半导体装置，其中，
所述晶体管是使用碳化硅构成的场效应晶体管。
8.根据权利要求1至权利要求7中任一项所述的半导体装置，其中，
所述二极管是使用碳化硅构成的肖特基势垒二极管。
9.根据权利要求1至权利要求8中任一项所述的半导体装置，其中，所述半导体装置具有：
壳体，收容所述多个晶体管和所述二极管；以及
控制端子，连接到所述多个晶体管的控制电极，装配于所述壳体，
所述壳体具有：
一对侧壁部，相互对置；以及
一对端壁部，将所述侧壁部的两端相连，
所述控制端子设置在所述侧壁部和所述端壁部中的位于离所述多个晶体管最近的部分。
CN202180051986.3A 2020-09-18 2021-04-28 半导体装置 Pending CN116097439A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-157444 2020-09-18
JP2020157444A JP6875588B1 (ja) 2020-09-18 2020-09-18 半導体装置
PCT/JP2021/017069 WO2022059250A1 (ja) 2020-09-18 2021-04-28 半導体装置

Publications (1)

Publication Number Publication Date
CN116097439A true CN116097439A (zh) 2023-05-09

Family

ID=75961560

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202180051986.3A Pending CN116097439A (zh) 2020-09-18 2021-04-28 半导体装置
CN202180051984.4A Pending CN116114052A (zh) 2020-09-18 2021-04-28 半导体装置
CN202180051985.9A Pending CN116097430A (zh) 2020-09-18 2021-06-09 半导体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202180051984.4A Pending CN116114052A (zh) 2020-09-18 2021-04-28 半导体装置
CN202180051985.9A Pending CN116097430A (zh) 2020-09-18 2021-06-09 半导体装置

Country Status (4)

Country Link
US (3) US20230335413A1 (zh)
JP (4) JP6875588B1 (zh)
CN (3) CN116097439A (zh)
WO (3) WO2022059250A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6875588B1 (ja) * 2020-09-18 2021-05-26 住友電気工業株式会社 半導体装置
CN117977992A (zh) * 2024-03-28 2024-05-03 广州小鹏汽车科技有限公司 开关电路、功率集成模块及车辆

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560645B2 (ja) * 2005-09-20 2010-10-13 Ｄｏｗａメタルテック株式会社 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
EP3573096B1 (en) * 2011-06-27 2022-03-16 Rohm Co., Ltd. Semiconductor module
JP5893369B2 (ja) * 2011-12-05 2016-03-23 ローム株式会社 半導体装置
CN104303297B (zh) * 2012-05-16 2017-05-17 松下知识产权经营株式会社 电力用半导体模块
JP6502263B2 (ja) * 2013-11-20 2019-04-17 ローム株式会社 スイッチングデバイスおよび電子回路
DE102014102018B3 (de) * 2014-02-18 2015-02-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen
WO2015136603A1 (ja) * 2014-03-10 2015-09-17 株式会社日立製作所 パワー半導体モジュール及びその製造検査方法
EP3178110A1 (en) * 2015-10-29 2017-06-14 ABB Schweiz AG Semiconductor module
US9443792B1 (en) * 2015-10-31 2016-09-13 Ixys Corporation Bridging DMB structure for wire bonding in a power semiconductor device module
CN108807336A (zh) * 2018-06-06 2018-11-13 臻驱科技（上海）有限公司 一种功率半导体模块衬底及功率半导体模块
JP6875588B1 (ja) * 2020-09-18 2021-05-26 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
CN116097430A (zh) 2023-05-09
WO2022059250A1 (ja) 2022-03-24
JPWO2022059251A1 (zh) 2022-03-24
CN116114052A (zh) 2023-05-12
WO2022059272A1 (ja) 2022-03-24
JP6875588B1 (ja) 2021-05-26
WO2022059251A1 (ja) 2022-03-24
JP2022051499A (ja) 2022-03-31
JP2022051135A (ja) 2022-03-31
US20230335412A1 (en) 2023-10-19
JPWO2022059250A1 (zh) 2022-03-24
US20230335413A1 (en) 2023-10-19
US20240021585A1 (en) 2024-01-18

Similar Documents

Publication Publication Date Title
US6946740B2 (en) High power MCM package
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
US11456244B2 (en) Semiconductor device
US11515292B2 (en) Semiconductor device
US7479693B2 (en) Arrangement of conductive connectors in a power semiconductor device
US20210280556A1 (en) Semiconductor module
CN116097439A (zh) 半导体装置
JP7481343B2 (ja) 半導体装置
CN107039408B (zh) 半导体装置及半导体装置的制造方法
US11688722B2 (en) Semiconductor device
JP7491043B2 (ja) 半導体モジュール
JP7413720B2 (ja) 半導体モジュール
US20230087499A1 (en) Semiconductor unit and semiconductor device
US20240030211A1 (en) Semiconductor module
US12033984B2 (en) Semiconductor device
JP2001085612A (ja) 相補型ｉｇｂｔの実装構造
JP2023075744A (ja) 半導体装置
JP2023070978A (ja) 半導体装置
JP2022188893A (ja) 半導体装置
CN114556548A (zh) 功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination