JP2023070978A - 半導体装置 - Google Patents

Abstract

【課題】インダクタンスをより低減できる半導体装置を提供する。【解決手段】半導体装置は、第１端子と、電気的にフローティングの状態にある金属板と、を有し、前記第１端子は、第１面を備えた第１平板部と、前記第１面に対向する第２面を備え、前記第１平板部に電気的に接続された第２平板部と、を有し、前記金属板は、前記第１面と前記第２面との間に配置されている。【選択図】図２

Description

本開示は、半導体装置に関する。

パワーモジュールに使用される半導体装置として、インダクタンスの低減のために、電極端子の一部を平行平板化した半導体装置が提案されている（特許文献１、２）。

特開２０１６－１６２７７３号公報 国際公開第２０２０／２６１４３３号

更なる高速化のために、インダクタンスの更なる低減が望まれる。

本開示は、インダクタンスをより低減できる半導体装置を提供することを目的とする。

本開示の半導体装置は、第１端子と、電気的にフローティングの状態にある金属板と、を有し、前記第１端子は、第１面を備えた第１平板部と、前記第１面に対向する第２面を備え、前記第１平板部に電気的に接続された第２平板部と、を有し、前記金属板は、前記第１面と前記第２面との間に配置されている。

本開示によれば、インダクタンスをより低減できる。

図１は、実施形態に係る半導体装置を示す斜視図（その１）である。 図２は、実施形態に係る半導体装置を示す斜視図（その２）である。 図３は、実施形態に係る半導体装置を示す上面図である。 図４は、実施形態に係る半導体装置における放熱板と、第１絶縁基板と、第２絶縁基板との関係を示す断面図である。 図５は、第１トランジスタを示す断面図である。 図６は、第１ダイオードを示す断面図である。 図７は、第２トランジスタを示す断面図である。 図８は、第２ダイオードを示す断面図である。 図９は、実施形態に係る半導体装置を示す回路図である。 図１０は、第１金属板、第２金属板、Ｐ端子及びＮ端子を示す分解斜視図である。 図１１は、第１金属板、第２金属板、Ｐ端子及びＮ端子を示す断面図である。 図１２は、実施形態に係る半導体装置の動作を示す模式図（その１）である。 図１３は、実施形態に係る半導体装置の動作を示す模式図（その２）である。 図１４は、実施形態に係る半導体装置の動作を示す模式図（その３）である。 図１５は、実施形態に係る半導体装置の動作を示す模式図（その４）である。 図１６は、第１金属板及び第２金属板をケースに埋め込む方法を示す斜視図である。 図１７は、第１金属板をケースに埋め込む方法を示す断面図（その１）である。 図１８は、第１金属板をケースに埋め込む方法を示す断面図（その２）である。 図１９は、第１金属板をケースに埋め込む方法を示す断面図（その３）である。 図２０は、第１金属板をケースに埋め込む方法を示す断面図（その４）である。 図２１は、第１金属板を被覆する絶縁膜を示す断面図である。

実施するための形態について、以下に説明する。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一又は対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。

〔１〕 本開示の一態様に係る半導体装置は、第１端子と、電気的にフローティングの状態にある金属板と、を有し、前記第１端子は、第１面を備えた第１平板部と、前記第１面に対向する第２面を備え、前記第１平板部に電気的に接続された第２平板部と、を有し、前記金属板は、前記第１面と前記第２面との間に配置されている。

第１平板部の第１面と第２平板部の第２面との間に、電気的にフローティングの状態にある金属板が配置されているため、第１端子のインダクタンスを低減できる。

〔２〕 〔１〕において、前記第１平板部と前記第２平板部とが互いに平行に配置されていてもよい。この場合、第１平板部と第２平板部との間でインダクタンスを相殺しやすい。

〔３〕 〔１〕又は〔２〕において、前記第１端子は、前記第１平板部につながる第１端部と、前記第２平板部につながる第２端部とを備えた第３平板部を有してもよい。この場合、第１平板部と第２平板部との間で導通を確保しやすい。

〔４〕 〔３〕において、前記第３平板部は、前記第１平板部及び前記第２平板部に直交してもよい。この場合、第１端子の形状を整えやすい。

〔５〕 〔３〕又は〔４〕において、前記第３平板部に対向する第３面を備え、通電時に前記第３平板部とは反対方向に電流変位が生じる第２端子を有してもよい。この場合、第１端子と第２端子との間でインダクタンスを相殺しやすい。

〔６〕 〔１〕～〔５〕において、前記金属板の厚さは、前記第１平板部の厚さ及び前記第２平板部の厚さと等しくてもよい。この場合、金属板を第１平板部及び第２平板部と同じ素材から切り出すことができる。

〔７〕 〔１〕～〔６〕において、前記金属板の厚さは、前記第１面と前記第２面との間の距離の１０％以上８０％以下であってもよい。この場合、インダクタンスを低減しながら、金属板と第１端子との間に絶縁材料を充填しやすい。

〔８〕 〔１〕～〔７〕において、前記金属板と前記第１面との間の距離は、０．１ｍｍ以上３．０ｍｍ以下であり、前記金属板と前記第２面との間の距離は、０．１ｍｍ以上３．０ｍｍ以下であってもよい。この場合、インダクタンスを低減しながら、金属板と第１端子との間に絶縁材料を充填しやすい。

〔９〕 〔１〕～〔８〕において、前記金属板の材料は反磁性体であってもよい。この場合、インダクタンスを低減しやすい。

〔１０〕 〔９〕において、前記金属板の材料は銅であってもよい。この場合、金属板を入手しやすい。

〔１１〕 〔１〕～〔８〕において、前記金属板の材料はアルミニウムであってもよい。この場合、金属板を入手しやすい。

〔１２〕 〔１〕～〔１１〕において、前記第２平板部に垂直な方向から見たときに、前記金属板は、前記第１平板部及び前記第２平板部の２０面積％以上９８面積％以下の部分と重なってもよい。この場合、インダクタンスを低減しながら、金属板と第１端子との電気的な接続を回避しやすい。

〔１３〕 〔１〕～〔１２〕において、前記第１平板部及び前記第２平板部の各々と前記金属板との間に設けられた絶縁部材を有してもよい。この場合、例えばインサート成形により金属板を第１平板部と第２平板部との間に配置できる。

〔１４〕 〔１〕～〔１２〕において、前記第１平板部に、前記第１端子に接続される外部端子を固定するためのボルトが挿入される開口が形成され、前記第１面と前記第２面との間に、前記ボルトが挿入されるナットを有し、前記ナットは前記金属板よりも前記第２平板部側に位置し、前記ナットと前記金属板とは互いに電気的に絶縁されていてもよい。この場合、電気的にフローティングな状態を確保しながら、ナットと重なるように金属板を配置できる。

〔１５〕 〔１〕～〔１４〕において、前記第１端子に接続された炭化珪素半導体素子を有してもよい。この場合、高耐圧及び高速動作を実現しやすい。

〔１６〕 〔１〕～〔１５〕において、前記金属板を被覆する絶縁膜を有してもよい。この場合、金属板を電気的にフローティングな状態に維持しやすい。

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。

図１及び図２は、実施形態に係る半導体装置を示す斜視図である。図３は、実施形態に係る半導体装置を示す上面図である。ただし、図２及び図３では、ケースを透視している。図４は、実施形態に係る半導体装置における放熱板と、第１絶縁基板と、第２絶縁基板との関係を示す断面図である。図４は、図３中のIV-IV線に沿った断面図に相当する。

実施形態に係る半導体装置１は、主として、放熱板２と、ケース９と、Ｐ端子３と、Ｎ端子４と、第１Ｏ端子５と、第２Ｏ端子６と、第１金属板６１０と、第２金属板６２０とを有する。以下、第１Ｏ端子５及び第２Ｏ端子６を総称してＯ端子ということがある。Ｐ端子３は正極側の電源端子であり、Ｎ端子４は負極側の電源端子であり、第１Ｏ端子５及び第２Ｏ端子６は出力端子である。Ｐ端子３、Ｎ端子４、第１Ｏ端子５及び第２Ｏ端子６はケース９に組み付けられている。ケース９には、更に、第１ゲート端子１３１と、第１センスソース端子１３２と、センスドレイン端子１３３と、第２ゲート端子２３１と、第２センスソース端子２３２と、第１サーミスタ端子３３１と、第２サーミスタ端子３３２と、第１金属板６１０と、第２金属板６２０とが組み付けられている。Ｐ端子３は第１端子の一例であり、Ｎ端子４は第２端子の一例である。

本開示において、Ｘ１－Ｘ２方向、Ｙ１－Ｙ２方向、Ｚ１－Ｚ２方向を相互に直交する方向とする。Ｘ１－Ｘ２方向及びＹ１－Ｙ２方向を含む面をＸＹ面とし、Ｙ１－Ｙ２方向及びＺ１－Ｚ２方向を含む面をＹＺ面とし、Ｚ１－Ｚ２方向及びＸ１－Ｘ２方向を含む面をＺＸ面とする。便宜上、Ｚ１方向を上方向、Ｚ２方向を下方向とする。また、本開示において平面視とは、Ｚ１側から対象物を視ることをいう。Ｘ１－Ｘ２方向は平面視で矩形状の放熱板２及びケース９の長辺に沿う方向であり、Ｙ１－Ｙ２方向は放熱板２及びケース９の短辺に沿う方向であり、Ｚ１－Ｚ２方向は放熱板２及びケース９の法線に沿う方向である。

放熱板２は、例えば平面視で矩形状の厚さが一様の板状体である。放熱板２は、第１主面２Ａと、第１主面２Ａとは反対側の第２主面２Ｂとを備える。放熱板２の材料は、熱伝導率の高い素材である金属、例えば銅（Ｃｕ）、銅合金、アルミニウム（Ａｌ）等である。放熱板２は、熱界面材料（thermal interface material：ＴＩＭ）等を用いて冷却器等に固定される。

ケース９は、例えば平面視において枠状に形成されており、ケース９の外形は放熱板２の外形と同等である。ケース９の材料は樹脂等の絶縁体である。ケース９は、互いに対向する一対の側壁部９１及び９２と、側壁部９１及び９２の両端をつなぐ一対の端壁部９３及び９４とを有する。側壁部９１及び９２はＺＸ平面に平行に配置され、端壁部９３及び９４はＹＺ平面に平行に配置されている。側壁部９２は側壁部９１のＹ２側に配置され、端壁部９４は端壁部９３のＸ２側に配置されている。ケース９は、端壁部９３からＸ１方向に突出する端子台９５と、端壁部９４からＸ２方向に突出する端子台９６とを有する。ケース９は、モールド樹脂等の絶縁材料から構成されている。ケース９は絶縁部材の一例である。

端子台９５の上面（Ｚ１側の表面）にＰ端子３及びＮ端子４が配置され、端子台９６の上面（Ｚ１側の表面）に第１Ｏ端子５及び第２Ｏ端子６が配置されている。例えば、Ｎ端子４がＰ端子３のＹ２側に配置され、第２Ｏ端子６が第１Ｏ端子５のＹ２側に配置されている。Ｐ端子３、Ｎ端子４、第１Ｏ端子５及び第２Ｏ端子６は金属板から構成されている。Ｐ端子３及びＮ端子４のそれぞれの一方の端部が端壁部９３のＸ２側に露出し、それぞれの他方の端部が端子台９５の上面に引き出されている。第１Ｏ端子５及び第２Ｏ端子６のそれぞれの一方の端部が端壁部９４のＸ１側に露出し、それぞれの他方の端部が端子台９６の上面に引き出されている。Ｐ端子３及びＮ端子４の具体的な構成については、第１金属板６１０及び第２金属板６２０についての説明と共に後述する。

側壁部９１に、第１ゲート端子１３１、第１センスソース端子１３２、センスドレイン端子１３３、第１サーミスタ端子３３１及び第２サーミスタ端子３３２が取り付けられている。第１ゲート端子１３１、第１センスソース端子１３２、センスドレイン端子１３３、第１サーミスタ端子３３１及び第２サーミスタ端子３３２のそれぞれの一方の端部が側壁部９１のＹ２側に露出し、それぞれの他方の端部が側壁部９１の上面（Ｚ１側の表面）からケース９の外方（Ｚ１側）に突出している。センスドレイン端子１３３は、側壁部９１のＸ２側の端部近傍に配置されている。第１サーミスタ端子３３１及び第２サーミスタ端子３３２は、側壁部９１のＸ１側の端部近傍に配置されている。例えば、第２サーミスタ端子３３２は第１サーミスタ端子３３１のＸ１側に配置されている。第１ゲート端子１３１及び第１センスソース端子１３２は、側壁部９１のＸ１－Ｘ２方向の中心の近傍で、かつＸ１－Ｘ２方向の中心よりもＸ２側に配置されている。例えば、第１センスソース端子１３２は第１ゲート端子１３１のＸ２側に配置されている。

側壁部９２に、第２ゲート端子２３１及び第２センスソース端子２３２が取り付けられている。第２ゲート端子２３１及び第２センスソース端子２３２のそれぞれの一方の端部が側壁部９２のＹ１側に露出し、それぞれの他方の端部が側壁部９２の上面（Ｚ１側の表面）からケース９の外方（Ｚ１側）に突出している。第２ゲート端子２３１及び第２センスソース端子２３２は、側壁部９２のＸ１－Ｘ２方向の中心の近傍で、かつＸ１－Ｘ２方向の中心よりもＸ１側に配置されている。例えば、第２センスソース端子２３２は第２ゲート端子２３１のＸ１側に配置されている。

放熱板２のＺ１側に、第１絶縁基板１０と、第２絶縁基板２０とが配置されている。つまり、放熱板２の第１主面２Ａに第１絶縁基板１０と、第２絶縁基板２０とが配置されている。例えば、第２絶縁基板２０は第１絶縁基板１０のＸ１側に配置されている。

第１絶縁基板１０は、Ｚ１側の面に導電層１１、１２、１３、１４及び１８を有し、Ｚ２側の面に導電層１９を有する。導電層１９が、はんだ等の接合材７により放熱板２に接合されている。導電層１３の上に複数個、例えば４個の第１トランジスタ１１０が実装されている。４個の第１トランジスタ１１０はＸ１－Ｘ２方向に並んでいる。４個の第１トランジスタ１１０から第１トランジスタ群１１０Ａが構成される。導電層１２の上に複数個、例えば８個の第２ダイオード２２０が実装されている。８個の第２ダイオード２２０は、２列になってＸ１－Ｘ２方向に４個ずつ並んでいる。８個の第２ダイオード２２０から第２ダイオード群２２０Ａが構成される。

第２絶縁基板２０は、Ｚ１側の面に導電層２１、２２、２３、２４、２５、２６、２７及び２８を有し、Ｚ２側の面に導電層２９を有する。導電層２９が、はんだ等の接合材８により放熱板２に接合されている。導電層２３の上に複数個、例えば４個の第２トランジスタ２１０が実装されている。４個の第２トランジスタ２１０はＸ１－Ｘ２方向に並んでいる。４個の第２トランジスタ２１０から第２トランジスタ群２１０Ａが構成される。導電層２５の上に複数個、例えば８個の第１ダイオード１２０が実装されている。８個の第１ダイオード１２０は、２列になってＸ１－Ｘ２方向に４個ずつ並んでいる。８個の第１ダイオード１２０から第１ダイオード群１２０Ａが構成される。

ここで、第１トランジスタ１１０、第１ダイオード１２０、第２トランジスタ２１０及び第２ダイオード２２０について説明する。図５は、第１トランジスタを示す断面図である。図６は、第１ダイオードを示す断面図である。図７は、第２トランジスタを示す断面図である。図８は、第２ダイオードを示す断面図である。

図５に示すように、第１トランジスタ１１０は、第１ゲート電極１１１と、第１ソース電極１１２と、第１ドレイン電極１１３とを有する。第１ゲート電極１１１及び第１ソース電極１１２は第１トランジスタ１１０のＺ１側の主面に配置され、第１ドレイン電極１１３は第１トランジスタ１１０のＺ２側の主面に配置されている。第１ドレイン電極１１３がはんだ等の接合材（図示せず）により導電層１３に接合されている。

図６に示すように、第１ダイオード１２０は、第１アノード電極１２１と、第１カソード電極１２２とを有する。第１アノード電極１２１は第１ダイオード１２０のＺ１側の主面に配置され、第１カソード電極１２２は第１ダイオード１２０のＺ２側の主面に配置されている。第１カソード電極１２２がはんだ等の接合材（図示せず）により導電層２５に接合されている。

図７に示すように、第２トランジスタ２１０は、第２ゲート電極２１１と、第２ソース電極２１２と、第２ドレイン電極２１３とを有する。第２ゲート電極２１１及び第２ソース電極２１２は第２トランジスタ２１０のＺ１側の主面に配置され、第２ドレイン電極２１３は第２トランジスタ２１０のＺ２側の主面に配置されている。第２ドレイン電極２１３がはんだ等の接合材（図示せず）により導電層２３に接合されている。

図８に示すように、第２ダイオード２２０は、第２アノード電極２２１と、第２カソード電極２２２とを有する。第２アノード電極２２１は第２ダイオード２２０のＺ１側の主面に配置され、第２カソード電極２２２は第２ダイオード２２０のＺ２側の主面に配置されている。第２カソード電極２２２がはんだ等の接合材（図示せず）により導電層１２に接合されている。

半導体装置１は、複数本のワイヤ３１と、複数本のワイヤ３２と、複数本のワイヤ４１と、複数本のワイヤ４２とを有する。ワイヤ３１は、第１絶縁基板１０に設けられた導電層１３と第２絶縁基板２０に設けられた導電層２５とを接続する。ワイヤ３２は、第１絶縁基板１０に設けられた導電層１２と第２絶縁基板２０に設けられた導電層２４とを接続する。ワイヤ４１は、第１絶縁基板１０に設けられた導電層１２と第２絶縁基板２０に設けられた導電層２３とを接続する。ワイヤ４２は、第１絶縁基板１０に設けられた導電層１４と第２絶縁基板２０に設けられた導電層２２とを接続する。

半導体装置１は、複数本のワイヤ５１と、複数本のワイヤ５２と、複数本のワイヤ５３と、複数本のワイヤ５４と、複数本のワイヤ５５とを有する。ワイヤ５１は、４個の第１トランジスタ１１０にそれぞれ設けられた第１ゲート電極１１１と第１絶縁基板１０に設けられた導電層１１とを接続する。ワイヤ５２は、４個の第１トランジスタ１１０にそれぞれ設けられた第１ソース電極１１２と第１絶縁基板１０に設けられた導電層１２とを接続する。ワイヤ５３は、４個の第１トランジスタ１１０にそれぞれ設けられた第１センスソース電極（図示せず）と第１絶縁基板１０に設けられた導電層１８とを接続する。ワイヤ５４は、８個の第２ダイオード２２０のうちＹ１側に配置された４個の第２ダイオード２２０にそれぞれ設けられた第２アノード電極２２１と第１絶縁基板１０に設けられた導電層１４とを接続する。ワイヤ５５は、８個の第２ダイオード２２０のうちＹ１側に配置された４個の第２ダイオード２２０にそれぞれ設けられた第２アノード電極２２１とＹ２側に配置された４個の第２ダイオード２２０にそれぞれ設けられた第２アノード電極２２１とを接続する。

半導体装置１は、ワイヤ６１と、複数本のワイヤ６２と、複数本のワイヤ６３と、ワイヤ６４と、ワイヤ６５とを有する。ワイヤ６１は、第１絶縁基板１０に設けられた導電層１１と第１ゲート端子１３１とを接続する。ワイヤ６２は、第１絶縁基板１０に設けられた導電層１２と第１Ｏ端子５とを接続する。ワイヤ６３は、第１絶縁基板１０に設けられた導電層１２と第２Ｏ端子６とを接続する。ワイヤ６４は、第１絶縁基板１０に設けられた導電層１３とセンスドレイン端子１３３とを接続する。ワイヤ６５は、第１絶縁基板１０に設けられた導電層１８と第１センスソース端子１３２とを接続する。

半導体装置１は、複数本のワイヤ７１と、複数本のワイヤ７２と、複数本のワイヤ７３と、複数本のワイヤ７４と、複数本のワイヤ７５とを有する。ワイヤ７１は、４個の第２トランジスタ２１０にそれぞれ設けられた第２ゲート電極２１１と第２絶縁基板２０に設けられた導電層２１とを接続する。ワイヤ７２は、４個の第２トランジスタ２１０にそれぞれ設けられた第２ソース電極２１２と第２絶縁基板２０に設けられた導電層２２とを接続する。ワイヤ７３は、４個の第２トランジスタ２１０にそれぞれ設けられた第２センスソース電極（図示せず）と第２絶縁基板２０に設けられた導電層２８とを接続する。ワイヤ７４は、８個の第１ダイオード１２０のうちＹ２側に配置された４個の第１ダイオード１２０にそれぞれ設けられた第１アノード電極１２１と第２絶縁基板２０に設けられた導電層２４とを接続する。ワイヤ７５は、８個の第１ダイオード１２０のうちＹ２側に配置された４個の第１ダイオード１２０にそれぞれ設けられた第１アノード電極１２１とＹ１側に配置された４個の第１ダイオード１２０にそれぞれ設けられた第１アノード電極１２１とを接続する。

半導体装置１は、ワイヤ８１と、複数本のワイヤ８２と、複数本のワイヤ８３と、ワイヤ８５と、ワイヤ８６と、ワイヤ８７とを有する。ワイヤ８１は、第２絶縁基板２０に設けられた導電層２１と第２ゲート端子２３１とを接続する。ワイヤ８２は、第２絶縁基板２０に設けられた導電層２２とＮ端子４とを接続する。ワイヤ８３は、第２絶縁基板２０に設けられた導電層２５とＰ端子３とを接続する。ワイヤ８５は、第２絶縁基板２０に設けられた導電層２８と第２センスソース端子２３２とを接続する。ワイヤ８６は、第２絶縁基板２０に設けられた導電層２６と第１サーミスタ端子３３１とを接続する。ワイヤ８７は、第２絶縁基板２０に設けられた導電層２７と第２サーミスタ端子３３２とを接続する。半導体装置１は、導電層２６及び導電層２７に接続されたサーミスタ３３０を有する。

ここで、実施形態に係る半導体装置１の回路構成について説明する。図９は、実施形態に係る半導体装置を示す回路図である。

Ｐ端子３に、ワイヤ８３と、導電層２５とを介して第１ダイオード１２０の第１カソード電極１２２が接続される。また、Ｐ端子３に、ワイヤ８３と、導電層２５と、ワイヤ３１と、導電層１３とを介して第１トランジスタ１１０の第１ドレイン電極１１３が接続される。導電層１２が、ワイヤ６２を介して第１Ｏ端子５に接続され、ワイヤ６３を介して第２Ｏ端子６に接続される。導電層１２に、ワイヤ５２を介して第１トランジスタ１１０の第１ソース電極１１２が接続される。また、導電層１２に、ワイヤ３２と、導電層２４と、ワイヤ７４及び７５とを介して第１ダイオードの第１アノード電極１２１が接続される。

第１ゲート端子１３１に、ワイヤ６１と、導電層１１と、ワイヤ５１とを介して第１トランジスタ１１０の第１ゲート電極１１１が接続される。第１センスソース端子１３２に、ワイヤ６５と、導電層１８と、ワイヤ５３とを介して第１トランジスタ１１０の第１センスソース電極が接続される。センスドレイン端子１３３に、ワイヤ６４と、導電層１３とを介して第１トランジスタ１１０の第１ドレイン電極１１３が接続される。

Ｎ端子４に、ワイヤ８２と、導電層２２と、ワイヤ７２とを介して第２トランジスタ２１０の第２ソース電極２１２が接続される。また、Ｎ端子４に、ワイヤ８２と、導電層２２と、ワイヤ４２と、ワイヤ５４及び５５とを介して第２ダイオード２２０の第２アノード電極２２１が接続される。導電層１２に第２トランジスタ２１０の第２カソード電極２２２が接続される。また、導電層１２に、ワイヤ４１と、導電層２３とを介して第２トランジスタ２１０の第２ドレイン電極２１３が接続される。

第２ゲート端子２３１に、ワイヤ８１と、導電層２１と、ワイヤ７１とを介して第２トランジスタ２１０の第２ゲート電極２１１が接続される。第２センスソース端子２３２に、ワイヤ８５と、導電層２８と、ワイヤ７３とを介して第２トランジスタ２１０の第２センスソース電極が接続される。第１サーミスタ端子３３１に、ワイヤ８６と、導電層２６とを介してサーミスタ３３０の一方の電極が接続される。第２サーミスタ端子３３２に、ワイヤ８７と、導電層２７とを介してサーミスタ３３０の他方の電極が接続される。

図９に示すように、第１トランジスタ１１０の第１ドレイン電極１１３と第１ダイオード１２０の第１カソード電極１２２とがＰ端子３に共通に接続され、第１ソース電極１１２と第１アノード電極１２１とが第１Ｏ端子５及び第２Ｏ端子６に共通に接続されている。つまり、第１トランジスタ１１０と第１ダイオード１２０とが、Ｐ端子３と、第１Ｏ端子５及び第２Ｏ端子６との間に並列に接続されている。図１～図３に示すように、第１トランジスタ１１０と第１ダイオード１２０とは、Ｐ端子３と、第１Ｏ端子５及び第２Ｏ端子６との間に複数組並列に接続されている。

また、第２トランジスタ２１０の第２ドレイン電極２１３と第２ダイオード２２０の第２カソード電極２２２とが第１Ｏ端子５及び第２Ｏ端子６に共通に接続され、第２ソース電極２１２と第２アノード電極２２１とがＮ端子４に共通に接続されている。つまり、第２トランジスタ２１０と第２ダイオード２２０とが、Ｎ端子４と、第１Ｏ端子５及び第２Ｏ端子６との間に並列に接続されている。図１～図３に示すように、第２トランジスタ２１０と第２ダイオード２２０とは、Ｎ端子４と、第１Ｏ端子５及び第２Ｏ端子６との間に複数組並列に接続されている。

上アーム１００は、第１トランジスタ１１０（第１トランジスタ群１１０Ａ）と、第１ダイオード１２０（第１ダイオード群１２０Ａ）とを含む。下アーム２００は、第２トランジスタ２１０（第２トランジスタ群２１０Ａ）と、第２ダイオード２２０（第２ダイオード群２２０Ａ）とを含む。Ｐ端子３とＮ端子４との間に上アーム１００と下アーム２００とが直列に接続されている。上アーム１００がＰ端子３及びＯ端子を含んでもよく、下アーム２００がＮ端子及びＯ端子を含んでもよい。

上アーム１００に含まれる複数の第１トランジスタ１１０が第１絶縁基板１０のみに設けられ、上アーム１００に含まれる複数の第１ダイオード１２０が第２絶縁基板２０のみに設けられてもよい。また、下アーム２００に含まれる複数の第２トランジスタ２１０が第２絶縁基板２０のみに設けられ、下アーム２００に含まれる複数の第２ダイオード２２０が第１絶縁基板１０のみに設けられてもよい。

ここで、第１金属板６１０、第２金属板６２０、Ｐ端子３及びＮ端子４の詳細について説明する。図１０は、第１金属板６１０、第２金属板６２０、Ｐ端子３及びＮ端子４を示す分解斜視図である。図１１は、第１金属板６１０、第２金属板６２０、Ｐ端子３及びＮ端子４を示す断面図である。

図１０及び図１１に示すように、Ｐ端子３は、第１平板部４１０と、第２平板部４２０と、第３平板部４３０とを有する。第１平板部４１０及び第２平板部４２０はＸＹ平面に平行に配置されている。第２平板部４２０は第１平板部４１０のＺ１側に配置されている。第１平板部４１０はＺ１側の第１面４１０Ａを有し、第２平板部４２０はＺ２側の第２面４２０Ａを有する。第１面４１０Ａ及び第２面４２０Ａは互いに対向する。第１平板部４１０は、平面視で第２平板部４２０よりもＸ２側に突出するワイヤ接続部４１５を有する。ワイヤ接続部４１５に複数本のワイヤ８３が接続される。第３平板部４３０はＺＸ平面に平行に配置されている。第３平板部４３０は第１平板部４１０及び第２平板部４２０のＹ２側に配置されている。第３平板部４３０は、第１平板部４１０につながる第１端部４３１と、第２平板部４２０につながる第２端部４３２とを有する。第３平板部４３０はＹ２側の第６面４３０Ａを有する。第２平板部４２０に、ボルトが挿入される貫通孔４２５が形成されている。このボルトは、Ｐ端子３に接続される外部端子を固定するために用いられる。

図１０及び図１１に示すように、Ｎ端子４は、第４平板部４４０と、第５平板部４５０と、第６平板部４６０とを有する。第４平板部４４０及び第５平板部４５０はＸＹ平面に平行に配置されている。第５平板部４５０は第４平板部４４０のＺ１側に配置されている。第４平板部４４０はＺ１側の第４面４４０Ａを有し、第５平板部４５０はＺ２側の第５面４５０Ａを有する。第４面４４０Ａ及び第５面４５０Ａは互いに対向する。第４平板部４４０は、平面視で第５平板部４５０よりもＸ２側に突出するワイヤ接続部４４５を有する。ワイヤ接続部４４５に複数本のワイヤ８２が接続される。第６平板部４６０はＺＸ平面に平行に配置されている。第６平板部４６０は第４平板部４４０及び第５平板部４５０のＹ１側に配置されている。第６平板部４６０は、第４平板部４４０につながる第３端部４６１と、第５平板部４５０につながる第４端部４６２とを有する。第６平板部４６０はＹ１側の第３面４６０Ａを有する。第５平板部４５０に、ボルトが挿入される貫通孔４５５が形成されている。このボルトは、Ｎ端子４に接続される外部端子を固定するために用いられる。

第６平板部４６０の第３面４６０ＡはＰ端子３に対向し、第３平板部４３０の第６面４３０ＡはＮ端子４に対向する。第３面４６０Ａと第６面４３０Ａとは互いに対向する。

第１金属板６１０は、第１面４１０Ａと第２面４２０Ａとの間に配置されている。第２金属板６２０は、第４面４４０Ａと第５面４５０Ａとの間に配置されている。第１金属板６１０及び第２金属板６２０はＸＹ平面に平行に配置されている。第１金属板６１０及び第２金属板６２０は電気的にフローティングの状態にある。つまり、第１金属板６１０及び第２金属板６２０は他の部材から電気的に絶縁されている。

次に、実施形態に係る半導体装置１の動作について説明する。図１２～図１５は、実施形態に係る半導体装置の動作を示す模式図である。

図１２は、Ｐ端子３から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ１の経路を示す。図１２に示すように、電流Ｉ１は、Ｐ端子３から、ワイヤ８３と、導電層２５と、ワイヤ３１と、導電層１３と、第１トランジスタ群１１０Ａと、ワイヤ５２と、導電層１２と、ワイヤ６２及び６３とを介して、第１Ｏ端子５及び第２Ｏ端子６に流れる。

図１３は、第１Ｏ端子５及び第２Ｏ端子６からＰ端子３に流れる電流Ｉ２の経路を示す。図１３に示すように、電流Ｉ２は、第１Ｏ端子５及び第２Ｏ端子６から、ワイヤ６２及び６３と、導電層１２と、ワイヤ３２と、導電層２４と、ワイヤ７４及び７５と、第１ダイオード群１２０Ａと、導電層２５と、ワイヤ８３とを介して、Ｐ端子３に流れる。

このように、Ｐ端子３から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ１は、ワイヤ３１を流れるが、ワイヤ３２を流れない。一方、第１Ｏ端子５及び第２Ｏ端子６からＰ端子３に流れる電流Ｉ２は、ワイヤ３２を流れるが、ワイヤ３１を流れない。

図１４は、Ｎ端子４から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ３の経路を示す。図１４に示すように、電流Ｉ３は、Ｎ端子４から、ワイヤ８２と、導電層２２と、ワイヤ７２と、第２トランジスタ群２１０Ａと、導電層２３と、ワイヤ４１と、導電層１２と、ワイヤ６２及び６３とを介して、第１Ｏ端子５及び第２Ｏ端子６に流れる。

図１５は、第１Ｏ端子５及び第２Ｏ端子６からＮ端子４に流れる電流Ｉ４の経路を示す。図１５に示すように、電流Ｉ４は、第１Ｏ端子５及び第２Ｏ端子６から、ワイヤ６２及び６３と、導電層１２と、第２ダイオード群２２０Ａと、ワイヤ５４及び５５と、導電層１４と、ワイヤ４２と、導電層２２と、ワイヤ８２とを介して、Ｎ端子４に流れる。

このように、Ｎ端子４から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ３は、ワイヤ４１を流れるが、ワイヤ４２を流れない。一方、第１Ｏ端子５及び第２Ｏ端子６からＮ端子４に流れる電流Ｉ４は、ワイヤ４２を流れるが、ワイヤ４１を流れない。

実施形態に係る半導体装置１では、上アーム１００に第１トランジスタ１１０及び第１ダイオード１２０が含まれ、第１トランジスタ１１０は第１絶縁基板１０に設けられ、第１ダイオード１２０は第２絶縁基板２０に設けられている。このため、Ｐ端子３から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ１と、第１Ｏ端子５及び第２Ｏ端子６からＰ端子３に流れる電流Ｉ２との間で、経由するワイヤ３１、３２が相違する。従って、第１絶縁基板１０と第２絶縁基板２０との間を流れる電流が同一の接続部材を経由する場合と比較して、ワイヤ３１及び３２における発熱量を低減できる。

同様に、下アーム２００に第２トランジスタ２１０及び第２ダイオード２２０が含まれ、第２トランジスタ２１０は第２絶縁基板２０に設けられ、第２ダイオード２２０は第１絶縁基板１０に設けられている。このため、Ｎ端子４から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ３と、第１Ｏ端子５及び第２Ｏ端子６からＮ端子４に流れる電流Ｉ４との間で、経由するワイヤ４１、４２が相違する。従って、第１絶縁基板１０と第２絶縁基板２０との間を流れる電流が同一の接続部材を経由する場合と比較して、ワイヤ４１及び４２における発熱量を低減できる。

このように発熱量を低減することによって、接続部材、ワイヤの発熱量が過大となるおそれを抑制し、ワイヤが溶断に至るおそれを低減することが可能となる。

また、本実施形態では、Ｐ端子３の第１平板部４１０と第２平板部４２０との間に第１金属板６１０が設けられているため、Ｐ端子３の第１平板部４１０及び第２平板部４２０における自己インダクタンスを低減できる。更に、第１平板部４１０と第２平板部４２０とが互いに平行に配置されていることで、第１平板部４１０と第２平板部４２０との間でインダクタンスを相殺しやすい。

同様に、Ｎ端子４の第４平板部４４０と第５平板部４５０との間に第２金属板６２０が設けられているため、Ｎ端子４の第４平板部４４０及び第５平板部４５０における自己インダクタンスを低減できる。更に、第４平板部４４０と第５平板部４５０とが互いに平行に配置されていることで、第４平板部４４０と第５平板部４５０との間でインダクタンスを相殺しやすい。

第２平板部４２０に垂直な方向から見たときに、第１金属板６１０は、第１平板部４１０及び第２平板部４２０の２０面積％以上９８面積％以下の部分と重なることが好ましい。平面視で重なる部分が多いほど、インダクタンスを低減しやすい。その一方で、平面視で重なる部分が９８面積％超であると、第１金属板６１０が第３平板部４３０に電気的に接続される可能性が高くなる。第２平板部４２０に垂直な方向から見たときに、第１金属板６１０は、第１平板部４１０及び第２平板部４２０の、より好ましくは５０面積％以上９５面積％以下の部分と重なり、更に好ましくは７０面積％以上９０面積％以下の部分と重なる。同様に、第５平板部４５０に垂直な方向から見たときに、第２金属板６２０は、第４平板部４４０及び第５平板部４５０の、好ましくは２０面積％以上９８面積％以下の部分と重なり、より好ましくは５０面積％以上９５面積％以下の部分と重なり、更に好ましくは７０面積％以上９０面積％以下の部分と重なる。

なお、図１２～図１５に示す動作は、高速で繰り返される。このため、半導体装置１では、上アーム１００の第１トランジスタ１１０がターンオフする際、電流は下アーム２００の第２ダイオード２２０に転流し、第１トランジスタ１１０に流れる電流が減少する。このとき、第３平板部４３０をＺ１側からＺ２側に向けて流れる電流の量が減少する一方で、第６平板部４６０をＺ２側からＺ１側に向けて流れる電流の量が上昇することがある。逆に、上アーム１００の第１トランジスタ１１０がターンオンする際、電流は第１トランジスタ１１０に流れ出し、第２ダイオード２２０に転流している電流が減少する。このとき、第３平板部４３０をＺ１側からＺ２側に向けて流れる電流の量が上昇する一方で、第６平板部４６０をＺ２側からＺ１側に向けて流れる電流の量が減少することがある。

さらに、下アーム２００の第２トランジスタ２１０がターンオフする際、電流は上アーム１００の第１ダイオード１２０に転流し、第２トランジスタ２１０に流れる電流が減少する。このとき、第３平板部４３０をＺ２側からＺ１側に向けて流れる電流の量が上昇する一方で、第６平板部４６０をＺ２側からＺ１側に向けて流れる電流の量が減少することがある。逆に、下アーム２００の第２トランジスタ２１０がターンオンする際、電流は第２トランジスタ２１０に流れ出し、第１ダイオード１２０に転流している電流が減少する。このとき、第３平板部４３０をＺ２側からＺ１側に向けて流れる電流の量が減少する一方で、第６平板部４６０をＺ２側からＺ１側に向けて流れる電流の量が増加することがある。

このように、スイッチング時には、Ｐ端子３とＮ端子４との間で反対方向に電流変位が生じる。

従って、本実施形態では、Ｐ端子３とＮ端子４との間でもインダクタンスを低減できる。特に第３平板部４３０が第１平板部４１０及び第２平板部４２０に直交し、第６平板部４６０が第４平板部４４０及び第５平板部４５０に直交していることで、Ｐ端子３とＮ端子４との間でインダクタンスを低減しやすい。この場合、Ｐ端子３及びＮ端子４の形状を整えやすいという効果も得られる。

第１金属板６１０の厚さは、第１面４１０Ａと第２面４２０Ａとの間の距離の、好ましくは１０％以上８０％以下であり、より好ましくは３０％以上７５％以下であり、更に好ましくは５０％以上７０％以下である。第１金属板６１０が第１面４１０Ａと第２面４２０Ａとの間の空間を占める割合が高いほど、インダクタンスを低減しやすい。その一方で、この割合が高いほど、ケース９を構成するモールド樹脂等の絶縁材料を第１金属板６１０とＰ端子３との間に充填しにくくなる可能性が高くなる。同様に、第２金属板６２０の厚さは、第４面４４０Ａと第５面４５０Ａとの間の距離の、好ましくは１０％以上８０％以下であり、より好ましくは３０％以上７５％以下であり、更に好ましくは５０％以上７０％以下である。

好ましくは、第１金属板６１０と第１面４１０Ａとの間の距離は、０．１ｍｍ以上３．０ｍｍ以下であり、第１金属板６１０と第２面４２０Ａとの間の距離は、０．１ｍｍ以上３．０ｍｍ以下である。より好ましくは、第１金属板６１０と第１面４１０Ａとの間の距離は、０．３ｍｍ以上２．８ｍｍ以下であり、第１金属板６１０と第２面４２０Ａとの間の距離は、０．３ｍｍ以上２．８ｍｍ以下である。更に好ましくは、第１金属板６１０と第１面４１０Ａとの間の距離は、０．５ｍｍ以上２．５ｍｍ以下であり、第１金属板６１０と第２面４２０Ａとの間の距離は、０．５ｍｍ以上２．５ｍｍ以下である。同様に、第２金属板６２０と第４面４４０Ａとの間の距離は、０．１ｍｍ以上３．０ｍｍ以下であり、第２金属板６２０と第５面４５０Ａとの間の距離は、０．１ｍｍ以上３．０ｍｍ以下である。より好ましくは、第２金属板６２０と第４面４４０Ａとの間の距離は、０．３ｍｍ以上２．８ｍｍ以下であり、第２金属板６２０と第５面４５０Ａとの間の距離は、０．３ｍｍ以上２．８ｍｍ以下である。更に好ましくは、第２金属板６２０と第４面４４０Ａとの間の距離は、０．５ｍｍ以上２．５ｍｍ以下であり、第２金属板６２０と第５面４５０Ａとの間の距離は、０．５ｍｍ以上２．５ｍｍ以下である。上記のように、インダクタンスの低減及び絶縁材料の充填しやすさのためである。

第１平板部４１０、第２平板部４２０及び第３平板部４３０の厚さは均一でもよい。第１金属板６１０の厚さは、第１平板部４１０及び第２平板部４２０の厚さと等しくてもよい。この場合、第１金属板６１０を、Ｐ端子３となる金属板と同一の素材から切り出すことができる。

同様に、第４平板部４４０、第５平板部４５０及び第６平板部４６０の厚さは均一でもよい。第２金属板６２０の厚さは、第４平板部４４０及び第５平板部４５０の厚さと等しくてもよい。この場合、第２金属板６２０を、Ｎ端子４となる金属板と同一の素材から切り出すことができる。

Ｐ端子３となる金属板と、Ｎ端子４となる金属板と、第１金属板６１０と、第２金属板６２０とを同一の素材から切り出してもよい。

第１金属板６１０及び第２金属板６２０の材料は反磁性体であることが好ましい。Ｐ端子３及びＮ端子４のインダクタンスを低減しやすいためである。例えば、第１金属板６１０及び第２金属板６２０の材料は銅であってもよい。この場合、第１金属板６１０及び第２金属板６２０を入手しやすい。第１金属板６１０及び第２金属板６２０の材料は反磁性体に限定されず、アルミニウム又は金等であってもよい。この場合も、第１金属板６１０及び第２金属板６２０を入手しやすい。

第１金属板６１０及び第２金属板６２０は、ケース９のインサート成形の際に、ケース９内に埋め込むことができる。例えば、図１６に示すように、第１金属板６１０及び第２金属板６２０をケース９からはみ出す大きさに形成しておき、第１金属板６１０及び第２金属板６２０がＰ端子３及びＮ端子４に接触しないように、ケース９からはみ出す部分を支持する。そして、ケース９からはみ出す部分を支持しながら、インサート成形を行い、インサート成形後に、ケース９からはみ出した部分を切断する。このようにして、第１金属板６１０及び第２金属板６２０をケース９内に埋め込むことができる。

また、図１７～図２０に示す方法によって、第１金属板６１０をケース９内に埋め込むことができる。

まず、図１７に示すように、ケース９のインサート成形の際に、第１金属板６１０をケース９に埋め込みつつ、第１平板部４１０のＺ１側に、第２平板部４２０の貫通孔４２５に挿入されるボルトを受けるナット７１０（図１９参照）が挿入される孔７２０を形成する。また、ケース９のインサート成形の際に、孔７２０よりも第１平板部４１０側（Ｚ２側）にラッチ７２１を介して、第１金属板６１０が嵌め込まれる孔７３０も形成する。このとき、第２平板部４２０となる部分は、第３平板部４３０と同様に、第３平板部４３０の延長線上でＺＸ平面に平行な状態としておく。

次に、図１８に示すように、孔７３０内に第１金属板６１０を挿入し、ラッチ７２１により孔７３０内に第１金属板６１０を固定する。

次に、図１９に示すように、孔７２０内にナット７１０を挿入する。ナット７１０はラッチ７２１の上に配置すればよい。

次に、図２０に示すように、第２平板部４２０となる部分を折り曲げることにより、第２平板部４２０を形成する。第２平板部４２０は、孔７２０の蓋として機能し、ナット７１０の孔７２０からの脱落が防止される。ナット７１０は第１面４１０Ａと第２面４２０Ａとの間に位置する。ナット７１０は第１金属板６１０よりも第２平板部４２０側に位置する。

このようにして、第１金属板６１０をケース９内に埋め込むことができる。第１金属板６１０及び第２金属板６２０は、ケース９に設けられたラッチ７２１によりナット７１０から電気的に絶縁されている。このため、第２平板部４２０の貫通孔４２５に挿入されるボルトが第１金属板６１０に接触しなければ、第１金属板６１０を電気的にフローティングの状態に維持することができる。なお、第２金属板６２０も同様の方法により、ケース９内に埋め込むことができる。

なお、第１金属板６１０及び第２金属板６２０が絶縁膜により被覆されていてもよい。例えば、図２１に示すように、半導体装置１が、第１金属板６１０を被覆する絶縁膜６１１と、第２金属板６２０を被覆する絶縁膜６２１とを有してもよい。絶縁膜６１１及び６２１が形成されることで、第１金属板６１０及び第２金属板６２０を電気的にフローティングな状態に維持しやすい。インサート成形の際に、第１金属板６１０は絶縁膜６１１ごとケース９にモールドされてもよく、第２金属板６２０は絶縁膜６２１ごとケース９にモールドされてもよい。

絶縁膜６１１及び６２１の厚さは、好ましくは１０ｎｍ以上２ｍｍ以下であり、より好ましくは１００ｎｍ以上１ｍｍ以下であり、更に好ましくは２００ｎｍ以上１ｍｍ以下である。

半導体装置１が第１金属板６１０及び第２金属板６２０の両方を含む必要はなく、少なくとも第１金属板６１０又は第２金属板６２０のどちらか一方を有していれば、従来の半導体装置よりもインダクタンスを低減できる。

第１トランジスタ１１０及び第２トランジスタ２１０は、炭化珪素を用いて構成されたＭＯＳ（metal-oxide-semiconductor）電界効果トランジスタ（field effect transistor）等の電界効果トランジスタであってもよい。第１ダイオード１２０及び第２ダイオード２２０は、炭化珪素を用いて構成されたショットキーバリアダイオードあってもよい。このように、第１トランジスタ１１０、第２トランジスタ２１０、第１ダイオード１２０及び第２ダイオード２２０は炭化珪素半導体素子であってもよい。炭化珪素半導体素子を用いることで、高耐圧及び高速動作を実現しやすい。

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

１：半導体装置
２：放熱板
２Ａ：第１主面
２Ｂ：第２主面
３：Ｐ端子（第１端子）
４：Ｎ端子（第２端子）
５：第１Ｏ端子
６：第２Ｏ端子
７、８：接合材
９：ケース
１０：第１絶縁基板
１１、１２、１３、１４、１８、１９：導電層
２０：第２絶縁基板
２１、２２、２３、２４、２５、２６、２７、２８、２９：導電層
３１、３２、４１、４２、５１、５２、５３、５４、５５、６１、６２、６３、６４、６５、７１、７２、７３、７４、７５、８１、８２、８３、８５、８６、８７：ワイヤ
９１、９２：側壁部
９３、９４：端壁部
９５、９６：端子台
１００：上アーム
１１０：第１トランジスタ（炭化珪素半導体素子）
１１０Ａ：第１トランジスタ群
１１１：第１ゲート電極
１１２：第１ソース電極
１１３：第１ドレイン電極
１２０：第１ダイオード（炭化珪素半導体素子）
１２０Ａ：第１ダイオード群
１２１：第１アノード電極
１２２：第１カソード電極
１３１：第１ゲート端子
１３２：第１センスソース端子
１３３：センスドレイン端子
２００：下アーム
２１０：第２トランジスタ（炭化珪素半導体素子）
２１０Ａ：第２トランジスタ群
２１１：第２ゲート電極
２１２：第２ソース電極
２１３：第２ドレイン電極
２２０：第２ダイオード（炭化珪素半導体素子）
２２０Ａ：第２ダイオード群
２２１：第２アノード電極
２２２：第２カソード電極
２３１：第２ゲート端子
２３２：第２センスソース端子
３３０：サーミスタ
３３１：第１サーミスタ端子
３３２：第２サーミスタ端子
４１０：第１平板部
４１０Ａ：第１面
４１５：ワイヤ接続部
４２０：第２平板部
４２０Ａ：第２面
４２５：貫通孔
４３０：第３平板部
４３０Ａ：第６面
４３１：第１端部
４３２：第２端部
４４０：第４平板部
４４０Ａ：第４面
４４５：ワイヤ接続部
４５０：第５平板部
４５０Ａ：第５面
４５５：貫通孔
４６０：第６平板部
４６０Ａ：第３面
４６１：第３端部
４６２：第４端部
６１０：第１金属板
６１１：絶縁膜
６２０：第２金属板
６２１：絶縁膜
７１０：ナット
７２０：孔
７２１：ラッチ
７３０：孔
Ｉ１、Ｉ２、Ｉ３、Ｉ４：電流

Claims (16)

1. 第１端子と、
   電気的にフローティングの状態にある金属板と、
   を有し、
   前記第１端子は、
   第１面を備えた第１平板部と、
   前記第１面に対向する第２面を備え、前記第１平板部に電気的に接続された第２平板部と、
   を有し、
   前記金属板は、前記第１面と前記第２面との間に配置されている半導体装置。
2. 前記第１平板部と前記第２平板部とが互いに平行に配置されている請求項１に記載の半導体装置。
3. 前記第１端子は、
   前記第１平板部につながる第１端部と、前記第２平板部につながる第２端部とを備えた第３平板部を有する請求項１又は請求項２に記載の半導体装置。
4. 前記第３平板部は、前記第１平板部及び前記第２平板部に直交する請求項３に記載の半導体装置。
5. 前記第３平板部に対向する第３面を備え、通電時に前記第３平板部とは反対方向に電流変位が生じる第２端子を有する請求項３又は請求項４に記載の半導体装置。
6. 前記金属板の厚さは、前記第１平板部の厚さ及び前記第２平板部の厚さと等しい請求項１から請求項５のいずれか１項に記載の半導体装置。
7. 前記金属板の厚さは、前記第１面と前記第２面との間の距離の１０％以上８０％以下である請求項１から請求項６のいずれか１項に記載の半導体装置。
8. 前記金属板と前記第１面との間の距離は、０．１ｍｍ以上３．０ｍｍ以下であり、
   前記金属板と前記第２面との間の距離は、０．１ｍｍ以上３．０ｍｍ以下である請求項１から請求項７のいずれか１項に記載の半導体装置。
9. 前記金属板の材料は反磁性体である請求項１から請求項８のいずれか１項に記載の半導体装置。
10. 前記金属板の材料は銅である請求項９に記載の半導体装置。
11. 前記金属板の材料はアルミニウムである請求項１から請求項８のいずれか１項に記載の半導体装置。
12. 前記第２平板部に垂直な方向から見たときに、
    前記金属板は、前記第１平板部及び前記第２平板部の２０面積％以上９８面積％以下の部分と重なる請求項１から請求項１１のいずれか１項に記載の半導体装置。
13. 前記第１平板部及び前記第２平板部の各々と前記金属板との間に設けられた絶縁部材を有する請求項１から請求項１２のいずれか１項に記載の半導体装置。
14. 前記第１平板部に、前記第１端子に接続される外部端子を固定するためのボルトが挿入される開口が形成され、
    前記第１面と前記第２面との間に、前記ボルトが挿入されるナットを有し、
    前記ナットは前記金属板よりも前記第２平板部側に位置し、
    前記ナットと前記金属板とは互いに電気的に絶縁されている請求項１から請求項１２のいずれか１項に記載の半導体装置。
15. 前記第１端子に接続された炭化珪素半導体素子を有する請求項１から請求項１４のいずれか１項に記載の半導体装置。
16. 前記金属板を被覆する絶縁膜を有する請求項１から請求項１５のいずれか１項に記載の半導体装置。

Images