JP2010258328A - ワイドバンドギャップ半導体装置 - Google Patents
ワイドバンドギャップ半導体装置 Download PDFInfo
- Publication number
- JP2010258328A JP2010258328A JP2009108794A JP2009108794A JP2010258328A JP 2010258328 A JP2010258328 A JP 2010258328A JP 2009108794 A JP2009108794 A JP 2009108794A JP 2009108794 A JP2009108794 A JP 2009108794A JP 2010258328 A JP2010258328 A JP 2010258328A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- main transistor
- semiconductor device
- mosfet
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】インバータ回路のスイッチング素子としてＷＢＧ半導体を用い、オン抵抗を低く保ちながら負荷短絡耐量が高い信頼性の高い半導体装置を得る。
【解決手段】インバータ回路のスイッチング素子に適用される半導体装置であって、半導体材料のバンドギャップがシリコンよりも広く、主トランジスタの短絡時の電流制限回路を有しており、電流を主に流すための主トランジスタと、該主トランジスタに並列に接続され主トランジスタに流れる電流に比例した微小電流を検知するセンストランジスタと、センストランジスタの出力に基づき主トランジスタのゲートを制御する横型ＭＯＳＦＥＴを同一半導体上に形成する。
【選択図】図１
【解決手段】インバータ回路のスイッチング素子に適用される半導体装置であって、半導体材料のバンドギャップがシリコンよりも広く、主トランジスタの短絡時の電流制限回路を有しており、電流を主に流すための主トランジスタと、該主トランジスタに並列に接続され主トランジスタに流れる電流に比例した微小電流を検知するセンストランジスタと、センストランジスタの出力に基づき主トランジスタのゲートを制御する横型ＭＯＳＦＥＴを同一半導体上に形成する。
【選択図】図１
Description
この発明は、ドリフト領域がシリコン（Ｓｉ）よりもバンドギャプの広い半導体材料（以下、WBG半導体と称する）で構成されたパワー半導体装置に関する。
パワースイッチング用電界効果トランジスタ（以下、パワーＭＯＳＦＥＴと称する）の半導体材料として、炭化ケイ素（以下、ＳｉＣと称する）やチッ化ガリウム（以下、ＧａＮと称する）などのシリコンよりもワイドバンドギャップな半導体を用いることによって、シリコンと比較して非常に低いオン抵抗を実現できることが報告されている（例えば、特許文献１参照。）。
パワースイッチング用の半導体装置としては、いわゆるＩＧＢＴが使用されることが多いが、その用途の一つにインバータがある。図８はインバータの構成を示す回路図である。図８に示すように、一般的な３相のインバータ回路では、U,VおよびWの各相において、上アーム部５０，５１，５２と下アーム部５３，５４，５５がそれぞれ直列に接続されており、それら上下アーム部の直列接続体が並列に接続されている。各アーム部は、ＩＧＢＴとＩＧＢＴのコレクタ・エミッタ間にカソード・アノードを接続したＦＷＤ（ダイオード）で構成されている。
パワースイッチング用の半導体装置としては、いわゆるＩＧＢＴが使用されることが多いが、その用途の一つにインバータがある。図８はインバータの構成を示す回路図である。図８に示すように、一般的な３相のインバータ回路では、U,VおよびWの各相において、上アーム部５０，５１，５２と下アーム部５３，５４，５５がそれぞれ直列に接続されており、それら上下アーム部の直列接続体が並列に接続されている。各アーム部は、ＩＧＢＴとＩＧＢＴのコレクタ・エミッタ間にカソード・アノードを接続したＦＷＤ（ダイオード）で構成されている。
図８に示すような回路構成においては、ＩＧＢＴへのゲートパルスの異常やノイズによる誤動作及び接続ミス等のさまざまな要因で負荷短絡が発生する場合が考えられる。負荷短絡が発生すると、インバータ制御システムが異常を検出して、素子に流れる電流を制限したり、システムを遮断したりする。しかし、負荷短絡時にその保護回路が動作するまでの短期間においては、ＩＧＢＴは高電圧、大電流のストレス状態にさらされる。
したがって、各アーム部のスイッチング素子として用いられるＩＧＢＴやＦＥＴには、負荷短絡耐量と呼ばれる破壊耐量が要求される。負荷短絡耐量は、負荷短絡時に保護回路が動作するまでの短期間において、素子が高電圧、大電流のストレス状態に耐えられる期間を示す指標である。負荷短絡耐量の規格としては、素子の絶対定格の２／３の電源電圧において、通常オン状態のゲート電圧が印加されたときに、１０μ秒以内には素子が破壊しないこと、というのが一般的であるが、近年はオン電圧重視の設計をするために、短絡検知時間をさらに短くするような設計がなされている。
したがって、各アーム部のスイッチング素子として用いられるＩＧＢＴやＦＥＴには、負荷短絡耐量と呼ばれる破壊耐量が要求される。負荷短絡耐量は、負荷短絡時に保護回路が動作するまでの短期間において、素子が高電圧、大電流のストレス状態に耐えられる期間を示す指標である。負荷短絡耐量の規格としては、素子の絶対定格の２／３の電源電圧において、通常オン状態のゲート電圧が印加されたときに、１０μ秒以内には素子が破壊しないこと、というのが一般的であるが、近年はオン電圧重視の設計をするために、短絡検知時間をさらに短くするような設計がなされている。
ＷＢＧ半導体でできたＦＥＴを用いてインバータを構成する場合、そのＦＥＴは従来のＳｉでできたＦＥＴと同程度の負荷短絡耐量を有することが強く望まれる。スイッチング素子として主流である薄型ＩＧＢＴに関しては、負荷短絡時に破壊に至るまでのメカニズムが詳細に解析されている（たとえば、非特許文献２参照。）。それによると、負荷短絡時の過大な発生損失によって素子の温度が上昇し、それによってＰＮ接合の漏れ電流が増大して熱暴走が起こり、破壊に至る。
Ｓｉのバンドギャップは約１．１ｅＶと狭い。そのため、Ｓｉは２００℃以上の温度では局部的に真性領域に突入して半導体としての特性を失って導体となる。したがって、このような２００℃以上への温度上昇による素子破壊が頻繁に起こる。これを回避するために、ＳｉでできたＩＧＢＴやＦＥＴにおいては、負荷短絡時の電流が適当な値となるような設計を行うことによって、半導体領域の動作温度が臨界点を超えないようにしている。あるいは、外部回路によって電流制限機能を付加することによって、負荷短絡破壊を防いでいる（たとえば、非特許文献３参照。）。
Ｓｉのバンドギャップは約１．１ｅＶと狭い。そのため、Ｓｉは２００℃以上の温度では局部的に真性領域に突入して半導体としての特性を失って導体となる。したがって、このような２００℃以上への温度上昇による素子破壊が頻繁に起こる。これを回避するために、ＳｉでできたＩＧＢＴやＦＥＴにおいては、負荷短絡時の電流が適当な値となるような設計を行うことによって、半導体領域の動作温度が臨界点を超えないようにしている。あるいは、外部回路によって電流制限機能を付加することによって、負荷短絡破壊を防いでいる（たとえば、非特許文献３参照。）。
従来、インバータ用途で用いられるＳｉのＩＧＢＴは、バイポーラ効果を利用したデバイスであることから、オン電圧を低く抑えながら、同時に飽和電流を低く制限することが可能である。また、６００Ｖ以上の高耐圧領域では、ＳｉではＭＯＳＦＥＴのオン抵抗は、表面のＭＯＳＦＥＴの抵抗がシリコン基板の抵抗よりもはるかに低いことから、ＭＯＳＦＥＴ自体の飽和電流を少なくしても、オン抵抗への影響が少ないという状況であったので、オン抵抗を下げる方策と負荷短絡耐量を上げるという方策が必ずしも両立しないものではなかった。
ヨシタカ・スガワラ（Ｙｏｓｈｉｔａｋａ Ｓｕｇａｗａｒａ）、「リースント プログレス イン ＳｉＣ パワー デバイス ディベロップメンツ アンド アプリケーション スタディーズ（Ｒｅｃｅｎｔ Ｐｒｏｇｒｅｓｓ ｉｎ ＳｉＣ Ｐｏｗｅｒ Ｄｅｖｉｃｅ Ｄｅｖｅｌｏｐｍｅｎｔｓ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎ Ｓｔｕｄｉｅｓ）」、ＩＳＰＳＤ２００３
エム．オーツキ（Ｍ.Ｏｔｓｕｋｉ）、他６名、「アドバンスト スィン ウェハ ＩＧＢＴｓ ウィズ ニュー サーマル マネジメント ソリューション（Ａｄｖａｎｃｅｄ ｔｈｉｎ ｗａｆｅｒ ＩＧＢＴｓ ｗｉｔｈ ｎｅｗ ｔｈｅｒｍａｌ ｍａｎａｇｅｍｅｎｔ ｓｏｌｕｔｉｏｎ）」、ＩＳＰＳＤ’２００３会報、ｐ．１４４−１４７
エム．オーツキ（Ｍ.Ｏｔｓｕｋｉ）、他３名、「ザ ３ＲＤ ジェネレイション ＩＧＢＴ トオード ア リミテーション オブ ＩＧＢＴ パフォーマンス（ＴＨＥ３ＲＤ ＧＥＮＥＲＡＴＩＯＮ ＩＧＢＴ ＴＯＷＡＲＤ Ａ ＬＩＭＩＴＡＴＩＯＮ ＯＦ ＩＧＢＴ ＰＥＲＦＯＲＭＡＮＣＥ）」、第５回ＩＳＰＳＤ開放、１９９３年、ｐ．２４−２９
ＳｉＣやＧａＮを用いたパワーＭＯＳＦＥＴではＭＯＳＦＥＴの移動度がシリコンと比較して低いために、さまざまな工夫をして、それを克服するような検討が重ねられている。たとえば、ゲート酸化膜の製造方法を工夫したりしてＭＯＳＦＥＴの移動度の向上を図ったり、あるいはＭＯＳＦＥＴの構造にトレンチ構造を導入したり、またＭＯＳＦＥＴの微細化をすることによって、単位面積あたりのＭＯＳＦＥＴ密度を増加させることによってオン抵抗の低減が図られている。図６は、従来の縦型トレンチＭＯＳＦＥＴの断面図であり、図７は、従来の縦型プレーナＭＯＳＦＥＴの断面図である。図６において、１３はｎ型の高濃度半導体基板、１４は、ｎベース層、１５はｐウェル、１６はポリシリコンのゲート電極、１７はゲート絶縁膜、１８はｎ型ソース領域、１９はソース電極、２０は層間絶縁膜である。図７のプレーナ型ＭＯＳＦＥＴの場合は、ｐウェル２１が選択的に形成され、そのｐウェル２１の表面にｎ型ソース領域１８が選択的に形成されており、半導体基板上に絶縁膜２０を介してゲート電極２２が形成されている。図９には１２００Ｖ耐圧のＭＯＳＦＥＴにおいて、ＭＯＳＦＥＴの移動度の向上について、構造がトレンチ構造を採用した場合とプレーナ構造を採用した場合のそれぞれについて、横軸に単位セル寸法を取った場合のオン抵抗の依存性を示した特性図である。図９のように、トレンチ構造を用いたり、移動度を向上させたり、あるいは微細化によってオン抵抗が低減して、限界となる基板抵抗に近づくことがわかる。
ところが、これらの手段は、そのどの方法においても、上述で議論した負荷短絡耐量において大きな問題が発生する。すなわち、上記のどの手段においてもＭＯＳＦＥＴの抵抗を小さくすることが、短絡電流値の増加を招くという点である。このＳｉとの違いは、ＳｉＣやＧａＮなどのＷＢＧ半導体の場合、半導体基板自体の抵抗がＳｉと比較して著しく小さく、オン抵抗のほとんどが半導体基板表面のＭＯＳＦＥＴ部分に依存しているという点である。図１０は横軸にオン抵抗を、左側の縦軸に飽和電流を示したもので、オン抵抗を下げていき、限界抵抗に近づくにしたがって急激に飽和電流が上昇する。１２００Ｖ素子の場合、電源電圧が８００Ｖとして、１μｓの間に上昇する温度を示したのが、同図の右側の軸となる。すなわち、電圧は８００Ｖと一定なので、発生損失は飽和電流に比例し、したがって温度上昇は電流に比例するため、このような関係となる。短絡時間が１μｓと短時間のため、熱伝導による放熱の影響はほとんど無く、半導体の熱容量だけで温度が決定される。このため、本来のＷＢＧ半導体の性能を引き出すようにオン抵抗の低減を図れば図るほど、負荷短絡耐量を確保することが困難で、負荷短絡耐量を確保しようとすると、図１０からオン抵抗がせいぜい２ｍΩｃｍ2程度に制限され、ＷＢＧ半導体を使用するメリットが失われてしまう。
このような状況を回避するためには、上述のように電流制限機能を備えることが必須となる。図１１や図１２はその一例である電流制限の保護機能付ＭＯＳＦＥＴの回路図である。すなわち、図１１に示すように、主トランジスタ３とは別に主電流をモニタするセンストランジスタ４のソース側にセンス抵抗５を挿入する。センス抵抗５の挿入により、流れる電流によってソース電位が上昇する。この電圧がシャントＭＯＳＦＥＴ２のしきい値に近づくとシャントＭＯＳＦＥＴ２に電流が流れ、主トランジスタ３のゲート電圧を下げて電流制限動作を行う。図１２では、センス抵抗を用いずに、デプレションＭＯＳＦＥＴ６を用いているという違いがある。この場合はデプレションＭＯＳＦＥＴ６が定電流源のように働き、所定の電流が流れるようになると、センスＭＯＳＦＥＴ４のソース電位が急激に上昇してシャントＭＯＳＦＥＴ２がオンして、上記と同様の電流制限動作をする。１と７はゲート抵抗である。
インバータに用いるトランジスタにおいては、このような電流制限回路を導入することが不可欠である。
インバータに用いるＷＢＧ半導体を用いたトランジスタにおいては、電流制限回路の一部を主トランジスタと同一チップ内にモノリシックに形成し、主トランジスタがトレンチＭＯＳの場合には、ｐウェルの濃度分布が最表面よりも内部においてピークを持つようなプロファイルとして、主トランジスタであるトレンチＭＯＳＦＥＴと電流制限回路の一部であるプレーナ型ＭＯＳＦＥＴのしきい値を異なる値にする。プレーナ型ＭＯＳＦＥＴの場合は、電流制限回路の一部である横型ＭＯＳＦＥＴのしきい値が主トランジスタのしきい値よりも低くなるようにする。
本発明にかかる半導体装置によれば、ＷＢＧ半導体を用いて構成され、オン抵抗を低く保ちながら負荷短絡耐量が高い信頼性の高い半導体装置が得られるという効果がある。またモノリシックに保護回路を内蔵することから、素子の温度上昇に伴って保護回路に用いるＭＯＳＦＥＴの特性も変化することから、より精度の高い電流制限が可能となる。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。図１は、本発明にかかる半導体装置の構成の一例を示す断面図である。この実施例では主トランジスタがトレンチＭＯＳＦＥＴの場合で、電流モニタする電流センスＭＯＳ３６が主トランジスタ３５と分離されて、同一半導体基板上に形成されている。このとき、センス用ＭＯＳ３６のｐウェル３０は主トランジスタ３５のソース電位とは分離されていることが好ましい。分離されていない場合においては、ｐウェル電位をソース電位にするために、センスＭＯＳ３６のソースと別に電極を形成することが必要になることから、面積が大きくなるためである。また、そのために、ｐウェルと電極コンタクトまでの距離が大きくなり、寄生トランジスタが動作しやすくなって副次的な破壊を招く危険性が出てくるという不都合もある。このように、センスＭＯＳ３６をモノリシックに主トランジスタと同一チップに形成することで、同じ温度条件での電流をモニタすることができ、制御性の良い電流制限が可能である。さらにシャントＭＯＳとなる横型ＭＯＳ３９を内蔵する。このようにすることによって、当然のことながら外付け部品を減らすことができる。４０はセンスＭＯＳ３６のゲート端子であり、３７はシャントＭＯＳ３９のドレイン端子、４７はシャントＭＯＳ３９のｎ型ドレイン領域、３８はシャントＭＯＳ３９のソース端子、４８はシャントＭＯＳ３９のソース領域、５はセンス抵抗である。シャントＭＯＳ３９のゲートは、センス抵抗５とセンスＭＯＳ３６のソース電極の接続点に接続されている。電流制限回路で用いられるシャントＭＯＳ３９は、主トランジスタ３５の電流制限回路であることからわかるように、そのゲート電圧が主トランジスタ３５のゲート電圧よりも大きくすることができない。したがって、主トランジスタ３５のしきい値と別に設計できるようになっていることが好ましい。 図１に用いられるトレンチＭＯＳＦＥＴのｐウェルのＡ−Ａ’線断面の不純物分布を図２に示した。縦型のトレンチＭＯＳはｐウェルの最大濃度によってしきい値が決められる。一方横型ＭＯＳＦＥＴはｐウェルの表面濃度によってしきい値が決められる。図２に示すように、ｐウェルの濃度を表面濃度Ｎｐ２よりも所定の深さに最大濃度Ｎｐ１が位置するように形成する（表面濃度Ｎｐ２を下げるようにしてもよい）。このように横型ＭＯＳＦＥＴのしきい値を決める表面濃度と、トレンチＭＯＳＦＥＴのしきい値を決める最大濃度とをｐウェルの最大濃度のピーク深さを変えることで別々の濃度に設定し、それぞれのＭＯＳＦＥＴのしきい値を設定することが可能となる。この不純物分布は、ｐウェルを形成する際、エピタキシャル成長によるか、または高エネルギーのイオン注入の方法によって、容易に実現可能である。 また、そのほかの要素部品である抵抗などは、半導体中にも容易に形成することが可能である。
図３は、本発明にかかる半導体装置の第２の実施例を示す断面図である。この実施例は、主トランジスタがプレーナ型パワーＭＯＳＦＥＴの場合で、センスＭＯＳ３６が主トランジスタ３５と分離されて、同一半導体上に形成されている。上述の第一の実施例と同様に、センスＭＯＳ３６のｐウェル３４は主トランジスタ３５のソースとは分離されていることが好ましい。プレーナ構造の場合、ゲート酸化膜への電界集中が緩和されるという特徴があり、特にＷＢＧ半導体の場合には、半導体の最大電界強度が大きいことから、酸化膜への電界強度が大きくなる傾向があるため、ＷＢＧ半導体の場合には特にプレーナ型パワーＭＯＳＦＥＴ構造が重要である。さらにシャントＭＯＳとなる横型ＭＯＳを内蔵するものである。この場合には、上述のように横型ＭＯＳＦＥＴのしきい値をパワーＭＯＳＦＥＴと異なる設定とするために、しきい値調整のためのイオン注入をマスクを用いてチャネル部４３に部分的に施すことによって調整可能となる。
図４は本発明にかかる半導体装置の第３の実施例を示す断面図である。この例ではデプレッションＭＯＳＦＥＴを保護回路の一部に用いる場合であって、従来の保護回路図である図１２などのような回路構成を形成することが可能である。この場合には、ｐウェルの濃度分布において、図２のように表面での濃度を下げていき、Ｎ型にまで反転するように設定する方法があるが、この場合には、主トランジスタ３５やセンストランジスタ３６の表面でのｐウェルとのコンタクトが困難になる場合があるので、ｐウェルとのコンタクトをとるために、コンタクト部分を表面から掘り下げてトレンチコンタクトを形成して行う。または、デプレッションＭＯＳＦＥＴ部のチャネル領域４５のみに、しきい値制御用のイオン注入を行う方法でも良い。
図５は本発明にかかる半導体装置の第４の実施例を示す断面図である。この例では主トランジスタがプレーナ型ＭＯＳＦＥＴであって、デプレッションＭＯＳＦＥＴを保護回路の一部に用いる場合であって、従来の保護回路図である図１２などのような回路構成を形成することが可能である。この場合は、デプレッションＭＯＳＦＥＴ部のチャネル領域４６のみに、しきい値制御用のイオン注入を行っている。
図５は本発明にかかる半導体装置の第４の実施例を示す断面図である。この例では主トランジスタがプレーナ型ＭＯＳＦＥＴであって、デプレッションＭＯＳＦＥＴを保護回路の一部に用いる場合であって、従来の保護回路図である図１２などのような回路構成を形成することが可能である。この場合は、デプレッションＭＯＳＦＥＴ部のチャネル領域４６のみに、しきい値制御用のイオン注入を行っている。
以上のようなデバイス構成を適用することによって、オン電圧低減の手段と短絡耐量確保の方策を同時に実現して、モーター駆動やインバータ用途へのＷＢＧ半導体の実用的な適用が可能となる。
以上のように、本発明にかかる半導体装置は、パワースイッチング用トランジスタに有用であり、特にインバータ回路などのパワースイッチング素子に適している。
１ ゲート抵抗
２ シャントＭＯＳＦＥＴ
３ 主トランジスタ
４ センストランジスタ
５ センス抵抗
６ センス用デプレッションＭＯＳＦＥＴ
７ ゲート抵抗
１０ ドレイン端子
１１ ゲート端子
１２ ソース端子
１３ 高濃度半導体基板
１４ ｎベース
１５ ｐウェル
１６ ゲート電極
１７ ゲート絶縁膜
１８ ソース領域
１９ ソース電極
２０ 絶縁膜
２１ ｐウェル
２２ ゲート電極
３０ ｐウェル
３１ センストランジスタと主トランジスタの分離領域
３２ センストランジスタのゲート端子
３３ センストランジスタのソース端子
３４ センストランジスタのｐウェル
３５ 主トランジスタ
３６ センストランジスタ
３７ シャントＭＯＳのドレイン端子
３８ シャントＭＯＳのソース端子
３９ シャントＭＯＳ
４０ センスＭＯＳのゲート端子
４１ ｎベース領域
４２ ｐウェル領域
４３ シャントＭＯＳのチャネル領域
４４ デプレッションＭＯＳのチャネル領域
４６ デプレッションＭＯＳのチャネル領域
５０ Ｕ相上アーム
５１ Ｖ相上アーム
５２ Ｗ相上アーム
５３ Ｕ相下アーム
５４ Ｖ相下アーム
５５ Ｗ相下アーム
２ シャントＭＯＳＦＥＴ
３ 主トランジスタ
４ センストランジスタ
５ センス抵抗
６ センス用デプレッションＭＯＳＦＥＴ
７ ゲート抵抗
１０ ドレイン端子
１１ ゲート端子
１２ ソース端子
１３ 高濃度半導体基板
１４ ｎベース
１５ ｐウェル
１６ ゲート電極
１７ ゲート絶縁膜
１８ ソース領域
１９ ソース電極
２０ 絶縁膜
２１ ｐウェル
２２ ゲート電極
３０ ｐウェル
３１ センストランジスタと主トランジスタの分離領域
３２ センストランジスタのゲート端子
３３ センストランジスタのソース端子
３４ センストランジスタのｐウェル
３５ 主トランジスタ
３６ センストランジスタ
３７ シャントＭＯＳのドレイン端子
３８ シャントＭＯＳのソース端子
３９ シャントＭＯＳ
４０ センスＭＯＳのゲート端子
４１ ｎベース領域
４２ ｐウェル領域
４３ シャントＭＯＳのチャネル領域
４４ デプレッションＭＯＳのチャネル領域
４６ デプレッションＭＯＳのチャネル領域
５０ Ｕ相上アーム
５１ Ｖ相上アーム
５２ Ｗ相上アーム
５３ Ｕ相下アーム
５４ Ｖ相下アーム
５５ Ｗ相下アーム
Claims (6)
- インバータ回路のスイッチング素子に適用される半導体装置であって、半導体材料のバンドギャップがシリコンよりも広く、主トランジスタの短絡時の電流制限回路を有しており、電流を主に流すための主トランジスタと、該主トランジスタに並列に接続され主トランジスタに流れる電流に比例した微小電流を検知するセンストランジスタと、センストランジスタの出力に基づき主トランジスタのゲートを制御する横型ＭＯＳＦＥＴを同一半導体上に形成してなることを特徴とするワイドバンドギャップ半導体装置。
- 前記主トランジスタおよび前記センストランジスタは、ゲート構造がトレンチ溝に形成され、ｐウェルの表面濃度が所定の深さでの濃度よりも低くなるように設定されていることを特徴とする請求項１に記載のワイドバンドギャップ半導体装置。
- 前記主トランジスタおよび前記センストランジスタは、ゲート構造がプレーナ構造であり、前記横型MOSFETのしきい値が前記主トランジスタおよびセンストランジスタよりも低くなるように設定されている請求項１に記載のワイドバンドギャップ半導体装置。
- インバータ回路のスイッチング素子に適用される半導体装置であって、半導体材料のバンドギャップがシリコンよりも広く、主トランジスタの短絡時の電流制限回路を有しており、電流を主に流すための主トランジスタと、該主トランジスタに並列に接続され主トランジスタに流れる電流に比例した微小電流を検知するセンストランジスタと、センストランジスタの出力に基づき主トランジスタのゲートを制御する横型デプレッションＭＯＳＦＥＴを同一半導体上に形成してなることを特徴とするワイドバンドギャップ半導体装置。
- 前記主トランジスタおよび前記センストランジスタは、ゲート構造がトレンチ溝に形成されていることを特徴とする請求項４に記載のワイドバンドギャップ半導体装置。
- 前記主トランジスタおよび前記センストランジスタは、ゲート構造がプレーナ構造であることを特徴とする請求項４に記載のワイドバンドギャップ半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009108794A JP5453903B2 (ja) | 2009-04-28 | 2009-04-28 | ワイドバンドギャップ半導体装置 |
| US12/718,514 US9450084B2 (en) | 2009-04-28 | 2010-03-05 | Wide band gap semiconductor device |
| CN201010150674.1A CN101877529B (zh) | 2009-04-28 | 2010-03-16 | 宽带隙半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009108794A JP5453903B2 (ja) | 2009-04-28 | 2009-04-28 | ワイドバンドギャップ半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010258328A true JP2010258328A (ja) | 2010-11-11 |
| JP5453903B2 JP5453903B2 (ja) | 2014-03-26 |
Family
ID=42991339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009108794A Active JP5453903B2 (ja) | 2009-04-28 | 2009-04-28 | ワイドバンドギャップ半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9450084B2 (ja) |
| JP (1) | JP5453903B2 (ja) |
| CN (1) | CN101877529B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012186206A (ja) * | 2011-03-03 | 2012-09-27 | Mitsubishi Electric Corp | 半導体装置 |
| JP2013108896A (ja) * | 2011-11-22 | 2013-06-06 | Sumitomo Electric Ind Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2014003051A (ja) * | 2012-06-15 | 2014-01-09 | Rohm Co Ltd | スイッチングデバイス |
| JP2015122442A (ja) * | 2013-12-24 | 2015-07-02 | 本田技研工業株式会社 | 半導体装置 |
| US9842906B2 (en) | 2010-11-25 | 2017-12-12 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2018125544A (ja) * | 2013-08-08 | 2018-08-09 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 縦型パワートランジスタデバイス |
| JP2019201119A (ja) * | 2018-05-17 | 2019-11-21 | 富士電機株式会社 | 半導体集積回路及びその製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10868169B2 (en) | 2013-09-20 | 2020-12-15 | Cree, Inc. | Monolithically integrated vertical power transistor and bypass diode |
| US10600903B2 (en) | 2013-09-20 | 2020-03-24 | Cree, Inc. | Semiconductor device including a power transistor device and bypass diode |
| DE102014106825B4 (de) | 2014-05-14 | 2019-06-27 | Infineon Technologies Ag | Halbleitervorrichtung |
| JP6565192B2 (ja) * | 2015-01-15 | 2019-08-28 | 富士電機株式会社 | 半導体装置 |
| TWI607298B (zh) * | 2016-04-28 | 2017-12-01 | Hestia Power Inc | Adjustable voltage level wide bandgap semiconductor device |
| US11799026B2 (en) * | 2021-02-22 | 2023-10-24 | Infineon Technologies Ag | SiC device having a dual mode sense terminal, electronic systems for current and temperature sensing, and methods of current and temperature sensing |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04132266A (ja) * | 1990-09-21 | 1992-05-06 | Fuji Electric Co Ltd | 半導体装置 |
| JPH0846193A (ja) * | 1994-08-02 | 1996-02-16 | Toshiba Corp | 半導体装置 |
| JP2000012853A (ja) * | 1998-06-24 | 2000-01-14 | Nec Corp | 半導体装置 |
| JP2006156479A (ja) * | 2004-11-25 | 2006-06-15 | Toyota Motor Corp | パワー半導体装置 |
| JP2006319213A (ja) * | 2005-05-13 | 2006-11-24 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2009054765A (ja) * | 2007-08-27 | 2009-03-12 | Mitsubishi Electric Corp | 炭化珪素半導体装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3156487B2 (ja) * | 1994-03-04 | 2001-04-16 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
| JP3634627B2 (ja) | 1998-06-10 | 2005-03-30 | 古河電気工業株式会社 | 絶縁ゲート型バイポーラトランジスタとその製造方法 |
| JP4132266B2 (ja) | 1998-08-19 | 2008-08-13 | 京セラ株式会社 | 移動通信システムにおける制御チャネル検索方法及び携帯通信装置 |
| JP4136778B2 (ja) | 2003-05-07 | 2008-08-20 | 富士電機デバイステクノロジー株式会社 | 絶縁ゲート型バイポーラトランジスタ |
| JP4993092B2 (ja) | 2007-05-31 | 2012-08-08 | 富士電機株式会社 | レベルシフト回路および半導体装置 |
| JP5285874B2 (ja) | 2007-07-03 | 2013-09-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2009
- 2009-04-28 JP JP2009108794A patent/JP5453903B2/ja active Active
-
2010
- 2010-03-05 US US12/718,514 patent/US9450084B2/en active Active
- 2010-03-16 CN CN201010150674.1A patent/CN101877529B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04132266A (ja) * | 1990-09-21 | 1992-05-06 | Fuji Electric Co Ltd | 半導体装置 |
| JPH0846193A (ja) * | 1994-08-02 | 1996-02-16 | Toshiba Corp | 半導体装置 |
| JP2000012853A (ja) * | 1998-06-24 | 2000-01-14 | Nec Corp | 半導体装置 |
| JP2006156479A (ja) * | 2004-11-25 | 2006-06-15 | Toyota Motor Corp | パワー半導体装置 |
| JP2006319213A (ja) * | 2005-05-13 | 2006-11-24 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2009054765A (ja) * | 2007-08-27 | 2009-03-12 | Mitsubishi Electric Corp | 炭化珪素半導体装置およびその製造方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9842906B2 (en) | 2010-11-25 | 2017-12-12 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2012186206A (ja) * | 2011-03-03 | 2012-09-27 | Mitsubishi Electric Corp | 半導体装置 |
| JP2013108896A (ja) * | 2011-11-22 | 2013-06-06 | Sumitomo Electric Ind Ltd | 半導体装置及び半導体装置の製造方法 |
| US11005387B2 (en) | 2012-06-15 | 2021-05-11 | Rohm Co., Ltd. | Switching device |
| JP2014003051A (ja) * | 2012-06-15 | 2014-01-09 | Rohm Co Ltd | スイッチングデバイス |
| US11784580B2 (en) | 2012-06-15 | 2023-10-10 | Rohm Co., Ltd. | Switching device |
| US9866143B2 (en) | 2012-06-15 | 2018-01-09 | Rohm Co., Ltd. | Switching device |
| US10320309B2 (en) | 2012-06-15 | 2019-06-11 | Rohm Co., Ltd. | Switching device |
| US11509240B2 (en) | 2012-06-15 | 2022-11-22 | Rohm Co., Ltd. | Switching device |
| US10630199B2 (en) | 2012-06-15 | 2020-04-21 | Rohm Co., Ltd. | Switching device |
| JP2018125544A (ja) * | 2013-08-08 | 2018-08-09 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 縦型パワートランジスタデバイス |
| JP2015122442A (ja) * | 2013-12-24 | 2015-07-02 | 本田技研工業株式会社 | 半導体装置 |
| JP7139683B2 (ja) | 2018-05-17 | 2022-09-21 | 富士電機株式会社 | 半導体集積回路及びその製造方法 |
| US11502164B2 (en) | 2018-05-17 | 2022-11-15 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor integrated circuit |
| JP2019201119A (ja) * | 2018-05-17 | 2019-11-21 | 富士電機株式会社 | 半導体集積回路及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101877529A (zh) | 2010-11-03 |
| US20100270586A1 (en) | 2010-10-28 |
| US9450084B2 (en) | 2016-09-20 |
| CN101877529B (zh) | 2014-12-17 |
| JP5453903B2 (ja) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5453903B2 (ja) | ワイドバンドギャップ半導体装置 | |
| CN110709997B (zh) | 半导体装置以及电力变换装置 | |
| JP6617292B2 (ja) | 炭化珪素半導体装置 | |
| US10134888B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5721902B2 (ja) | 半導体装置およびその製造方法 | |
| JP4185157B2 (ja) | 半導体素子及び電気機器 | |
| US8928030B2 (en) | Semiconductor device, method for manufacturing the semiconductor device, and method for controlling the semiconductor device | |
| WO2012157772A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2009033036A (ja) | 半導体装置及びこれを用いた電気回路装置 | |
| JP5606240B2 (ja) | 半導体装置 | |
| JP5736683B2 (ja) | 電力用半導体素子 | |
| WO2013179379A1 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US20230106654A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2008227239A (ja) | 半導体装置 | |
| US11069769B2 (en) | Semiconductor device | |
| JP2014216573A (ja) | 半導体装置 | |
| CN113557607B (zh) | 碳化硅半导体装置以及电力变换装置 | |
| JP5400252B2 (ja) | 半導体素子、半導体装置、およびその製造方法 | |
| US11527449B2 (en) | Semiconductor apparatus | |
| JP7459292B2 (ja) | 半導体装置および電力変換装置 | |
| Nakamura et al. | SiC trench devices with ultra low Ron | |
| WO2020006848A1 (zh) | 集成肖特基二极管的u型源槽vdmosfet器件 | |
| JP2010186888A (ja) | 横型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5453903 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |