JP2009054765A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009054765A JP2009054765A JP2007219647A JP2007219647A JP2009054765A JP 2009054765 A JP2009054765 A JP 2009054765A JP 2007219647 A JP2007219647 A JP 2007219647A JP 2007219647 A JP2007219647 A JP 2007219647A JP 2009054765 A JP2009054765 A JP 2009054765A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- impurity
- conductivity type
- drift layer
- implantation mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 172
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 171
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title description 39
- 239000012535 impurity Substances 0.000 claims abstract description 122
- 238000002513 implantation Methods 0.000 claims abstract description 64
- 238000009792 diffusion process Methods 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 239000002344 surface layer Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 38
- 238000000137 annealing Methods 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 14
- 230000004913 activation Effects 0.000 abstract 1
- 230000001629 suppression Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 27
- 239000000463 material Substances 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005223 charged particle activation analysis Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 Ta) Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Abstract
【課題】不純物を拡散させて自己整合的に形成したチャネル領域を有する炭化珪素半導体装置において、チャネルを短くすると、チャネル領域の不純物濃度が低い場合には短チャネル効果が発生し、チャネル領域の不純物濃度が低い場合にはクーロン散乱のためにキャリアの移動度が低下し、短チャネル効果の抑制と高移動度化を両立できないという課題があった。
【解決手段】 拡散係数の異なる２種の第２導電型不純物の注入マスクを介したイオン注入、注入マスクの拡幅、第１導電型不純物のイオン注入、活性化アニールによる拡散係数の大きな第２導電型不純物の拡散により、不純物濃度が高い領域と低い領域とを有したチャネル領域を自己整合的に形成する。
【選択図】 図１
【解決手段】 拡散係数の異なる２種の第２導電型不純物の注入マスクを介したイオン注入、注入マスクの拡幅、第１導電型不純物のイオン注入、活性化アニールによる拡散係数の大きな第２導電型不純物の拡散により、不純物濃度が高い領域と低い領域とを有したチャネル領域を自己整合的に形成する。
【選択図】 図１
Description
この発明は、炭化珪素半導体装置である炭化珪素縦型電界効果型トランジスタに関し、より詳しくは、オン抵抗の低下を図った大電力用の炭化珪素縦型電界効果型トランジスタおよびその製造方法に係るものである。
炭化珪素半導体装置の一種である炭化珪素縦型金属−酸化膜−半導体電界効果型トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）において、大電力の高速スイッチング用途のためにオン抵抗を低減させることが有効である。オン抵抗の中で最も大きな割合を占めるチャネル抵抗を低減するためには、チャネル領域の幅、すなわち、チャネル長を短くし、チャネル領域を通過するキャリアの移動度、すなわち、チャネル移動度を大きくすることが望ましい。
チャネル長を短くするためには、自己整合的にチャネル領域を形成する方法が有効である。自己整合的なチャネル領域の形成法は、複数のフォトリソグラフィー工程による寸法精度の制約がないため、チャネル長を精度よく短くすることができる。例えば、同じ注入マスクを使用して拡散係数の小さなｎ型不純物と拡散係数の大きなｐ型不純物とをｎ型の炭化珪素ドリフト層にイオン注入し、ｐ型不純物をアニールにより拡散させることによって、ｎ型の炭化珪素ドリフト層内でｐ型になった領域をチャネル領域とする、自己整合的なチャネル領域形成法があった（例えば、特許文献１参照）。
また、チャネル長を短くすると、短チャネル効果と呼ばれる閾値電圧の低下やチャネル領域のパンチスルー破壊などの特性劣化が生じる場合があるので、短チャネル効果による特性劣化の発生を防止するためにチャネル領域の不純物濃度をある程度高くする必要があった。
また、チャネル長を短くすると、短チャネル効果と呼ばれる閾値電圧の低下やチャネル領域のパンチスルー破壊などの特性劣化が生じる場合があるので、短チャネル効果による特性劣化の発生を防止するためにチャネル領域の不純物濃度をある程度高くする必要があった。
しかしながら、特許文献１のような従来の炭化珪素半導体装置においては、拡散させるｐ型不純物の濃度を増加させると、クーロン散乱のため、キャリアである電子の移動度が低下する問題が発生した。一方、拡散させるｐ型不純物の濃度を減少させると、キャリアである電子の移動度を高くすることはできるが、短チャネル効果による特性劣化の発生を防止するため、チャネル長をある程度までしか短くすることができなかった。
このように、従来の炭化珪素半導体装置においては、短いチャネル長と高いチャネル領域のキャリアの移動度の両立は困難であった。
このように、従来の炭化珪素半導体装置においては、短いチャネル長と高いチャネル領域のキャリアの移動度の両立は困難であった。
この発明は、上記のような問題を解決するためになされたものであり、短チャネル効果による特性劣化を発生させることなく、チャネル領域のキャリアの移動度が高くチャネル長が短い炭化珪素半導体装置を得ることを目的とする。
この発明に係る炭化珪素半導体装置は、第１導電型の炭化珪素基板と、前記炭化珪素基板の主面上に設けられた第１導電型の炭化珪素ドリフト層と、前記炭化珪素ドリフト層の表層部に所定の幅だけ離間して設けられた第１導電型の一対のソース領域と、一対の前記ソース領域の間隔方向に向けて前記ソース領域より第１の幅だけ外側まで前記ソース領域より深く設けられ、第２導電型の不純物を含有する第２導電型の一対の第１ベース領域と、一対の前記第１ベース領域の間隔方向に向けて前記第１ベース領域より第２の幅だけ外側まで設けられ、前記第１ベース領域に含有される第２導電型の不純物の濃度より低い濃度の第２導電型の不純物を含有する第２導電型の第２ベース領域とを備えたものである。
また、この発明に係る炭化珪素半導体装置の製造方法は、第１導電型の炭化珪素基板の主面上に第１導電型の炭化珪素ドリフト層を形成する工程と、前記炭化珪素ドリフト層の表面側に所定の幅の第１注入マスクを形成する工程と、前記第１注入マスクを表面に形成した前記炭化珪素ドリフト層に第２導電型の第１不純物をイオン注入して第１ベース領域を形成する工程と、前記第１注入マスクを形成した前記炭化珪素ドリフト層に前記第１不純物より炭化珪素中の拡散係数の大きな第２導電型の第２不純物をイオン注入する工程と、前記第１注入マスクを自己整合的に第１の幅だけ拡幅して第２注入マスクを形成する工程と、前記第２注入マスクを表面に形成した前記炭化珪素ドリフト層に第１導電型の第３不純物をイオン注入して前記第１ベース領域内にソース領域を形成する工程と、前記第２不純物を拡散させて第２の幅の第２ベース領域を形成する工程とを備えたものである。
この発明によれば、短チャネル効果による特性劣化を発生させることなく、チャネル長が短くキャリアの移動度が高い炭化珪素半導体装置を得ることができる。
実施の形態１．
図１は、この発明を実施するための実施の形態１における、炭化珪素半導体装置である縦型ＭＯＳＦＥＴの断面模式図である。本実施の形態においては、第１導電型をｎ型、第２導電型をｐ型として説明する。
図１は、この発明を実施するための実施の形態１における、炭化珪素半導体装置である縦型ＭＯＳＦＥＴの断面模式図である。本実施の形態においては、第１導電型をｎ型、第２導電型をｐ型として説明する。
図１において、第一の主面の面方位が（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の、炭化珪素基板１０の第一の主面上に、ｎ型の炭化珪素ドリフト層２０が形成されている。炭化珪素ドリフト層２０の表面側のある幅だけ離間した部位には、第１不純物であるアルミニウム（Ａｌ）と第２不純物であるホウ素（Ｂ）とをｐ型不純物として含有するｐ型の第１ベース領域３０が形成されている。また、第１ベース領域３０を取り囲むように、Ｂをｐ型不純物として含有するｐ型の第２ベース領域３１が炭化珪素ドリフト層２０中に形成されている。ここで、第１ベース領域３０のｐ型不純物濃度、つまり、Ａｌの不純物濃度とＢの不純物濃度の合計は、第２ベース領域３１のｐ型不純物濃度、つまり、Ｂの不純物濃度より多く設定されている。さらに、第１ベース領域３０のそれぞれの断面方向の内側の表層部には、第３不純物である窒素（Ｎ）をｎ型不純物として含有する、ｎ型のソース領域４０が、第１ベース領域３０のより浅く形成されている。
また、第１ベース領域３０、第２ベース領域３１、および、ソース領域４０を含む炭化珪素ドリフト層２０の表面側には、ソース領域４０の表面側の一部を除き酸化珪素で構成されるゲート絶縁膜５０が形成されている。さらに、ゲート絶縁膜５０上の、一対のソース領域４０間の領域を含む部位に対向する位置にはゲート電極６０が形成されている。また、ゲート絶縁膜５０が形成されていないソース領域４０の表面にはソース電極７０が、また、炭化珪素基板１０の第一の主面と反対側の第二の主面、すなわち、裏面側にはドレイン電極８０がそれぞれ形成されている。
ここで、図１において、第１ベース領域３０および第２ベース領域３１のうちゲート絶縁膜５０を介してゲート電極６０と対向し、オン動作時に反転層が形成される領域をチャネル領域という。さらに、炭化珪素ドリフト層２０の表層部でイオン注入されていない領域とソース領域４０との間でチャネル領域を挟む距離をチャネル長という。図１に示す縦型ＭＯＳＦＥＴにおいては、第１ベース領域３０に含まれるチャネル領域である第１のチャネル領域のチャネル長が第１の幅に、また、第２ベース領域３１に含まれるチャネル領域である第２のチャネル領域のチャネル長が第２の幅に相当し、全体のチャネル長は第１の幅と第２の幅とを合わせたものになる。
次に、本実施の形態における炭化珪素半導体装置である縦型ＭＯＳＦＥＴの動作を簡単に説明する。図１に示す縦型ＭＯＳＦＥＴのゲート電極６０に閾値電圧以上のプラス電圧が印加されると、チャネル領域に反転チャネルが形成され、ｎ型のソース領域４０とｎ型の炭化珪素ドリフト層２０との間にキャリアである電子が流れる経路が形成される。ソース領域４０から炭化珪素ドリフト層２０へ流れ込む電子は、ドレイン電極８０に印加されるプラス電圧により形成される電界に従って炭化珪素ドリフト層２０および炭化珪素基板１０を経由してドレイン電極８０に到達する。したがって、ゲート電極６０にプラス電圧を印加することにより、ドレイン電極８０からソース電極７０に電流が流れる。この状態をオン状態と呼ぶ。オン状態のチャネル領域の抵抗を低下させることにより縦型ＭＯＳＦＥＴのオン抵抗を低減できるが、チャネル領域の抵抗は、チャネル長が短くチャネル領域の電子の移動度が高いほど低くできる。
反対に、ゲート電極６０に閾値電圧以下の電圧が印加されると、チャネル領域に反転チャネルが形成されないため、ドレイン電極８０からソース電極７０に電流が流れない。この状態をオフ状態と呼ぶ。このとき、ドレイン電極８０に印加されるプラスの電圧のために、炭化珪素ドリフト層２０と第２ベース領域３１との間のｐｎ接合から空乏層が伸びる。このｐｎ接合から第２ベース領域３１側に向けて伸びた空乏層がソース領域４０に達するとパンチスルー破壊が発生する。しかし、本実施の形態においては、第１ベース領域３０の不純物濃度をパンチスルー破壊が発生しないように１×１０17ｃｍ-3以上と高めに設定しているため、パンチスルー破壊が発生しない。ただし、第１ベース領域３０の不純物濃度は、イオン注入による炭化珪素結晶の品質低下を招くほど高くないように１×１０19ｃｍ-3以下に設定している。
つづいて、実施の形態１の炭化珪素半導体装置である縦型ＭＯＳＦＥＴの製造方法について、図２〜図１１を用いて順に説明する。図２〜図１１は、縦型ＭＯＳＦＥＴの各製造工程における断面模式図である。
まず、図２に示すように、炭化珪素基板１０の表面上に化学気相堆積（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法により、１×１０15ｃｍ-3〜１×１０17ｃｍ-3のｎ型の不純物濃度、５〜５０μｍの厚さの炭化珪素ドリフト層２０をエピタキシャル成長する。
次に、図３に示すように、炭化珪素ドリフト層２０の表面に多結晶珪素で構成される第１注入マスク１００を形成し、表面に第１注入マスク１００が形成された炭化珪素ドリフト層２０にｐ型の第１不純物であるＡｌをイオン注入する。このとき、Ａｌのイオン注入の深さは炭化珪素ドリフト層２０の厚さを超えない０．５〜３μｍ程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０17ｃｍ-3〜１×１０19ｃｍ-3の範囲で炭化珪素ドリフト層２０のｎ型不純物濃度より多いものとする。ここで、炭化珪素ドリフト層２０のＡｌがイオン注入された領域でｐ型になる領域が第１ベース領域３０となる。
次に、図３に示すように、炭化珪素ドリフト層２０の表面に多結晶珪素で構成される第１注入マスク１００を形成し、表面に第１注入マスク１００が形成された炭化珪素ドリフト層２０にｐ型の第１不純物であるＡｌをイオン注入する。このとき、Ａｌのイオン注入の深さは炭化珪素ドリフト層２０の厚さを超えない０．５〜３μｍ程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０17ｃｍ-3〜１×１０19ｃｍ-3の範囲で炭化珪素ドリフト層２０のｎ型不純物濃度より多いものとする。ここで、炭化珪素ドリフト層２０のＡｌがイオン注入された領域でｐ型になる領域が第１ベース領域３０となる。
つづいて、図４に示すように、Ａｌのイオン注入に用いた第１注入マスク１００を表面に形成した炭化珪素ドリフト層２０に、ｐ型の第２不純物であるＢをイオン注入する。ここでも、炭化珪素ドリフト層２０の厚さを超えない０．５〜３μｍ程度の深さに、第１不純物であるＡｌのイオン注入の深さと同程度にＢを注入する。また、イオン注入したＢの不純物濃度は、１×１０16ｃｍ-3〜１×１０18ｃｍ-3の範囲で炭化珪素ドリフト層２０のｎ型不純物濃度より多いものとする。
次に、図５に示すように、多結晶珪素で構成される第１注入マスク１００を熱酸化することにより第１注入マスク１００を拡幅した第２注入マスク１１０を形成する。この熱酸化工程は、第１注入マスク１００の多結晶珪素が熱酸化され炭化珪素ドリフト層２０がほとんど熱酸化されない条件で行う。このとき、図５に示す拡幅幅Ｌch1は、短チャネル効果による特性劣化を抑制するのに必要な０．０１μｍ以上で、チャネル移動度を低下させない程度の０．５μｍ以下とする。
つづいて、図６に示すように、第２注入マスク１１０が形成された炭化珪素ドリフト層２０の表面に、ｎ型の第３不純物であるＮをイオン注入する。Ｎのイオン注入深さは第１ベース領域３０の厚さより浅いものとする。また、イオン注入したＮの不純物濃度は、１×１０18ｃｍ-3〜１×１０21ｃｍ-3の範囲で第１ベース領域３０のｐ型不純物濃度を超えるものとする。炭化珪素ドリフト層２０内のＮが注入された領域のうちｎ型を示す領域がソース領域４０となる。
次に、図７に示すように第２注入マスク１１０を除去後、熱処理装置によって、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で１３００〜１９００℃、３０秒〜１時間のアニールを行う。このアニールにより、イオン注入されたＮ、Ａｌ、Ｂが活性化するとともに、炭化珪素中の拡散係数の大きなＢが炭化珪素ドリフト層２０内に拡散し、図８に示すように、ｐ型の第２ベース領域３１が形成される。ＡｌおよびＮの炭化珪素中の拡散係数は小さいため、ＡｌおよびＮの拡散は無視できる。Ｂが拡散してｐ型になった第２ベース領域３１の幅Ｌch2は、チャネル長が長くなりチャネル領域の抵抗が増加しすぎないように２μｍ以下、例えば０．８μｍとする。また、拡散後の第２ベース領域３１中のＢの不純物濃度は、クーロン散乱によるチャネル領域の電子の移動度の低下を防止するため、５×１０17ｃｍ-3以下とする。
つづいて、図９に示すように、ソース領域４０、第１ベース領域３０、および、第２ベース領域３１を含む炭化珪素ドリフト層２０の表面を熱酸化して所望の厚みのゲート絶縁膜５０を形成する。次に、図１０に示すように、ゲート絶縁膜５０の上に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極６０を形成する。その後、図１１に示すように、ゲート絶縁膜５０に開口する。最後に、ソース領域４０に電気的に接続されるソース電極７０を形成し、また、炭化珪素基板１０の裏面側にドレイン電極８０を形成して、図１に示す縦型ＭＯＳＦＥＴが完成する。ここで、ソース電極７０およびドレイン電極８０となる材料としてはＡｌ合金などが挙げられる。
以上のように、この発明の実施の形態１に係る炭化珪素半導体装置である縦型ＭＯＳＦＥＴは、チャネル領域に、第１ベース領域３０内に形成された比較的高濃度の不純物を含有する第１のチャネル領域と、第２ベース領域３１内に形成された低濃度の不純物を含有する第２のチャネル領域と有するため、第１のチャネル領域があるために短チャネル効果の発生を抑制でき、第２のチャネル領域があるためにキャリアの移動度を高くすることができる。したがって、本実施の形態における炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、キャリアの移動度が高く、チャネル長が短い縦型ＭＯＳＦＥＴ、つまり、オン抵抗の低い縦型ＭＯＳＦＥＴを得ることができる。さらに、高濃度のｐ型不純物を有する第１ベース領域３０を備えているため、パンチスルー破壊の発生を抑制でき、高耐圧の縦型ＭＯＳＦＥＴを実現できる。
なお、ここまで、イオン注入によって形成する第１ベース領域３０のＡｌの深さ方向の不純物濃度分布は深さ方向に一定として説明したが、Ａｌの深さ方向の不純物濃度分布は深さ方向に一定でなくてもよい。図１２は、第１ベース領域３０のＡｌの深さ方向の不純物濃度分布の２つの例を示す、不純物濃度と炭化珪素ドリフト層表面からの距離との関係図である。図１２の第１プロファイルでは、第１ベース領域３０のＡｌの不純物濃度が深さ１μｍ程度まで２×１０18ｃｍ-3程度で一定である。一方、第２プロファイルでは、第１ベース領域３０のＡｌの不純物濃度は、深い領域ではおおよそ２×１０18ｃｍ-3であるのに対して、浅い領域で２×１０17ｃｍ-3程度と低い値を示しており、深さ方向に増加する不純物濃度分布を有している。第２のプロファイルのように第１ベース領域３０のＡｌをイオン注入することにより、深い領域ではパンチスルー破壊を起こさせない高い不純物濃度とし、浅い領域では短チャネル効果を生じさせない範囲で、チャネル領域で移動度低下を生じさせない程度の低めの不純物濃度とすることができる。このように、第１ベース領域３０のＡｌの深さ方向の不純物濃度を調整することにより、より一層の低オン抵抗化、高耐圧化を実現できる。
また、第２ベース領域３１のＢの不純物濃度は、注入されるＢの不純物濃度およびアニール温度、アニール時間によって調整できる。Ｂの拡散と第２ベース領域３１の不純物濃度の関係について以下に詳しく説明する。
図１３は、Ｂを炭化珪素膜に１×１０16ｃｍ-3注入した後、１６００℃、３０秒、および、１９００℃、３０秒のアニールをした場合の＜０００１＞軸に平行方向へのＢの拡散分布を示す、不純物濃度と拡散距離の関係図である。図１３に示すように、Ｂ注入後のアニールを１６００℃で行うより１９００℃で行う方がＢの拡散量が多くなる。また、図１３中に点線で示したＢの不純物濃度２×１０16ｃｍ-3のレベルは、炭化珪素ドリフト層２０のｎ型の不純物濃度が例えば２×１０16ｃｍ-3であった場合に、Ｂの不純物濃度がこのレベルを超えた部分だけがｐ型になり第２ベース領域３１になることを説明するためのものである。図１３の例では、１６００℃、１９００℃のアニールの場合の第２ベース領域３１の幅Ｌch2はそれぞれ、約０．５μｍ、約０．８μｍとなる。
このように、Ｂのイオン注入量および注入後のアニール条件を調整することによって、所望のチャネル領域の不純物濃度とチャネル長を得ることができる。また、Ｌch2を２μｍ以下とすることにより、チャネル領域の抵抗を低減することができ、オン抵抗を下げることができる。
図１３は、Ｂを炭化珪素膜に１×１０16ｃｍ-3注入した後、１６００℃、３０秒、および、１９００℃、３０秒のアニールをした場合の＜０００１＞軸に平行方向へのＢの拡散分布を示す、不純物濃度と拡散距離の関係図である。図１３に示すように、Ｂ注入後のアニールを１６００℃で行うより１９００℃で行う方がＢの拡散量が多くなる。また、図１３中に点線で示したＢの不純物濃度２×１０16ｃｍ-3のレベルは、炭化珪素ドリフト層２０のｎ型の不純物濃度が例えば２×１０16ｃｍ-3であった場合に、Ｂの不純物濃度がこのレベルを超えた部分だけがｐ型になり第２ベース領域３１になることを説明するためのものである。図１３の例では、１６００℃、１９００℃のアニールの場合の第２ベース領域３１の幅Ｌch2はそれぞれ、約０．５μｍ、約０．８μｍとなる。
このように、Ｂのイオン注入量および注入後のアニール条件を調整することによって、所望のチャネル領域の不純物濃度とチャネル長を得ることができる。また、Ｌch2を２μｍ以下とすることにより、チャネル領域の抵抗を低減することができ、オン抵抗を下げることができる。
なお、図１２および図１３に示したｐ型不純物の深さ方向のプロファイルは、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）や荷電粒子放射化分析法（ＣＰＡＡ：Ｃｈａｒｇｅｄ−Ｐａｒｔｉｃｌｅ Ａｃｔｉｖａｔｉｏｎ Ａｎａｌｙｓｉｓ）により測定することができる。
また、本実施の形態においては、第１注入マスク１００を拡幅して第２注入マスク１１０を形成する方法として、多結晶珪素を熱酸化する例を示したが、マスク材料および拡幅の方法はこれに限るものではない。例えば、第１注入マスク１００の上にＣＶＤ法により無機膜をソース領域４０の表面を含む全面に形成し、無機膜越しにＮのイオン注入を行ってもよい。図１４と図１５を用いて、無機膜形成による第１注入マスク１００の拡幅方法について説明する。
図４に示したように、第１注入マスク１００を介して炭化珪素ドリフト層２０にｐ型不純物であるＢをイオン注入後、図１４に示すように、第１注入マスク１００および炭化珪素ドリフト層２０の表面に、ＣＶＤ法により酸化珪素膜などの無機膜１１１を形成する。無機膜１１１は第１注入マスク１００および炭化珪素ドリフト層２０の表面に均一な膜厚Ｌch1で形成される。ここでは、第１注入マスク１００とこの周囲に形成された無機膜１１１とをあわせたものが第２注入マスクとなる。つづいて、図１５に示すように、第２注入マスクが形成された炭化珪素ドリフト層２０の表面に、ｎ型不純物であるＮをイオン注入する。Ｎイオンは無機膜１１１を通して注入されるが、無機膜１１１の膜厚Ｌch1は０．０１μｍ以上、０．５μｍ以下と小さいので、Ｎイオンは無機膜１１１を透過して炭化珪素ドリフト層２０に注入され、ソース領域４０が形成される。
また、第１注入マスク１００を拡幅させる別の方法として、第１注入マスク１００をレジスト材料などで形成しこれを熱処理することによって膨張させ拡幅させてもよい。
また、第１注入マスク１００を拡幅させる別の方法として、第１注入マスク１００をレジスト材料などで形成しこれを熱処理することによって膨張させ拡幅させてもよい。
また、図１の縦型ＭＯＳＦＥＴにおいて、一対の第２ベース領域３１の下端にはさまれた炭化珪素ドリフト層２０内の領域近傍をＪＦＥＴ領域というが、このＪＦＥＴ領域に比較的高濃度のｎ型不純物を注入してもよい。ＪＦＥＴ領域に比較的高濃度のｎ型不純物を注入することにより、オン状態の場合に炭化珪素ドリフト層２０内部にチャネル領域から炭化珪素基板１０に向けて形成される電流経路の抵抗値を低減することができ、縦型ＭＯＳＦＥＴ全体のオン抵抗を低減できる。
また、炭化珪素ドリフト層２０のｎ型の不純物濃度を断面深さ方向に一定にするのではなく、炭化珪素ドリフト層２０の表面側を高濃度にしてもよい。つまり、エピタキシャル成長する際に、炭化珪素ドリフト層２０の表面からある深さまでの領域のｎ型不純物の濃度を高くしておく。このようにすると、ＪＦＥＴ領域の不純物濃度が高くなり、イオン注入によってＪＦＥＴ領域を高濃度化するよりも、結晶の品質を損なうことなくＪＦＥＴ抵抗を低減できる。
なお、Ｂのイオン注入は、図６に示したＮのイオン注入の前後に、第２注入マスク１１０が形成された炭化珪素ドリフト層２０に行ってもよい。この場合、Ｂはソース領域４０から拡散するため、さらにチャネル長を短くでき、チャネル抵抗を低減することができる。
さらに、本実施の形態においては、ｎ型の不純物としてＮを用いた例を示したが、これに限るものではなく燐（Ｐ）などの他の不純物であってもよい。また、ｐ型の不純物として炭化珪素中の拡散係数の大きなＢと、拡散係数の小さなＡｌの例を示したが、両者はこれに限るものではなく、Ｂ、Ａｌおよびベリリウム（Ｂｅ）などの他のｐ型不純物の中から選択された拡散係数が大きなものと小さなものと組み合わせであればどの組み合わせであってもよい。
なお、本実施の形態においては、図３および図４に示したように、ＡｌとＢとのイオン注入はＡｌの注入を先に行った例を示したが、この順序は逆であってもよい。また、ここまでは、炭化珪素半導体装置がｎチャネル型のＭＯＳＦＥＴの例で説明したが、ｐチャネル型のＭＯＳＦＥＴであっても、拡散係数の大きなｎ型不純物と拡散係数の小さなｎ型不純物を用いれば、同様の効果を得ることができる。
また、本実施の形態においては、炭化珪素基板１０の第一の主面の面方位は（０００１）面の例を示したが、第一の主面の面方位は、（０００−１）面、（１１−２０）面、または、これらにオフ角のついた面であってもよい。第一の主面の面方位が異なると不純物の拡散が異なるので、拡散のためのアニールの条件は、各面方位に合わせて調整すればよい。また、炭化珪素基板１０のポリタイプは４Ｈとしたが、ポリタイプは４Ｈ、６Ｈ、３Ｃのいずれのポリタイプであってもよい。
さらに、本実施の形態においては、図１のソース電極７０およびドレイン電極８０となる材料としてＡｌ合金の例を示したが、ソース電極７０およびドレイン電極８０となる材料としては、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）やこれらの化合物であってもよい。また、ソース領域４０とソース電極７０との間、および、炭化珪素基板１０とドレイン電極８０との間の接触抵抗を低減するために、ソース電極７０およびドレイン電極８０を形成した後に１０００℃程度の熱処理を行ってもよい。
また、ゲート電極６０となる材料としては、ｎ型またはｐ型の多結晶珪素でもよいし、ｎ型またはｐ型の多結晶炭化珪素、あるいは、Ａｌ、Ｎｉ、Ｔｉ、モリブデン（Ｍｂ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、タングステン（Ｗ）などの金属やその窒化物であってもよい。
さらに、ゲート絶縁膜５０の材料としては熱酸化法で形成した酸化珪素の例を示したが、これに限るものではなく、ＣＶＤ法や物理気相堆積（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法により形成された窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化ジルコニウムなどであってもよい。また、ゲート絶縁膜５０形成後にＡｒや窒素、一酸化窒素、二酸化窒素などのガス雰囲気中で熱処理してもよい。
また、ゲート電極６０となる材料としては、ｎ型またはｐ型の多結晶珪素でもよいし、ｎ型またはｐ型の多結晶炭化珪素、あるいは、Ａｌ、Ｎｉ、Ｔｉ、モリブデン（Ｍｂ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、タングステン（Ｗ）などの金属やその窒化物であってもよい。
さらに、ゲート絶縁膜５０の材料としては熱酸化法で形成した酸化珪素の例を示したが、これに限るものではなく、ＣＶＤ法や物理気相堆積（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法により形成された窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化ジルコニウムなどであってもよい。また、ゲート絶縁膜５０形成後にＡｒや窒素、一酸化窒素、二酸化窒素などのガス雰囲気中で熱処理してもよい。
また、本実施の形態における炭化珪素半導体装置の製造方法においては、第１注入マスク１００を形成してのＡｌおよびＢのイオン注入を行う際に、図１６に示すようにイオン注入される第１ベース領域３０の表面にゴミやレジスト残などの不本意なマイクロマスク１２０があった場合であっても、マイクロマスク１２０の径によってはソース電極７０とドレイン電極８０との間が導通状態になることを回避できる効果もある。
不本意なマイクロマスク１２０の径が第２ベース領域３１の幅Ｌch2の２倍以下であれば、図１６に示したように、本来ｐ型の第１ベース領域３０になるべき部位でマイクロマスク１２０のためにｎ型になっているところが、アニールによるＢの拡散により、図１７に示すようにｐ型になるため、ドレイン電極８０につながる炭化珪素ドリフト層２０とソース電極７０につながるソース領域４０とが導通状態になることを回避できる。
したがって、本実施の形態における炭化珪素半導体装置の製造方法によれば、不本意なマイクロマスク１２０による不良の発生を低減できる。
不本意なマイクロマスク１２０の径が第２ベース領域３１の幅Ｌch2の２倍以下であれば、図１６に示したように、本来ｐ型の第１ベース領域３０になるべき部位でマイクロマスク１２０のためにｎ型になっているところが、アニールによるＢの拡散により、図１７に示すようにｐ型になるため、ドレイン電極８０につながる炭化珪素ドリフト層２０とソース電極７０につながるソース領域４０とが導通状態になることを回避できる。
したがって、本実施の形態における炭化珪素半導体装置の製造方法によれば、不本意なマイクロマスク１２０による不良の発生を低減できる。
実施の形態２．
図１８は、この発明を実施するための実施の形態２における、炭化珪素半導体装置である縦型ＭＯＳＦＥＴの断面模式図である。本実施の形態においても、第１導電型をｎ型、第２導電型をｐ型として説明する。
図１８は、この発明を実施するための実施の形態２における、炭化珪素半導体装置である縦型ＭＯＳＦＥＴの断面模式図である。本実施の形態においても、第１導電型をｎ型、第２導電型をｐ型として説明する。
図１８において、第２ベース領域３１が第１ベース領域３０の断面横方向にのみ形成されていること以外は実施の形態１の縦型ＭＯＳＦＥＴと同様である。その製造方法は、実施の形態１におけるＢのイオン注入の深さをＡｌのイオン注入の深さより浅くすること以外は、実施の形態１における製造方法と同様である。
本実施の形態の縦型ＭＯＳＦＥＴを実施の形態１の縦型ＭＯＳＦＥＴと比較すると、本実施の形態の縦型ＭＯＳＦＥＴにおいては、オン状態の場合にチャネル領域から炭化珪素基板１０に向けて炭化珪素ドリフト層２０に形成される電流経路であるｎ型のＪＦＥＴ領域の断面方向の幅がより大きくなるため、ＪＦＥＴ領域の抵抗が低下し、オン抵抗をさらに小さくすることができる。
したがって、本実施の形態における炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、オン抵抗がさらに低い縦型ＭＯＳＦＥＴである炭化珪素半導体装置を得ることができる。
実施の形態３．
本実施の形態における炭化珪素半導体装置である縦型ＭＯＳＦＥＴの製造方法においては、実施の形態１で第１イオン注入マスク１００を拡幅させて第２イオン注入マスク１１０を形成したところを、先に実施の形態１の第２イオン注入マスク１１０に相当するマスクを形成し、このマスクの幅を縮小することにより実施の形態１の第１イオン注入マスク１００に相当するマスクを形成するものである。また、これに伴い、ｎ型不純物のイオン注入、ｐ型不純物のイオン注入の順序も変更している。
本実施の形態における炭化珪素半導体装置である縦型ＭＯＳＦＥＴの製造方法においては、実施の形態１で第１イオン注入マスク１００を拡幅させて第２イオン注入マスク１１０を形成したところを、先に実施の形態１の第２イオン注入マスク１１０に相当するマスクを形成し、このマスクの幅を縮小することにより実施の形態１の第１イオン注入マスク１００に相当するマスクを形成するものである。また、これに伴い、ｎ型不純物のイオン注入、ｐ型不純物のイオン注入の順序も変更している。
以下、図１９〜図２２を用いて、実施の形態１の図３〜図７に対応する工程を順に説明する。その他の工程については、実施の形態１と同様とする。
実施の形態１と同様に、炭化珪素基板１０の表面上に炭化珪素ドリフト層２０をエピタキシャル成長した後、図１９に示すように、炭化珪素ドリフト層２０の表面にレジスト材料で構成される第３注入マスク１３０を形成し、ｎ型不純物であるＮをイオン注入する。つづいて、図２０に示すように、第３注入マスク１３０を酸素ガスなどを使用したプラズマ処理により第３注入マスク１３０の周囲を厚さＬch1分除去して幅を縮小した第４注入マスク１４０を形成する。次に、図２１、図２２に示すように、第４注入マスク１４０を形成した炭化珪素ドリフト層２０にｐ型不純物であるＡｌとＢとを順にイオン注入する。このとき、ＡｌとＢのイオン注入の順序は、どちらが先であってもよい。これらのイオン注入後に第４注入マスク１４０を除去した後は、実施の形態１と同様となる。
実施の形態１と同様に、炭化珪素基板１０の表面上に炭化珪素ドリフト層２０をエピタキシャル成長した後、図１９に示すように、炭化珪素ドリフト層２０の表面にレジスト材料で構成される第３注入マスク１３０を形成し、ｎ型不純物であるＮをイオン注入する。つづいて、図２０に示すように、第３注入マスク１３０を酸素ガスなどを使用したプラズマ処理により第３注入マスク１３０の周囲を厚さＬch1分除去して幅を縮小した第４注入マスク１４０を形成する。次に、図２１、図２２に示すように、第４注入マスク１４０を形成した炭化珪素ドリフト層２０にｐ型不純物であるＡｌとＢとを順にイオン注入する。このとき、ＡｌとＢのイオン注入の順序は、どちらが先であってもよい。これらのイオン注入後に第４注入マスク１４０を除去した後は、実施の形態１と同様となる。
なお、本実施の形態においては、第３注入マスク１３０の材料としてレジスト材料の例を示したが、第３注入マスク１３０の材料は酸化珪素、窒化珪素、多結晶珪素などであってもよく、その幅の縮小はそれぞれの材料に適したウエットエッチングなどの方法で行えばよい。
本実施の形態における炭化珪素半導体装置の製造方法によれば、実施の形態１の炭化珪素半導体装置と同様の炭化珪素半導体装置を得ることができ、同様の効果を奏する。また、実施の形態１の炭化珪素半導体装置の製造方法と比較して、無機膜の形成や除去を行う工程数を減らし、形成および除去が容易なイオン注入のマスクを用いることができるため、製造工程を簡略化できる。
実施の形態４．
本実施の形態における炭化珪素半導体装置である縦型ＭＯＳＦＥＴの製造方法は、実施の形態４の第３イオン注入マスク１３０に相当するマスクの幅を減少させず、第３イオン注入マスク１３０に相当するマスクを使用してＡｌイオンを斜め方向からイオン注入するものである。
本実施の形態における炭化珪素半導体装置である縦型ＭＯＳＦＥＴの製造方法は、実施の形態４の第３イオン注入マスク１３０に相当するマスクの幅を減少させず、第３イオン注入マスク１３０に相当するマスクを使用してＡｌイオンを斜め方向からイオン注入するものである。
以下、図２３〜図２５を用いて、実施の形態３の図１９〜図２２に対応する工程を順に説明する。その他の工程については、実施の形態３と同様とする。
実施の形態３と同様に、炭化珪素基板１０の表面上に炭化珪素ドリフト層２０をエピタキシャル成長した後、図２３に示すように、炭化珪素ドリフト層２０の表面にレジスト材料で構成される第５注入マスク１５０を形成し、ｎ型不純物であるＮをイオン注入する。つづいて、図２４に示すように、第５注入マスク１５０を表面に形成した炭化珪素ドリフト層２０にｐ型不純物であるＡｌを斜め方向からイオン注入する。次に、図２５に示すように、Ａｌのイオン注入と同様にＢを斜め方向からイオン注入する。また、ＡｌおよびＢのイオン注入は、炭化珪素基板１０ごと回転させながら行うものとする。ここで、Ａｌ、ＢおよびＮのイオン注入の順序は、どの順番であってもよい。これらのイオン注入後に第５注入マスク１５０を除去した後は、実施の形態３と同様となる。
実施の形態３と同様に、炭化珪素基板１０の表面上に炭化珪素ドリフト層２０をエピタキシャル成長した後、図２３に示すように、炭化珪素ドリフト層２０の表面にレジスト材料で構成される第５注入マスク１５０を形成し、ｎ型不純物であるＮをイオン注入する。つづいて、図２４に示すように、第５注入マスク１５０を表面に形成した炭化珪素ドリフト層２０にｐ型不純物であるＡｌを斜め方向からイオン注入する。次に、図２５に示すように、Ａｌのイオン注入と同様にＢを斜め方向からイオン注入する。また、ＡｌおよびＢのイオン注入は、炭化珪素基板１０ごと回転させながら行うものとする。ここで、Ａｌ、ＢおよびＮのイオン注入の順序は、どの順番であってもよい。これらのイオン注入後に第５注入マスク１５０を除去した後は、実施の形態３と同様となる。
なお、本実施の形態においては、Ｂのイオン注入は斜め方向から行う例を示したが、Ｂのイオン注入は斜め方向からではなく垂直方向からであっても、アニールによるＢの拡散距離がＡｌの斜め注入による断面横方向の進入幅より大きければよい。
本実施の形態における炭化珪素半導体装置の製造方法によれば、実施の形態１の炭化珪素半導体装置と同様の炭化珪素半導体装置を得ることができ、同様の効果を奏する。また、実施の形態３の炭化珪素半導体装置の製造方法と比較して、イオン注入のマスクの断面形状を変更する工程が必要なくなり、製造工程を簡略化できる。
１０ 炭化珪素基板、２０ 炭化珪素ドリフト層、３０ 第１ベース領域、３１ 第２ベース領域、４０ ソース領域、５０ ゲート絶縁膜、６０ ゲート電極、７０ ソース電極、８０ ドレイン電極、１００ 第１注入マスク、１１０ 第２注入マスク、１１１ 無機膜、１２０ マイクロマスク、１３０ 第３注入マスク、１４０ 第４注入マスク、１５０ 第５注入マスク。
Claims (12)
- 第１導電型の炭化珪素基板と、
前記炭化珪素基板の主面上に設けられた第１導電型の炭化珪素ドリフト層と、
前記炭化珪素ドリフト層の表層部に所定の幅だけ離間して設けられた第１導電型の一対のソース領域と、
一対の前記ソース領域の間隔方向に向けて前記ソース領域より第１の幅だけ外側まで前記ソース領域より深く設けられ、第２導電型の不純物を含有する第２導電型の一対の第１ベース領域と、
一対の前記第１ベース領域の間隔方向に向けて前記第１ベース領域より第２の幅だけ外側まで設けられ、前記第１ベース領域に含有される第２導電型の不純物の濃度より低い濃度の第２導電型の不純物を含有する第２導電型の第２ベース領域と
を備えたことを特徴とする炭化珪素半導体装置。 - 第１ベース領域は、第２導電型の第１不純物と前記第１不純物より炭化珪素中の拡散係数が大きい第２導電型の第２不純物とを含有し、第２ベース領域は、前記第２不純物を含有することを特徴とする請求項１に記載の炭化珪素半導体装置。
- 第１不純物はアルミニウムであり、第２不純物はホウ素であること特徴とする請求項２に記載の炭化珪素半導体装置。
- 第２ベース領域は、第１ベース領域より浅く設けられたことを特徴とする請求項１に記載の炭化珪素半導体装置。
- 第１ベース領域の第１不純物の不純物濃度は、深さ方向に増大していることを特徴とする請求項２に記載の炭化珪素半導体装置。
- 第１ベース領域の第１不純物の不純物濃度は、１×１０17ｃｍ-3以上１×１０19ｃｍ-3以下であることを特徴とする請求項２に記載の炭化珪素半導体装置。
- 第２ベース領域の第２不純物の不純物濃度は、５×１０17ｃｍ-3以下であることを特徴とする請求項２に記載の炭化珪素半導体装置。
- 第１の幅が０．０１μｍ以上０．５μｍ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
- 第２の幅が２μｍ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
- 第１導電型の炭化珪素基板の主面上に第１導電型の炭化珪素ドリフト層を形成する工程と、
前記炭化珪素ドリフト層の表面側に所定の幅の第１注入マスクを形成する工程と、
前記第１注入マスクを表面に形成した前記炭化珪素ドリフト層に第２導電型の第１不純物をイオン注入して第１ベース領域を形成する工程と、
前記第１注入マスクを形成した前記炭化珪素ドリフト層に前記第１不純物より炭化珪素中の拡散係数の大きな第２導電型の第２不純物をイオン注入する工程と、
前記第１注入マスクを自己整合的に第１の幅だけ拡幅して第２注入マスクを形成する工程と、
前記第２注入マスクを表面に形成した前記炭化珪素ドリフト層に第１導電型の第３不純物をイオン注入して前記第１ベース領域内にソース領域を形成する工程と、
前記第２不純物を拡散させて第２の幅の第２ベース領域を形成する工程とを備えたことを特徴とする炭化珪素半導体装置の製造方法。 - 第１導電型の炭化珪素基板の主面上に第１導電型の炭化珪素ドリフト層を形成する工程と、
前記炭化珪素ドリフト層の表面側に所定の幅の第３注入マスクを形成する工程と、
前記第３注入マスクを形成した前記炭化珪素ドリフト層に第１導電型の第３不純物をイオン注入してソース領域を形成する工程と、
前記第３注入マスクの幅を縮小して第４注入マスクを形成する工程と、
前記第４注入マスクを形成した前記炭化珪素ドリフト層に第２導電型の第１不純物をイオン注入して第１ベース領域を形成する工程と、
前記第４注入マスクを形成した前記炭化珪素ドリフト層に前記第１不純物より炭化珪素中の拡散係数の大きな第２導電型の第２不純物をイオン注入する工程と、
前記第２不純物を拡散させて第２の幅の第２ベース領域を形成する工程とを備えたことを特徴とする炭化珪素半導体装置の製造方法。 - 第１導電型の炭化珪素基板の主面上に第１導電型の炭化珪素ドリフト層を形成する工程と、
前記炭化珪素ドリフト層の表面側に所定の幅の第５注入マスクを形成する工程と、
前記第５注入マスクを形成した前記炭化珪素ドリフト層に第１導電型の第３の不純物をイオン注入してソース領域を形成する工程と、
前記第５注入マスクを形成した前記炭化珪素ドリフト層に第２導電型の第１の不純物を斜め方向からイオン注入して第１ベース領域を形成する工程と、
前記第５注入マスクを形成した前記炭化珪素ドリフト層に前記第１不純物より炭化珪素中の拡散係数の大きな第２導電型の第２の不純物をイオン注入する工程と、
前記第２不純物を拡散させて第２の幅の第２ベース領域を形成する工程とを備えたことを特徴とする炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007219647A JP5119806B2 (ja) | 2007-08-27 | 2007-08-27 | 炭化珪素半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007219647A JP5119806B2 (ja) | 2007-08-27 | 2007-08-27 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009054765A true JP2009054765A (ja) | 2009-03-12 |
| JP5119806B2 JP5119806B2 (ja) | 2013-01-16 |
Family
ID=40505592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007219647A Active JP5119806B2 (ja) | 2007-08-27 | 2007-08-27 | 炭化珪素半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5119806B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277839A (ja) * | 2008-05-14 | 2009-11-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2010258328A (ja) * | 2009-04-28 | 2010-11-11 | Fuji Electric Systems Co Ltd | ワイドバンドギャップ半導体装置 |
| WO2012105088A1 (ja) * | 2011-02-01 | 2012-08-09 | 住友電気工業株式会社 | 半導体装置 |
| JP2012235001A (ja) * | 2011-05-06 | 2012-11-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2012235002A (ja) * | 2011-05-06 | 2012-11-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| EP2637212A1 (en) * | 2010-11-01 | 2013-09-11 | Sumitomo Electric Industries, Ltd. | Semiconductor device and manufacturing method therefor |
| JPWO2012098759A1 (ja) * | 2011-01-17 | 2014-06-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| WO2014125586A1 (ja) * | 2013-02-13 | 2014-08-21 | 富士電機株式会社 | 半導体装置 |
| JP2014170886A (ja) * | 2013-03-05 | 2014-09-18 | National Institute Of Advanced Industrial & Technology | 半導体装置及びその製造方法 |
| JP2015084444A (ja) * | 2014-12-24 | 2015-04-30 | 株式会社東芝 | 半導体装置 |
| JP2017076812A (ja) * | 2016-12-15 | 2017-04-20 | 株式会社東芝 | 半導体装置 |
| JP2018064070A (ja) * | 2016-10-14 | 2018-04-19 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP2019021689A (ja) * | 2017-07-12 | 2019-02-07 | 富士電機株式会社 | 半導体装置の製造方法 |
| WO2021019086A1 (en) | 2019-08-01 | 2021-02-04 | Abb Power Grids Switzerland Ag | OPTIMIZED RETROGRADE CHANNEL IMPLANT FOR PLANAR SiC MOSFET |
| CN115954377A (zh) * | 2023-03-10 | 2023-04-11 | 广东芯聚能半导体有限公司 | 半导体结构及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60186068A (ja) * | 1985-01-31 | 1985-09-21 | Hitachi Ltd | 絶縁ゲート電界効果トランジスタ |
| JPH09260659A (ja) * | 1996-03-26 | 1997-10-03 | Hitachi Ltd | 半導体素子およびその製造方法 |
| JP2000082812A (ja) * | 1998-06-22 | 2000-03-21 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| JP2002299620A (ja) * | 2001-03-30 | 2002-10-11 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP2004006598A (ja) * | 2002-04-26 | 2004-01-08 | Toshiba Corp | 絶縁ゲート型半導体装置 |
| JP2004039744A (ja) * | 2002-07-01 | 2004-02-05 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法、及びその製造方法によって製造される炭化珪素半導体装置 |
| WO2005083796A1 (ja) * | 2004-02-27 | 2005-09-09 | Rohm Co., Ltd. | 半導体装置およびその製造方法 |
| JP2006524433A (ja) * | 2003-04-24 | 2006-10-26 | クリー インコーポレイテッド | 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法 |
| JP2007013087A (ja) * | 2005-05-31 | 2007-01-18 | Toshiba Corp | 電界効果トランジスタおよびサイリスタ |
-
2007
- 2007-08-27 JP JP2007219647A patent/JP5119806B2/ja active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60186068A (ja) * | 1985-01-31 | 1985-09-21 | Hitachi Ltd | 絶縁ゲート電界効果トランジスタ |
| JPH09260659A (ja) * | 1996-03-26 | 1997-10-03 | Hitachi Ltd | 半導体素子およびその製造方法 |
| JP2000082812A (ja) * | 1998-06-22 | 2000-03-21 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| JP2002299620A (ja) * | 2001-03-30 | 2002-10-11 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP2004006598A (ja) * | 2002-04-26 | 2004-01-08 | Toshiba Corp | 絶縁ゲート型半導体装置 |
| JP2004039744A (ja) * | 2002-07-01 | 2004-02-05 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法、及びその製造方法によって製造される炭化珪素半導体装置 |
| JP2006524433A (ja) * | 2003-04-24 | 2006-10-26 | クリー インコーポレイテッド | 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法 |
| WO2005083796A1 (ja) * | 2004-02-27 | 2005-09-09 | Rohm Co., Ltd. | 半導体装置およびその製造方法 |
| JP2007013087A (ja) * | 2005-05-31 | 2007-01-18 | Toshiba Corp | 電界効果トランジスタおよびサイリスタ |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277839A (ja) * | 2008-05-14 | 2009-11-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2010258328A (ja) * | 2009-04-28 | 2010-11-11 | Fuji Electric Systems Co Ltd | ワイドバンドギャップ半導体装置 |
| US9450084B2 (en) | 2009-04-28 | 2016-09-20 | Fuji Electric Systems Co. Ltd. | Wide band gap semiconductor device |
| EP2637212A4 (en) * | 2010-11-01 | 2014-08-06 | Sumitomo Electric Industries | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| EP2637212A1 (en) * | 2010-11-01 | 2013-09-11 | Sumitomo Electric Industries, Ltd. | Semiconductor device and manufacturing method therefor |
| US9443960B2 (en) | 2010-11-01 | 2016-09-13 | Sumitomo Electric Industries, Ltd. | Semiconductor device and fabrication method thereof |
| US9006745B2 (en) | 2010-11-01 | 2015-04-14 | Sumitomo Electric Industries, Ltd. | Semiconductor device and fabrication method thereof |
| JPWO2012098759A1 (ja) * | 2011-01-17 | 2014-06-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| EP2672516A1 (en) * | 2011-02-01 | 2013-12-11 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
| JP2012160584A (ja) * | 2011-02-01 | 2012-08-23 | Sumitomo Electric Ind Ltd | 半導体装置 |
| EP2672516A4 (en) * | 2011-02-01 | 2014-08-06 | Sumitomo Electric Industries | SEMICONDUCTOR DEVICE |
| WO2012105088A1 (ja) * | 2011-02-01 | 2012-08-09 | 住友電気工業株式会社 | 半導体装置 |
| JP2012235001A (ja) * | 2011-05-06 | 2012-11-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2012235002A (ja) * | 2011-05-06 | 2012-11-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| CN104584221A (zh) * | 2013-02-13 | 2015-04-29 | 富士电机株式会社 | 半导体装置 |
| JP5900698B2 (ja) * | 2013-02-13 | 2016-04-06 | 富士電機株式会社 | 半導体装置 |
| WO2014125586A1 (ja) * | 2013-02-13 | 2014-08-21 | 富士電機株式会社 | 半導体装置 |
| JPWO2014125586A1 (ja) * | 2013-02-13 | 2017-02-02 | 富士電機株式会社 | 半導体装置 |
| US9595608B2 (en) | 2013-02-13 | 2017-03-14 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2014170886A (ja) * | 2013-03-05 | 2014-09-18 | National Institute Of Advanced Industrial & Technology | 半導体装置及びその製造方法 |
| JP2015084444A (ja) * | 2014-12-24 | 2015-04-30 | 株式会社東芝 | 半導体装置 |
| JP2018064070A (ja) * | 2016-10-14 | 2018-04-19 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP2017076812A (ja) * | 2016-12-15 | 2017-04-20 | 株式会社東芝 | 半導体装置 |
| JP2019021689A (ja) * | 2017-07-12 | 2019-02-07 | 富士電機株式会社 | 半導体装置の製造方法 |
| US10453687B2 (en) | 2017-07-12 | 2019-10-22 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
| WO2021019086A1 (en) | 2019-08-01 | 2021-02-04 | Abb Power Grids Switzerland Ag | OPTIMIZED RETROGRADE CHANNEL IMPLANT FOR PLANAR SiC MOSFET |
| DE112020003665T5 (de) | 2019-08-01 | 2022-04-21 | Hitachi Energy Switzerland Ag | Optimiertes retrogrades Kanalimplantat für planaren SiC-MOSFET |
| CN115954377A (zh) * | 2023-03-10 | 2023-04-11 | 广东芯聚能半导体有限公司 | 半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5119806B2 (ja) | 2013-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5119806B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP4903439B2 (ja) | 電界効果トランジスタ | |
| JP5452062B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| EP1814162A1 (en) | Silicon carbide mos field-effect transistor and process for producing the same | |
| JP6477912B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP5300658B2 (ja) | 半導体装置及びその製造方法 | |
| US20120193643A1 (en) | Semiconductor device | |
| JP7103444B2 (ja) | 炭化珪素半導体素子 | |
| WO2012032735A1 (ja) | 半導体装置およびその製造方法 | |
| JP2006066439A (ja) | 半導体装置およびその製造方法 | |
| CN108604600B (zh) | 碳化硅半导体装置及其制造方法 | |
| JP2014222735A (ja) | 半導体装置及びその製造方法 | |
| US7170084B1 (en) | Strained silicon MOSFET having improved source/drain extension dopant diffusion resistance and method for its fabrication | |
| JP4842527B2 (ja) | 半導体装置の製造方法 | |
| JP2015032614A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2010034481A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5646569B2 (ja) | 半導体装置 | |
| JP4532853B2 (ja) | 半導体装置 | |
| JP4620368B2 (ja) | 半導体装置の製造方法 | |
| JP2010027833A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2015065316A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP3637052B2 (ja) | ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法 | |
| JP2014120641A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2013247141A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP7151446B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5119806 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |