CN104584221A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104584221A
CN104584221A CN201380042956.1A CN201380042956A CN104584221A CN 104584221 A CN104584221 A CN 104584221A CN 201380042956 A CN201380042956 A CN 201380042956A CN 104584221 A CN104584221 A CN 104584221A
Authority
CN
China
Prior art keywords
semiconductor regions
area
semiconductor
region
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380042956.1A
Other languages
English (en)
Other versions
CN104584221B (zh
Inventor
熊谷直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104584221A publication Critical patent/CN104584221A/zh
Application granted granted Critical
Publication of CN104584221B publication Critical patent/CN104584221B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

在由宽带隙半导体构成的n+半导体基板(1)的正面上，设置有n-漂移区域(2)。在n-漂移区域(2)的表面层选择性地设置有p沟道区域(3)。在n-漂移区域(2)的内部，以与p沟道区域(3)的下部接触的方式设置有高浓度p+基区(4)。在高浓度p+基区(4)的内部，在n+半导体基板(1)侧选择性地设置有n+高浓度区域(11)。n+高浓度区域(11)具有在高浓度p+基区(4)排列的方向延伸的条纹状的平面布局。n+高浓度区域(11)在条纹长边方向的一个端部与JFET区域接触。另外，n+高浓度区域(11)的n+半导体基板(1)侧与n-漂移区域(2)中被高浓度p+基区(4)与n+半导体基板(1)夹住的部分接触。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
对于碳化硅(SiC)、氮化镓(GaN)、金刚石等带隙比硅(Si)宽的半导体材料(以下，称为宽带隙半导体)而言，由于绝缘击穿电场高、热导率高等优异的特性，特别是在功率器件上的应用备受期待。对于以往的功率器件，举例说明例如使用SiC制作(制造)的纵型MOSFET(绝缘栅型场效应晶体管，以下称为SiC纵型MOSFET)。图14是表示以往的SiC纵型MOSFET的结构的剖视图。
如图14所示，在以往的SiC纵型MOSFET中，在成为n+漏区的n+半导体基板101的正面上利用外延生长设置有n-漂移区域102。在n-漂移区域102的与n+半导体基板101相反的一侧的表面层选择性地设置有p沟道区域103。在n-漂移区域102的内部，在p沟道区域103的下部(n+半导体基板101侧)，与p沟道区域103接触地设置有高浓度p+基区104。
对p沟道区域103与n-漂移区域102之间的pn结施加高反向偏压的情况下，高浓度p+基区104具有防止p沟道区域103穿通(Punch-through)的功能。在p沟道区域103的内部选择性地设置有n+源区105和p+接触区域106。从p沟道区域103的被n+源区105与n-漂移区域102夹住的部分横跨n-漂移区域102，在其表面上，隔着栅极绝缘膜107设置有栅电极108。
为了减少JFET电阻将n-漂移区域102中被邻接的高浓度p+基区104夹住的JFET(Junction Field Effect Transistor，结型场效应晶体管)区域102a设为杂质浓度比n-漂移区域102的其他部分的杂质浓度高是众所周知的。源电极109与n+源区105和p+接触区域106接触。在n+半导体基板101的背面设置有漏电极110。
接下来，对SiC纵型MOSFET的基本动作进行说明。在截止状态下，若对漏电极110施加比源电极109电位高的电压，则由于n-漂移区域102与p沟道区域103之间的反向偏置结而成为阻止状态。在该状态下，对栅电极108施加阈值以上的电压的情况下，电荷开始蓄积在栅电极108。同时，p沟道区域103的与栅极绝缘膜107接触的区域反转为n型，形成n沟道区域(未图示)。
通过在n+源区105与n-漂移区域102之间形成n沟道区域，从而通过该n沟道区域的通路中的反向偏置结消失。由此，形成通过源电极109、n+源区105、n沟道区域、n-漂移区域102、n+半导体基板101以及漏电极110的电子的路径，电流从漏电极110朝向源电极109流动。即，SiC纵型MOSFET变成导通状态。
另一方面，源电极109与栅电极108之间的电压变得比阈值小的情况下，在栅电极108积蓄的电荷被释放。由此，在p沟道区域103反转为n型的n沟道区域变回p型而消失。因此，从漏电极110向源电极109的电流路径消失，电流不流动，所以SiC纵型MOSFET变成截止状态。
这样SiC纵型MOSFET的基本动作与使用Si而制成的SiMOSFET没有变化。但，如上所述，宽带隙半导体与Si比较具有高绝缘击穿电场强度(4H－SiC约10倍，GaN约11倍，金刚石约19倍)，所以SiC纵型MOSFET可以提高n-漂移区域102的杂质浓度，并且减薄n-漂移区域102的厚度，能够实现高耐压和低导通电阻。
这样，使用宽带隙半导体而制成的MOSFET的绝缘击穿电场强度高，可以增加n-漂移区域102的杂质浓度(降低电阻)。而且，由于n-漂移区域102的杂质浓度的增加，从p沟道区域103与n-漂移区域102之间的pn结向n-漂移区域102侧的耗尽层的延伸变少，可以减薄实现预定耐压所需的最低限度的n-漂移区域102的厚度。因此，进而能够降低导通电阻。
作为使用这样的宽带隙半导体而制成的半导体装置，提出了如下的一种装置，即由低浓度的p型外延层形成沟道区域，利用离子注入将其传导型从p型变回n型而形成电子通电路(反型层)的方式的SiC纵型MOSFET中，在相对于该反型层左右几乎等距离的位置设置第二反型层，并且左右的源层以使各自内侧的边缘位于该第二反型层的内部的方式形成(例如，参照下述专利文献1)。
现有技术文献
专利文献
专利文献1:日本专利第5071763号公报
发明内容
技术问题
然而，在栅电极108施加阈值以上的电压的情况下，经由形成在p沟道区域103内的反转层(n沟道区域)而流动的电流从漏电极110经由n+半导体基板101和n-漂移区域102流入JFET区域102a。此时，在n-漂移区域102中的被JFET区域102a与n+半导体基板101夹住的电流密度高的部分102b中流过大部分电流。
另一方面，在n-漂移区域102中，被高浓度p+基区104与n+半导体基板101夹住的电流密度低的部分102c成为几乎没有电流流过的无效区域。图14中，大概示出了n-漂移区域102的电流密度高的部分102b和电流密度低的部分102c。如此在n-漂移区域102中形成无效区域时，由于所谓的扩散电阻，n-漂移区域102的电阻将增加。
由于形成于n-漂移区域102的无效区域而导致n-漂移区域102的电阻增加这样的问题随着n-漂移区域102厚度的变薄越发显著，因此使用宽带隙半导体所带来的优点也受损。该问题可以通过使用微细化技术使高浓度p+基区104的宽度变窄，缩短多个JFET区域102a的间隔而消除。
然而，高浓度p+基区104的微细化是有限度的。另外，扩大JFET区域102a的宽度的情况下，通过利用从高浓度p+基区104与n-漂移区域102之间的pn结向n-漂移区域102侧延伸的耗尽层使JFET区域102a夹断而得到的缓和施加在栅极绝缘膜107上的电场的效果降低，氧化膜破损，或产生耐压降低等的不良影响，并且会产生单元密度的降低而导致通态电压上升的新问题。
本发明为了消除上述现有技术的问题，目的在于提供一种耐压高的半导体装置。另外，本发明为了消除上述现有技术的问题，目的在于提供一种导通电阻低的半导体装置。
技术方案
为了解决上述的课题，实现本发明的目的，本发明的半导体装置具有以下的特征。在由带隙比硅宽的半导体材料构成的第一导电型或者第二导电型的半导体基板的正面，设置有由杂质浓度比上述半导体基板低的上述半导体材料构成的第一导电型的第一半导体区域。在上述第一半导体区域的与上述半导体基板相反的一侧的表面层，选择性地设置有第二导电型的第二半导体区域。在上述第二半导体区域的内部，选择性地设置有第一导电型的第三半导体区域。在上述第二半导体区域的内部与上述第三半导体区域分离地选择性地设置有杂质浓度比上述第一半导体区域高的第一导电型的第四半导体区域。上述第四半导体区域的至少一部分与上述第一半导体区域接触。从上述第二半导体区域的被上述第三半导体区域与上述第一半导体区域夹住的部分的表面上方横跨上述第一半导体区域的表面上方，隔着栅极绝缘膜设置有栅电极。设置有与上述第二半导体区域和上述第三半导体区域接触的第一电极。设置有与上述半导体基板的背面接触的第二电极。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述第二半导体区域包括与上述栅极绝缘膜接触的第一区域和与上述第一区域的上述半导体基板侧接触，且杂质浓度比上述第一区域高的第二区域。而且，上述第四半导体区域选择性地设置在上述第二区域的内部。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述第二区域被上述第四半导体区域分割成上述第一区域侧的第三区域和上述半导体基板侧的第四区域。而且，上述第四半导体区域的上述第四区域侧的部分以与上述第一半导体区域接触的方式选择性地设置于上述第四区域的内部。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述第二区域被上述第四半导体区域分割为上述第一区域侧的第三区域和上述半导体基板侧的第四区域。而且，上述第一半导体区域的上述第四区域侧的部分以与上述第四半导体区域接触的方式选择性地设置于上述第四区域的内部。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述第四半导体区域和上述第四区域进而设置在上述第一半导体区域的与上述栅极绝缘膜接触的部分和上述第一半导体区域的其他的部分之间。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述第一半导体区域的与上述栅极绝缘膜接触的部分的杂质浓度比上述第一半导体区域的其他的部分的杂质浓度高。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述半导体基板为第二导电型，在上述第一导电型的第一半导体区域与上述第二导电型的半导体基板之间具有杂质浓度比上述第一半导体区域高的第一导电型区域。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述半导体材料为碳化硅、氮化镓或者金刚石。
根据上述的发明，通过在第二半导体区域的内部的半导体基板侧，以与第一半导体区域接触的方式设置第四半导体区域，能够在截止时通过从第二半导体区域与第四半导体区域之间的pn结向第一半导体区域侧延伸的耗尽层夹断第四半导体区域。因此，能够防止耐压降低。另外，根据上述的发明，通过在第二半导体区域的内部的半导体基板侧，以与第一半导体区域接触的方式设置第四半导体区域，从第二电极朝向第一电极流动的电流从第一半导体区域的整体流入第四半导体区域，通过第四半导体区域向JFET区域(第一半导体区域的与上述栅极绝缘膜接触的部分)流动，在第一半导体区域的内部不形成电流几乎不流过的无效区域。因此，能够减少第一半导体区域的有效电阻。
有益效果
根据本发明的半导体装置，能够起到提高耐压的效果。另外，根据本发明的半导体装置，能够起到减少导通电阻的效果。
附图说明
图1是表示实施方式1的半导体装置的结构的剖视图。
图2是图1的切断线A－A'处的剖视图。
图3是图1的切断线B－B'处的俯视图。
图4是表示图1的实施方式1的半导体装置的电流路径的剖视图。
图5是表示实施方式2的半导体装置的结构的俯视图。
图6是表示实施方式3的半导体装置的结构的剖视图。
图7是表示实施方式3的半导体装置的n+高浓度区域的杂质浓度分布的特性图。
图8是表示实施方式4的半导体装置的结构的剖视图。
图9是图8的切断线C－C'处的俯视图。
图10是表示实施方式5的半导体装置的结构的俯视图。
图11是表示实施方式6的半导体装置的结构的俯视图。
图12是表示实施方式7的半导体装置的结构的俯视图。
图13是表示实施方式8的半导体装置的结构的剖视图。
图14是表示以往的SiC纵型MOSFET的结构的剖视图。
符号说明
1                 n+半导体基板
2                 n-漂移区域
2a、22a、52a、72a JFET区域
3                 p沟道区域
4、24、44、84     高浓度p+基区
5                 n+源区
6、46、56、76     p+接触区域
7                 栅极绝缘膜
8                 栅电极
9                 源电极
9a、29a、59a      源极接触部
10                漏电极
11、21、31、41、51、61、71、81 n+高浓度区域
12                电流
13a～13e          n型扩散区域
31a               第一n+高浓度区域
31b               第二n高浓度区域
44a、84a          第一高浓度p+基区
44b、54b、64b、74b、84b  第二高浓度p+基区
具体实施方式
以下参照附图，对本发明的半导体装置的优选实施方式进行详细说明。在本说明书和附图中，对于标记了n或p的层和区域，分别指电子或空穴为多数载流子。另外，对n或p附加的+或-分别指与没有附加+或-的层和区域相比为高杂质浓度或低杂质浓度。应予说明，在以下的实施方式的说明和附图中，对相同的构成标记相同的符号，省略重复的说明。
(实施方式1)
对实施方式1的半导体装置的结构进行说明。图1是表示实施方式1的半导体装置的结构的剖视图。图2是图1的切断线A－A'处的剖视图。图3是图1的切断线B－B'处的俯视图。图1所示的实施方式1的半导体装置是使用碳化硅(SiC)、氮化镓(GaN)、金刚石等带隙比硅(Si)宽的半导体材料(宽带隙半导体)而制成的宽带隙半导体装置。图1是表示宽带隙半导体装置的单元结构。图3中示出了图1所示的单元结构并列配置的状态。
在图1～3所示的宽带隙半导体装置中，在由宽带隙半导体构成的n+半导体基板1的正面上，利用外延生长设置有n-漂移区域(第一半导体区域)2。在n-漂移区域2的与n+半导体基板1相反的一侧的表面层上设置有p沟道区域(第一区域)3。在n-漂移区域2的内部，在p沟道区域3的下部(n+半导体基板1侧)，以与p沟道区域3接触的方式设置有高浓度p+基区(第二区域)4。由p沟道区域3和高浓度p+基区4构成p型基区(第二半导体区域)。
高浓度p+基区4具有在p沟道区域3与n-漂移区域2之间的pn结施加高的反向偏压的情况下防止p沟道区域3穿通的功能。为了减少JFET电阻，n-漂移区域2中被相邻的高浓度p+基区4夹住的JFET区域2a的杂质浓度变得比n-漂移区域2的其他的部分的杂质浓度高。在高浓度p+基区4的内部，在n+半导体基板1侧选择性地设置有n+高浓度区域(第四半导体区域)11。
n+高浓度区域11的至少一部分与n-漂移区域2接触。具体而言，n+高浓度区域11具有例如在高浓度p+基区4排列方向延伸的条纹状的平面布局。n+高浓度区域11在条纹长边方向的一个端部与JFET区域2a接触。另外，n+高浓度区域11的n+半导体基板1侧与n-漂移区域2中的被高浓度p+基区4与n+半导体基板1夹住的部分接触。
也可以隔着JFET区域2a，以使n+高浓度区域11在条纹长边方向的端部彼此不对置的方式(以使n+高浓度区域11与被n+高浓度区域11夹住的部分中的高浓度p+基区4对置的方式)，错开沟槽间距而配置n+高浓度区域11。其理由是在JFET区域2a的被n+高浓度区域11夹住的部分中，耗尽层不易从高浓度p+基区4与n-漂移区域2之间的pn结向n-漂移区域2侧延伸，在反向偏置时JFET区域2a不易夹断。图3中，图示省略了后述的p+接触区域6。符号9a是为了获得与源电极9的接触而设置在层间绝缘膜(未图示)的源极接触部。
在p沟道区域3的内部，选择性地设置有n+源区(第三半导体区域)5和p+接触区域6。p+接触区域6在深度方向贯通p沟道区域3而到达高浓度p+基区4。从p沟道区域3的被n+源区5与n-漂移区域2夹住的部分横跨n-漂移区域2，在其表面上，隔着栅极绝缘膜7设置有栅电极8。即，栅电极8设置于相邻的n+源区5之间的p沟道区域3和n-漂移区域2的表面。源电极(第一电极)9与n+源区5和p+接触区域6接触，通过层间绝缘膜与栅电极8电绝缘。n+半导体基板1构成n+漏区，在n+半导体基板1的背面设置有漏电极(第二电极)10。
接下来，对实施方式1的宽带隙半导体装置的电流路径进行说明。图4是表示图1的实施方式1的半导体装置的电流路径的剖视图。如图4所示，在截止状态下，若在漏电极10施加电位比源电极9高的电压，则通过n-漂移区域2与p沟道区域3之间的反向偏置结而成为阻止状态。在该状态下，通过在栅电极8施加阈值以上的电压，使得p沟道区域3的与栅极绝缘膜7接触的区域反转为n型，形成n沟道区域(未图示)。
通过在n+源区5与n-漂移区域2之间形成n沟道区域，通过n沟道区域的通路中的反向偏置结消失，所以电流12从漏电极10朝向源电极9流动。此时，从漏电极10朝向源电极9流动的电流12从n-漂移区域2中的被JFET区域2a与n+半导体基板1夹住的部分向JFET区域2a流入，并且从n-漂移区域2中的被高浓度p+基区4和n+高浓度区域11与n+半导体基板1夹住的部分向n+高浓度区域11流入。
这样，电流12从n-漂移区域2的整体向n+高浓度区域11流入，经由n+高浓度区域11和JFET区域2a向源电极9流动。因此，在n-漂移区域2的内部不形成电流12几乎不流过的无效区域。因此，能够防止由于扩散电阻而导致n-漂移区域2的电阻增加的现象。即，n-漂移区域2的有效电阻减少。这样的效果在n+高浓度区域11的杂质浓度越高时表现得越显著。
提高n+高浓度区域11的杂质浓度的情况下，可能耐压降低。因此，为了使利用从高浓度p+基区4与n+高浓度区域11和n-漂移区域2之间的pn结向n-漂移区域2侧延伸的耗尽层而夹断n+高浓度区域11变得容易，优选随着增加n+高浓度区域11的杂质浓度，缩短n+高浓度区域11在条纹短边方向的宽度(n+高浓度区域11的条纹宽度)w1。另一方面，可以随着增加高浓度p+基区4的杂质浓度，缩短高浓度p+基区4在条纹短边方向的宽度w2。因此，提高高浓度p+基区4的杂质浓度来缩短高浓度p+基区4的宽度w2较为有效。
如上所述，根据实施方式1，通过在高浓度p+基区的内部的n+半导体基板侧，以与n-漂移区域接触的方式设置n+高浓度区域，能够在截止时利用从高浓度p+基区与n+高浓度区域和n-漂移区域之间的pn结向n-漂移区域侧延伸的耗尽层使n+高浓度区域夹断。因此，能够防止耐压降低。另外，根据实施方式1，通过在第二半导体区域的内部的半导体基板侧，以与第一半导体区域接触的方式设置第四半导体区域，从漏电极朝向源电极流动的电流从n-漂移区域的整体流入n+高浓度区域，通过n+高浓度区域向JFET区域流动，所以在n-漂移区域的内部不形成电流几乎不流过的无效区域。因此，能够减少n-漂移区域的有效电阻，能够减少导通电阻。
(实施方式2)
接下来，对实施方式2的半导体装置的结构进行说明。图5是表示实施方式2的半导体装置的结构的俯视图。实施方式2的半导体装置与实施方式1的半导体装置的不同点是设置具有六边形状的平面形状的高浓度p+基区24。在该情况下，p+接触区域(未图示)具有六边形状的平面形状，以包围p+接触区域的n+半导体基板1侧的端部外周的方式设置高浓度p+基区24。n+高浓度区域21例如按照从高浓度p+基区24的六边形状中心朝向各边延伸的条纹状的平面布局被配置。符号22a为JFET区域，符号29a为源极接触部。
如上所述，根据实施方式2，可得到与实施方式1同样的效果。
(实施方式3)
接下来，对实施方式3的半导体装置的结构进行说明。图6是表示实施方式3的半导体装置的结构的剖视图。实施方式3的半导体装置与实施方式1的半导体装置的不同点在于将n+高浓度区域31的n+半导体基板1侧的杂质浓度设为比p沟道区域3侧的杂质浓度低。具体而言，n+高浓度区域31包括p沟道区域3侧的第一n+高浓度区域31a和杂质浓度比第一n+高浓度区域31a低的n+半导体基板1侧的第二n高浓度区域31b。
对实施方式3的半导体装置的n+高浓度区域31的杂质浓度分布进行说明。图7是表示实施方式3的半导体装置的n+高浓度区域的杂质浓度分布的特性图。图7中示出了从n+高浓度区域31的p沟道区域3侧朝向n+半导体基板1侧的深度方向的杂质浓度分布。图7的上表面是高浓度p+基区4与n+高浓度区域31的界面，下表面是n+高浓度区域31与n-漂移区域2的界面。由于宽带隙半导体的杂质扩散非常少，所以作为将杂质在深度方向均匀进行导入的方法，通常进行加速电压不同的多次离子注入。
在实施方式3中，进行该加速电压不同的多次离子注入，形成由杂质浓度(施主浓度)不同的n型扩散区域13a～13e构成的n+高浓度区域31即可。此时，加速电压高的离子注入，即在从与高浓度p+基区4的界面起算较深的区域进行的离子注入与加速电压低的离子注入相比投入剂量少。由此，形成由从与高浓度p+基区4的界面起算较浅的n型扩散区域13a～13c构成的第一n+高浓度区域31a，和由杂质浓度比第一n+高浓度区域31a低的n型扩散区域13d、13e构成的第二n高浓度区域31b。
如此，通过设置第一n+高浓度区域31a和第二n高浓度区域31b，从而从高浓度p+基区4与第一n+高浓度区域31a、第二n高浓度区域31b以及n-漂移区域2之间的pn结开始，耗尽层14a向高浓度p+基区4侧扩散，耗尽层14b向n-漂移区域2侧扩散。向n-漂移区域2侧扩散的耗尽层14b中，从高浓度p+基区4与第二n高浓度区域31b之间的pn结延伸的耗尽层和从高浓度p+基区4与第一n+高浓度区域31a之间的pn结延伸的耗尽层相比，更易于向n-漂移区域两侧扩散。因此，第二n高浓度区域31b变得易于夹断，并且可以防止耐压降低。
如上所述，根据实施方式3，可以得到与实施方式1、实施方式2同样的效果。
(实施方式4)
接下来，对实施方式4的半导体装置的结构进行说明。图8是表示实施方式4的半导体装置的结构的剖视图。图9是图8的切断线C－C'处的俯视图。实施方式4的半导体装置与实施方式1的半导体装置的不同点在于以下三点。第一个不同点是利用n+高浓度区域41将高浓度p+基区44分离为p沟道区域3侧的第一高浓度p+基区(第三区域)44a和n+半导体基板1侧的第二高浓度p+基区(第四区域)44b。
第二个不同点是n+高浓度区域41的p沟道区域3侧的整个面与第一高浓度p+基区44a接触，n+高浓度区域41的n+半导体基板1侧部分地贯通第二高浓度p+基区44b到达n-漂移区域2。具体而言，n+高浓度区域41的n+半导体基板1侧的设置于第二高浓度p+基区44b内部的部分例如被配置成点状。由此，能够减少n+高浓度区域41的横方向(与深度方向垂直的方向)的电阻。另外，反向偏置时将被第二高浓度p+基区44b夹住的部分的n+高浓度区域41进行夹断，能够防止耐压降低。
第三个不同点是p+接触区域46在深度方向贯通p沟道区域3、第一高浓度p+基区44a以及n+高浓度区域41到达第二高浓度p+基区44b。由此，介由p+接触区域46，第一高浓度p+基区44a和第二高浓度p+基区44b电连接。图8中，n+源区5在深度方向贯通p沟道区域3到达第一高浓度p+基区44a，也可以是n+源区5经由p沟道区域3与第一高浓度p+基区44a接触的构成。
另外，也可以与实施方式3同样，将n+高浓度区域41的n+半导体基板1侧的部分(第二n高浓度区域)的杂质浓度设为比n+高浓度区域41的被p沟道区域3侧的第二高浓度p+基区44b夹住的部分(第一n+高浓度区域)的杂质浓度低。由此，能够改善n+高浓度区域41的横方向的电阻与耐压的权衡关系。
如上所述，根据实施方式4，能够得到与实施方式1～3同样的效果。
(实施方式5)
接下来，对实施方式5的半导体装置的结构进行说明。图10是表示实施方式5的半导体装置的结构的俯视图。实施方式5的半导体装置与实施方式4的半导体装置的不同点在于，设置了具有六边形状的平面形状的第二高浓度p+基区54b。该情况下，p+接触区域56具有六边形状的平面形状，以包围p+接触区域56的n+半导体基板1侧的端部外周的方式设置第二高浓度p+基区54b。
源极接触部59a与实施方式2同样，具有与第二高浓度p+基区54b相比略小的六边形内径，在源极接触部59a，以p+接触区域56为中心，露出p+接触区域56的周边。n+高浓度区域51的n+半导体基板1侧选择性地设置于第二高浓度p+基区54b的内部的与源极接触部59a对置的部分。符号52a为JFET区域。
如上所述，根据实施方式5，能够得到与实施方式1～4同样的效果。
(实施方式6)
接下来，对实施方式6的半导体装置的结构进行说明。图11是表示实施方式6的半导体装置的结构的俯视图。实施方式6的半导体装置与实施方式4的半导体装置的不同点在于，n+高浓度区域61的n+半导体基板1侧的设置于第二高浓度p+基区64b的内部的部分按照在与高浓度p+基区排列方向垂直的方向延伸的条纹状的平面布局进行配置。即，第二高浓度p+基区64b也按照与高浓度p+基区排列的方向垂直的方向延伸的条纹状的平面布局进行配置。
如上所述，根据实施方式6，能够得到与实施方式1～5同样的效果。
(实施方式7)
接下来，对实施方式7的半导体装置的结构进行说明。图12是表示实施方式7的半导体装置的结构的俯视图。实施方式7的半导体装置与实施方式6的半导体装置的不同点在于，设置了具有六边形状的平面形状的第二高浓度p+基区74b。在该情况下，p+接触区域76具有六边形状的平面形状，以包围p+接触区域76的n+半导体基板1侧的端部外周的方式设置第二高浓度p+基区74b。
虽然省略了图示，但对于源极接触部，与实施方式2同样地，具有比第二高浓度p+基区74b略窄的六边内径，在源极接触部以p+接触区域76为中心，露出p+接触区域76的周边。n+高浓度区域71的n+半导体基板1侧以六边形状的平面形状包围p+接触区域76的方式选择性地设置在第二高浓度p+基区74b的内部的与源极接触部对置的部分。符号72a为JFET区域。
如上所述，根据实施方式7，能够得到与实施方式1～6同样的效果。
(实施方式8)
接下来，对实施方式8的半导体装置的结构进行说明。图13是表示实施方式8的半导体装置的结构的剖视图。实施方式8的半导体装置与实施方式4的半导体装置的不同点在于以下两点。第一个不同点是从高浓度p+基区84横跨JFET区域2a，设置有n+高浓度区域81。第二个不同点是第二高浓度p+基区84b间的间隔w3比第一高浓度p+基区84a间的间隔(即JFET区域2a的在与高浓度p+基区4排列方向平行的方向的宽度)w4窄。
具体而言，在相邻的第一高浓度p+基区84a间设置有JFET区域2a。JFET区域2a的杂质浓度也可以与n+高浓度区域81的杂质浓度相同。n+高浓度区域81与第一高浓度p+基区84a和JFET区域2a接触。n+高浓度区域81中，与JFET区域2a接触的部分形成JFET区域。相邻单元的JFET区域2a彼此通过n+高浓度区域81而连接。在n+高浓度区域81与n-漂移区域2的界面上，在n-漂移区域2的表面层上选择性地设置有第二高浓度p+基区84b。通过使第二高浓度p+基区84b间的间隔w3比第一高浓度p+基区84a间的间隔w4窄，从而在隔着n+高浓度区域81与JFET区域2a对置的位置也配置有第二高浓度p+基区84b。
被第二高浓度p+基区84b夹住的部分也可以与实施方式4同样地为n+高浓度区域81。另外，为了减少单元间距，也可以缩短第一高浓度p+基区84a间的间隔(即，JFET区域的与高浓度p+基区4排列方向平行的方向的宽度)w4。此时，即使将第一高浓度p+基区84a间的间隔w4设为比第二高浓度p+基区84b间的间隔w3窄，通过增加JFET区域2a和n+高浓度区域81的作为JFET区域发挥功能的部分的杂质浓度可得到相同的效果。第二高浓度p+基区84b的平面布局也可以与实施方式5～7相同。
如上所述，根据实施方式8，可得到与实施方式1～7同样的效果。另外，根据实施方式8，通过n+高浓度区域连接相邻单元的JFET区域彼此，能够减少JFET电阻。由此，能够减少导通电阻。另外，根据实施方式8，通过使n+高浓度区域81作为JFET区域发挥功能，能够增加JFET区域的杂质浓度，能够减少JFET区域的电阻。另外，通过将第二高浓度p+基区间的间隔设为比第一高浓度p+基区间的间隔窄，能够在不增加单元间距的情况下减少JFET电阻，并且能够使被第二高浓度p+基区夹住的部分的n-漂移区域容易夹断。
以上，本发明并不限于上述的实施方式，在不脱离本发明的主旨的范围内可以进行各种变更。例如，在上述的各实施方式中，举例说明了将n型区域(n+高浓度区域和n-漂移区域)的被高浓度p+基区(或者第二高浓度p+基区)夹住的部分配置为条纹状或者点状的情况，但是只要能够利用从高浓度p+基区与该n型区域之间的pn结向n-漂移区域侧延伸的耗尽层使n型区域的所述夹住的部分容易夹断即可，n型区域的所述夹住的部分的平面布局形状也可以为其他的形状。另外，虽然在各实施方式中将第一导电型设为n型，将第二导电型设为p型，但本发明中将第一导电型设为p型、将第二导电型设为n型也同样成立。另外，对于将半导体基板的导电型设为p型的非穿通型IGBT、或者半导体基板与n型低浓度漂移层之间设置了浓度比较高的n型缓冲层或n型场终止层的穿通型IGBT也可得到同样的效果。
产业上的可利用性
如上所述，本发明的半导体装置对变换器、开关电源等中使用的功率半导体装置十分有用。

Claims (8)

1.一种半导体装置，其特征在于，具备：
第一导电型或者第二导电型的半导体基板，由带隙比硅宽的半导体材料构成；
第一导电型的第一半导体区域，设置于所述半导体基板的正面，且由杂质浓度比所述半导体基板低的所述半导体材料构成；
第二导电型的第二半导体区域，选择性地设置于所述第一半导体区域的与所述半导体基板相反的一侧的表面层；
第一导电型的第三半导体区域，选择性地设置于所述第二半导体区域的内部；
第一导电型的第四半导体区域，以与所述第三半导体区域相分离的方式选择性地设置于所述第二半导体区域的内部，至少一部分与所述第一半导体区域接触，且杂质浓度比所述第一半导体区域高；
栅电极，从所述第二半导体区域的被所述第三半导体区域与所述第一半导体区域夹住的部分的表面上方横跨所述第一半导体区域的表面上方，隔着栅极绝缘膜进行设置；
第一电极，与所述第二半导体区域和所述第三半导体区域接触；
第二电极，与所述半导体基板的背面接触。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第二半导体区域包括：
第一区域，与所述栅极绝缘膜接触；
第二区域，与所述第一区域的所述半导体基板侧接触，且杂质浓度比所述第一区域高，
所述第四半导体区域选择性地设置于所述第二区域的内部。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第二区域被所述第四半导体区域分割为所述第一区域侧的第三区域和所述半导体基板侧的第四区域，
所述第四半导体区域的所述第四区域侧的部分以与所述第一半导体区域接触的方式选择性地设置于所述第四区域的内部。
4.根据权利要求2所述的半导体装置，其特征在于，
所述第二区域被所述第四半导体区域分割为所述第一区域侧的第三区域和所述半导体基板侧的第四区域，
所述第一半导体区域的所述第四区域侧的部分以与所述第四半导体区域接触的方式选择性地设置于所述第四区域的内部。
5.根据权利要求3所述的半导体装置，其特征在于，
所述第四半导体区域和所述第四区域进一步设置于所述第一半导体区域的与所述栅电极绝缘膜接触的部分与所述第一半导体区域的其他的部分之间。
6.根据权利要求1所述的半导体装置，其特征在于，
所述第一半导体区域的与所述栅电极绝缘膜接触的部分的杂质浓度比所述第一半导体区域的其他的部分的杂质浓度高。
7.根据权利要求1所述的半导体装置，其特征在于，
所述半导体基板为第二导电型，在所述第一导电型的第一半导体区域与所述第二导电型的半导体基板之间具有杂质浓度比所述第一半导体区域高的第一导电型区域。
8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，
所述半导体材料为碳化硅、氮化镓或者金刚石。
CN201380042956.1A 2013-02-13 2013-02-13 半导体装置 Expired - Fee Related CN104584221B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/053439 WO2014125586A1 (ja) 2013-02-13 2013-02-13 半導体装置

Publications (2)

Publication Number Publication Date
CN104584221A true CN104584221A (zh) 2015-04-29
CN104584221B CN104584221B (zh) 2017-04-19

Family

ID=51353619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380042956.1A Expired - Fee Related CN104584221B (zh) 2013-02-13 2013-02-13 半导体装置

Country Status (5)

Country Link
US (1) US9595608B2 (zh)
EP (1) EP2874188A4 (zh)
JP (1) JP5900698B2 (zh)
CN (1) CN104584221B (zh)
WO (1) WO2014125586A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129108A (zh) * 2016-08-29 2016-11-16 洛阳鸿泰半导体有限公司 一种具有三维结构的半导体晶圆
CN107408577A (zh) * 2015-09-17 2017-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
CN108987456A (zh) * 2017-06-01 2018-12-11 三垦电气株式会社 半导体装置和半导体装置的制造方法
CN112289845A (zh) * 2019-07-25 2021-01-29 创能动力科技有限公司 具有jfet区布图设计的半导体器件

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016000831T5 (de) * 2015-02-20 2017-11-02 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Halbleitervorrichtung
CN108292605B (zh) * 2016-06-24 2021-08-27 富士电机株式会社 半导体装置的制造方法和半导体装置
JP6666224B2 (ja) * 2016-09-21 2020-03-13 株式会社東芝 半導体装置
US11543382B2 (en) * 2016-09-30 2023-01-03 Endress+Hauser Conducta Inc. Characterization and failure analysis of a sensor using impedance frequency response spectra
JP6123941B1 (ja) * 2016-10-03 2017-05-10 富士電機株式会社 縦型半導体装置およびその製造方法
JP6848316B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US10355132B2 (en) 2017-03-20 2019-07-16 North Carolina State University Power MOSFETs with superior high frequency figure-of-merit
JP6327379B1 (ja) * 2017-04-03 2018-05-23 富士電機株式会社 窒化ガリウム半導体装置および窒化ガリウム半導体装置の製造方法
JP6827433B2 (ja) * 2018-03-02 2021-02-10 株式会社東芝 半導体装置
JP7078226B2 (ja) * 2018-07-19 2022-05-31 国立研究開発法人産業技術総合研究所 半導体装置
JP7040354B2 (ja) * 2018-08-08 2022-03-23 株式会社デンソー 半導体装置とその製造方法
US11069770B2 (en) * 2018-10-01 2021-07-20 Ipower Semiconductor Carrier injection control fast recovery diode structures
JP7089329B2 (ja) * 2018-11-13 2022-06-22 株式会社豊田中央研究所 半導体装置とその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004036655A1 (ja) * 2002-10-18 2004-04-29 National Institute Of Advanced Industrial Science And Technology 炭化ケイ素半導体装置及びその製造方法
JP2005175174A (ja) * 2003-12-10 2005-06-30 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタの製造方法
CN1729577A (zh) * 2002-12-20 2006-02-01 克里公司 碳化硅功率mos场效应晶体管及制造方法
CN101065847A (zh) * 2004-11-18 2007-10-31 独立行政法人产业技术综合研究所 碳化硅mos场效应晶体管以及其制造方法
JP2009054765A (ja) * 2007-08-27 2009-03-12 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2012064741A (ja) * 2010-09-16 2012-03-29 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57153469A (en) * 1981-03-18 1982-09-22 Toshiba Corp Insulated gate type field effect transistor
JPS6183406A (ja) 1984-09-29 1986-04-28 Yamaha Motor Co Ltd 排気マフラ−
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
JP5071763B2 (ja) 2006-10-16 2012-11-14 独立行政法人産業技術総合研究所 炭化ケイ素半導体装置およびその製造方法
US7982224B2 (en) * 2007-10-15 2011-07-19 Panasonic Corporation Semiconductor device with silicon carbide epitaxial layer including dopant profiles for reducing current overconcentration
US7582922B2 (en) * 2007-11-26 2009-09-01 Infineon Technologies Austria Ag Semiconductor device
JP5236281B2 (ja) * 2007-12-27 2013-07-17 ラピスセミコンダクタ株式会社 縦型ｍｏｓｆｅｔの製造方法
US7795691B2 (en) * 2008-01-25 2010-09-14 Cree, Inc. Semiconductor transistor with P type re-grown channel layer
JP5739813B2 (ja) * 2009-09-15 2015-06-24 株式会社東芝 半導体装置
JP2011199000A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置およびその製造方法
JP2013182905A (ja) * 2012-02-29 2013-09-12 Toshiba Corp 半導体装置
US20140055901A1 (en) * 2012-08-25 2014-02-27 North Carolina State University Solid state fault isolation devices and methods
US9530844B2 (en) * 2012-12-28 2016-12-27 Cree, Inc. Transistor structures having reduced electrical field at the gate oxide and methods for making same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004036655A1 (ja) * 2002-10-18 2004-04-29 National Institute Of Advanced Industrial Science And Technology 炭化ケイ素半導体装置及びその製造方法
CN1729577A (zh) * 2002-12-20 2006-02-01 克里公司 碳化硅功率mos场效应晶体管及制造方法
JP2005175174A (ja) * 2003-12-10 2005-06-30 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタの製造方法
CN101065847A (zh) * 2004-11-18 2007-10-31 独立行政法人产业技术综合研究所 碳化硅mos场效应晶体管以及其制造方法
JP2009054765A (ja) * 2007-08-27 2009-03-12 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2012064741A (ja) * 2010-09-16 2012-03-29 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408577A (zh) * 2015-09-17 2017-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
CN106129108A (zh) * 2016-08-29 2016-11-16 洛阳鸿泰半导体有限公司 一种具有三维结构的半导体晶圆
CN106129108B (zh) * 2016-08-29 2023-08-22 洛阳鸿泰半导体有限公司 一种具有三维结构的半导体晶圆
CN108987456A (zh) * 2017-06-01 2018-12-11 三垦电气株式会社 半导体装置和半导体装置的制造方法
CN108987456B (zh) * 2017-06-01 2021-11-26 三垦电气株式会社 半导体装置和半导体装置的制造方法
CN112289845A (zh) * 2019-07-25 2021-01-29 创能动力科技有限公司 具有jfet区布图设计的半导体器件

Also Published As

Publication number Publication date
US20150162432A1 (en) 2015-06-11
US9595608B2 (en) 2017-03-14
WO2014125586A1 (ja) 2014-08-21
JP5900698B2 (ja) 2016-04-06
EP2874188A4 (en) 2016-04-13
CN104584221B (zh) 2017-04-19
EP2874188A1 (en) 2015-05-20
JPWO2014125586A1 (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
CN104584221A (zh) 半导体装置
CN207664048U (zh) 半导体器件
CN107996003B (zh) 绝缘栅开关器件及其制造方法
US8829608B2 (en) Semiconductor device
JP6197995B2 (ja) ワイドバンドギャップ絶縁ゲート型半導体装置
CN105280711B (zh) 电荷补偿结构及用于其的制造
JP4066946B2 (ja) 半導体装置
CN103117295B (zh) 具有可控反向二极管的功率晶体管
US7692241B2 (en) Semiconductor device
US20160240614A1 (en) Semiconductor device and semiconductor package
JP2015118966A (ja) 半導体装置
JP2018107168A (ja) 半導体装置および半導体装置の製造方法
JP2009105110A (ja) 半導体素子
JP2007027266A (ja) 半導体素子及びその製造方法
CN109564942B (zh) 半导体装置
JP2010147405A (ja) 半導体装置およびその製造方法
JPWO2017047286A1 (ja) 半導体装置
US9013005B2 (en) Semiconductor device and method for manufacturing same
JP2005011846A (ja) 半導体装置
JP2009164460A (ja) 半導体装置
WO2017038518A1 (ja) 炭化珪素半導体装置
JP6160216B2 (ja) 半導体装置
JP2011243915A (ja) 半導体装置及びその製造方法
JP6448513B2 (ja) 半導体装置
JP7196403B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170419

Termination date: 20200213