JP2004039744A - 炭化珪素半導体装置の製造方法、及びその製造方法によって製造される炭化珪素半導体装置 - Google Patents
炭化珪素半導体装置の製造方法、及びその製造方法によって製造される炭化珪素半導体装置 Download PDFInfo
- Publication number
- JP2004039744A JP2004039744A JP2002192362A JP2002192362A JP2004039744A JP 2004039744 A JP2004039744 A JP 2004039744A JP 2002192362 A JP2002192362 A JP 2002192362A JP 2002192362 A JP2002192362 A JP 2002192362A JP 2004039744 A JP2004039744 A JP 2004039744A
- Authority
- JP
- Japan
- Prior art keywords
- base region
- silicon carbide
- carbide semiconductor
- region
- concentration base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 114
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 113
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract description 5
- -1 aluminum ions Chemical class 0.000 description 23
- 229910052782 aluminium Inorganic materials 0.000 description 21
- 230000000694 effects Effects 0.000 description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】しきい値電圧の変動を防止し、かつパンチスルー現象を防止し、またアバランシェ耐量が大きく、製造工程が簡単でチャネル抵抗の小さい炭化珪素半導体装置の製造方法およびその製造方法によって製造される炭化珪素半導体装置を提供することを課題とする。
【解決手段】テーパエッチングによりパターン側壁に傾斜が形成されたマスク材２００を介して、ＳｉＣ基板１００の法線を軸としてＳｉＣ基板１００を回転させながら、ＳｉＣ基板１００の法線方向に対して傾斜させて不純物をイオン注入し、低濃度ベース領域１０４ならびに高濃度ベース領域１１０を形成して構成される。
【選択図】 図１
【解決手段】テーパエッチングによりパターン側壁に傾斜が形成されたマスク材２００を介して、ＳｉＣ基板１００の法線を軸としてＳｉＣ基板１００を回転させながら、ＳｉＣ基板１００の法線方向に対して傾斜させて不純物をイオン注入し、低濃度ベース領域１０４ならびに高濃度ベース領域１１０を形成して構成される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高速／高電圧スイッチング素子を形成するのに適した炭化珪素半導体装置の製造方法、及びその製造方法によって製造される炭化珪素半導体装置に関する。
【０００２】
【従来の技術】
炭化珪素（以下ＳｉＣと記す）はバンドギャップが広く、かつ最大絶縁破壊電界がシリコン（以下Ｓｉと記す）と比較して一桁も大きい。さらに、ＳｉＣの自然酸化物はＳｉＯ２ であり、Ｓｉと同様の方法によりＳｉＣの表面上に熱酸化膜を容易に形成できる。このため、ＳｉＣは電気自動車の高速／高電圧スイッチング素子、特に高電力ユニ／バイポーラ素子として用いた際に、非常に優れた材料となることが期待される。
【０００３】
図９は一般的なＳｉＣプレーナ型のＭＯＳＦＥＴ構造を示す断面図である。図９において、高濃度Ｎ＋ 型ＳｉＣ基板９００上にＮ− 型ＳｉＣエピタキシャル領域９０１が形成されている。エピタキシャル領域９０１の表層部における所定領域には、Ｐ− 型ベース領域９０４、およびＮ＋ 型ソース領域９０５が形成されている。また、エピタキシャル領域９０１の上にはゲート絶縁膜９０２を介してゲート電極９０３が形成され、ゲート電極９０３は層間絶縁膜９０６により被覆されている。Ｐ− 型ベース領域９０４およびＮ＋ 型ソース領域９０５に接するようにソース電極９０７が形成されているとともに、ＳｉＣ基板９００の裏面にはドレイン電極９０８が形成されている。
【０００４】
このような構造のプレーナ型ＭＯＳＦＥＴの動作は、ドレイン電極９０８とソース電極９０７との間に電圧が印加された状態で、ゲート電極９０３に正の電圧が印加されると、ゲート電極９０３に対向したベース領域９０４の表層に反転層のチャネル領域９０９が形成され、ドレイン電極９０８からソース電極９０７へと電流を流すことが可能となる。また、ゲート電極９０３に印加された電圧を取り除くことによってドレイン電極９０８とソース電極９０７との間は電気的に絶縁される。このような動作により、図９に示すＦＥＴは、スイッチング素子として機能することになる。
【０００５】
このようなＳｉＣを用いた高耐圧デバイスの製造においては、ＳｉＣはＳｉに比して不純物拡散係数が一桁程度小さいために、不純物領域をイオン注入技術により形成している。
【０００６】
次に、図９に示す従来のＳｉＣプレーナ型ＭＯＳＦＥＴの製造方法の一例を、図１０（ａ）〜（ｅ）の製造工程断面図を用いて説明する。
【０００７】
まず、図１０（ａ）に示す工程においては、Ｎ＋ 型ＳｉＣ基板９００の上に例えば不純物濃度が１Ｅ１４〜１Ｅ１８ｃｍ−３、厚さが１〜１００μｍのＮ−型ＳｉＣのエピタキシャル領域９０１を形成する。
【０００８】
次に、図１０（ｂ）に示す工程においては、エピタキシャル領域９０１に対して犠牲酸化を行い、犠牲酸化膜を形成した後その犠牲酸化膜を除去し、続いてパターン側壁に傾斜（テーパ）のない、もしくは傾斜の小さいマスク材１０００を用いて例えば１００〜１０００℃の高温でアルミニウムイオンをＳｉＣ基板９００に対して垂直に、１０ｋ〜１Ｍ（ｅＶ）の加速電圧で多段注入し、Ｐ型ベース領域９０４を形成する。総ドーズ量は例えば１Ｅ１２〜１Ｅ１６／ｃｍ２ である。なお、Ｐ型不純物としてはアルミニウムの他にほう素、ガリウムなどを用いてもよい。
【０００９】
次に、図１０（ｃ）に示す工程においては、マスク材１０００を除去した後、パターン側壁に傾斜（テーパ）のない、もしくは傾斜の小さいマスク材１００１を用いて例えば１００〜１０００℃の高温で燐イオンをＳｉＣ基板９００に対して垂直に、１０ｋ〜１Ｍ（ｅＶ）の加速電圧で多段注入し、Ｎ＋ 型ソース領域９０５を形成する。総ドーズ量は例えば１Ｅ１４〜１Ｅ１６／ｃｍ２ である。なお、Ｎ型不純物としては燐の他に窒素、ヒ素などを用いてもよい。
【００１０】
図１０（ｃ）に示す工程において、チャネル領域９０９はＰ型ベース領域９０４内に形成される。チャネル領域９０９の設計寸法は、図１０（ｃ）に示す工程で形成されるソース領域９０５とＰ型ベース領域９０４とが別々のマスク材を用いて形成されるため、マスク材１０００およびマスク材１００１をパターニングする際のフォトリソグラフィの合わせ精度を考慮に入れて設計する必要がある。例えば合わせ精度が２μｍであるとすると、ベース領域９０４の形成に２μｍ程度、ソース領域９０５の形成に２μｍ程度、そしてチャネル長は最低１μｍ程度は必要となる。このため、チャネル長の設計寸法は、これらの値を全て加えた５μｍ程度としなくてはならない。すなわち、チャネル領域９０９の設計寸法にフォトリソグラフィの合わせ精度を考慮しなければならず、チャネル長を必要以上に長く設計しなくてはならなかった。
【００１１】
なお、この従来例では、ソース領域９０５を形成するために燐イオンを注入する前に、Ｐ型ベース領域９０４を形成するためにアルミニウムイオンの注入を先に行ったが、ソース領域９０５を形成するために燐イオンの注入を先に行った後、ベース領域９０４を形成するためにアルミニウムイオンの注入を行ってもよい。
【００１２】
次に、図１０（ｄ）に示す工程においては、マスク材１００１を除去した後、例えば１０００〜１８００℃での熱処理を行い、注入した不純物を活性化させる。
【００１３】
最後に、図１０（ｅ）に示す工程においては、１２００℃程度での熱酸化によりゲート絶縁膜９０２を形成し、続いて例えば多結晶シリコンによりゲート電極９０３を形成する。さらに続いて、層間絶縁膜９０６としてＣＶＤ酸化膜を堆積する。
【００１４】
その後は特に図示しないが、層間絶縁膜９０６に対してソース領域９０５上にコンタクトホールを開孔し、ソース電極９０７を形成する。続いて、ＳｉＣ基板９００の裏面に金属膜を蒸着し、例えば６００〜１４００℃程度で金属膜を熱処理してオーミック電極となるドレイン電極９０８を形成し、図９に示す従来のＳｉＣプレーナ型ＭＯＳＦＥＴが完成する。
【００１５】
【発明が解決しようとする課題】
以上説明したように、不純物拡散係数の小さいＳｉＣを用いて、イオン注入によってＰ型ベース領域９０４を形成する従来のＳｉＣプレーナ型ＭＯＳＦＥＴにおいては、Ｎ＋ 型ソース領域９０５に対してベース領域９０４を十分に深く形成することが困難になっていた。そのため、ドレイン電極９０８に高電圧が印加されたときに、Ｐ型ベース領域９０４でパンチスルー現象が起きやすくなるといった不具合を招いていた。
【００１６】
このパンチスルー現象を防ぐためには、Ｐ型ベース領域９０４の不純物濃度を十分高くする必要がある。しかし、Ｐ型ベース領域９０４の不純物濃度を高くすると、チャネル領域９０９の不純物濃度が高くなり、ゲートしきい値電圧が高くなるという問題が生じることになる。さらに、不純物散乱の増大によりチャネル移動度が低下し、チャネル抵抗が大きくなるといった問題もあった。
【００１７】
また、図１０（ｃ）に示す工程で説明したように、Ｐ型ベース領域９０４と
Ｎ＋ 型ソース領域９０５をセルフアライン（自己整合的）に形成できないため、チャネル長が長くなり、オン抵抗が大きくなるといった不具合を招いていた。
【００１８】
そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、しきい値電圧の変動を防止でき、かつパンチスルー現象が生じない高耐圧の炭化珪素半導体装置の製造方法およびその製造方法によって製造される炭化珪素半導体装置を提供することにある。
【００１９】
また、他の目的とするところは、アバランシェ耐量が大きく、ベース領域とソース領域を自己整合的に形成でき、製造工程が簡単でチャネル抵抗の小さい炭化珪素半導体装置の製造方法およびその製造方法によって製造される炭化珪素半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、本発明の課題を解決する手段は、炭化珪素半導体基板に形成されたドレイン領域と、低濃度ベース領域ならびに高濃度ベース領域からなるベース領域と、前記ベース領域中に形成されたソース領域と、前記ベース領域中に形成されたチャネル領域とを具備した炭化珪素半導体装置の製造方法において、前記炭化珪素半導体基板上にマスク材を堆積する第１の工程と、前記第１の工程で堆積されたマスク材をパターニングする第２の工程と、前記第２の工程でパターニングされたマスク材を介して前記炭化珪素半導体基板中に不純物をイオン注入して、前記低濃度ベース領域ならびに前記高濃度ベース領域を形成する第３の工程とを備え、前記第３の工程は、前記炭化珪素半導体基板の法線を軸として前記炭化珪素半導体基板を回転させながら、前記炭化珪素半導体基板の法線方向に対して傾斜させて不純物をイオン注入することを特徴とする。
【００２１】
【発明の効果】
本発明によれば、ベース領域内に高濃度ベース領域が形成されているので、ベース抵抗を小さくすることができる。これにより、寄生バイポーラトランジスタが動作しにくくなり、いわゆるアバランシェ耐量を大きくすることができる。また、チャネル領域は低濃度ベース領域中に形成されるため、ゲートしきい値電圧を小さくすることができる。さらに、チャネル領域は低濃度となるため、チャネル内における不純物散乱は小さくなり、チャネル移動度を大きくでき、その結果チャネル抵抗を小さくすることができる。また、高濃度ベース領域がソース領域の下部に広く形成できるので、ベース領域とドレイン領域との接合に高電界が印加されても高濃度ベース領域には空乏層が広がらず、パンチスルー現象を防止することができる。
【００２２】
【発明の実施の形態】
以下、図面を用いて本発明の実施形態を説明する。
【００２３】
図１は本発明の一実施形態に係る炭化珪素半導体装置の構成を示す断面図である。図１では炭化珪素半導体装置の単位セルが３つ水平方向に連続して形成された構成を示しており、図１中Ａ１−Ａ１´及びＡ２−Ａ２´線によって単位セルに分離される。図１に示すように、高濃度Ｎ＋ 型ＳｉＣ基板１００上に、Ｎ−型ＳｉＣエピタキシャル領域１０１が形成されている。エピタキシャル領域（ドレイン領域）１０１の表層部における所定領域には、Ｐ型低濃度ベース領域１０４およびＰ＋ 型高濃度ベース領域１１０と、Ｎ＋ 型ソース領域１０５が形成されている。Ｐ型低濃度ベース領域１０４内にはチャネル領域１０９が形成されている。また、Ｎ− 型ＳｉＣエピタキシャル領域１０１上には、ゲート絶縁膜１０２を介してゲート電極１０３が形成され、ゲート電極１０３は層間絶縁膜１０６により被覆されている。Ｎ＋ 型ソース領域１０５及びＰ＋ 型高濃度ベース領域１１０に接するようにソース電極１０７が形成されるとともに、Ｎ＋ 型ＳｉＣ基板１００の裏面にはドレイン電極１０８が形成されている。
【００２４】
次に、上記構成の炭化珪素半導体装置の動作について説明する。
【００２５】
なお、基本的な動作は図９に示すＳｉＣプレーナ型ＭＯＳＦＥＴの動作と同様である。ドレイン電極１０８とソース電極１０７との間に電圧が印加された状態において、ゲート電極１０３に正の電圧が印加されると、ゲート電極１０３に対向してＰ型低濃度ベース領域１０４内に形成されたチャネル領域１０９の表層にチャネルが形成される。その結果、電流がドレイン領域１０１からチャネル領域１０９、ソース領域１０７を経て、ソース電極１０９へと流れる。
【００２６】
一方、ゲート電極１０３に印加された電圧を取り去ると、チャネル領域１０９の表層に形成されたチャネルは消失する。その結果、ドレイン領域１０１からソース領域１０５へと電流が流れなくなり、ドレイン電極１０８とソース電極１０７との間は電気的に絶縁される。このような動作により、図１に示すＦＥＴは、スイッチング素子として機能することになる。
【００２７】
このような構成においては、ドレイン耐圧が大きくなるとＰ＋ 型高濃度ベース領域１１０とＮ− 型エピタキシャル領域１０１との接合界面からエピタキシャル領域１０１側に伸張する空乏層によって、Ｐ型低濃度ベース領域１０４およびゲート絶縁膜１０２に印加される電界が緩和される。そして素子の耐圧は、Ｐ＋ 型高濃度ベース領域１１０とＮ− 型エピタキシャル領域１０１間のＰＮ接合のアバランシェブレークダウンで決まるので、ドレイン耐圧が高くなる。
【００２８】
次に、図１に示す構成の炭化珪素半導体装置の製造方法の一実施形態を、図２（ａ）〜同図（ｇ）の製造工程断面図を参照して説明する。なお、以下に示す製造方法は、図１に示す単位セルの製造工程について説明したものである。
【００２９】
まず、図２（ａ）に示す工程においては、Ｎ＋ 型ＳｉＣ基板１００上に、例えば不純物濃度が１Ｅ１４〜１Ｅ１８ｃｍ−３、厚さが１〜１００μｍのＮ− 型ＳｉＣエピタキシャル領域（ドレイン領域）１０１を形成する。
【００３０】
次に、図２（ｂ）に示す工程においては、エピタキシャル領域１０１に対して犠牲酸化を行った後その犠牲酸化膜を除去する。続いて例えばＣＶＤ酸化膜をマスク材として用い、このマスク材のパターン側壁に傾斜（テーパ）が設けられるようにテーパエッチングを行い、図２（ｂ）に示すようにマスクパターンの側壁に傾斜（テーパ）が形成されたマスク材２００を形成する。なお、ＣＶＤ酸化膜のテーパエッチングについては後述する。
【００３１】
ここで、ＳｉＣ基板１００の法線方向に対するパターン側壁の傾斜（テーパ）角度をθとすると、傾斜角度θは、低濃度ベース領域１０４および高濃度ベース領域１１０の深さやチャネル領域１０９の長さ、マスク材２００の厚さ、低濃度ベース領域１０４および高濃度ベース１１０を形成するの際にイオン注入する原子の種類、ならびにイオン注入時の角度等のプロセスおよびデバイス設計項目を勘案して決定されるが、例えば３０〜８０°程度が好ましい。
【００３２】
次に、図２（ｃ）に示す工程においては、側壁に傾斜が形成されたマスク材２００を用いて、ＳｉＣ基板１００を基板の法線を軸として回転させながら、法線方向に対して傾斜させて（この時のイオン注入傾斜角度をθとする）、例えば１００〜１０００℃の高温でアルミニウムイオンを１０ｋ〜１Ｍ（ｅＶ）の加速電圧で多段注入する。
【００３３】
まず、任意の一方向から傾斜させてイオン注入を行うと、打ち込まれるイオンがマスク材２００に当たらないパターン開口部では、エピタキシャル領域１０１にアルミニウムイオンが導入され、Ｐ型低濃度ベース領域１０４が形成される。このとき打ち込まれるアルミニウムイオンの一部は、図２中に符号２０１で示す領域のようにマスク材２００のテーパ部分を一部貫通してエピタキシャル領域１０１に導入され、同じくＰ型低濃度ベース領域１０４を形成する。
【００３４】
次に、ＳｉＣ基板１００を回転させながら反対方向からのイオン注入を行う。この時打ち込まれるイオンがマスク材２００に当たらないパターン開口部では、エピタキシャル領域１０１にアルミニウムイオンが導入される。ＳｉＣ基板１００が回転する前にアルミニウムイオンが打ち込まれた領域に対して、再びアルミニウムイオンが導入された領域は不純物濃度が高くなり、Ｐ＋ 型高濃度ベース領域１１０を形成する。打ち込まれるアルミニウムイオンの一部は、図２中に符号２０１で示す領域のようにマスク材２００のテーパ部分を一部貫通してエピタキシャル領域１０１に導入され、同じくＰ型低濃度ベース領域１０４を形成する。
【００３５】
このように、パターン側壁にテーパが形成されたマスク材２００を用いて、ＳｉＣ基板１００を回転させながら傾斜をつけてイオン注入を行うことにより、図２（ｃ）に示すように、不純物濃度の低い低濃度Ｐ型ベース領域１０４と不純物濃度の高いＰ＋ 型高濃度ベース領域１１０を形成することができる。このとき、イオン注入傾斜角度は０〜９０°の範囲で任意に設定できるが、マスク材２００のテーパ角度θと同程度にしてイオン注入を行うようにすれば、マスク材２００のテーパラインを延長した方向に所定の深さのＰ＋ 型高濃度ベース領域１１０が形成されるので、素子の構造を容易に設計することができる。
【００３６】
次に、図２（ｄ）に示す工程においては、テーパが形成されたマスク材２００を用いて、例えば１００〜１０００℃の高温で燐イオンを１０ｋ〜１Ｍ
（ｅＶ）の加速電圧で多段注入し、Ｎ＋ 型ソース領域１０５を形成する。総ドーズ量は例えば１Ｅ１４〜１Ｅ１６／ｃｍ２ である。Ｎ型不純物としては燐の他に窒素、ヒ素などを用いてもよい。
【００３７】
このとき、ソース領域１０５の外周のＰ型低濃度ベース領域１０４内には、チャネル領域１０９が形成される。ソース領域１０５とＰ型低濃度ベース領域１０４は、同一マスク材２００によりセルフアライン（自己整合的）に形成される。チャネル長は、マスク材２００のテーパ角度θと傾斜イオン注入角度α、およびイオン注入のエネルギーを考慮して設計されるものであり、チャネル長の設計は必要に応じて任意に行うことができる。したがって、チャネル長の設計にフォトリソグラフィの合わせ精度を考慮にいれる必要はなくなる。
【００３８】
次に、図２（ｅ）に示す工程においては、マスク材２００を除去した後、新たにフォトリソグラフィによりパターニングされたマスク材２０２を用いて、例えば１００〜１０００℃の高温でアルミニウムイオンを１０ｋ〜１Ｍ（ｅＶ）の加速電圧で多段注入し、Ｐ＋ 型高濃度ベース領域１１０に対してコンタクト領域２０３を形成する。総ドーズ量は例えば１Ｅ１２〜１Ｅ１６／ｃｍ２ である。Ｐ型不純物としてはアルミニウムの他にほう素、ガリウムなどを用いてもよい。
【００３９】
次に、図２（ｆ）に示す工程においては、マスク材２０２を除去した後、例えば１０００〜１８００℃での熱処理を行い、注入した不純物を活性化させる。
【００４０】
最後に、図２（ｇ）に示す工程においては、ゲート絶縁膜１０２を１２００℃程度での熱酸化により形成し、続いて例えば多結晶シリコンによりゲート電極１０３形成し、その後層間絶縁膜１０６としてＣＶＤ酸化膜を堆積する。
【００４１】
その後は、特に図示しないが、層間絶縁膜１０６に対してコンタクトホールを開孔し、ソース電極１０７を形成する。また、ＳｉＣ基板１００の裏面にドレイン電極１０８として金属膜を蒸着し、例えば６００〜１４００℃程度で熱処理してオーミック電極とし、図１に示す炭化珪素半導体装置が完成する。
【００４２】
このように、パターン側壁に傾斜（テーパ）が設けられたマスク材２００を用いてＳｉＣ基板１００を回転させながら傾斜をつけてイオン注入を行うことにより、低濃度ベース領域１０４と高濃度ベース領域１１０からなるベース領域を形成するようにしているので、ベース領域内に高濃度のベース領域１１０が形成され、ベース抵抗を小さくすることができる。このため、ソース領域１０５、高濃度ベース領域１１０とエピタキシャル領域（ドレイン領域）１０１にて形成される寄生バイポーラトランジスタが動作しにくくなり、いわゆるアバランシェ耐量を大きくすることができる。
【００４３】
また、チャネル領域１０９は低濃度ベース領域１０４内に形成されるため、ゲートしきい値電圧を小さくできる。さらに、チャネル領域１０９は低濃度であるため、チャネル内における不純物散乱は小さくなり、チャネル移動度を大きくでき、その結果チャネル抵抗を小さくすることができる。なお、このような効果は、請求項１に記載の技術内容によって達成される効果に相当する。また、上記製造工程において製造される炭化珪素半導体装置においても、上述したと同様な効果を得ることができる。なお、このような効果は、請求項５に記載の技術内容によって達成される効果に相当する。
【００４４】
さらに、パターン側壁に傾斜（テーパ）が形成されたマスク材２００を介してイオン注入を行い、低濃度ベース領域１０４と高濃度ベース領域１１０からなるベース領域を形成するようにしたので、高濃度ベース領域１１０を広く形成することができる。したがって、高濃度ベース領域１１０がソース領域１０５の下部に広く形成され、高濃度ベース領域１１０とエピタキシャル領域１０１との接合面に高電界が印加されても、高濃度ベース領域１１０には空乏層が伸張しないため、パンチスルー現象を防止することができる。なお、このような効果は、請求項３に記載の技術内容によって達成される効果に相当する。また、パターン側壁に傾斜（テーパ）が形成されたマスク材２００を介してイオン注入を行い、低濃度ベース領域１０４と高濃度ベース領域１１０からなるベース領域を形成する製造方法により製造される炭化珪素半導体装置においても、上述したと同様な効果を得ることができる。なお、このような効果は、請求項７に記載の技術内容によって達成される効果に相当する。
【００４５】
さらにまた、上記製造方法においては、低濃度ベース領域１０４ならびに高濃度のベース領域１１０を形成するためのマスク材と、ソース領域１０５を形成するためのマスク材とを、同一マスク材で兼用するようにしているので、チャネル領域１０９の寸法設計においてマスクずれを見込んだデザイン設計が不要となり、製造プロセスの簡略化を図ることができる。なお、このような効果は、請求項４に記載の技術内容によって達成される効果に相当する。
【００４６】
また、上記製造方法により、低濃度ベース領域１０４ならびに高濃度ベース領域１１０とソース領域１０５が、同一マスク材を用いて自己整合的に形成される炭化珪素半導体装置においては、チャネル長の設計は必要に応じて任意に行うことができ、かつチャネル長の設計にフォトリソグラフィの合わせ精度を考慮にいれる必要はなくなる。さらに、チャネル長を従来のＳｉＣプレーナ型ＭＯＳＦＥＴよりも短くすることができるため、チャネル抵抗を小さくし素子のオン抵抗を低減することができる。なお、このような効果は、請求項８に記載の技術内容によって達成される効果に相当する。
【００４７】
次に、前述したＣＶＤ酸化膜のテーパエッチングについて、図３（ａ）〜同図（ｄ）の工程断面図を参照して詳細に説明する。
【００４８】
まず、図３（ａ）に示す工程においては、図２（ｂ）に示す工程で説明したように、エピタキシャル領域１０１に対して犠牲酸化を行って犠牲酸化膜を形成し、この犠牲酸化膜を除去した後のエピタキシャル領域１０１に対して、マスク材２００となるＣＶＤ酸化膜を例えば１．５μｍ程度堆積し、その上にフォトレジスト３００を塗布する。
【００４９】
次に、図３（ｂ）に示す工程においては、フォトレジスト３００の一部を選択的に露光後、有機溶剤によりパターニングを行い、残ったフォトレジスト３００を例えば１００℃程度の熱処理によりリフローし、図３（ｂ）に示すように側壁がなだらかなレジストパターン３０１を形成する。
【００５０】
次に、図３（ｃ）に示す工程においては、ＣＦ６ 、ＳＦ６ 、ＮＦ３ 、Ｃ２Ｆ６等のガスと酸素ガスを使用して、レジスタパターン３０１とＣＶＤ酸化膜２００のエッチングの選択比が１となるようにドライエッチングを行って、レジストパターン３０１の側壁の傾斜をＣＶＤ酸化膜２００に転写させる。
【００５１】
最後に、図３（ｄ）に示す工程においては、レジストパターン３０１を例えばアッシャー等で除去し、パターン側壁に傾斜（テーパ）が設けられたマスク材２００が完成する。
【００５２】
マスク材２００の傾斜（テーパ）角度θは、図３（ａ）に示すフォトレジスト３００をリフローさせる際の熱処理温度、時間、およびドライエッチングにおけるエッチングスピードによって決定される。
【００５３】
なお、テーパエッチング法としては、上述したレジストの後退を利用したドライエッチング法以外にも、例えばＣＨＦ３ ガスを使用してＳｉＣ基板の温度を０℃程度まで冷却し、上述したのと同様にフォトレジストマスクでＣＶＤ酸化膜のドライエッチングを行い、マスク材２００を形成してもよい。また、フォトレジストマスクを介してＣＶＤ酸化膜を例えばＨＦ溶液を用いてウエットエッチングすることによりＣＶＤ酸化膜は等方的にエッチングされ、ＣＶＤ酸化膜にアンダーカットを形成することができる。このような方法においても、マスク材２００にテーパを容易に形成することができる。
【００５４】
次に、図１に断面構造示す炭化珪素半導体装置の平面構造について、図４ならびに図５を参照して説明する。
【００５５】
図４ならびに図５は、図１に断面を示す炭化珪素半導体装置を上面からみた平面構造を示す図である。図１に示す断面構造は同じでも、図４と図５では異なる平面構造を有する。例えば図４に示す平面構造をセルアレイ型、図５に示す平面構造をストライプ型と呼ぶと、図４に示すセルアレイ型では、図４のＥ−Ｅ´線にもしくはＦ−Ｆ´線に沿った断面が図１に示す断面構造となるようにセルが配置されている。セルの最外周にはＰ型電界緩和領域（ガードリング）４００が形成され、ソース領域１０５にはＰ型のベースコンタクト領域４０１が形成されている。
【００５６】
一方、図５に示すストライプ型では、図５のＧ−Ｇ´線に沿った断面が図１に示す断面構造となり、同じく外周部にはガードリング５００が形成されている。
【００５７】
図２（ｃ）に示す工程で説明したように、ＳｉＣ基板１００を回転させながら傾斜をつけてイオン注入を行いＰ型ベース領域を形成する方法は、セルアレイ型、ストライプ型のどちらの平面構造に対しても適用可能である。さらに、ストライプ型の平面構造に対しては、以下に図６（ａ）〜同図（ｂ）を参照して説明するように、ＳｉＣ基板１００を回転させずに複数回イオン注入を行い、Ｐ型低濃度ベース領域１０４ならびにＰ＋ 型高濃度ベース領域１１０を形成するようにしてもよい。
【００５８】
次に、ＳｉＣ基板１００を回転させずに複数回イオン注入を行い、Ｐ型低濃度ベース領域１０４ならびにＰ＋ 型高濃度ベース領域１１０を形成する方法を、図６（ａ）〜同図（ｂ）を参照して説明する。
【００５９】
図６（ａ）に示す工程においては、テーパが形成されたマスク材２００を用いて、ＳｉＣ基板１００の法線方向に対して角度αだけ傾斜させて第１回目のイオン注入を行う（図５におけるＣ→Ｄの方向にイオン注入の方向ベクトルが傾斜される）。イオン注入は、例えば１００〜１０００℃の高温でアルミニウムイオンを１０ｋ〜１Ｍ（ｅＶ）の加速電圧で多段注入する。このとき、打ち込まれるイオンがマスク材２００に当たらないパターン開口部では、エピタキシャル領域１０１にアルミニウムイオンが導入され、Ｐ型低濃度ベース領域１０４が形成される。打ち込まれるアルミニウムイオンの一部は、図６（ａ）中に符号２０１で示す領域のようにマスク材２００のテーパ部分を一部貫通してエピタキシャル領域１０１に導入され、同じくＰ型低濃度ベース領域１０４を形成する。
【００６０】
次に、図６（ｂ）に示す工程においては、ＳｉＣ基板１００の法線に対して、図６（ａ）に示す工程で行ったイオン注入の傾斜方向とは反対方向に傾斜させた状態（図５におけるＤ→Ｃの方向にイオン注入の方向ベクトルが傾斜される）で第２回目のイオン注入を行う。イオン注入は、例えば１００〜１０００℃の高温でアルミニウムイオンを１０ｋ〜１Ｍ（ｅＶ）の加速電圧で多段注入する。打ち込まれるイオンがマスク材に当たらないパターン開口部では、エピタキシャル領域１０１にアルミニウムイオンが導入される。このとき第１回目のイオン注入でアルミニウムイオンが打ち込まれた領域に対して、再びアルミニウムイオンが導入された領域は、不純物濃度が高くなってＰ＋ 型高濃度ベース領域１１０を形成する。打ち込まれるアルミニウムイオンの一部は、図６（ｂ）中に符号２０１で示す領域のようにマスク材２００のテーパ部分を一部貫通してエピタキシャル領域１０１に導入され、同じくＰ型低濃度ベース領域１０４を形成する。
【００６１】
このように、パターン側壁にテーパが形成されたマスク材２００を用いて、まず任意の一方向から傾斜させて第１回目のイオン注入を行った後、ＳｉＣ基板１００の法線に対して反対方向から傾斜させて第２回目のイオン注入を行うことにより、図６（ｂ）に示すように、不純物濃度の低いＰ型ベース領域１０４と不純物濃度の高いＰ＋ 型ベース領域１１０を形成することができる。
【００６２】
このとき、イオン注入傾斜角度は０〜９０°の範囲で任意に設定することができるが、マスク材２００のテーパ角度θと同程度にしてイオン注入を行うようにすれば、マスク材２００のテーパラインを延長した方向に所定深さのＰ＋ 型高濃度ベース領域１１０を形成することができるので、素子の構造が設計しやすくなる。
【００６３】
なお、図５に示すストライプ型の平面構造において、水平方向（Ｃ−Ｄ方向）に対して図６（ａ）〜同図（ｂ）で説明したような斜め方向から２回のイオン注入を行うと、Ｇ−Ｇ´線に沿った断面での断面構造は、図１に示す断面構造となるが、図５に示すＢ−Ｂ´線に沿った断面での断面構造では、Ｐ＋ 型高濃度ベース領域１１０は図７に示すように形成される。
【００６４】
一方、図５に示す平面構造において、図５に示す水平方向（Ｃ−Ｄ方向）に対して斜め方向から２回のイオン注入を行い、さらにＣ−Ｄ方向とは垂直の方向に対して斜め方向からの２回のイオン注入を、図６（ａ）〜同図（ｂ）で説明したと同様にして行えば、図５のＢ−Ｂ´線に沿った断面での断面構造では、Ｐ型低濃度ベース領域１０４ならびにＰ＋ 型高濃度ベース領域１１０は図８に示すように形成される。なお、平面構造は、使用用途に応じて任意に選択される。
【００６５】
上述したように、ＳｉＣ基板１００の法線方向に対して斜め方向からイオン注入を２回行って低濃度ベース領域１０４と高濃度ベース領域１１０とからなるベース領域を形成することにより、ベース領域内に高濃度ベース領域１１０が形成され、ベース抵抗を小さくすることができる。このため、ソース領域１０５、高濃度ベース領域１１０とエピタキシャル領域１０１にて形成される寄生バイポーラトランジスタが動作しにくくなり、いわゆるアバランシェ耐量を大きくすることができる。
【００６６】
また、チャネル領域１０９は低濃度ベース領域１０４内に形成されるため、ゲートしきい値電圧を小さくすることができる。チャネル領域１０９は低濃度であるため、チャネル内における不純物散乱は小さくなる。これにより、チャネル移動度が大きくなり、チャネル抵抗を小さくすることができる。なお、このような効果は、請求項２に記載の技術内容によって達成される効果に相当する。
【００６７】
さらに、ＳｉＣ基板１００の法線方向に対して斜め方向からイオン注入を２回行って低濃度ベース領域１０４と高濃度ベース領域１１０とからなるベース領域を形成した炭化珪素半導体装置においても、上記と同様の効果を得ることができる。なお、このような効果は、請求項６に記載の技術内容によって達成される効果に相当する。
【００６８】
上記実施形態で用いられる炭化珪素（ＳｉＣ）のポリタイプは４Ｈが代表的であるが、６Ｈ、３Ｃ等その他のポリタイプであっても構わない。また、上記実施例では、すべてドレイン電極１０８をＳｉＣ基板１００の裏面に形成し、ソース電極１０７をＳｉＣ基板１００の表面に形成して電流を素子内部に縦方向に流す構造の炭化珪素半導体装置で説明したが、例えばドレイン電極１０８をソース電極１０７と同じくＳｉＣ基板１００の表面に形成して、電流を横方向に流す構造の電界効果トランジスタでも本発明は適用可能である。
【００６９】
また、上記実施形態においては、例えばドレイン領域１０１がＮ型、ベース領域１０４がＰ型となるような構成で説明したが、Ｎ型、Ｐ型の組み合わせはこの限りではなく、例えばドレイン領域１０１がＰ型となるように構成にしてもよい。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る炭化珪素半導体装置の構成を示す断面図である。
【図２】本発明の一実施形態に係る炭化珪素半導体装置の製造方法の工程を示す断面図である。
【図３】テーパエッチングの工程を示す断面図。
【図４】図１に示す装置の平面構造を示す図である。
【図５】図１に示す装置の他の平面構造を示す図である。
【図６】図５に示す平面構造における炭化珪素半導体装置の一製造方法の工程を示す断面図である。
【図７】図５におけるＢ−Ｂ´線に沿った断面構造を示す断面図である。
【図８】図５におけるＢ−Ｂ´線に沿った他の断面構造を示す断面図である。
【図９】従来のＳｉＣプレーナ型ＭＯＳＦＥＴの構成を示す断面図である。
【図１０】従来のＳｉＣプレーナ型ＭＯＳＦＥＴの製造方法の工程を示す断面図である。
【符号の説明】
１００ Ｎ＋ 型ＳｉＣ基板
１０１ Ｎ− 型ＳｉＣエピタキシャル領域
１０２ ゲート絶縁膜
１０３ ゲート電極
１０４ Ｐ型低濃度ベース領域
１０５ Ｎ＋ 型ソース領域
１０６ 層間絶縁膜
１０７ ソース電極
１０８ ドレイン電極
１０９ チャネル領域
１１０ Ｐ＋ 型高濃度ベース領域
２００、２０２ マスク材
３００ フォトレジスト
４００ Ｐ型電界緩和領域（ガードリング）
４０１ Ｐ型ベースコンタクト領域
【発明の属する技術分野】
本発明は、高速／高電圧スイッチング素子を形成するのに適した炭化珪素半導体装置の製造方法、及びその製造方法によって製造される炭化珪素半導体装置に関する。
【０００２】
【従来の技術】
炭化珪素（以下ＳｉＣと記す）はバンドギャップが広く、かつ最大絶縁破壊電界がシリコン（以下Ｓｉと記す）と比較して一桁も大きい。さらに、ＳｉＣの自然酸化物はＳｉＯ２ であり、Ｓｉと同様の方法によりＳｉＣの表面上に熱酸化膜を容易に形成できる。このため、ＳｉＣは電気自動車の高速／高電圧スイッチング素子、特に高電力ユニ／バイポーラ素子として用いた際に、非常に優れた材料となることが期待される。
【０００３】
図９は一般的なＳｉＣプレーナ型のＭＯＳＦＥＴ構造を示す断面図である。図９において、高濃度Ｎ＋ 型ＳｉＣ基板９００上にＮ− 型ＳｉＣエピタキシャル領域９０１が形成されている。エピタキシャル領域９０１の表層部における所定領域には、Ｐ− 型ベース領域９０４、およびＮ＋ 型ソース領域９０５が形成されている。また、エピタキシャル領域９０１の上にはゲート絶縁膜９０２を介してゲート電極９０３が形成され、ゲート電極９０３は層間絶縁膜９０６により被覆されている。Ｐ− 型ベース領域９０４およびＮ＋ 型ソース領域９０５に接するようにソース電極９０７が形成されているとともに、ＳｉＣ基板９００の裏面にはドレイン電極９０８が形成されている。
【０００４】
このような構造のプレーナ型ＭＯＳＦＥＴの動作は、ドレイン電極９０８とソース電極９０７との間に電圧が印加された状態で、ゲート電極９０３に正の電圧が印加されると、ゲート電極９０３に対向したベース領域９０４の表層に反転層のチャネル領域９０９が形成され、ドレイン電極９０８からソース電極９０７へと電流を流すことが可能となる。また、ゲート電極９０３に印加された電圧を取り除くことによってドレイン電極９０８とソース電極９０７との間は電気的に絶縁される。このような動作により、図９に示すＦＥＴは、スイッチング素子として機能することになる。
【０００５】
このようなＳｉＣを用いた高耐圧デバイスの製造においては、ＳｉＣはＳｉに比して不純物拡散係数が一桁程度小さいために、不純物領域をイオン注入技術により形成している。
【０００６】
次に、図９に示す従来のＳｉＣプレーナ型ＭＯＳＦＥＴの製造方法の一例を、図１０（ａ）〜（ｅ）の製造工程断面図を用いて説明する。
【０００７】
まず、図１０（ａ）に示す工程においては、Ｎ＋ 型ＳｉＣ基板９００の上に例えば不純物濃度が１Ｅ１４〜１Ｅ１８ｃｍ−３、厚さが１〜１００μｍのＮ−型ＳｉＣのエピタキシャル領域９０１を形成する。
【０００８】
次に、図１０（ｂ）に示す工程においては、エピタキシャル領域９０１に対して犠牲酸化を行い、犠牲酸化膜を形成した後その犠牲酸化膜を除去し、続いてパターン側壁に傾斜（テーパ）のない、もしくは傾斜の小さいマスク材１０００を用いて例えば１００〜１０００℃の高温でアルミニウムイオンをＳｉＣ基板９００に対して垂直に、１０ｋ〜１Ｍ（ｅＶ）の加速電圧で多段注入し、Ｐ型ベース領域９０４を形成する。総ドーズ量は例えば１Ｅ１２〜１Ｅ１６／ｃｍ２ である。なお、Ｐ型不純物としてはアルミニウムの他にほう素、ガリウムなどを用いてもよい。
【０００９】
次に、図１０（ｃ）に示す工程においては、マスク材１０００を除去した後、パターン側壁に傾斜（テーパ）のない、もしくは傾斜の小さいマスク材１００１を用いて例えば１００〜１０００℃の高温で燐イオンをＳｉＣ基板９００に対して垂直に、１０ｋ〜１Ｍ（ｅＶ）の加速電圧で多段注入し、Ｎ＋ 型ソース領域９０５を形成する。総ドーズ量は例えば１Ｅ１４〜１Ｅ１６／ｃｍ２ である。なお、Ｎ型不純物としては燐の他に窒素、ヒ素などを用いてもよい。
【００１０】
図１０（ｃ）に示す工程において、チャネル領域９０９はＰ型ベース領域９０４内に形成される。チャネル領域９０９の設計寸法は、図１０（ｃ）に示す工程で形成されるソース領域９０５とＰ型ベース領域９０４とが別々のマスク材を用いて形成されるため、マスク材１０００およびマスク材１００１をパターニングする際のフォトリソグラフィの合わせ精度を考慮に入れて設計する必要がある。例えば合わせ精度が２μｍであるとすると、ベース領域９０４の形成に２μｍ程度、ソース領域９０５の形成に２μｍ程度、そしてチャネル長は最低１μｍ程度は必要となる。このため、チャネル長の設計寸法は、これらの値を全て加えた５μｍ程度としなくてはならない。すなわち、チャネル領域９０９の設計寸法にフォトリソグラフィの合わせ精度を考慮しなければならず、チャネル長を必要以上に長く設計しなくてはならなかった。
【００１１】
なお、この従来例では、ソース領域９０５を形成するために燐イオンを注入する前に、Ｐ型ベース領域９０４を形成するためにアルミニウムイオンの注入を先に行ったが、ソース領域９０５を形成するために燐イオンの注入を先に行った後、ベース領域９０４を形成するためにアルミニウムイオンの注入を行ってもよい。
【００１２】
次に、図１０（ｄ）に示す工程においては、マスク材１００１を除去した後、例えば１０００〜１８００℃での熱処理を行い、注入した不純物を活性化させる。
【００１３】
最後に、図１０（ｅ）に示す工程においては、１２００℃程度での熱酸化によりゲート絶縁膜９０２を形成し、続いて例えば多結晶シリコンによりゲート電極９０３を形成する。さらに続いて、層間絶縁膜９０６としてＣＶＤ酸化膜を堆積する。
【００１４】
その後は特に図示しないが、層間絶縁膜９０６に対してソース領域９０５上にコンタクトホールを開孔し、ソース電極９０７を形成する。続いて、ＳｉＣ基板９００の裏面に金属膜を蒸着し、例えば６００〜１４００℃程度で金属膜を熱処理してオーミック電極となるドレイン電極９０８を形成し、図９に示す従来のＳｉＣプレーナ型ＭＯＳＦＥＴが完成する。
【００１５】
【発明が解決しようとする課題】
以上説明したように、不純物拡散係数の小さいＳｉＣを用いて、イオン注入によってＰ型ベース領域９０４を形成する従来のＳｉＣプレーナ型ＭＯＳＦＥＴにおいては、Ｎ＋ 型ソース領域９０５に対してベース領域９０４を十分に深く形成することが困難になっていた。そのため、ドレイン電極９０８に高電圧が印加されたときに、Ｐ型ベース領域９０４でパンチスルー現象が起きやすくなるといった不具合を招いていた。
【００１６】
このパンチスルー現象を防ぐためには、Ｐ型ベース領域９０４の不純物濃度を十分高くする必要がある。しかし、Ｐ型ベース領域９０４の不純物濃度を高くすると、チャネル領域９０９の不純物濃度が高くなり、ゲートしきい値電圧が高くなるという問題が生じることになる。さらに、不純物散乱の増大によりチャネル移動度が低下し、チャネル抵抗が大きくなるといった問題もあった。
【００１７】
また、図１０（ｃ）に示す工程で説明したように、Ｐ型ベース領域９０４と
Ｎ＋ 型ソース領域９０５をセルフアライン（自己整合的）に形成できないため、チャネル長が長くなり、オン抵抗が大きくなるといった不具合を招いていた。
【００１８】
そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、しきい値電圧の変動を防止でき、かつパンチスルー現象が生じない高耐圧の炭化珪素半導体装置の製造方法およびその製造方法によって製造される炭化珪素半導体装置を提供することにある。
【００１９】
また、他の目的とするところは、アバランシェ耐量が大きく、ベース領域とソース領域を自己整合的に形成でき、製造工程が簡単でチャネル抵抗の小さい炭化珪素半導体装置の製造方法およびその製造方法によって製造される炭化珪素半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、本発明の課題を解決する手段は、炭化珪素半導体基板に形成されたドレイン領域と、低濃度ベース領域ならびに高濃度ベース領域からなるベース領域と、前記ベース領域中に形成されたソース領域と、前記ベース領域中に形成されたチャネル領域とを具備した炭化珪素半導体装置の製造方法において、前記炭化珪素半導体基板上にマスク材を堆積する第１の工程と、前記第１の工程で堆積されたマスク材をパターニングする第２の工程と、前記第２の工程でパターニングされたマスク材を介して前記炭化珪素半導体基板中に不純物をイオン注入して、前記低濃度ベース領域ならびに前記高濃度ベース領域を形成する第３の工程とを備え、前記第３の工程は、前記炭化珪素半導体基板の法線を軸として前記炭化珪素半導体基板を回転させながら、前記炭化珪素半導体基板の法線方向に対して傾斜させて不純物をイオン注入することを特徴とする。
【００２１】
【発明の効果】
本発明によれば、ベース領域内に高濃度ベース領域が形成されているので、ベース抵抗を小さくすることができる。これにより、寄生バイポーラトランジスタが動作しにくくなり、いわゆるアバランシェ耐量を大きくすることができる。また、チャネル領域は低濃度ベース領域中に形成されるため、ゲートしきい値電圧を小さくすることができる。さらに、チャネル領域は低濃度となるため、チャネル内における不純物散乱は小さくなり、チャネル移動度を大きくでき、その結果チャネル抵抗を小さくすることができる。また、高濃度ベース領域がソース領域の下部に広く形成できるので、ベース領域とドレイン領域との接合に高電界が印加されても高濃度ベース領域には空乏層が広がらず、パンチスルー現象を防止することができる。
【００２２】
【発明の実施の形態】
以下、図面を用いて本発明の実施形態を説明する。
【００２３】
図１は本発明の一実施形態に係る炭化珪素半導体装置の構成を示す断面図である。図１では炭化珪素半導体装置の単位セルが３つ水平方向に連続して形成された構成を示しており、図１中Ａ１−Ａ１´及びＡ２−Ａ２´線によって単位セルに分離される。図１に示すように、高濃度Ｎ＋ 型ＳｉＣ基板１００上に、Ｎ−型ＳｉＣエピタキシャル領域１０１が形成されている。エピタキシャル領域（ドレイン領域）１０１の表層部における所定領域には、Ｐ型低濃度ベース領域１０４およびＰ＋ 型高濃度ベース領域１１０と、Ｎ＋ 型ソース領域１０５が形成されている。Ｐ型低濃度ベース領域１０４内にはチャネル領域１０９が形成されている。また、Ｎ− 型ＳｉＣエピタキシャル領域１０１上には、ゲート絶縁膜１０２を介してゲート電極１０３が形成され、ゲート電極１０３は層間絶縁膜１０６により被覆されている。Ｎ＋ 型ソース領域１０５及びＰ＋ 型高濃度ベース領域１１０に接するようにソース電極１０７が形成されるとともに、Ｎ＋ 型ＳｉＣ基板１００の裏面にはドレイン電極１０８が形成されている。
【００２４】
次に、上記構成の炭化珪素半導体装置の動作について説明する。
【００２５】
なお、基本的な動作は図９に示すＳｉＣプレーナ型ＭＯＳＦＥＴの動作と同様である。ドレイン電極１０８とソース電極１０７との間に電圧が印加された状態において、ゲート電極１０３に正の電圧が印加されると、ゲート電極１０３に対向してＰ型低濃度ベース領域１０４内に形成されたチャネル領域１０９の表層にチャネルが形成される。その結果、電流がドレイン領域１０１からチャネル領域１０９、ソース領域１０７を経て、ソース電極１０９へと流れる。
【００２６】
一方、ゲート電極１０３に印加された電圧を取り去ると、チャネル領域１０９の表層に形成されたチャネルは消失する。その結果、ドレイン領域１０１からソース領域１０５へと電流が流れなくなり、ドレイン電極１０８とソース電極１０７との間は電気的に絶縁される。このような動作により、図１に示すＦＥＴは、スイッチング素子として機能することになる。
【００２７】
このような構成においては、ドレイン耐圧が大きくなるとＰ＋ 型高濃度ベース領域１１０とＮ− 型エピタキシャル領域１０１との接合界面からエピタキシャル領域１０１側に伸張する空乏層によって、Ｐ型低濃度ベース領域１０４およびゲート絶縁膜１０２に印加される電界が緩和される。そして素子の耐圧は、Ｐ＋ 型高濃度ベース領域１１０とＮ− 型エピタキシャル領域１０１間のＰＮ接合のアバランシェブレークダウンで決まるので、ドレイン耐圧が高くなる。
【００２８】
次に、図１に示す構成の炭化珪素半導体装置の製造方法の一実施形態を、図２（ａ）〜同図（ｇ）の製造工程断面図を参照して説明する。なお、以下に示す製造方法は、図１に示す単位セルの製造工程について説明したものである。
【００２９】
まず、図２（ａ）に示す工程においては、Ｎ＋ 型ＳｉＣ基板１００上に、例えば不純物濃度が１Ｅ１４〜１Ｅ１８ｃｍ−３、厚さが１〜１００μｍのＮ− 型ＳｉＣエピタキシャル領域（ドレイン領域）１０１を形成する。
【００３０】
次に、図２（ｂ）に示す工程においては、エピタキシャル領域１０１に対して犠牲酸化を行った後その犠牲酸化膜を除去する。続いて例えばＣＶＤ酸化膜をマスク材として用い、このマスク材のパターン側壁に傾斜（テーパ）が設けられるようにテーパエッチングを行い、図２（ｂ）に示すようにマスクパターンの側壁に傾斜（テーパ）が形成されたマスク材２００を形成する。なお、ＣＶＤ酸化膜のテーパエッチングについては後述する。
【００３１】
ここで、ＳｉＣ基板１００の法線方向に対するパターン側壁の傾斜（テーパ）角度をθとすると、傾斜角度θは、低濃度ベース領域１０４および高濃度ベース領域１１０の深さやチャネル領域１０９の長さ、マスク材２００の厚さ、低濃度ベース領域１０４および高濃度ベース１１０を形成するの際にイオン注入する原子の種類、ならびにイオン注入時の角度等のプロセスおよびデバイス設計項目を勘案して決定されるが、例えば３０〜８０°程度が好ましい。
【００３２】
次に、図２（ｃ）に示す工程においては、側壁に傾斜が形成されたマスク材２００を用いて、ＳｉＣ基板１００を基板の法線を軸として回転させながら、法線方向に対して傾斜させて（この時のイオン注入傾斜角度をθとする）、例えば１００〜１０００℃の高温でアルミニウムイオンを１０ｋ〜１Ｍ（ｅＶ）の加速電圧で多段注入する。
【００３３】
まず、任意の一方向から傾斜させてイオン注入を行うと、打ち込まれるイオンがマスク材２００に当たらないパターン開口部では、エピタキシャル領域１０１にアルミニウムイオンが導入され、Ｐ型低濃度ベース領域１０４が形成される。このとき打ち込まれるアルミニウムイオンの一部は、図２中に符号２０１で示す領域のようにマスク材２００のテーパ部分を一部貫通してエピタキシャル領域１０１に導入され、同じくＰ型低濃度ベース領域１０４を形成する。
【００３４】
次に、ＳｉＣ基板１００を回転させながら反対方向からのイオン注入を行う。この時打ち込まれるイオンがマスク材２００に当たらないパターン開口部では、エピタキシャル領域１０１にアルミニウムイオンが導入される。ＳｉＣ基板１００が回転する前にアルミニウムイオンが打ち込まれた領域に対して、再びアルミニウムイオンが導入された領域は不純物濃度が高くなり、Ｐ＋ 型高濃度ベース領域１１０を形成する。打ち込まれるアルミニウムイオンの一部は、図２中に符号２０１で示す領域のようにマスク材２００のテーパ部分を一部貫通してエピタキシャル領域１０１に導入され、同じくＰ型低濃度ベース領域１０４を形成する。
【００３５】
このように、パターン側壁にテーパが形成されたマスク材２００を用いて、ＳｉＣ基板１００を回転させながら傾斜をつけてイオン注入を行うことにより、図２（ｃ）に示すように、不純物濃度の低い低濃度Ｐ型ベース領域１０４と不純物濃度の高いＰ＋ 型高濃度ベース領域１１０を形成することができる。このとき、イオン注入傾斜角度は０〜９０°の範囲で任意に設定できるが、マスク材２００のテーパ角度θと同程度にしてイオン注入を行うようにすれば、マスク材２００のテーパラインを延長した方向に所定の深さのＰ＋ 型高濃度ベース領域１１０が形成されるので、素子の構造を容易に設計することができる。
【００３６】
次に、図２（ｄ）に示す工程においては、テーパが形成されたマスク材２００を用いて、例えば１００〜１０００℃の高温で燐イオンを１０ｋ〜１Ｍ
（ｅＶ）の加速電圧で多段注入し、Ｎ＋ 型ソース領域１０５を形成する。総ドーズ量は例えば１Ｅ１４〜１Ｅ１６／ｃｍ２ である。Ｎ型不純物としては燐の他に窒素、ヒ素などを用いてもよい。
【００３７】
このとき、ソース領域１０５の外周のＰ型低濃度ベース領域１０４内には、チャネル領域１０９が形成される。ソース領域１０５とＰ型低濃度ベース領域１０４は、同一マスク材２００によりセルフアライン（自己整合的）に形成される。チャネル長は、マスク材２００のテーパ角度θと傾斜イオン注入角度α、およびイオン注入のエネルギーを考慮して設計されるものであり、チャネル長の設計は必要に応じて任意に行うことができる。したがって、チャネル長の設計にフォトリソグラフィの合わせ精度を考慮にいれる必要はなくなる。
【００３８】
次に、図２（ｅ）に示す工程においては、マスク材２００を除去した後、新たにフォトリソグラフィによりパターニングされたマスク材２０２を用いて、例えば１００〜１０００℃の高温でアルミニウムイオンを１０ｋ〜１Ｍ（ｅＶ）の加速電圧で多段注入し、Ｐ＋ 型高濃度ベース領域１１０に対してコンタクト領域２０３を形成する。総ドーズ量は例えば１Ｅ１２〜１Ｅ１６／ｃｍ２ である。Ｐ型不純物としてはアルミニウムの他にほう素、ガリウムなどを用いてもよい。
【００３９】
次に、図２（ｆ）に示す工程においては、マスク材２０２を除去した後、例えば１０００〜１８００℃での熱処理を行い、注入した不純物を活性化させる。
【００４０】
最後に、図２（ｇ）に示す工程においては、ゲート絶縁膜１０２を１２００℃程度での熱酸化により形成し、続いて例えば多結晶シリコンによりゲート電極１０３形成し、その後層間絶縁膜１０６としてＣＶＤ酸化膜を堆積する。
【００４１】
その後は、特に図示しないが、層間絶縁膜１０６に対してコンタクトホールを開孔し、ソース電極１０７を形成する。また、ＳｉＣ基板１００の裏面にドレイン電極１０８として金属膜を蒸着し、例えば６００〜１４００℃程度で熱処理してオーミック電極とし、図１に示す炭化珪素半導体装置が完成する。
【００４２】
このように、パターン側壁に傾斜（テーパ）が設けられたマスク材２００を用いてＳｉＣ基板１００を回転させながら傾斜をつけてイオン注入を行うことにより、低濃度ベース領域１０４と高濃度ベース領域１１０からなるベース領域を形成するようにしているので、ベース領域内に高濃度のベース領域１１０が形成され、ベース抵抗を小さくすることができる。このため、ソース領域１０５、高濃度ベース領域１１０とエピタキシャル領域（ドレイン領域）１０１にて形成される寄生バイポーラトランジスタが動作しにくくなり、いわゆるアバランシェ耐量を大きくすることができる。
【００４３】
また、チャネル領域１０９は低濃度ベース領域１０４内に形成されるため、ゲートしきい値電圧を小さくできる。さらに、チャネル領域１０９は低濃度であるため、チャネル内における不純物散乱は小さくなり、チャネル移動度を大きくでき、その結果チャネル抵抗を小さくすることができる。なお、このような効果は、請求項１に記載の技術内容によって達成される効果に相当する。また、上記製造工程において製造される炭化珪素半導体装置においても、上述したと同様な効果を得ることができる。なお、このような効果は、請求項５に記載の技術内容によって達成される効果に相当する。
【００４４】
さらに、パターン側壁に傾斜（テーパ）が形成されたマスク材２００を介してイオン注入を行い、低濃度ベース領域１０４と高濃度ベース領域１１０からなるベース領域を形成するようにしたので、高濃度ベース領域１１０を広く形成することができる。したがって、高濃度ベース領域１１０がソース領域１０５の下部に広く形成され、高濃度ベース領域１１０とエピタキシャル領域１０１との接合面に高電界が印加されても、高濃度ベース領域１１０には空乏層が伸張しないため、パンチスルー現象を防止することができる。なお、このような効果は、請求項３に記載の技術内容によって達成される効果に相当する。また、パターン側壁に傾斜（テーパ）が形成されたマスク材２００を介してイオン注入を行い、低濃度ベース領域１０４と高濃度ベース領域１１０からなるベース領域を形成する製造方法により製造される炭化珪素半導体装置においても、上述したと同様な効果を得ることができる。なお、このような効果は、請求項７に記載の技術内容によって達成される効果に相当する。
【００４５】
さらにまた、上記製造方法においては、低濃度ベース領域１０４ならびに高濃度のベース領域１１０を形成するためのマスク材と、ソース領域１０５を形成するためのマスク材とを、同一マスク材で兼用するようにしているので、チャネル領域１０９の寸法設計においてマスクずれを見込んだデザイン設計が不要となり、製造プロセスの簡略化を図ることができる。なお、このような効果は、請求項４に記載の技術内容によって達成される効果に相当する。
【００４６】
また、上記製造方法により、低濃度ベース領域１０４ならびに高濃度ベース領域１１０とソース領域１０５が、同一マスク材を用いて自己整合的に形成される炭化珪素半導体装置においては、チャネル長の設計は必要に応じて任意に行うことができ、かつチャネル長の設計にフォトリソグラフィの合わせ精度を考慮にいれる必要はなくなる。さらに、チャネル長を従来のＳｉＣプレーナ型ＭＯＳＦＥＴよりも短くすることができるため、チャネル抵抗を小さくし素子のオン抵抗を低減することができる。なお、このような効果は、請求項８に記載の技術内容によって達成される効果に相当する。
【００４７】
次に、前述したＣＶＤ酸化膜のテーパエッチングについて、図３（ａ）〜同図（ｄ）の工程断面図を参照して詳細に説明する。
【００４８】
まず、図３（ａ）に示す工程においては、図２（ｂ）に示す工程で説明したように、エピタキシャル領域１０１に対して犠牲酸化を行って犠牲酸化膜を形成し、この犠牲酸化膜を除去した後のエピタキシャル領域１０１に対して、マスク材２００となるＣＶＤ酸化膜を例えば１．５μｍ程度堆積し、その上にフォトレジスト３００を塗布する。
【００４９】
次に、図３（ｂ）に示す工程においては、フォトレジスト３００の一部を選択的に露光後、有機溶剤によりパターニングを行い、残ったフォトレジスト３００を例えば１００℃程度の熱処理によりリフローし、図３（ｂ）に示すように側壁がなだらかなレジストパターン３０１を形成する。
【００５０】
次に、図３（ｃ）に示す工程においては、ＣＦ６ 、ＳＦ６ 、ＮＦ３ 、Ｃ２Ｆ６等のガスと酸素ガスを使用して、レジスタパターン３０１とＣＶＤ酸化膜２００のエッチングの選択比が１となるようにドライエッチングを行って、レジストパターン３０１の側壁の傾斜をＣＶＤ酸化膜２００に転写させる。
【００５１】
最後に、図３（ｄ）に示す工程においては、レジストパターン３０１を例えばアッシャー等で除去し、パターン側壁に傾斜（テーパ）が設けられたマスク材２００が完成する。
【００５２】
マスク材２００の傾斜（テーパ）角度θは、図３（ａ）に示すフォトレジスト３００をリフローさせる際の熱処理温度、時間、およびドライエッチングにおけるエッチングスピードによって決定される。
【００５３】
なお、テーパエッチング法としては、上述したレジストの後退を利用したドライエッチング法以外にも、例えばＣＨＦ３ ガスを使用してＳｉＣ基板の温度を０℃程度まで冷却し、上述したのと同様にフォトレジストマスクでＣＶＤ酸化膜のドライエッチングを行い、マスク材２００を形成してもよい。また、フォトレジストマスクを介してＣＶＤ酸化膜を例えばＨＦ溶液を用いてウエットエッチングすることによりＣＶＤ酸化膜は等方的にエッチングされ、ＣＶＤ酸化膜にアンダーカットを形成することができる。このような方法においても、マスク材２００にテーパを容易に形成することができる。
【００５４】
次に、図１に断面構造示す炭化珪素半導体装置の平面構造について、図４ならびに図５を参照して説明する。
【００５５】
図４ならびに図５は、図１に断面を示す炭化珪素半導体装置を上面からみた平面構造を示す図である。図１に示す断面構造は同じでも、図４と図５では異なる平面構造を有する。例えば図４に示す平面構造をセルアレイ型、図５に示す平面構造をストライプ型と呼ぶと、図４に示すセルアレイ型では、図４のＥ−Ｅ´線にもしくはＦ−Ｆ´線に沿った断面が図１に示す断面構造となるようにセルが配置されている。セルの最外周にはＰ型電界緩和領域（ガードリング）４００が形成され、ソース領域１０５にはＰ型のベースコンタクト領域４０１が形成されている。
【００５６】
一方、図５に示すストライプ型では、図５のＧ−Ｇ´線に沿った断面が図１に示す断面構造となり、同じく外周部にはガードリング５００が形成されている。
【００５７】
図２（ｃ）に示す工程で説明したように、ＳｉＣ基板１００を回転させながら傾斜をつけてイオン注入を行いＰ型ベース領域を形成する方法は、セルアレイ型、ストライプ型のどちらの平面構造に対しても適用可能である。さらに、ストライプ型の平面構造に対しては、以下に図６（ａ）〜同図（ｂ）を参照して説明するように、ＳｉＣ基板１００を回転させずに複数回イオン注入を行い、Ｐ型低濃度ベース領域１０４ならびにＰ＋ 型高濃度ベース領域１１０を形成するようにしてもよい。
【００５８】
次に、ＳｉＣ基板１００を回転させずに複数回イオン注入を行い、Ｐ型低濃度ベース領域１０４ならびにＰ＋ 型高濃度ベース領域１１０を形成する方法を、図６（ａ）〜同図（ｂ）を参照して説明する。
【００５９】
図６（ａ）に示す工程においては、テーパが形成されたマスク材２００を用いて、ＳｉＣ基板１００の法線方向に対して角度αだけ傾斜させて第１回目のイオン注入を行う（図５におけるＣ→Ｄの方向にイオン注入の方向ベクトルが傾斜される）。イオン注入は、例えば１００〜１０００℃の高温でアルミニウムイオンを１０ｋ〜１Ｍ（ｅＶ）の加速電圧で多段注入する。このとき、打ち込まれるイオンがマスク材２００に当たらないパターン開口部では、エピタキシャル領域１０１にアルミニウムイオンが導入され、Ｐ型低濃度ベース領域１０４が形成される。打ち込まれるアルミニウムイオンの一部は、図６（ａ）中に符号２０１で示す領域のようにマスク材２００のテーパ部分を一部貫通してエピタキシャル領域１０１に導入され、同じくＰ型低濃度ベース領域１０４を形成する。
【００６０】
次に、図６（ｂ）に示す工程においては、ＳｉＣ基板１００の法線に対して、図６（ａ）に示す工程で行ったイオン注入の傾斜方向とは反対方向に傾斜させた状態（図５におけるＤ→Ｃの方向にイオン注入の方向ベクトルが傾斜される）で第２回目のイオン注入を行う。イオン注入は、例えば１００〜１０００℃の高温でアルミニウムイオンを１０ｋ〜１Ｍ（ｅＶ）の加速電圧で多段注入する。打ち込まれるイオンがマスク材に当たらないパターン開口部では、エピタキシャル領域１０１にアルミニウムイオンが導入される。このとき第１回目のイオン注入でアルミニウムイオンが打ち込まれた領域に対して、再びアルミニウムイオンが導入された領域は、不純物濃度が高くなってＰ＋ 型高濃度ベース領域１１０を形成する。打ち込まれるアルミニウムイオンの一部は、図６（ｂ）中に符号２０１で示す領域のようにマスク材２００のテーパ部分を一部貫通してエピタキシャル領域１０１に導入され、同じくＰ型低濃度ベース領域１０４を形成する。
【００６１】
このように、パターン側壁にテーパが形成されたマスク材２００を用いて、まず任意の一方向から傾斜させて第１回目のイオン注入を行った後、ＳｉＣ基板１００の法線に対して反対方向から傾斜させて第２回目のイオン注入を行うことにより、図６（ｂ）に示すように、不純物濃度の低いＰ型ベース領域１０４と不純物濃度の高いＰ＋ 型ベース領域１１０を形成することができる。
【００６２】
このとき、イオン注入傾斜角度は０〜９０°の範囲で任意に設定することができるが、マスク材２００のテーパ角度θと同程度にしてイオン注入を行うようにすれば、マスク材２００のテーパラインを延長した方向に所定深さのＰ＋ 型高濃度ベース領域１１０を形成することができるので、素子の構造が設計しやすくなる。
【００６３】
なお、図５に示すストライプ型の平面構造において、水平方向（Ｃ−Ｄ方向）に対して図６（ａ）〜同図（ｂ）で説明したような斜め方向から２回のイオン注入を行うと、Ｇ−Ｇ´線に沿った断面での断面構造は、図１に示す断面構造となるが、図５に示すＢ−Ｂ´線に沿った断面での断面構造では、Ｐ＋ 型高濃度ベース領域１１０は図７に示すように形成される。
【００６４】
一方、図５に示す平面構造において、図５に示す水平方向（Ｃ−Ｄ方向）に対して斜め方向から２回のイオン注入を行い、さらにＣ−Ｄ方向とは垂直の方向に対して斜め方向からの２回のイオン注入を、図６（ａ）〜同図（ｂ）で説明したと同様にして行えば、図５のＢ−Ｂ´線に沿った断面での断面構造では、Ｐ型低濃度ベース領域１０４ならびにＰ＋ 型高濃度ベース領域１１０は図８に示すように形成される。なお、平面構造は、使用用途に応じて任意に選択される。
【００６５】
上述したように、ＳｉＣ基板１００の法線方向に対して斜め方向からイオン注入を２回行って低濃度ベース領域１０４と高濃度ベース領域１１０とからなるベース領域を形成することにより、ベース領域内に高濃度ベース領域１１０が形成され、ベース抵抗を小さくすることができる。このため、ソース領域１０５、高濃度ベース領域１１０とエピタキシャル領域１０１にて形成される寄生バイポーラトランジスタが動作しにくくなり、いわゆるアバランシェ耐量を大きくすることができる。
【００６６】
また、チャネル領域１０９は低濃度ベース領域１０４内に形成されるため、ゲートしきい値電圧を小さくすることができる。チャネル領域１０９は低濃度であるため、チャネル内における不純物散乱は小さくなる。これにより、チャネル移動度が大きくなり、チャネル抵抗を小さくすることができる。なお、このような効果は、請求項２に記載の技術内容によって達成される効果に相当する。
【００６７】
さらに、ＳｉＣ基板１００の法線方向に対して斜め方向からイオン注入を２回行って低濃度ベース領域１０４と高濃度ベース領域１１０とからなるベース領域を形成した炭化珪素半導体装置においても、上記と同様の効果を得ることができる。なお、このような効果は、請求項６に記載の技術内容によって達成される効果に相当する。
【００６８】
上記実施形態で用いられる炭化珪素（ＳｉＣ）のポリタイプは４Ｈが代表的であるが、６Ｈ、３Ｃ等その他のポリタイプであっても構わない。また、上記実施例では、すべてドレイン電極１０８をＳｉＣ基板１００の裏面に形成し、ソース電極１０７をＳｉＣ基板１００の表面に形成して電流を素子内部に縦方向に流す構造の炭化珪素半導体装置で説明したが、例えばドレイン電極１０８をソース電極１０７と同じくＳｉＣ基板１００の表面に形成して、電流を横方向に流す構造の電界効果トランジスタでも本発明は適用可能である。
【００６９】
また、上記実施形態においては、例えばドレイン領域１０１がＮ型、ベース領域１０４がＰ型となるような構成で説明したが、Ｎ型、Ｐ型の組み合わせはこの限りではなく、例えばドレイン領域１０１がＰ型となるように構成にしてもよい。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る炭化珪素半導体装置の構成を示す断面図である。
【図２】本発明の一実施形態に係る炭化珪素半導体装置の製造方法の工程を示す断面図である。
【図３】テーパエッチングの工程を示す断面図。
【図４】図１に示す装置の平面構造を示す図である。
【図５】図１に示す装置の他の平面構造を示す図である。
【図６】図５に示す平面構造における炭化珪素半導体装置の一製造方法の工程を示す断面図である。
【図７】図５におけるＢ−Ｂ´線に沿った断面構造を示す断面図である。
【図８】図５におけるＢ−Ｂ´線に沿った他の断面構造を示す断面図である。
【図９】従来のＳｉＣプレーナ型ＭＯＳＦＥＴの構成を示す断面図である。
【図１０】従来のＳｉＣプレーナ型ＭＯＳＦＥＴの製造方法の工程を示す断面図である。
【符号の説明】
１００ Ｎ＋ 型ＳｉＣ基板
１０１ Ｎ− 型ＳｉＣエピタキシャル領域
１０２ ゲート絶縁膜
１０３ ゲート電極
１０４ Ｐ型低濃度ベース領域
１０５ Ｎ＋ 型ソース領域
１０６ 層間絶縁膜
１０７ ソース電極
１０８ ドレイン電極
１０９ チャネル領域
１１０ Ｐ＋ 型高濃度ベース領域
２００、２０２ マスク材
３００ フォトレジスト
４００ Ｐ型電界緩和領域（ガードリング）
４０１ Ｐ型ベースコンタクト領域
Claims (8)
- 炭化珪素半導体基板に形成されたドレイン領域と、低濃度ベース領域ならびに高濃度ベース領域からなるベース領域と、前記ベース領域中に形成されたソース領域と、前記ベース領域ならびに前記ソース領域上に形成されたゲート電極と、前記低濃度ベース領域中に形成されたチャネル領域とを具備した炭化珪素半導体装置の製造方法において、
前記炭化珪素半導体基板上にマスク材を堆積する第１の工程と、
前記第１の工程で堆積されたマスク材をパターニングする第２の工程と、
前記第２の工程でパターニングされたマスク材を介して前記炭化珪素半導体基板中に不純物をイオン注入して、前記低濃度ベース領域ならびに前記高濃度ベース領域を形成する第３の工程とを備え、
前記第３の工程は、前記炭化珪素半導体基板の法線を軸として前記炭化珪素半導体基板を回転させながら、前記炭化珪素半導体基板の法線方向に対して傾斜させて不純物をイオン注入する
ことを特徴とする炭化珪素半導体装置の製造方法。 - 炭化珪素半導体基板に形成されたドレイン領域と、低濃度ベース領域ならびに高濃度ベース領域からなるベース領域と、前記ベース領域中に形成されたソース領域と、前記ベース領域ならびに前記ソース領域上に形成されたゲート電極と、前記低濃度ベース領域中に形成されたチャネル領域とを具備した炭化珪素半導体装置の製造方法において、
前記炭化珪素半導体基板上にマスク材を堆積する第１の工程と、
前記第１の工程で堆積されたマスク材をパターニングする第２の工程と、
前記第２の工程でパターニングされたマスク材を介して前記炭化珪素半導体基板中に不純物をイオン注入して、前記低濃度ベース領域ならびに前記高濃度ベース領域を形成する第３の工程とを備え、
前記第３の工程は、前記炭化珪素半導体基板の法線方向に対して傾斜させて第１回目のイオン注入を行う工程と、
前記炭化珪素半導体基板の法線方向に対して、前記第１回目のイオン注入の傾斜とは反対方向に傾斜させた状態で第２回目のイオン注入を行う工程との、少なくとも２回のイオン注入を行う工程からなる
ことを特徴とする炭化珪素半導体装置の製造方法。 - 前記マスク材は、テーパエッチングによりパターニングされて、前記マスク材のパターン側壁に傾斜（テーパ）が形成される
ことを特徴とする請求項１又は２に記載の炭化珪素半導体装置の製造方法。 - 前記低濃度ベース領域ならびに前記高濃度ベース領域を形成する際に使用されるマスク材と、前記半導体基板中に不純物をイオン注入して前記ソース領域を形成する際に使用されるマスク材とを、同一マスク材で兼用することを特徴とする請求項１，２又は３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
- 炭化珪素半導体基板中に形成されたドレイン領域と、
前記炭化珪素半導体基板の法線を軸として前記炭化珪素半導体基板を回転させながら、前記炭化珪素半導体基板の法線方向に対して傾斜させてイオン注入を行って形成された低濃度ベース領域ならびに高濃度ベース領域からなるベース領域と、
前記ベース領域に中に形成されたソース領域と、
前記ベース領域ならびに前記ソース領域上に形成されたゲート電極と、
前記低濃度ベース領域中に形成されたチャネル領域と
を具備することを特徴とする炭化珪素半導体装置。 - 炭化珪素半導体基板中に形成されたドレイン領域と、
前記炭化珪素半導体基板の法線方向に対して傾斜させて第１回目のイオン注入を行い、さらに前記炭化珪素半導体基板の法線方向に対して前記第１回目のイオン注入の傾斜とは反対方向に傾斜させて第２回目のイオン注入を行って形成された低濃度ベース領域ならびに高濃度ベース領域からなるベース領域と、
前記ベース領域中に形成されたソース領域と、
前記ベース領域ならびに前記ソース領域上に形成されたゲート電極と、
前記低濃度ベース領域中に形成されたチャネル領域と
を具備することを特徴とする炭化珪素半導体装置。 - 前記低濃度ベース領域ならびに高濃度ベース領域は、
パターン側壁に傾斜（テーパ）が設けられたマスク材を介して、前記炭化珪素半導体基板中に不純物をイオン注入して形成される
ことを特徴とする請求項５又は６に記載の炭化珪素半導体装置。 - 前記低濃度のベース領域ならびに前記高濃度のベース領域と前記ソース領域は、同一のマスク材を介して前記炭化珪素半導体基板中に不純物をイオン注入して自己整合的に形成される
ことを特徴とする請求項５，６又は７のいずれか１項に記載の炭化珪素半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002192362A JP3617507B2 (ja) | 2002-07-01 | 2002-07-01 | 炭化珪素半導体装置の製造方法、及びその製造方法によって製造される炭化珪素半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002192362A JP3617507B2 (ja) | 2002-07-01 | 2002-07-01 | 炭化珪素半導体装置の製造方法、及びその製造方法によって製造される炭化珪素半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004039744A true JP2004039744A (ja) | 2004-02-05 |
| JP3617507B2 JP3617507B2 (ja) | 2005-02-09 |
Family
ID=31701657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002192362A Expired - Fee Related JP3617507B2 (ja) | 2002-07-01 | 2002-07-01 | 炭化珪素半導体装置の製造方法、及びその製造方法によって製造される炭化珪素半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617507B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054765A (ja) * | 2007-08-27 | 2009-03-12 | Mitsubishi Electric Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2009212172A (ja) * | 2008-03-03 | 2009-09-17 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US8421151B2 (en) | 2009-10-22 | 2013-04-16 | Panasonic Corporation | Semiconductor device and process for production thereof |
| WO2013077068A1 (ja) | 2011-11-24 | 2013-05-30 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP2015041644A (ja) * | 2013-08-20 | 2015-03-02 | 富士電機株式会社 | Ｍｏｓ型半導体装置の製造方法 |
| JP2017098294A (ja) * | 2015-11-18 | 2017-06-01 | 株式会社豊田中央研究所 | 炭化珪素半導体装置 |
| WO2017186033A1 (zh) * | 2016-04-29 | 2017-11-02 | 北京世纪金光半导体有限公司 | 一种基于自对准工艺的SiC MOSFET制造方法 |
| JP2018190994A (ja) * | 2018-07-10 | 2018-11-29 | 株式会社東芝 | 半導体装置 |
| WO2019017076A1 (ja) * | 2017-07-18 | 2019-01-24 | 株式会社日立パワーデバイス | 半導体装置およびその製造方法 |
| DE112018005451T5 (de) | 2017-11-13 | 2020-07-30 | Mitsubishi Electric Corporation | Siliciumcarbid-halbleitereinheit und verfahren zur herstellung einer siliciumcarbid-halbleitereinheit |
| US10741686B2 (en) | 2015-09-14 | 2020-08-11 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device and semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4620564B2 (ja) * | 2005-10-03 | 2011-01-26 | 三菱電機株式会社 | 半導体装置 |
-
2002
- 2002-07-01 JP JP2002192362A patent/JP3617507B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054765A (ja) * | 2007-08-27 | 2009-03-12 | Mitsubishi Electric Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2009212172A (ja) * | 2008-03-03 | 2009-09-17 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US8421151B2 (en) | 2009-10-22 | 2013-04-16 | Panasonic Corporation | Semiconductor device and process for production thereof |
| WO2013077068A1 (ja) | 2011-11-24 | 2013-05-30 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP2013110331A (ja) * | 2011-11-24 | 2013-06-06 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| CN103890922A (zh) * | 2011-11-24 | 2014-06-25 | 住友电气工业株式会社 | 制造半导体器件的方法 |
| JP2015041644A (ja) * | 2013-08-20 | 2015-03-02 | 富士電機株式会社 | Ｍｏｓ型半導体装置の製造方法 |
| US10741686B2 (en) | 2015-09-14 | 2020-08-11 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device and semiconductor device |
| JP2017098294A (ja) * | 2015-11-18 | 2017-06-01 | 株式会社豊田中央研究所 | 炭化珪素半導体装置 |
| WO2017186033A1 (zh) * | 2016-04-29 | 2017-11-02 | 北京世纪金光半导体有限公司 | 一种基于自对准工艺的SiC MOSFET制造方法 |
| WO2019017076A1 (ja) * | 2017-07-18 | 2019-01-24 | 株式会社日立パワーデバイス | 半導体装置およびその製造方法 |
| JP2019021761A (ja) * | 2017-07-18 | 2019-02-07 | 株式会社 日立パワーデバイス | 半導体装置およびその製造方法 |
| CN110521002A (zh) * | 2017-07-18 | 2019-11-29 | 株式会社日立功率半导体 | 半导体器件及其制造方法 |
| CN110521002B (zh) * | 2017-07-18 | 2022-11-11 | 株式会社日立功率半导体 | 半导体器件及其制造方法 |
| DE112018005451T5 (de) | 2017-11-13 | 2020-07-30 | Mitsubishi Electric Corporation | Siliciumcarbid-halbleitereinheit und verfahren zur herstellung einer siliciumcarbid-halbleitereinheit |
| JP2018190994A (ja) * | 2018-07-10 | 2018-11-29 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3617507B2 (ja) | 2005-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6135709B2 (ja) | トレンチゲート型半導体装置の製造方法 | |
| JP6049784B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US8754422B2 (en) | Semiconductor device and process for production thereof | |
| JP5102411B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006073740A (ja) | 半導体装置及びその製造方法 | |
| JP2018060924A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003523089A (ja) | 交互導電性ゾーンを有するｍｏｓゲートデバイス | |
| JP2004303964A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH09283535A (ja) | 半導体装置の製造方法 | |
| JP3617507B2 (ja) | 炭化珪素半導体装置の製造方法、及びその製造方法によって製造される炭化珪素半導体装置 | |
| JP3369388B2 (ja) | 半導体装置 | |
| US9099435B2 (en) | Method of manufacturing semiconductor device | |
| US20110068390A1 (en) | Semiconductor device and method for manufacturing same | |
| US11677019B2 (en) | IGBT device with narrow mesa and manufacture thereof | |
| JP3985727B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006303272A (ja) | 半導体装置、及びその製造方法 | |
| WO2006082618A1 (ja) | 半導体装置およびその製造方法 | |
| JP2006140250A (ja) | 半導体装置及びその製造方法 | |
| JPH1197685A (ja) | 縦型電界効果トランジスタ及びその製造方法 | |
| JP4059846B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003046082A (ja) | 半導体装置及びその製造方法 | |
| JP2001352062A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3997886B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH1074939A (ja) | パワーｍｏｓｆｅｔ | |
| US6878997B2 (en) | Compensation component and method for fabricating the component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |