JP5400252B2 - 半導体素子、半導体装置、およびその製造方法 - Google Patents

半導体素子、半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP5400252B2
JP5400252B2 JP2013522045A JP2013522045A JP5400252B2 JP 5400252 B2 JP5400252 B2 JP 5400252B2 JP 2013522045 A JP2013522045 A JP 2013522045A JP 2013522045 A JP2013522045 A JP 2013522045A JP 5400252 B2 JP5400252 B2 JP 5400252B2
Authority
JP
Japan
Prior art keywords
region
silicon carbide
body region
impurity
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013522045A
Other languages
English (en)
Other versions
JPWO2013035300A1 (ja
Inventor
雅彦 庭山
正雄 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013522045A priority Critical patent/JP5400252B2/ja
Application granted granted Critical
Publication of JP5400252B2 publication Critical patent/JP5400252B2/ja
Publication of JPWO2013035300A1 publication Critical patent/JPWO2013035300A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本願は、半導体素子に関する。特に、高耐圧、大電流用に使用される、炭化珪素半導体素子（パワー半導体デバイス）に関する。
炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップの大きな高硬度の半導体材料であり、パワー素子、耐環境素子、高温動作素子、高周波素子等の種々の半導体装置に応用されている。中でも、スイッチング素子や整流素子などのパワー素子への応用が注目されている。ＳｉＣを用いたパワー素子は、Ｓｉパワー素子よりも電力損失を大幅に低減できるなどの利点がある。また、ＳｉＣパワー素子は、そのような特性を活かして、Ｓｉパワー素子と比較して、より小型の半導体装置を実現することができる。
ＳｉＣを用いたパワー素子のうち代表的な半導体素子は金属−絶縁体−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＩＳＦＥＴ）である。以下、ＳｉＣのＭＩＳＦＥＴを、単に「ＳｉＣ−ＦＥＴ」と称する場合がある。金属−酸化物−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）は、ＭＩＳＦＥＴの一種である。
ＳｉＣのｐｎ接合に順方向電流を流すと、基板底面転位に起因して積層欠陥が増大するというＳｉＣ固有の問題が報告されている。ＳｉＣ−ＦＥＴをスイッチング素子として、例えば、モータ等の負荷を駆動制御する電力変換器などに用いる場合に、この問題が生じる。電力変換器のスイッチング素子としてＳｉＣ−ＦＥＴを用いる場合、ＳｉＣ−ＦＥＴがオフ状態に「還流電流」を流すことがある。この還流電流の経路として、ＳｉＣ−ＦＥＴに内在するｐｎ接合を用いることがある。このようなｐｎ接合は、ＳｉＣ−ＦＥＴを構成する半導体素子の内部に存在し、ダイオードとして機能するため、「ボディダイオード」と称されている。ＳｉＣ−ＦＥＴに内在するｐｎ接合ダイオード（ボディダイオード）を還流ダイオードとして用いると、ｐｎ接合であるボディダイオードに順方向に電流を流すことになる。このような電流がＳｉＣのｐｎ接合を流れると、ボディダイオードによるバイポーラ動作によってＳｉＣ−ＦＥＴの結晶劣化（ｐｎ接合における積層欠陥増大）が進行すると考えられている（例えば、特許文献１）。
ＳｉＣ−ＦＥＴの結晶劣化が進行すると、ボディダイオードのオン電圧が上昇する可能性がある。また、ボディダイオードを還流ダイオードとして用いると、ｐｎ接合ダイオードのバイポーラ動作に起因して、ダイオードがオン状態からオフ状態に遷移するとき、逆回復電流が流れる。逆回復電流はリカバリー損失を発生させ、スイッチング速度の低下も招く。
ボディダイオードを還流ダイオードとして用いることによって生じる、このような問題を解決するため、電子部品である還流ダイオード素子をＳｉＣ−ＦＥＴと逆並列に接続し、還流ダイオード素子に還流電流を流すことが提案されている（例えば特許文献２）。
特開２００８−１７２３７号公報 特開２００２−２９９６２５号公報 国際公開第２０１０／１２５８１９号
しかしながら、上述の従来技術によれば、還流ダイオード素子をＳｉＣ−ＦＥＴとは別に用いる必要がるため、部品点数が増大したり、製造コストが上昇したりする。本願の、限定的ではない例示的なある実施形態は、部品点数を増やすことなく、ＳｉＣ半導体装置の結晶劣化の進行を抑制することで高信頼性を保つことが可能なＳｉＣ半導体素子を提供することにある。
本願の一態様による半導体素子の製造方法は、半導体基板上に第１導電型の第１炭化珪素半導体層を形成する工程（Ａ）と、前記第１炭化珪素半導体層上にボディ領域を規定する第１マスクを形成する工程（Ｂ）と、前記第１マスクを用いて、第２導電型の不純物を注入することにより、前記第１炭化珪素半導体層中に、ボディ注入領域を形成する工程（Ｃ）と、前記第１マスクの側面にサイドウォールを形成する工程（Ｄ）と、前記第１マスクおよびサイドウォールを用いて、第１導電型の不純物を注入することにより、前記第１炭化珪素半導体層中に不純物注入領域を形成し、第２導電型の不純物を注入することにより、前記第１炭化珪素半導体層中に第１ボディ注入領域を形成する工程（Ｅ）と、前記第１炭化珪素半導体層を熱処理することにより、前記不純物注入領域および前記第１ボディ注入領域からそれぞれ不純物領域および第１ボディ領域を形成し、前記ボディ注入領域の前記不純物注入領域および前記第１ボディ注入領域以外の領域に第２ボディ領域を画定し、前記第１炭化珪素半導体層のボディ注入領域以外の領域にドリフト領域を画定する工程（Ｆ）とを包含する。
本願の一態様による半導体素子は、第１導電型の半導体基板と、前記半導体基板の主面上に位置する第１導電型の第１炭化珪素半導体層と、前記第１炭化珪素半導体層内に位置する第２導電型のボディ領域と、前記ボディ領域内に位置する第１導電型の不純物領域と、前記第１炭化珪素半導体層上であって、前記ボディ領域および前記不純物領域の少なくとも一部にそれぞれ接して配置された第１導電型の第２炭化珪素半導体層と、前記第２炭化珪素半導体層上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記不純物領域と電気的に接続された第１オーミック電極と、前記半導体基板の裏面に設けられた第２オーミック電極とを備え、前記ボディ領域は、第１ボディ領域と、少なくとも前記第１ボディ領域の下方を含む位置に配置され前記ボディ領域の底面に接する第２ボディ領域とを含み、前記第１ボディ領域の不純物濃度は、前記第２ボディ領域の不純物濃度よりも高く、前記不純物領域における第２導電型不純物の不純物濃度は、前記第１ボディ領域における第２導電型不純物の不純物濃度よりも低い。
本願の一態様によれば、半導体層の結晶劣化が抑制され、高信頼性を有する還流ダイオードを内蔵型のＳｉＣ半導体素子を提供することができる。
（ａ）は、第１の実施形態の半導体素子の実施形態を示す断面図であり、（ｂ）および（ｃ）は、ユニットセルの配置を示す模式図である。 図１に示す半導体素子１００における、第２炭化珪素半導体層１０６の不純物濃度および膜厚に対する、半導体素子１００の閾値Ｖｔｈおよびチャネルダイオードの立ち上がり電圧｜Ｖｆ０｜の関係を示す図である。 第１の実施形態の半導体素子の順方向特性の一例を示す図である。 第１の実施形態の半導体素子の逆方向特性の一例を示す図である。 （ａ）から（ｈ）は、半導体素子１００の製造方法を説明するための工程断面図である。 （ａ）から（ｄ）は、半導体素子１００の他の製造方法を説明するための工程断面図である。 （ａ）から（ｅ）は、半導体素子１００の製造方法を説明するための工程断面図である。 （ａ）は半導体装置を示す上面図であり、（ｂ）はユニットセル１００ｕの断面図であり、（ｃ）は（ａ）の線Ｅ−Ｆにおける断面図である。 典型的なインバータ回路１０００の構成を示す回路図である。 半導体素子（ＳｉＣ−ＭＩＳＦＥＴ）１１００の断面図である。 ＳｉＣボディダイオードの立ち上がり電圧を説明するためのグラフである。 図６に示すインバータ回路の３相インバータの１相分を取り出した回路図である。 図９に示す回路の動作波形を示すタイミングチャートである。 ｐｎ接合ダイオードの逆回復電流について説明するためのグラフである。
本願発明者は、特許文献２に開示された、ＳｉＣ−ＦＥＴと逆並列に接続された還流ダイオードとによる回路について詳細に検討した。図６は、このような、還流ダイオード素子を有する典型的なインバータ回路１０００の構成を示している。
インバータ回路１０００は、モータなどの負荷１５００を駆動するための回路であり、ＳｉＣ−ＦＥＴからなる複数の半導体素子１１００を備えている。インバータ回路１０００では、半導体素子１１００と、逆並列で還流ダイオード素子１２００とが接続されている。半導体素子１１００を通してオン電流（ＩＦ）が流れ、還流ダイオード素子１２００を通して還流電流（ＩＲ）が流れる。直列に接続された２つの半導体素子１１００から１つのセットが構成されており、３つのセットが直流電源２０００に対して並列的に設けられている。各半導体素子１１００のゲート電位は、コントローラによって制御される。
図７は、半導体素子（ＳｉＣ−ＦＥＴ）１１００の構成を示している。半導体素子１１００は、炭化珪素（ＳｉＣ）半導体から構成されており、ｎ+基板（ＳｉＣ基板）１１９の上に、ｎ-ドリフト領域１２０が積層された構造を有している。ｎ-ドリフト領域１２０の上部には、ｐボディ領域１３０が形成されており、ｐボディ領域１３０の上部に、ｐボディコンタクト領域１３２とｎ+不純物領域１４０とが形成されている。そして、ｐボディコンタクト領域１３２およびｎ+不純物領域１４０の上には、第１オーミック電極１４５が形成されている。
ｎ-ドリフト領域１２０、ｐボディ領域１３０およびｎ+不純物領域１４０の表面には、チャネルエピタキシャル層１５０が形成されている。さらに、チャネルエピタキシャル層１５０の上には、ゲート絶縁膜１６０およびゲート電極１６５が形成されている。チャネルエピタキシャル層１５０のうち、ｐボディ領域１３０の上面に接する部分には、チャネル領域が形成される。ｎ+基板１１９の裏面には第２オーミック電極１７０が形成されている。
半導体素子１１００には、ボディダイオード１８０が内蔵されている。すなわち、ｐボディ領域１３０とｎ-ドリフト領域１２０との間のｐｎ接合によって、ボディダイオード１８０が形成されている。
ＳｉＣはワイドバンドギャップ半導体であるので、ボディダイオード１８０の室温での立ち上がり電圧Ｖｆ（第２オーミック電極１７０を基準とした場合の第１オーミック電極１４５の電位Ｖｓｄ）は、３Ｖ付近（約２．７Ｖ）と比較的高く、損失が大きい。
図８は、異なる動作温度における、ボディダイオード１８０の電流電圧特性および立ち上がり電圧を表している。ボディダイオード１８０について、その電流電圧特性を示すカーブから接線近似で求めた立ち上がり電圧Ｖｆは、２５℃で約２．８Ｖと高く、このような高い立ち上がり電圧のダイオードは実用的ではない。動作温度が高くなると、Ｖｆは小さくなる。また、前述したように、ボディダイオード１８０を還流ダイオードとして用いると、半導体素子１１００の結晶劣化が進行し、ボディダイオード１８０における電気抵抗が大きくなり損失が増大するという問題がある。
したがって、インバータ回路１０００においてボディダイオード１８０を還流ダイオード素子１２００の代わりとして使用することは困難である。
ボディダイオード１８０はｐｎ接合ダイオードであり、バイポーラ動作の素子である。ボディダイオード１８０がオフになるとき、逆回復電流が流れ、それゆえに、リカバリー損失が発生する。その結果、逆回復電流が流れる期間が発生するため、半導体素子１１００の高速スイッチングを実行することが極めて難しくなる。また、スイッチング損失が増大するため、スイッチング周波数を上げることが困難になる。
図９は、図６に示す回路中の一部構成を説明のために抜き出して示す回路図である。図９に示すように、直流電源２０００がモータ等の誘導性負荷２１００に電力を供給する。ハイサイドＭＩＳＦＥＴ Ｈと、ローサイドＭＩＳＦＥＴ Ｌとが直列に接続されている。ハイサイドＭＩＳＦＥＴ ＨとローサイドＭＩＳＦＥＴ Ｌを駆動するコントローラ２２００は、ハイサイドＭＩＳＦＥＴ Ｈのゲート駆動電圧Ｖｇ１と、ローサイドＭＩＳＦＥＴ Ｌのゲート駆動電圧Ｖｇ２を出力する。
コントローラ２２００は、直流電源２０００とともに、各ＭＯＳＦＥＴ（半導体素子）の電位を設定する「電位設定部」として機能し、この電位設定部により、図示される半導体装置が駆動される。
図９において、矢印で示される電流Ｉ１、Ｉ２は、矢印の方向に流れるとき、正の値を有し、矢印の方向とは反対の方向に流れるとき、負の値を有するものとする。
図１０（ａ）〜（ｅ）は、図９に示した回路の動作波形であり、誘導性負荷２１００へ電流を流す時の各部の電圧および電流を示すタイミングチャートである。
ハイサイドＭＩＳＦＥＴ Ｈのゲート駆動電圧Ｖｇ１と、ローサイドＭＩＳＦＥＴ Ｌのゲート駆動電圧Ｖｇ２とは排他的にオン、オフされる。また、ハイサイドＭＩＳＦＥＴ ＨとローサイドＭＩＳＦＥＴ Ｌとが同時にオンし短絡破壊することを防止するため、Ｖｇ１とＶｇ２との間にはデッドタイムＴｄ１、Ｔｄ２が設けられる。
図１０のタイミングチャートにおける初期状態は、Ｖｇ２がオンし、図９に示した矢印９６の経路に電流が流れている状態を示している。次に、Ｖｇ２がオフし、デッドタイムＴｄ１の間、図９に示した矢印９７の経路、すなわちローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子を電流が流れる。このとき、電流Ｉ１は負の値を示している。
ローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子に電流が流れている状態で、ハイサイドＭＩＳＦＥＴ Ｈをオンすると、ローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子に電圧が印加される。この電圧は、還流ダイオード素子にとっては逆方向電圧である。このため、図９に示した矢印９５の経路で、ローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子に逆回復電流が流れた後、ローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子がオフする。より詳しくは、ハイサイドＭＩＳＦＥＴ Ｈがオンすると、そのタイミングでハイサイドＭＩＳＦＥＴ ＨからローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子を貫通する逆回復電流が、ピーク電流９８で示すように過渡的に流れる。この逆回復電流は、誘導性負荷２１００に流れることはないが、図９の矢印９５で示すようにハイサイドＭＩＳＦＥＴ Ｈに流れる電流に重畳され、スイッチング損失の増大、過電流による素子破壊、ノイズ発生等を引き起こす原因となる。
ローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子がオフすると、図９に示した矢印９４の経路で電流が流れる。次に、Ｖｇ１がオフし、デッドタイム期間Ｔｄ２の間、図９に示した矢印９７の経路、すなわちローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子に電流が流れる。
ローサイドＭＩＳＦＥＴ Ｌに逆並列に接続された還流ダイオード素子を電流が流れている状態で、ローサイドＭＩＳＦＥＴ Ｌがオンし、図９に示した矢印９６の経路で、すなわちローサイドＭＩＳＦＥＴ Ｌのチャネルに電流が流れ、初期状態に戻る。なお、ハイサイドＭＩＳＦＥＴ ＨとローサイドＭＩＳＦＥＴ Ｌとではオン／オフ動作のタイミングが異なるが、逆回復電流はハイサイド側でも発生するため、ハイサイド側の還流ダイオード素子にも電流は流れる。
次に、図１１を参照しながら、ｐｎ接合ダイオードの逆回復電流について説明する。図１１中の曲線（ａ）及び（ｂ）は、Ｓｉを用いたｐｎ接合ダイオード（Ｓｉ−ＰＮＤ）の電流変化の測定結果を示している。曲線（ａ）は２５℃（Ｔｊ＝２５℃）の結果であり、曲線（ｂ）は１５０℃（Ｔｊ＝１５０℃）の結果である。
曲線（ａ）及び（ｂ）からわかるように、ｐｎ接合ダイオードには逆回復電流が発生する期間があり、それにより、インバータ回路１０００の特性の悪化（例えば、スイッチングの高速化の阻害およびスイッチング損失の増大）を招く。逆回復電流は、２５℃の曲線（ａ）よりも、１５０℃の曲線（ｂ）の方が大きく、したがって、Ｓｉ−ｐｎ接合ダイオードは高温ほど特性が悪化する。
一方、図１１中の曲線（ｃ）は、ＳｉＣを用いたショットキーバリアダイオード（ＳｉＣ−ＳＢＤ）の電流変化の測定結果を示している。曲線（ｃ）の場合、逆回復電流は、曲線（ａ）および（ｂ）と比較して小さいことがわかる。また、曲線（ｃ）は、２５℃と１５０℃との両方の結果であるので、ＳｉＣ−ＳＢＤでは高温の場合でも逆回復電流はほとんど生じないことがわかる。それゆえに、Ｓｉ−ＰＮＤと比較すると、還流ダイオード素子１２００としてＳｉＣ−ＳＢＤを使用することが好ましい。ＳＢＤの立ち上がり電圧は、ＳｉＣ−ＦＥＴのボディダイオードと比較して低い。このため、還流電流が小さいときは、ＳＢＤに還流電流が流れるため、ボディダイオードに還流電流が流れることはない。このため、ＳｉＣ−ＦＥＴの結晶劣化を抑制することができる。つまり、ＳｉＣ−ＦＥＴと逆並列にＳｉＣ−ＳＢＤを接続すれば、還流電流を流すことができ、かつ信頼性の高いＦＥＴを実現し得る。
しかしながら、還流ダイオード素子としてＳｉＣのＳＢＤを用いると、炭化珪素半導体材料はまだ高価であるがゆえにＳｉＣのＳＢＤも高価であり、回路コストの増大を招くことになる。更に特許文献２のＳｉＣ−ＦＥＴを電力変換器に用いると、ボディダイオードに還流電流が流れた場合にＳｉＣ−ＦＥＴの耐圧劣化等の故障率が上昇し、信頼性の低い電力変換器となるという問題もある。また、ＳｉＣ−ＳＢＤ搭載分だけ部品点数が多くなることで電力変換器がその分大きくなり、小型化軽量化が望まれる電力変換器の要望に逆行することとなる。
本願発明者はこのような、課題に鑑み、新規な半導体素子、半導体装置およびその製造方法を想到した。
本発明の一態様の概要は以下の通りである。
本発明の一態様である半導体素子の製造方法は、半導体基板上に第１導電型の第１炭化珪素半導体層を形成する工程（Ａ）と、前記第１炭化珪素半導体層上にボディ領域を規定する第１マスクを形成する工程（Ｂ）と、前記第１マスクを用いて、第２導電型の不純物を注入することにより、前記第１炭化珪素半導体層中に、ボディ注入領域を形成する工程（Ｃ）と、前記第１マスクの側面にサイドウォールを形成する工程（Ｄ）と、前記第１マスクおよびサイドウォールを用いて、第１導電型の不純物を注入することにより、前記第１炭化珪素半導体層中に不純物注入領域を形成し、第２導電型の不純物を注入することにより、前記第１炭化珪素半導体層中に第１ボディ注入領域を形成する工程（Ｅ）と、前記第１炭化珪素半導体層を熱処理することにより、前記不純物注入領域および前記第１ボディ注入領域からそれぞれ不純物領域および第１ボディ領域を形成し、前記ボディ注入領域の前記不純物注入領域および前記第１ボディ注入領域以外の領域に第２ボディ領域を画定し、前記第１炭化珪素半導体層のボディ注入領域以外の領域にドリフト領域を画定する工程（Ｆ）とを包含する。
前記工程（Ｅ）において、前記ボディ注入領域中の前記不純物注入領域よりも深い領域に前記第２導電型の不純物が位置するように、前記第２導電型不純物を注入してもよい。
前記第１ボディ領域および前記第２ボディ領域はそれぞれ底部分および壁部分を含み、前記第１炭化珪素半導体層中において、前記不純物領域は前記第１炭化珪素半導体層の表面領域に位置しており、前記第１ボディ領域の底部分は前記不純物領域の下方に位置し、前記第１ボディ領域の壁部分は、前記不純物領域の側方に位置し、かつ前記第１炭化珪素半導体層の表面に接しており、前記第２ボディ領域の底部分は前記第１ボディ領域の底部分の下方に位置し、前記第２ボディ領域の壁部分は、前記第１ボディ領域の壁部分よりも外側に位置していてもよい。
前記半導体素子の製造方法は、前記工程（Ｆ）の前に前記不純物注入領域中に前記第１ボディ領域の底部分に少なくとも達するコンタクト注入領域を形成する工程をさらに包含し、前記工程（Ｆ）において、前記コンタクト注入領域からコンタクト領域を形成してもよい。
前記半導体素子の製造方法は、前記工程（Ｆ）の後に、前記第１炭化珪素半導体層の表面に第２炭化珪素半導体層を形成する工程と、前記第２炭化珪素半導体層上にゲート絶縁膜を形成する工程と前記ゲート絶縁膜上にゲート電極を形成する工程と、前記不純物領域の一部および前記コンタクト領域が露出するように、前記ゲート絶縁膜および前記第２炭化珪素半導体層の一部を除去する工程と、前記露出した不純物領域の一部および前記コンタクト領域に接するように第１オーミック電極を形成する工程と、前記半導体基板の前記第１炭化珪素半導体層が接していない面に接するように第２オーミック電極を形成する工程とをさらに包含してもよい。
前記半導体素子の製造方法は、前記工程（Ａ）、（Ｂ）、（Ｄ）、（Ｅ）、（Ｃ）、（Ｆ）の順に各工程を行い、前記工程（Ｅ）と（Ｃ）との間に、前記サイドウォールを除去する工程をさらに包含してもよい。
本発明の他の一態様である半導体素子は、第１導電型の半導体基板と、前記半導体基板の主面上に位置する第１導電型の第１炭化珪素半導体層と、前記第１炭化珪素半導体層内に位置する第２導電型のボディ領域と、前記ボディ領域内に位置する第１導電型の不純物領域と、前記第１炭化珪素半導体層上であって、前記ボディ領域および前記不純物領域の少なくとも一部にそれぞれ接して配置された第１導電型の第２炭化珪素半導体層と、前記第２炭化珪素半導体層上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記不純物領域と電気的に接続された第１オーミック電極と、前記半導体基板の裏面に設けられた第２オーミック電極とを備え、前記ボディ領域は、第１ボディ領域と、少なくとも前記第１ボディ領域の下方を含む位置に配置され前記ボディ領域の底面に接する第２ボディ領域とを含み、前記第１ボディ領域の不純物濃度は、前記第２ボディ領域の不純物濃度よりも高く、前記不純物領域における第２導電型不純物の不純物濃度は、前記第１ボディ領域における第２導電型不純物の不純物濃度よりも低い。
前記第１ボディ領域および前記第２ボディ領域は、それぞれ、前記半導体基板の主面と垂直な方向に少なくとも１５ｎｍおよび１００ｎｍの厚さを有し、前記第１ボディ領域の不純物濃度は、前記第２ボディ領域の不純物濃度の２倍以上であってもよい。
前記第１ボディ領域は、前記不純物領域の底よりも下方および前記不純物領域の側方に位置しており、前記不純物領域の側方において、前記第１炭化珪素半導体層の表面に接していてもよい。
前記第１ボディ領域のうち前記第２炭化珪素層に接する部分が前記第１ボディ領域のうち、前記不純物領域の下方に位置する部分よりも浅い位置に配置されていてもよい。
前記第１ボディ領域および前記第２ボディ領域はそれぞれ底部分および壁部分を含み、前記第１炭化珪素半導体層中において、前記不純物領域は前記第１炭化珪素半導体層の表面領域に位置しており、前記第１ボディ領域の底部分は前記不純物領域の下方に位置し、前記第１ボディ領域の壁部分は、前記不純物領域の側方に位置し、かつ前記第１炭化珪素半導体層の表面に接しており、前記第２ボディ領域の底部分は前記第１ボディ領域の底部分の下方に位置し、前記第２ボディ領域の壁部分は、前記第１ボディ領域の壁部分よりも外側に位置していてもよい。
前記第１オーミック電極を基準とする前記第２オーミック電極および前記ゲート電極に印加される電位はそれぞれＶｄｓおよびＶｇｓであり、ゲート閾値電圧はＶｔｈであり、Ｖｇｓ≧Ｖｔｈの場合、前記第２炭化珪素半導体層を介して前記第２オーミック電極から前記第１オーミック電極へ電流が流れ、０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、Ｖｄｓが０ボルトよりも小さくなるにつれて、前記ボディ領域から前記第１炭化珪素半導体層へ電流が流れ始める前に前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ電流が流れてもよい。
前記半導体基板、前記第１炭化珪素半導体層、前記ボディ領域、前記不純物領域、前記第２炭化珪素半導体層、前記ゲート絶縁膜、前記ゲート電極、前記第１オーミック電極、および前記第２オーミック電極は、金属−絶縁体−半導体電界効果トランジスタを構成しており、前記第１オーミック電極の電位を基準とする前記第２オーミック電極の電位をＶｄｓ、前記第１オーミック電極の電位を基準とする前記ゲート電極の電位をＶｇｓ、前記金属−絶縁体−半導体電界効果トランジスタのゲート閾値電圧をＶｔｈ、前記第２オーミック電極から前記第１オーミック電極へ流れる電流の向きを順方向、前記第１オーミック電極から前記第２オーミック電極へ流れる電流の向きを逆方向と定義すると、Ｖｇｓ≧Ｖｔｈの場合、前記金属−絶縁体−半導体電界効果トランジスタは、前記第２炭化珪素半導体層を介して前記第２オーミック電極と前記第１オーミック電極との間を導通し、０ボルト≦Ｖｇｓ＜Ｖｔｈの場合、前記金属−絶縁体−半導体電界効果トランジスタは、前記順方向に電流を流さず、Ｖｄｓ＜０ボルトのとき、前記第１オーミック電極から前記第２炭化珪素半導体層を介して前記第２オーミック電極へ前記逆方向に電流を流すダイオードとして機能し、前記ダイオードの立ち上がり電圧の絶対値は、前記ボディ領域と前記第１炭化珪素半導体層とにより構成されるボディダイオードの立ち上がり電圧の絶対値よりも小さくてもよい。
前記第１ボディ領域の不純物濃度が１×１０18ｃｍ-3以上、１×１０20ｃｍ-3以下であり、前記第２ボディ領域の不純物濃度が１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下であってもよい。
前記第２炭化珪素半導体層は、前記不純物領域、および前記第１炭化珪素半導体層のうち前記第２ボディ領域に隣接する領域と電気的に接続され、前記第１ボディ領域上に配置されていてもよい。
前記第２炭化珪素半導体層はエピタキシャル成長により形成されていてもよい。
本発明の他の一態様にかかる半導体装置は、上記いずれかの半導体素子を複数含む半導体装置であって、前記複数の半導体素子の前記半導体基板および前記第１炭化珪素半導体層は、それぞれ、互いに接続されており、前記半導体基板の主面に平行な面において前記複数の半導体素子を囲む第２導電型のリング領域が、前記第１炭化珪素半導体層中に配置されており、前記リング領域の深さ方向の不純物濃度分布は、前記ボディ領域の深さ方向の不純物濃度分布と等しい。
本発明の一態様によれば、ボディ領域を二つの領域で構成することにより、半導体素子の閾値を調整する第１ボディ領域と、ドリフト領域とのｐｎ接合を形成する第２ボディ領域の濃度を独立に制御できる。よって、半導体素子の耐圧不良やリーク不良を抑制することができる。また、第１導電型の不純物領域における第２導電型不純物の不純物濃度が、第１ボディ領域における第２導電型の不純物の不純物濃度よりも低いため、不純物領域において、実効的な第１導電型の不純物濃度が第２導電型の不純物の影響を受けることを抑制し、第１導電型の不純物領域の濃度低下が生じにくくなる。さらに、不純物領域における第１導電型の不純物濃度の制御性が高まり、不純物濃度のばらつきを低減させることができる。よって、半導体素子のオン抵抗の増大を抑制し、素子特性のばらつきを抑制することもできる。
以下、図面を参照しながら本発明の半導体素子の実施形態を詳細に説明する。以下の実施形態の半導体素子は、チャネル領域として機能する炭化珪素半導体層と、炭化珪素半導体層に流れる電流を制御するゲート電極と、炭化珪素半導体層に電気的に接続された第１オーミック電極および第２オーミック電極とによって構成されるＭＩＳＦＥＴを含む。このＭＩＳＦＥＴは、第１オーミック電極の電位を基準とするゲート電極の電位がゼロ以上であってトランジスタの閾値電圧Ｖｔｈ未満の場合に、第１オーミック電極からチャネル領域を介して第２オーミック電極に電流を流すダイオードとして動作する。
本願明細書では、第１オーミック電極Ｓの電位を基準とする第２オーミック電極Ｄの電位をＶｄｓ、第１オーミック電極Ｓの電位を基準とするゲート電極Ｇの電位をＶｇｓとし、第２オーミック電極Ｄから第１オーミック電極Ｓへ流れる電流の向きを「順方向」、第１オーミック電極Ｓから第２オーミック電極Ｄへ流れる電流の向きを「逆方向」と定義する。なお、電位および電圧の単位は、いずれも、ボルト（Ｖ）である。
（第１の実施形態）
以下、図面を参照しながら、半導体素子の第１の実施形態を説明する。図１（ａ）は本実施形態の半導体素子１００の断面を模式的に示している。図１（ａ）には、一点鎖線の右側および左側にそれぞれ位置する２つの半導体素子１００の断面が示されている。これらは、ユニットセル１００ｕを構成しており、市販される半導体装置は、複数のユニットセルを含む。
半導体素子１００は、第１導電型の半導体基板１０１と、半導体基板１０１の主面上に位置する第１導電型の第１炭化珪素半導体層１０２’とを備える。本実施形態では、第１導電型がｎ型であり第２導電型がｐ型である。しかし、第１導電型がｐ型であり第２導電型がｎ型であってもよい。半導体基板１０１は、ｎ+型の導電性を有し炭化珪素によって構成される。第１炭化珪素半導体層１０２’は、ｎ-型である。ｎまたはｐの導電型の右肩の「＋」又は「−」は、不純物の相対的な濃度を表している。「ｎ+」は「ｎ」よりもｎ型不純物濃度が高いことを意味し、「ｎ-」は「ｎ」よりもｎ型不純物濃度が低いことを意味している。
第１炭化珪素半導体層１０２’内には、第２導電型のボディ領域１０３が設けられている。第１炭化珪素半導体層１０２’のボディ領域１０３以外の領域をドリフト領域１０２と呼ぶ。ボディ領域１０３内には、第１炭化珪素半導体層１０２’の表面１０２’ｓに接している、第１導電型の不純物領域１０４が位置している。
ボディ領域１０３は、第２導電型の第１ボディ領域１０３ａと第２導電型の第２ボディ領域１０３ｂとを含む。第１ボディ領域１０３ａは、不純物領域１０４の下方に位置する底部分１０３ａｂおよび不純物領域１０４の側方に位置する壁部分１０３ａｗを有している。つまり、第１ボディ領域１０３ａは不純物領域１０４の下方および側方に位置しており、不純物領域１０４の側方において、第１炭化珪素半導体層の表面１０２’ｓと接している。第２ボディ領域１０３ｂはボディ領域１０３の底面１０３ｕに接しており、第１ボディ領域１０３ａの底部分１０３ａｂの下方に位置する底部分１０３ｂｂと第１ボディ領域１０３ａの壁部分１０３ａｗの側方に位置する壁部分１０３ｂｗを有する。
不純物領域１０４の下方において、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂは、半導体基板１０１の主面と垂直な方向に少なくとも１５ｎｍ、１００ｎｍの厚さを有している。図１（ａ）に示すように、第２ボディ領域１０３ｂは、第１ボディ領域１０３ａおよび不純物領域１０４を覆うように不純物領域１０４下方から第１炭化珪素半導体層１０２’の表面１０２’ｓに伸びる壁部分１０３ｂｗを有している。壁部分１０３ｂｗの厚さは、不純物領域１０４の下方から第１炭化珪素半導体層１０２’の表面１０２’ｓへ向かうほど小さくなっている。また、第１ボディ領域１０３ａは不純物領域１０４を覆うように不純物領域１０４下方から第１炭化珪素半導体層１０２’の表面１０２’に伸びる壁部分１０３ａｗを有している。
このように第１ボディ領域１０３ａは第２ボディ領域１０３ｂの壁部分１０３ｂｗに囲まれ、第２ボディ領域１０３ｂ内に位置しており、第１ボディ領域１０３ａはドリフト領域１０２と接していない。また、不純物領域１０４は第１ボディ領域１０３ａの壁部１３ａｗに囲まれ、第１ボディ領域１０３ａ内に位置している。半導体基板１０１の主面に垂直な方向から見た場合、第１ボディ領域１０３ａの外周は、第２ボディ領域１０３ｂ内部で、表面に近いほど広がる分布をしている。
本実施形態では、第１炭化珪素半導体層１０２’の表面１０２’ｓおよび不純物領域１０４の側面に接する領域１０２ａが第１ボディ領域１０３ａの壁部分１０３ａｗと不純物領域１０４との間に位置している。この領域１０２ａは、本実施形態では、ドリフト領域１０２と同じ第２導電型を有し、同じ程度の濃度で第２導電型の不純物を含んでいる。しかし、領域１０２ａは第１ボディ領域１０３ａと同程度に第２導電型の不純物を含んでいてもよい。また、第１ボディ領域１０３ａはｐ+型であり、第２ボディ領域１０３ｂはｐ型である。第１ボディ領域１０３ａの不純物濃度は、第２ボディ領域１０３ｂの不純物濃度の２倍以上であってもよい。ここで、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの不純物濃度は、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂが隣接する位置において比較する。
以下において詳細に説明するように、第１ボディ領域１０３ａは、サイドウォールを有する不純物領域１０４を形成するためのマスクを用いて、不純物領域１０４よりも深い位置に不純物を注入することによって形成される。このため、不純物領域１０４における第２導電型不純物の不純物濃度は、第１ボディ領域１０３ａにおける第２導電型不純物の不純物濃度よりも低くなっている。ここで、不純物領域１０４および第１ボディ領域１０３ａにおける第２導電型不純物の不純物濃度は、第１炭化珪素半導体層１０２’における同じ深さにおいて比較する。この時、サイドウォールの下方では、サイドウォールを通過する分、第１ボディ領域１０３ａを形成するための不純物が第１炭化珪素半導体層１０２’内で浅く位置する。これにより、第１炭化珪素半導体層１０２’の表面１０２’ｓに接する第１ボディ領域１０３ａの壁部分１０３ａｗが形成される。
不純物領域１０４における第２導電型の不純物の不純物濃度が、第１ボディ領域における第２導電型の不純物の不純物濃度よりも低いため、不純物領域１０４が第１導電型になるために相殺される第１導電型の不純物の量は少なくてすむ。このため、高濃度の不純物領域１０４を形成しやすくなる。また、第１導電型の不純物濃度の制御性が高まり、素子特性のばらつきを抑制することができる。
半導体素子１００は、不純物領域１０４において、第１ボディ領域１０３ａを貫通し、第２ボディ領域１０３ｂに接している第２導電型のコンタクト領域１０５を有していてもよい。コンタクト領域１０５は、ｐ+型であってもよい。不純物領域１０４上には第１オーミック電極１０９が形成されている。第１オーミック電極１０９は、不純物領域１０４およびコンタクト領域１０５の表面に形成され、不純物領域１０４およびコンタクト領域１０５の両方と電気的に接触している。第１ボディ領域１０３ａの不純物濃度が十分に大きい場合には、コンタクト領域１０５を設けなくてもよい。この場合、不純物領域１０４に、第１ボディ領域１０３ａを露出するコンタクトトレンチを設け、トレンチ内に第１オーミック電極１０９を形成することにより第１ボディ領域１０３ａと第１オーミック電極１０９とを直接接触させてもよい。
ドリフト領域１０２のうち、ボディ領域１０３と隣接する領域１０２ｊ、つまり、隣接する２つのユニットセルの各ボディ領域１０３間に挟まれる領域１０２ｊの説明を簡便にするためにＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）領域と呼ぶこととする。この領域は第１炭化珪素半導体層１０２’からなるため、不純物濃度は第１炭化珪素半導体層１０２’と同じであってもよいがＪＦＥＴ領域１０２ｊにおける抵抗低減のために、第１導電型の不純物（ここではｎ型）をイオン注入等により導入し、第１炭化珪素半導体層１０２’よりも不純物濃度を高くしてもよい。
第１炭化珪素半導体層１０２’上には、ボディ領域１０３および不純物領域１０４の少なくとも一部にそれぞれ接する第１導電型の第２炭化珪素半導体層１０６が設けられている。第２炭化珪素半導体層１０６は、不純物領域１０４および第１炭化珪素半導体層１０２’のうち、第２ボディ領域１０３ｂに隣接するＪＦＥＴ領域１０２ｊと電気的に接続されており、かつ、第１ボディ領域１０３ａ上に形成されていてもよい。具体的には、第１ボディ領域１０３ａにおいて、壁部分１０３ａｗの一部が第２炭化珪素半導体層１０６に接している。壁部分１０３ａｗは、底部分１０３ａｂよりも第１炭化珪素半導体層１０２’において浅い位置に配置されている。
本実施形態では、第２炭化珪素半導体層１０６は、エピタキシャル成長によって形成されている。第２炭化珪素半導体層１０６は、第１ボディ領域１０３ａに接する領域内にチャネル領域１０６ｃを含んでいる。チャネル領域１０６ｃの長さ（チャネル長Ｌ）は、図１（ａ）に示されている２つの双方向矢印で示される長さに相当する。すなわち、ＭＩＳＦＥＴの「チャネル長」は、図面上における、第１ボディ領域１０３ａの上面（第２炭化珪素半導体層１０６と接する表面）の水平方向サイズで規定される。
第２炭化珪素半導体層１０６の上にはゲート絶縁膜１０７が形成されている。ゲート絶縁膜１０７の上にはゲート電極１０８が形成されている。ゲート電極１０８は少なくともチャネル領域１０６ｃの上方に位置している。
ゲート電極１０８を覆うように層間絶縁膜１１１が形成され、層間絶縁膜１１１上に上部配線電極１１２が形成されている。上部配線電極１１２は層間絶縁膜１１１に設けられたコンタクトホール１１１ｃを介して第１オーミック電極１０９に接続されている。半導体基板１０１の裏面には、第２オーミック電極１１０が形成されている。第２オーミック電極１１０の裏面にはさらに裏面配線電極１１３が形成されている。
半導体素子１００のユニットセル１００ｕは、上部配線電極１１２側から半導体素子１００を見た場合、例えば正方形状を有している。ユニットセル１００ｕは、長方形や、４角形以外の多角形形状を有していてもよい。図１（ｂ）は、ユニットセル１００ｕの配置を示している。図１（ｂ）に示すように、ユニットセル１００ｕは、例えば、ｘおよびｙ方向に２次元に配列されており、ｙ方向の配列は交互に１／２ずつシフトしている。ユニットセル１００ｕが一方向に長い形状を有する場合は、図１（ｃ）に示すように並列に配置してもよい。このように配置された複数のユニットセル１００ｕによって、半導体装置が構成される。
次に半導体素子１００の動作を説明する。半導体素子１００において、第２炭化珪素半導体層１０６と、第２炭化珪素半導体層１０６に流れる電流を制御するゲート電極１０８と、ゲート絶縁膜１０７と、第２炭化珪素半導体層１０６に電気的に接続された第１オーミック電極１０９および第２オーミック電極１１０とによってＭＩＳＦＥＴが構成される。ＭＩＳＦＥＴの閾値電圧（順方向電流の閾値電圧）をＶｔｈとすると、ＭＩＳＦＥＴは、Ｖｇｓ≧Ｖｔｈの場合オン状態となり、Ｖｄｓ＞０Ｖであれば、第２炭化珪素半導体層１０６を介して第２オーミック電極１１０から第１オーミック電極１０９へ電流が流れる。一方、Ｖｇｓ＜Ｖｔｈの場合、トランジスタとしてはオフ状態になる。
しかし、このＭＩＳＦＥＴは、オフ状態であっても、０Ｖ≦Ｖｇｓ＜Ｖｔｈであり、Ｖｄｓ＜０Ｖのときは、第１ボディ領域１０３ａの不純物濃度と、第２炭化珪素半導体層１０６の不純物濃度と、第２炭化珪素半導体層１０６の厚さを適切に選択することにより、第２炭化珪素半導体層１０６を介して第１オーミック電極１０９から第２オーミック電極１１０に電流を流すダイオードとして機能する。以降、本願明細書において、第２炭化珪素半導体層１０６を介して第１オーミック電極１０９から第２オーミック電極１１０に電流を流すダイオードを、「チャネルダイオード」と呼ぶ。第２オーミック電極１１０から第１オーミック電極１０９への向きを「順方向」、第１オーミック電極１０９から第２オーミック電極１１０への向きを「逆方向」と定義しているため、このダイオードが電流を流す方向は、「逆方向」である。
ＭＩＳＦＥＴのチャネル領域を電流経路とする、このチャネルダイオードは、Ｖｄｓ＞Ｖｆ０（Ｖｆ０は負の値）の場合に１ｍＡ以上の電流を流さず、Ｖｄｓ≦Ｖｆ０の場合に１ｍＡ以上の電流を流す特性を有している。言い換えると、このダイオードを流れる電流は、Ｖｄｓ＞Ｖｆ０（Ｖｆ０は負の値）のとき、ほとんどゼロ（１ｍＡ未満）であるが、Ｖｄｓをゼロから徐々に小さくしていく（Ｖｄｓの絶対値を増加させていく）と、ＶｄｓがＶｆ０に達したとき、１ｍＡとなり、更にＶｄｓの絶対値を増加させていくと、増大する。この意味で、Ｖｆ０は、ダイオードの電流−電圧特性における「立ち上がり電圧」に相当する。
ダイオードの立ち上がり電圧Ｖｆ０、トランジスタの閾値電圧Ｖｔｈは、いずれも、第１ボディ領域１０３ａの不純物濃度、第２炭化珪素半導体層１０６の不純物濃度および膜厚、ゲート絶縁膜１０７の厚さで主に決定される。
本実施の形態の半導体素子１００は、ＶｔｈとＶｆ０とを独立に制御することができる。図２Ａは、一例として、ゲート絶縁膜１０７の厚さを７０ｎｍに設定し、第１ボディ領域１０３ａの不純物濃度を１×１０19ｃｍ-3に設定した場合における、第２炭化珪素半導体層１０６の不純物濃度およびその膜厚と、トランジスタの閾値電圧Ｖｔｈおよびチャネルダイオードの立ち上がり電圧の絶対値｜Ｖｆ０｜との関係を示すシミュレーション結果である。図２Ａより、チャネルダイオードの立ち上がり電圧Ｖｆ０の絶対値｜Ｖｆ０｜を約１Ｖとしたい場合、第２炭化珪素半導体層１０６の不純物濃度を約２．５×１０17ｃｍ-3とし、第２炭化珪素半導体層１０６の膜厚を約７０ｎｍに設定すれば、半導体素子１００のＶｔｈは約３．５Ｖとなる。また、第２炭化珪素半導体層１０６の不純物濃度を約１．５×１０18ｃｍ-3とし、第２炭化珪素半導体層１０６の膜厚を約３０ｎｍに設定すれば、｜Ｖｆ０｜は約１Ｖを維持したまま、半導体素子１００のＶｔｈを約６．１Ｖに設定できる。
本実施の形態の半導体素子１００は、ボディ領域１０３の表面側（つまり第１ボディ領域１０３ａ）の不純物濃度および第２炭化珪素半導体層１０６の不純物濃度をいずれも高くすることができる。これにより、ドリフト領域１０２と第２ボディ領域１０３ｂとによって形成されるボディダイオードに電流が流れ始めるＶｆの絶対値よりもＶｆ０の絶対値を小さく設定でき、０Ｖ≦Ｖｇｓ＜Ｖｔｈであり、Ｖｄｓ＜０Ｖである場合において、ボディダイオードに電流が流れ始める前にチャネルダイオードに電流を流すことが可能となる。
一方、半導体素子１００の耐圧は、主に、第２ボディ領域１０３ｂとドリフト領域１０２（第１炭化珪素半導体層１０２’）によって構成されるｐｎ接合により決定される。
ボディ領域１０３の不純物濃度が高い場合、第１オーミック電極１０９に対して第２オーミック電極１１０に正のバイアスを印加すると、ボディ領域１０３とドリフト領域１０２からなるｐｎ接合には逆方向の電圧が印加されることになるので、その界面で電界集中が起こる。ボディ領域１０３の濃度が高いほど、電界集中は起こりやすくなり、特に、図１（ａ）で示すように、ボディ領域１０３の角１０３ｃで電界が強くなり、半導体素子１００の耐圧が決定される。つまり、角１０３ｃにおけるｐ型の不純物濃度が低い方が、半導体素子１００の耐圧は維持される。逆に、不純物濃度が高くなると耐圧が劣化する。また、ボディ領域１０３は主に炭化珪素に対してイオン注入で形成され、炭化珪素へイオン注入された不純物は、Ｓｉ半導体と比較して活性化は不完全であるため、ボディ領域１０３の不純物濃度が高くなると、ボディ領域１０３の回復しきれない注入欠陥の影響が少なからずあり、リーク電流が発生しやすくなる。よって、この観点では、ボディ領域１０３のドリフト領域１０２と接する領域の濃度はある程度低い方が好ましい。本実施の形態では、不純物濃度が高い第１ボディ領域１０３ａが第２ボディ領域１０３ｂの中に位置し、ドリフト領域１０２と接するのは濃度が低くできる第２ボディ領域１０３ｂだけである。このためボディ領域が高濃度化することによる不具合を、著しく抑制することが可能となる。
本実施形態の半導体素子１００は、ボディ領域１０３が第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂに分割されており、これらの領域の不純物濃度を独立して制御できる。すなわち、一方で、ダイオードの立ち上がり電圧Ｖｆ０を、第１ボディ領域１０３ａの不純物濃度を調整することによって制御でき、他方で、半導体素子１００の耐圧を、第２ボディ領域１０３ｂの不純物濃度を調整することによって制御できる。例えば、第１ボディ領域１０３ａの不純物濃度を１×１０18ｃｍ-3以上、１×１０20ｃｍ-3以下とし、第２ボディ領域１０３ｂの不純物濃度を１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下とする。なお、望ましくは、第１ボディ領域１０３ａの不純物濃度は、第２ボディ領域１０３ｂの不純物濃度の２倍以上とする。ここで、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの不純物濃度は、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂが隣接する位置において比較する。
また、半導体素子１００において、第２炭化珪素半導体層１０６を、不純物領域１０４およびＪＦＥＴ領域１０２ｊ上に形成している。言い換えると、第２炭化珪素半導体層１０６は、ドリフト領域１０２の上面に接触している。これにより、第１オーミック電極１０９に対して第２オーミック電極１１０を負（逆方向）にした際のチャネルダイオードに流れる電流は、第１オーミック電極１０９に対して第２オーミック電極１１０を正（順方向）にした際のトランジスタのオン電流に対して遜色ない電流量（トランジスタの定格オン電流の１／５以上、２倍以下）を確保できる。例えば、Ｖｇｓ＝１５Ｖにおいて、トランジスタのオン電流が１５Ａ（Ｖｄｓ＝１Ｖ）である場合、Ｖｇｓ＝０Ｖにおいて、チャネルダイオードの電流は約１５Ａ（Ｖｄｓ＝−２Ｖ）となる。このため、第１オーミック電極１０９に対して第２オーミック電極１１０を負（逆方向）にしても、第２ボディ領域１０３ｂおよびドリフト領域１０２間に形成されるボディダイオードに流れる電流を激減（またはゼロ）させることが可能となり、チャネルダイオードに多くの電流を流すことができる。
したがって、本実施形態の半導体素子１００によれば、一般的なインバータ回路に搭載されるＭＩＳＦＥＴに逆並列接続されるいわゆる還流ダイオードを半導体素子１００のチャネルダイオードにて機能させることができる。つまり、半導体素子１００は還流ダイオードを内蔵する。
また、チャネルダイオードの立ち上がり電圧Ｖｆ０の絶対値を、ボディダイオードの立ち上がり電圧の絶対値よりも小さくできるため、インバータ回路における電力損失を低減させることができる。さらに、ボディダイオードに流れる電流を激減させることができるため、半導体素子１００の結晶劣化を抑制することができ、高耐圧特性を維持することができる。したがって、半導体素子１００は高い信頼性を備える。
さらに、上述したように、本実施形態によれば、不純物領域１０４における第２導電型の不純物の不純物濃度が、第１ボディ領域における第２導電型の不純物の不純物濃度よりも低いため、相殺される第１導電型の不純物の量は少なくてすむことにより、高濃度の第１導電型の不純物領域１０４を形成しやすい。したがって、不純物領域１０４のシート抵抗を小さくでき、半導体素子１００のオン抵抗を小さくすることができる。
図２Ｂおよび図２Ｃに、本実施形態による半導体素子１００の一実施例のトランジスタ特性を示す。図２Ｂおよび図２Ｃは、半導体素子１００の順方向特性および逆方向特性をそれぞれ示している。比較のため、図７に示す従来の半導体素子の特性を合わせて示す。
図２Ｂから分るように、本実施の半導体素子１００によれば、オン抵抗が小さいため、大きな順方向電流を流すことができる。図２Ｂに示す実施例および従来例の不純物領域１０４のシート抵抗は、それぞれ、１．７ｋΩ／□、および１２．５６ｋΩ／□であり、従来例に較べてシート抵抗が１／７に低減された。また図２Ｃから分るように、逆バイアス時に、逆方向にソースドレイン電流が流れており、本実施形態による半導体素子１００は、還流ダイオードとしての機能を備えていることが分かる。
次に、図３Ａ、図３Ｂ、図４および図５を参照しながら、本実施形態の半導体素子１００の製造方法を詳述する。まず、半導体基板１０１を準備する。半導体基板１０１は、例えば、低抵抗（抵抗率０．０２Ωｃｍ）のｎ型４Ｈ−ＳｉＣオフカット基板である。
図３Ａ（ａ）に示すように、半導体基板１０１の上に高抵抗の第１炭化珪素半導体層１０２’をエピタキシャル成長する。第１炭化珪素半導体層１０２’を形成する前に、半導体基板１０１上に、高不純物濃度のＳｉＣによって構成されるバッファー層を堆積してもよい。バッファー層の不純物濃度は、例えば、１×１０18ｃｍ-3であり、厚さは１μｍである。第１炭化珪素半導体層１０２’は、例えば、ｎ型４Ｈ−ＳｉＣによって構成され、不純物濃度および膜厚は、例えばそれぞれ１×１０16ｃｍ-3および１０μｍである。
次に、図３Ａ（ｂ）に示すように、第１炭化珪素半導体層１０２’の上に、例えば厚さ５０ｎｍのベース酸化膜１２９を堆積後、厚さ３５０ｎｍのＳｉＮからなるマスク２０１を形成する。マスク２０１はボディ領域１０３を規定する。このマスク２０１を用いて、例えばＡｌイオンを第１炭化珪素半導体層１０２’に注入する。ここで形成されるイオン注入領域は、第１ボディ注入領域１０３ａ’よりも低濃度に形成された第２ボディ注入領域１０３ｂ’である。
次に、図３Ａ（ｃ）に示すように、イオン注入後、マスク２０１を除去せずに新たに例えば厚さ５００ｎｍのＳｉＯ2からなるマスクを堆積後、エッチバックを行うことにより、マスク２０１の側面にサイドウォール２０２を形成し、第１炭化珪素半導体層１０２’中においてコンタクト領域１０５となる領域上にマスク２０２’を形成する。続いて、サイドウォール２０２付きマスク２０１を用いて第２ボディ注入領域１０３ｂ’に、例えば窒素をイオン注入することによって不純物注入領域１０４’を形成する。次いで、同じ開口で例えばＡｌイオンを注入することにより、第１ボディ注入領域１０３ａ’を形成する。
第１ボディ注入領域１０３ａ’、第２ボディ注入領域１０３ｂ’および不純物注入領域１０４’は、注入されたイオンの活性化後、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂ、不純物領域１０４となる。また、第１炭化珪素半導体層１０２’のうち、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂ及び不純物領域１０４以外の領域はドリフト領域１０２となる。
不純物濃度（ドーパント濃度）とイオン注入プロファイルは厳密には異なり、イオン注入プロファイルに対して不純物濃度の方が低くなることが多い。これは、注入された不純物の活性化率に起因する。活性化率が１００％であれば、イオン注入プロファイルと不純物濃度はほぼ等しくなる。仮に活性化率がα％とすれば、設計された不純物濃度になるように、例えばイオン注入時のドーズ量を１／（α／１００）倍すればよい。
本実施形態のように注入種としてＡｌを選択する場合、炭化珪素中でのＡｌの拡散係数が小さいため、拡散による濃度プロファイルの変化はほとんど無視できる。一方、ボロンをボディ領域１０３の不純物として用いる場合は、あらかじめ活性化率や拡散係数を把握した上で、所望の不純物濃度のプロファイルが得られるように、イオン注入のエネルギーと注入量を選択する。以下、活性化率が１００％と仮定し、不純物濃度とイオン注入プロファイルがほぼ同じであるとして説明する。
第２ボディ注入領域１０３ｂ’は、例えば、以下の注入エネルギー及びドーズ量でＡｌを注入することにより得られる。
３０ｋｅＶ：６．０×１０12ｃｍ-2
７０ｋｅＶ：１．２×１０13ｃｍ-2
１５０ｋｅＶ：２．５×１０13ｃｍ-2
３５０ｋｅＶ：６．０×１０13ｃｍ-2
これに対し、マスク２０２’およびサイドウォール２０２付きマスク２０１を用いて形成される第１ボディ注入領域１０３ａ’は、例えば、以下の注入エネルギー及びドーズ量でＡｌを注入することにより得られる。
２５０ｋｅＶ：５．０×１０14ｃｍ-2
また、不純物注入領域１０４’は、例えば、以下の注入エネルギー及びドーズ量で窒素を注入することにより得られる。
３０ｋｅＶ：１．５×１０14ｃｍ-2
５０ｋｅＶ：２．０×１０14ｃｍ-2
９０ｋｅＶ：５．０×１０14ｃｍ-2
第２ボディ領域１０３ｂ中の不純物領域１０４の深さは、２００ｎｍ程度となり、表面から２００ｎｍの範囲がｎ型領域、それより深い領域がｐ型領域となる。
マスク２０２’およびサイドウォール２０２付きマスク２０１を用いて形成される第１ボディ領域１０３ａは、サイドウォール２０２がない開口部では、飛程（Ｒｐ）が２５０ｎｍ、飛程と飛程ばらつきを考えた（Ｒｐ−３×ΔＲｐ）注入深さは２１０ｎｍとなり、第２ボディ領域１０３ｂと不純物領域１０４の境界よりも深くなる。つまり、第１ボディ注入領域１０３ａ’は不純物注入領域１０４’には注入されず（注入されたとしてもドーズ量の０．３％以下）、不純物注入領域１０４’の濃度に影響を与えることはない。
一方、サイドウォール２０２がある部分は、サイドウォール２０２が注入マスクとなり、注入プロファイルが浅くなる。但し、第１ボディ注入領域１０３ａ’の飛程は全て第１炭化珪素半導体層１０２中に存在し、マスク２０１やサイドウォール２０２に飛程が留まることはない。また、サイドウォール２０２が厚いほど第１ボディ注入領域１０３ａ’の飛程は浅くなるため、第１ボディ注入領域１０３ａ’の飛程は不純物注入領域１０４’に近いほど深く、ドリフト領域１０２に近いほど浅くなり、ドリフト領域１０２近傍ではＲｐは３０ｎｍ程度の浅さとなる。
これにより、第１ボディ領域１０３ａは、ドリフト領域１０２と不純物領域１０４の間の第２ボディ領域１０３ｂ中に形成される。
上述したように活性化率が１００％であると仮定した場合、第１ボディ注入領域１０３ａ’および第２ボディ注入領域１０３ｂ’の不純物濃度はそれぞれ、最大で約１×１０19ｃｍ-3および約２×１０18ｃｍ-3である。活性化率が１００％であれば、これらの値が、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの最大不純物濃度となる。また、平均不純物濃度は、それぞれ約９．７×１０18ｃｍ-3および約１．５×１０18ｃｍ-3である。
第１ボディ領域１０３ａの不純物濃度は、第２ボディ領域１０３ｂの不純物濃度の２倍以上、１００倍以下であることが望ましい。なお、本実施形態における、「２×１０18ｃｍ-3以上」および「５×１０17ｃｍ-3以上」という基準は、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂの境界付近における不純物濃度Ｓに基づいている。具体的には、Ｓ＝１×１０18ｃｍ-3と定義し、「Ｓ×２以上」および「Ｓ／２以上」として、上記不純物濃度を算出するための領域を決定している。
第１ボディ領域１０３ａの厚さ（深さ）は、チャネルダイオードの立ち上がり電圧Ｖｆ０と、第２炭化珪素半導体層１０６の濃度および膜厚やゲート絶縁膜の厚さに応じて決定される。ゲート電極１０８に０Ｖが印加された状態で、第２炭化珪素半導体層１０６と第１ボディ領域１０３ａの界面から第１ボディ領域１０３ａ側へ拡がる空乏層が、第１ボディ領域１０３ａ内にとどまっていればよい。このためには、第１ボディ領域１０３ａの厚さは１５ｎｍ以上であればよい。また、第２ボディ領域１０３ｂの厚さは１００ｎｍ以上であればよい。
なお、第１ボディ注入領域１０３ａ’、第２ボディ注入領域１０３ｂ’および不純物注入領域１０４’の形成の順序は上述の例に限られない。例えば、第１ボディ注入領域１０３ａ’および不純物注入領域１０４’を第２ボディ注入領域１０３ｂ’より先に形成してもよい。具体的には、図３Ｂ（ａ）に示すように、半導体基板１０１の上に高抵抗の第１炭化珪素半導体層１０２’をエピタキシャル成長した後、第１炭化珪素半導体層１０２’の上にベース酸化膜１２９を形成し、さらに、マスク２０１、サイドウォール２０２およびコンタクト領域１０５を形成するためのマスク２０２’を形成する。
次に図３Ｂ（ｂ）に示すように、マスク２０１、サイドウォール２０２およびマスク２０２’を用いて、窒素を第１炭化珪素半導体層１０２’に注入し、不純物注入領域１０４’を形成する。また、Ａｌイオンを第１炭化珪素半導体層１０２’に注入することにより、第１ボディ注入領域１０３ａ’を形成する。
次に図３Ｂ（ｃ）に示すように、サイドウォール２０２およびマスク２０２’を除去する。
次に図３Ｂ（ｄ）に示すように、マスク２０１を用いて、例えばＡｌイオンを第１炭化珪素半導体層１０２’に注入することにより、第２ボディ注入領域１０３ｂ’を形成する。
イオン注入後、マスク２０２、２０２’およびマスク２０１を除去し、図３Ａ（ｄ）に示すように、マスク２０３を形成した後にＡｌを注入することによって、コンタクト注入領域１０５’を形成する。ここで、コンタクト注入領域１０５’は第２ボディ注入領域１０３ｂ’に到達していてもよい。
これらのイオン注入後に、マスク２０３を除去して活性化アニールを行うことで、図３Ａ（ｅ）に示したように、第１ボディ領域１０３ａ、第２ボディ領域１０３ｂ、不純物領域１０４、コンタクト領域１０５が形成される。第１ボディ領域１０３ａの深さは例えば３００ｎｍ、平均的な不純物濃度は約１×１０19ｃｍ-3となるように、イオン注入プロファイルを決定する。第１ボディ領域１０３ａと第２ボディ領域１０３ｂを合わせたボディ領域１０３全体の深さは例えば５５０ｎｍ、第２ボディ領域１０３ｂの平均的な不純物濃度は約２×１０18ｃｍ-3となるようにイオン注入プロファイルを調整する。不純物領域１０４の深さは例えば２５０ｎｍ、平均的な不純物濃度は約５×１０19ｃｍ-3となるようにイオン注入プロファイルを調整する。ここで、第１ボディ領域１０３ａの深さ（底の位置）は、ボディ領域１０３においてＡｌの不純物濃度が極小値をもつ深さで規定される。第２ボディ領域１０３ｂの深さは、例えば５×１０17ｃｍ-3の不純物濃度が得られる深さとする。また、不純物領域１０４の深さは、例えば５×１０17ｃｍ-3の不純物濃度が得られる深さとする。
コンタクト領域１０５の深さは例えば４００ｎｍ、平均的な不純物濃度は約１×１０20ｃｍ-3であり、その深さは、例えば５×１０17ｃｍ-3の不純物濃度が得られる深さとする。なお、活性化アニール後の第１炭化珪素半導体層１０２’の表面清浄化のために、第１炭化珪素半導体層１０２’の表層を除去する場合がある。例えば第１炭化珪素半導体層１０２’の表層を５０ｎｍ除去した場合、第１ボディ領域１０３ａ、ボディ領域１０３全体、不純物領域１０４、コンタクト領域１０５の深さは、すべて５０ｎｍほど小さくなり、それぞれ、２５０ｎｍ、５００ｎｍ、２００ｎｍ、３５０ｎｍとなる。
次に、図３Ａ（ｆ）に示すように、第１ボディ領域１０３ａ、不純物領域１０４およびコンタクト領域１０５を含む第１炭化珪素半導体層１０２’の表面全体に、第２炭化珪素半導体層１０６をエピタキシャル成長させる。本実施形態では、第２炭化珪素半導体層１０６の不純物濃度Ｎ（ｃｍ-3）および厚さｄ（ｎｍ）を、例えば以下の条件を満たすように調整する。
Ｎ＝２×１０18
ｄ＝３０
次いで、第２炭化珪素半導体層１０６の所定部位をドライエッチングした後、例えば熱酸化によって、第２炭化珪素半導体層１０６の表面にゲート絶縁膜１０７を形成する。熱酸化によりゲート絶縁膜１０７を形成した場合は第２炭化珪素半導体層１０６の一部はゲート絶縁膜１０７になってしまうため、熱酸化により消失する厚さを考慮し、ゲート絶縁膜１０７形成後に上記厚さｄになるよう、形成する第２炭化珪素半導体層１０６の厚さを調整する。（本実施の形態の場合はｄに対して例えば第２炭化珪素半導体層１０６を約５０ｎｍ程度厚く形成し、ゲート絶縁膜形成前の第２炭化珪素半導体層１０６の清浄化工程と、ゲート絶縁膜形成工程を経て、上記厚さｄとなる。）その後、ゲート絶縁膜１０７の表面に、リンを７×１０20ｃｍ-3程度ドーピングした多結晶シリコン膜を堆積する。多結晶シリコン膜の厚さは、例えば、５００ｎｍ程度である。
次に、図３Ａ（ｇ）に示すように、マスク（不図示）を用いて、多結晶シリコン膜をドライエッチングすることにより、所望の領域にゲート電極１０８を形成する。続いて、図３Ａ（ｈ）に示すように、ゲート電極１０８の表面および第１炭化珪素半導体層１０２’の表面を覆うように、例えばＳｉＯ2を用いた層間絶縁膜１１１をＣＶＤ法によって堆積する。層間絶縁膜１１１の厚さは、例えば、１．５μｍである。
次に、図４（ａ）に示すように、マスク（不図示）を用いて、ドライエッチングにより、コンタクト領域１０５の表面上および不純物領域１０４の一部の表面上の層間絶縁膜１１１を除去することによって、コンタクトホール１１１ｃを形成する。
その後、図４（ｂ）に示すように、例えば厚さ５０ｎｍ程度のニッケル膜１０９’を、層間絶縁膜１１１上に形成する。図４（ｃ）に示すように、不活性雰囲気内で例えば９５０℃の温度で、５分間熱処理することにより、ニッケル膜１０９’を炭化珪素表面と反応させ、ニッケルシリサイドで構成される第１オーミック電極１０９を形成する。次いで、図４（ｄ）に示すように、エッチングによって、層間絶縁膜１１１上のニッケル膜１０９’を除去した後に、半導体基板１０１の裏面にも、例えばニッケルを全面に堆積させ、同様に熱処理によって炭化珪素と反応させて、第２オーミック電極１１０を形成する。
続いて、層間絶縁膜１１１上およびコンタクトホール１１１ｃ内に、厚さ４μｍ程度のアルミニウム膜を堆積し、所望のパターンにエッチングすることにより、図４（ｅ）に示すように、上部配線電極１１２が得られる。なお、図示しないが、チップ端にゲート電極と接触するゲート配線（またはゲートパッド）も他の領域に形成する。さらに、第２オーミック電極１１０の裏面に、ダイボンド用の裏面配線電極１１３として、例えばＴｉ／Ｎｉ／Ａｇを堆積する。（Ｔｉ側が第２オーミック電極１１０に接する。）このようにして、図１に示した半導体素子１００が得られる。
本実施形態の半導体素子１００によれば、濃度の異なる第１ボディ領域と第２ボディ領域を有し、素子耐圧に影響を与える第２ボディ領域と、トランジスタの閾値電圧Ｖｔｈおよびチャネルダイオードの立ち上がり電圧Ｖｆ０に影響を与える第１ボディ領域を独立に制御することができる。このためチャネルダイオードを還流ダイオードとして用いることができ、高い耐圧および信頼性を有する半導体素子を実現できる。また、閾値を調整する第１ボディ領域を形成する際、第１導電型の不純物領域（ソース領域）となる領域には、第２導電型の不純物イオンが注入されない。このため、第１導電型の不純物領域を、不純物の打ち返しを行うことなく形成することが可能となり、第１導電型の不純物領域の濃度低下を抑制し、またばらつきを低減させることができる。よって、低抵抗な第１導電型の不純物領域を確実に形成することができ、半導体素子のオン抵抗の増大を抑制し、かつ、特性のばらつきを抑制することができる。
素子耐圧を維持したまま、チャネルダイオードの立ち上がり電圧｜Ｖｆ０｜を小さくし（例えば１Ｖ以下、好ましくは０．６Ｖ以下）、かつトランジスタの閾値電圧Ｖｔｈを正に維持（好ましくは２Ｖ以上８Ｖ以下）するために、第１ボディ領域の不純物濃度よりも第２ボディ領域の不純物濃度を小さくしてもよい。ここで、第１ボディ領域および第２ボディ領域の不純物濃度は、第１炭化珪素層における同じ深さにおいて比較する。チャネルダイオードの立ち上がり電圧を１Ｖ以下に設計すれば、還流ダイオードの候補であるＳｉＣからなるショットキーダイオードの代替が可能となり、チャネルダイオードの立ち上がり電圧を０．６Ｖ以下に設計すれば、Ｓｉからなるファストリカバリーダイオードの代替が可能となる。つまり、これらの還流ダイオードを使用することなく、半導体素子１００のみで、還流ダイオードの機能を併せ持つことができる。また、順方向電流の閾値電圧Ｖｔｈは２Ｖ以上であってもよい。パワー回路であるインバータ回路に一般的に使用する半導体素子（ＭＩＳＦＥＴ）は、ノーマリーオフ（Ｖｔｈ＞０Ｖ）であってもよい。なぜならば、何らかの要因でゲート制御回路が故障し、ゲート電圧が０Ｖになってしまっても、ドレイン電流を遮断することができるので、安全だからである。また、ＭＩＳＦＥＴの閾値電圧は高温になると低下する。例えば、ＳｉＣ−ＭＯＳＦＥＴの場合、１００℃の温度上昇で約１Ｖ低下する場合がある。ここで、ノイズでゲートがオンになってしまわないようにノイズマージンを１Ｖとすれば、室温でのＶｔｈは２Ｖ（１Ｖ＋１Ｖ）以上に設定してもよい。また、閾値電圧が高すぎると、トランジスタをオンする際のゲート電圧もその分大きくなってしまい、ゲート電圧を発生させる電源の制約が多くなってくるため、実用上は閾値電圧は８Ｖ以下であってもよい。
また、第１ボディ領域の不純物濃度よりも第２ボディ領域の不純物濃度を小さくしておくことにより、半導体素子における周端部の電界集中緩和構造のプロセス設計も容易となる。これを以下に説明する。
図５（ａ）は半導体素子１００をユニットセルとして複数含む半導体装置１００ｃを、上部配線電極１１２側から見た模式図である。半導体素子１００は、図５（ａ）に示すように、四角形に切り出されることが多い。半導体装置１００ｃは、ユニットセル配置部１００ｕｌおよび周端部１００ｆｌからなる。ユニットセル配置部１００ｕｌには図１（ｂ）（ｃ）で示したユニットセルが配置されている。周端部１００ｆｌはユニットセル配置部１００ｕｌの周辺を取り囲むように配置されている。図５（ｂ）はすでに図１（ａ）で示した半導体素子１００のユニットセル１００ｕである。ここで、図５（ａ）のＥ−Ｆ断面図を図５（ｃ）に示す。半導体装置１００ｃは、周端部１００ｆｌに配置された第２導電型の注入領域１１５を含む。注入領域１１５はユニットセル１００ｕの最外周に主に配置され、ユニットセル１００ｕと同様な平面形状（例えば図１（ｂ）に示した四角形）で規定される。半導体装置はさらに第２導電型のリング領域（ＦＬＲ）１１６を含む。リング領域１１６は、半導体基板１０１の主面と平行な面において、ユニットセル配置部１００ｕｌおよび注入領域１１５をリング状に取り囲んでおり、単数または複数のリングから構成される。リング領域１１６の外側には第１導電型の空乏化抑制領域１０４ｆが設けられ、リング領域１１６をさらに取り囲んでいる。注入領域１１５やリング領域１１６は素子耐圧に影響を与え、素子端部での電界集中を緩和する役割を有する。
素子周端において電界集中を緩和するためには、所望の耐圧を有するために準備されたドリフト領域１０２に対して反導電型（ここではｐ型）の注入領域１１５やリング領域１１６を設けてもよい。注入領域１１５やリング領域１１６を、半導体素子１００におけるボディ領域１０３形成時に同時に形成することで、半導体装置の製造工程を簡略にすることができ、プロセスコストの低減も可能となる。例えば、半導体素子１００を作製する際に図３Ａ（ｂ）、（ｃ）で示した第１ボディ注入領域１０３ａ’と第２ボディ注入領域１０３ｂ’を形成するプロセスにおいて、同時に注入領域１１５やリング領域１１６を形成することができる。
具体的には、注入領域１１５における第１注入領域１０３ａｄおよび第２注入領域１０３ｂｄを、それぞれ、第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂと、同じ工程によって形成することができる。また、リング領域１１６における、第１リング領域１０３ａｆと第２リング領域１０３ｂｆを第１ボディ領域１０３ａおよび第２ボディ領域１０３ｂと、同じ工程によって形成することができる。ここで第１リング領域１０３ａｆを第１炭化珪素半導体層１０２’の表面にマスクを設けることなく形成すると、不純物領域１０４の下方に位置する第１ボディ領域１０３ａと同じ深さ、つまり、第１炭化珪素半導体層１０２’の表面より内部に形成される。第１リング領域１０３ａｆを第１炭化珪素半導体層１０２’の表面近傍に形成するためには、図３Ａ（ｃ）に示すサイドウォール２０２と同様の機能を果たすマスクを第１炭化珪素半導体層１０２’の表面に形成し、第１導電型の不純物が第１炭化珪素半導体層１０２’の表面近傍に注入させるようにすればよい。
このように、ユニットセル配置部１００ｕｌにおける第１ボディ領域／第２ボディ領域と、周端部１００ｆｌにおける注入領域１１５およびリング領域１１６を同時に形成してプロセス設計を容易にすることは、素子耐圧劣化抑制にも効果がある。素子耐圧劣化を抑制するためには、周端部１００ｆｌでの電界集中を緩和することが有効である。ここで電界集中緩和のためには、注入領域１１５やリング領域１１６の素子設計が重要となり、例えばリング領域１１６に形成されたリングの幅や間隔、本数、さらには第２リング領域１０３ｂｆの不純物濃度が最適に設計され、この素子設計に基づき、半導体プロセスを実現するためのマスクセットが作製される。電界集中はｐｎ接合で主に発生するため、周端部１００ｆｌにおいては第２注入領域１０３ｂｄ、第２リング領域１０３ｂｆの下端に電界集中が発生しやすい。本実施形態の半導体素子１００においては、周端部１００ｆｌの注入領域１１５およびリング領域１１６を、ユニットセル配置部１００ｕｌにおける第１および第２ボディ領域１０３ａ、１０３ｂと同時に形成できる。この場合、一方で素子耐圧に影響する第２ボディ領域１０３ｂ、第２注入領域１０３ｂｄ、第２リング領域１０３ｂｆの不純物濃度を固定し、他方で、第１ボディ領域１０３ａの不純物濃度を任意にプロセス設計して、素子耐圧劣化を抑制しつつ、所望のＶｔｈ、｜Ｖｆ０｜を実現できる。つまり、ボディ領域の不純物濃度変更による素子設計変更（マスク再作製）の必要はなく、同じ素子設計のままで、プロセス設計に自由度を持たせる効果も併せ持っている。
本発明の一態様によれば、ＳｉＣのｐｎ接合を含む半導体素子の結晶劣化の進行を回避しつつ、耐圧不良やリーク不良を抑制することが可能な半導体素子を提供することができる。
１００ 半導体素子
１０１ 半導体基板
１０２ ドリフト領域
１０２’ 第１炭化珪素半導体層
１０２ｊ ＪＦＥＴ領域
１０３ａ 第１ボディ領域
１０３ｂ 第２ボディ領域
１０３ａｂ、１０３ｂｂ 底部分
１０３ａｗ、１０３ｂｗ 壁部分
１０４ 不純物領域
１０５ コンタクト領域
１０６ 第２炭化珪素半導体層
１０６ｃ チャネル領域
１０７ ゲート絶縁膜
１０８ ゲート電極
１０９ 第１オーミック電極
１１０ 第２オーミック電極
１１１ 層間絶縁膜
１１２ 上部配線電極
１１３ 裏面配線電極

Claims (10)

  1. 半導体基板上に第１導電型の第１炭化珪素半導体層を形成する工程（Ａ）と、
    前記第１炭化珪素半導体層上にボディ領域を規定する第１マスクを形成する工程（Ｂ）と、
    前記第１マスクを用いて、第２導電型の不純物を注入することにより、前記第１炭化珪素半導体層中に、ボディ注入領域を形成する工程（Ｃ）と、
    前記第１マスクの側面にサイドウォールを形成する工程（Ｄ）と、
    前記第１マスクおよび前記サイドウォールを用いて、第１導電型の不純物を注入することにより、前記第１炭化珪素半導体層中に不純物注入領域を形成し、第２導電型の不純物を注入することにより、前記第１炭化珪素半導体層中に第１ボディ注入領域を形成する工程（Ｅ）と、
    前記第１炭化珪素半導体層を熱処理することにより、前記不純物注入領域および前記第１ボディ注入領域からそれぞれ不純物領域および第１ボディ領域を形成し、前記ボディ注入領域の前記不純物注入領域および前記第１ボディ注入領域以外の領域に第２ボディ領域を画定し、前記第１炭化珪素半導体層のボディ注入領域以外の領域にドリフト領域を画定する工程（Ｆ）と、
    を包含し、
    前記工程（Ｅ）において、前記ボディ注入領域中の前記不純物注入領域よりも深い領域に前記第２導電型の不純物が位置するように、前記第２導電型の不純物を注入し、
    前記第１ボディ領域および前記第２ボディ領域はそれぞれ底部分および壁部分を含み、
    前記第１炭化珪素半導体層中において、前記不純物領域は前記第１炭化珪素半導体層の表面領域に位置しており、
    前記第１ボディ領域の底部分は前記不純物領域の下方に位置し、前記第１ボディ領域の壁部分は、前記不純物領域の側方に位置し、かつ前記第１炭化珪素半導体層の表面に接しており、
    前記第２ボディ領域の底部分は前記第１ボディ領域の底部分の下方に位置し、前記第２ボディ領域の壁部分は、前記第１ボディ領域の壁部分よりも外側に位置している半導体素子の製造方法。
  2. 前記工程（Ｆ）の前に前記不純物注入領域中に前記第１ボディ領域の底部分に少なくとも達するコンタクト注入領域を形成する工程をさらに包含し、
    前記工程（Ｆ）において、前記コンタクト注入領域からコンタクト領域を形成する請求項１に記載の半導体素子の製造方法。
  3. 前記工程（Ｆ）の後に、
    前記第１炭化珪素半導体層の表面に第２炭化珪素半導体層を形成する工程と、
    前記第２炭化珪素半導体層上にゲート絶縁膜を形成する工程と
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記不純物領域の一部および前記コンタクト領域が露出するように、前記ゲート絶縁膜および前記第２炭化珪素半導体層の一部を除去する工程と、
    前記露出した不純物領域の一部および前記コンタクト領域に接するように第１オーミック電極を形成する工程と、
    前記半導体基板の前記第１炭化珪素半導体層が接していない面に接するように第２オーミック電極を形成する工程と
    をさらに包含する請求項２に記載の半導体素子の製造方法。
  4. 前記工程（Ａ）、（Ｂ）、（Ｄ）、（Ｅ）、（Ｃ）、（Ｆ）の順に各工程を行い、
    前記工程（Ｅ）と（Ｃ）との間に、前記サイドウォールを除去する工程をさらに包含する請求項１に記載の半導体素子の製造方法。
  5. 第１導電型の半導体基板と、
    前記半導体基板の主面上に位置する第１導電型の第１炭化珪素半導体層と、
    前記第１炭化珪素半導体層内に位置する第２導電型のボディ領域と、
    前記ボディ領域内に位置する第１導電型の不純物領域と、
    前記第１炭化珪素半導体層上であって、前記ボディ領域および前記不純物領域の少なくとも一部にそれぞれ接して配置された第１導電型の第２炭化珪素半導体層と、
    前記第２炭化珪素半導体層上のゲート絶縁膜と、
    前記ゲート絶縁膜上のゲート電極と、
    前記不純物領域と電気的に接続された第１オーミック電極と、
    前記半導体基板の裏面に設けられた第２オーミック電極と
    を備え、
    前記ボディ領域は、第１ボディ領域と、少なくとも前記第１ボディ領域の下方を含む位置に配置され前記ボディ領域の底面に接する第２ボディ領域とを含み、
    前記第１ボディ領域の不純物濃度は、前記第２ボディ領域の不純物濃度よりも高く、
    前記不純物領域における第２導電型不純物の不純物濃度は、前記第１ボディ領域における第２導電型不純物の不純物濃度よりも低く、
    前記第１ボディ領域のうち前記第２炭化珪素半導体層に接する部分が前記第１ボディ領域のうち、前記不純物領域の下方に位置する部分よりも浅い位置に配置されており、
    前記第１ボディ領域および前記第２ボディ領域はそれぞれ底部分および壁部分を含み、
    前記第１炭化珪素半導体層中において、前記不純物領域は前記第１炭化珪素半導体層の表面領域に位置しており、
    前記第１ボディ領域の底部分は前記不純物領域の下方に位置し、
    前記第１炭化珪素半導体層のうち前記ゲート電極の下方に位置する領域において、前記第１ボディ領域の壁部分は、前記不純物領域の側方に位置し、かつ前記第１炭化珪素半導体層の表面に接しており、
    前記第２ボディ領域の底部分は前記第１ボディ領域の底部分の下方に位置し、
    前記第１炭化珪素半導体層のうち前記ゲート電極の下方に位置する領域において、前記第２ボディ領域の壁部分は、前記第１ボディ領域の壁部分よりも外側に位置している、半導体素子。
  6. 前記第１ボディ領域および前記第２ボディ領域は、それぞれ、前記半導体基板の主面と垂直な方向に少なくとも１５ｎｍおよび１００ｎｍの厚さを有し、
    前記第１ボディ領域の不純物濃度は、前記第２ボディ領域の不純物濃度の２倍以上である、請求項５に記載の半導体素子。
  7. 前記第１ボディ領域の不純物濃度が１×１０18ｃｍ-3以上、１×１０20ｃｍ-3以下であり、前記第２ボディ領域の不純物濃度が１×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下である、請求項５または６に記載の半導体素子。
  8. 前記第２炭化珪素半導体層は、前記不純物領域、および前記第１炭化珪素半導体層のうち前記第２ボディ領域に隣接する領域と電気的に接続され、前記第１ボディ領域上に配置されている、請求項５から７のいずれかに記載の半導体素子。
  9. 前記第２炭化珪素半導体層はエピタキシャル成長により形成されている請求項８に記載の半導体素子。
  10. 請求項５から９のいずれかに記載された半導体素子を複数含む半導体装置であって、
    前記複数の半導体素子の前記半導体基板および前記第１炭化珪素半導体層は、それぞれ、互いに接続されており、
    前記半導体基板の主面に平行な面において前記複数の半導体素子を囲む第２導電型のリング領域が、前記第１炭化珪素半導体層中に配置されており、
    前記リング領域の深さ方向の不純物濃度分布は、前記ボディ領域の深さ方向の不純物濃度分布と等しい、半導体装置。
JP2013522045A 2011-09-07 2012-09-03 半導体素子、半導体装置、およびその製造方法 Active JP5400252B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013522045A JP5400252B2 (ja) 2011-09-07 2012-09-03 半導体素子、半導体装置、およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011195208 2011-09-07
JP2011195208 2011-09-07
PCT/JP2012/005565 WO2013035300A1 (ja) 2011-09-07 2012-09-03 半導体素子、半導体装置、およびその製造方法
JP2013522045A JP5400252B2 (ja) 2011-09-07 2012-09-03 半導体素子、半導体装置、およびその製造方法

Publications (2)

Publication Number Publication Date
JP5400252B2 true JP5400252B2 (ja) 2014-01-29
JPWO2013035300A1 JPWO2013035300A1 (ja) 2015-03-23

Family

ID=47831772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013522045A Active JP5400252B2 (ja) 2011-09-07 2012-09-03 半導体素子、半導体装置、およびその製造方法

Country Status (4)

Country Link
US (1) US8878194B2 (ja)
JP (1) JP5400252B2 (ja)
CN (1) CN103548142B (ja)
WO (1) WO2013035300A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104856A (ja) * 2009-04-30 2012-05-31 Panasonic Corp 半導体素子、半導体装置および電力変換器
JP6066874B2 (ja) * 2013-09-17 2017-01-25 三菱電機株式会社 炭化珪素半導体装置の製造方法
CN112951922A (zh) * 2021-03-25 2021-06-11 派恩杰半导体（杭州）有限公司 集成ESD的SiC功率MOSFET器件及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000512805A (ja) * 1996-05-15 2000-09-26 シリコニックス・インコーポレイテッド シンクロナス整流器或いは電圧クランプ用の３端子パワーｍｏｓｆｅｔスイッチ
JP2008017237A (ja) * 2006-07-07 2008-01-24 Mitsubishi Electric Corp 電子部品およびその電子部品を用いた電力変換器
JP2008159927A (ja) * 2006-12-25 2008-07-10 Toyota Motor Corp Ｉｉｉ族窒化物半導体装置とその製造方法
JP2008227151A (ja) * 2007-03-13 2008-09-25 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2010125819A1 (ja) * 2009-04-30 2010-11-04 パナソニック株式会社 半導体素子、半導体装置および電力変換器
WO2012164817A1 (ja) * 2011-05-30 2012-12-06 パナソニック株式会社 半導体素子およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197400B2 (ja) 2001-03-29 2008-12-17 三菱電機株式会社 炭化珪素半導体からなる半導体装置
JP2003163351A (ja) * 2001-11-27 2003-06-06 Nec Kansai Ltd 絶縁ゲート型半導体装置およびその製造方法
US6940110B2 (en) * 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
JP4903439B2 (ja) 2005-05-31 2012-03-28 株式会社東芝 電界効果トランジスタ
US7598567B2 (en) 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
CN101584029B (zh) 2007-01-16 2011-05-04 松下电器产业株式会社 半导体装置的制造方法
JP5412730B2 (ja) * 2008-02-14 2014-02-12 住友電気工業株式会社 半導体装置の製造方法
WO2011013364A1 (ja) * 2009-07-28 2011-02-03 パナソニック株式会社 半導体素子の製造方法
US20120153303A1 (en) 2009-09-02 2012-06-21 Panasonic Corporation Semiconductor element and method for manufacturing same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000512805A (ja) * 1996-05-15 2000-09-26 シリコニックス・インコーポレイテッド シンクロナス整流器或いは電圧クランプ用の３端子パワーｍｏｓｆｅｔスイッチ
JP2008017237A (ja) * 2006-07-07 2008-01-24 Mitsubishi Electric Corp 電子部品およびその電子部品を用いた電力変換器
JP2008159927A (ja) * 2006-12-25 2008-07-10 Toyota Motor Corp Ｉｉｉ族窒化物半導体装置とその製造方法
JP2008227151A (ja) * 2007-03-13 2008-09-25 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2010125819A1 (ja) * 2009-04-30 2010-11-04 パナソニック株式会社 半導体素子、半導体装置および電力変換器
WO2012164817A1 (ja) * 2011-05-30 2012-12-06 パナソニック株式会社 半導体素子およびその製造方法

Also Published As

Publication number Publication date
US8878194B2 (en) 2014-11-04
CN103548142B (zh) 2016-05-04
CN103548142A (zh) 2014-01-29
WO2013035300A1 (ja) 2013-03-14
JPWO2013035300A1 (ja) 2015-03-23
US20130328065A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
JP5015361B2 (ja) 半導体素子および半導体装置
JP6926869B2 (ja) 半導体装置
JP5481605B2 (ja) 半導体素子
JP5592997B2 (ja) 半導体素子およびその製造方法
JP6617292B2 (ja) 炭化珪素半導体装置
JP7357713B2 (ja) 炭化珪素半導体装置および電力変換装置
JP4955128B2 (ja) 半導体素子、半導体装置および電力変換器
WO2018155566A1 (ja) 炭化珪素半導体装置および電力変換装置
JP6737401B2 (ja) 炭化珪素半導体装置および電力変換装置
WO2018037701A1 (ja) 半導体装置
JP2011165902A (ja) 半導体装置および半導体装置の製造方法
JP2017069551A (ja) 半導体素子
JP2012099630A (ja) 半導体装置および電力変換器
JP4948784B2 (ja) 半導体装置及びその製造方法
JP5400252B2 (ja) 半導体素子、半導体装置、およびその製造方法
JP7410478B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6976489B2 (ja) 炭化珪素半導体装置および電力変換装置
JP2019057674A (ja) 半導体装置
JP7396000B2 (ja) 炭化珪素半導体装置
JP7333509B2 (ja) 炭化珪素半導体装置
JP2022176737A (ja) 炭化珪素半導体装置
JP2014042064A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131024

R150 Certificate of patent or registration of utility model

Ref document number: 5400252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150