JP7357713B2 - 炭化珪素半導体装置および電力変換装置 - Google Patents

炭化珪素半導体装置および電力変換装置 Download PDF

Info

Publication number
JP7357713B2
JP7357713B2 JP2022036951A JP2022036951A JP7357713B2 JP 7357713 B2 JP7357713 B2 JP 7357713B2 JP 2022036951 A JP2022036951 A JP 2022036951A JP 2022036951 A JP2022036951 A JP 2022036951A JP 7357713 B2 JP7357713 B2 JP 7357713B2
Authority
JP
Japan
Prior art keywords
region
well region
silicon carbide
semiconductor device
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022036951A
Other languages
English (en)
Other versions
JP2022078997A (ja
Inventor
英之 八田
史郎 日野
康史 貞松
雄一 永久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JP2022078997A publication Critical patent/JP2022078997A/ja
Application granted granted Critical
Publication of JP7357713B2 publication Critical patent/JP7357713B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

本発明は、炭化珪素で構成される炭化珪素半導体装置および電力変換装置に関するものである。
炭化珪素（ＳｉＣ）を用いて構成されるＰＮダイオードに関して、順方向電流すなわちバイポーラ電流を流し続けると、結晶中に積層欠陥が発生して順方向電圧がシフトするという信頼性上の問題が知られている。これは、ＰＮダイオードを通して注入された少数キャリアが多数キャリアと再結合する際の再結合エネルギーにより、炭化珪素基板に存在する基底面転位などを起点として、面欠陥である積層欠陥が拡張するためだと考えられている。この積層欠陥は、電流の流れを阻害するため、積層欠陥の拡張により電流が減少し順方向電圧を増加させ、半導体装置の信頼性の低下を引き起こす。
このような順方向電圧の増加は、炭化珪素を用いた縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）においても同様に発生する。縦型ＭＯＳＦＥＴは、ソース・ドレイン間に寄生ＰＮダイオード（ボディダイオード）を備えており、順方向電流がこのボディダイオードに流れると、縦型ＭＯＳＦＥＴにおいてもＰＮダイオードと同様の信頼性低下を引き起こす。ＳｉＣ－ＭＯＳＦＥＴのボディダイオードをＭＯＳＦＥＴの還流ダイオードとして用いる場合には、このＭＯＳＦＥＴ特性の低下が発生する場合がある。
上記のような寄生ＰＮダイオードへの順方向電流通電による信頼性上の問題を解決する方法として、一つには、特許文献１に示されるように、寄生ＰＮダイオードに長時間、順方向電流を流すストレス印加を行ない、ストレス印加前後での順方向電圧の変化を測定して、順方向電圧の変化の大きい素子を製品から排除（スクリーニング）する方法がある。しかしながら、この方法では、通電時間が長くなり、欠陥の多いウエハを使用すると不良品が多く発生するというデメリットがある。
また、別の方法として、ＭＯＳＦＥＴ等のユニポーラ型のトランジスタである半導体装置に、ユニポーラ型のダイオードを還流ダイオードとして内蔵させて使用する方法がある。例えば特許文献２、特許文献３には、ユニポーラ型のダイオードとしてショットキバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）をＭＯＳＦＥＴのユニットセル内に内蔵させる方法が記載されている。
このような活性領域にユニポーラ型ダイオード、すなわち多数キャリアのみで通電するダイオードを内蔵したユニポーラ型トランジスタでは、ＳｉＣ半導体装置に適用した場合、ユニポーラ型ダイオードの拡散電位すなわち通電動作が始まる電圧をＰＮ接合の拡散電位よりも低く設計することで、還流動作時にボディダイオードにバイポーラ電流が流れないようにして、活性領域のユニポーラ型トランジスタの特性劣化を抑制することができる。
しかしながら、活性領域にユニポーラ型ダイオードが内蔵されたユニポーラ型トランジスタにおいても、終端領域すなわち活性領域以外の領域では、構造上ユニポーラ型ダイオードを配置し難い箇所に寄生ＰＮダイオードが形成されている箇所ができてしまう場合がある。
例えば、ゲートパッド近傍や半導体装置終端部近傍の領域では、ソース電極よりも外周側に張り出した終端ウェル領域が形成されており、終端ウェル領域とドリフト層との間で寄生ＰＮダイオードを形成している。そして、この箇所では、ショットキ電極が形成されておらず、ユニポーラ型ダイオードが形成されていない。終端ウェル領域ではショットキ電極が無いため、終端ウェル領域とドリフト層とによって形成されるＰＮダイオードにソース電極とドレイン電極との間の電圧が印加され、結果としてＰＮダイオードにバイポーラ電流が流れる。
このような箇所に基底面転位などの起点が存在すると、積層欠陥が拡張し、トランジスタの耐圧が低下してしまうことがある。具体的にはトランジスタがオフ状態のときに漏れ電流が発生し、漏れ電流による発熱によって素子や回路が破壊してしまうことがある。
この問題を回避するためには、終端ウェル領域とドリフト層によって形成されるＰＮダイオードにバイポーラ電流が流れないように、ソース・ドレイン間の印加電圧を一定値以下に制限すればよい。そのためには、チップサイズを拡大させ、還流電流が流れた際に発生するソース・ドレイン間電圧を低減すればよい。その場合、チップサイズが大きくなり、コストが増大するデメリットが伴う。
また、チップサイズを拡大することなく、終端ウェル領域とドリフト層によって形成されるＰＮダイオードの順方向動作を抑制する方法として、終端ウェル領域の各箇所と、ソース電極の間に形成される通電経路の抵抗を高める方法がある。通電経路の抵抗を高める方法には、終端ウェル領域とソース電極のコンタクト抵抗を高める方法（例えば特許文献４）などがある。このような構成にすると、終端ウェル領域とドリフト層とによって形成されるＰＮダイオードにバイポーラ電流が流れた際に、上記抵抗成分によって電圧降下が生じるため、終端ウェル領域の電位がソース電位と乖離し、その分、ＰＮダイオードにかかる順方向電圧が低減する。したがって、バイポーラ電流の通電を抑制することができる。
特開２０１４－１７５４１２号公報 特開２００３－０１７７０１号公報 ＷＯ２０１４－０３８１１０国際公開公報 ＷＯ２０１４－１６２９６９国際公開公報
しかしながら、終端ウェル領域にソース電極にオーミック接続する電極を設けると、終端ウェル領域とソース電極との間のコンタクト抵抗を高めたとしても、終端ウェル領域とソース電極の間に形成される通電経路の抵抗を十分に高めることができず、終端ウェル領域へのバイポーラ電流の通電を十分に低減できない場合があった。
本発明は、上述のような問題を解決するためになされたもので、より確実に、終端ウェル領域にバイポーラ電流が流れることを抑制し、信頼性を高めた炭化珪素半導体装置を提供することを目的とする。
本発明にかかる炭化珪素半導体装置は、第１導電型の炭化珪素の半導体基板と、前記半導体基板上に形成された第１導電型のドリフト層と、第１導電型のソース領域とソース電極に接続された第２導電型の第１ウェル領域とを有するＭＯＳＦＥＴが前記ドリフト層に周期的に配置される活性領域と、前記活性領域とは別に前記ドリフト層に設けられる終端領域と、前記終端領域における前記ドリフト層の表層に設けられる、第２導電型の第２ウェル領域と、前記第２ウェル領域の表層部に形成された前記第２ウェル領域とｐｎ接合を形成し、前記ｐｎ接合はターンオン時に降伏する導電性領域とを備え、前記ＭＯＳＦＥＴが、第２導電型の前記第２ウェル領域と第１導電型の前記ドリフト層とから形成されるｐｎダイオードの動作電圧よりも低い立ち上がり電圧のユニポーラ型のダイオードを有する。
本発明にかかる炭化珪素半導体装置によれば、終端ウェル領域にバイポーラ電流が流れることをより抑制し、信頼性を高めることができる。
この発明の実施の形態１に係る炭化珪素半導体装置を上面から見た平面模式図である。 この発明の実施の形態１に係る炭化珪素半導体装置の断面模式図である。 この発明の実施の形態１に係る炭化珪素半導体装置の断面模式図である。 この発明の実施の形態１に係る炭化珪素半導体装置の平面模式図である。 この発明の実施の形態１に係る炭化珪素半導体装置の平面模式図である。 この発明の実施の形態２に係る炭化珪素半導体装置の断面模式図である。 この発明の実施の形態２に係る炭化珪素半導体装置の断面模式図である。 この発明の実施の形態３に係る炭化珪素半導体装置の断面模式図である。 この発明の実施の形態３に係る炭化珪素半導体装置の断面模式図である。 この発明の実施の形態３に係る炭化珪素半導体装置の平面模式図である。 この発明の実施の形態３に係る炭化珪素半導体装置の断面模式図である。 この発明の実施の形態３に係る炭化珪素半導体装置の断面模式図である。 この発明の実施の形態４に係る炭化珪素半導体装置の断面模式図である。 この発明の実施の形態４に係る炭化珪素半導体装置の断面模式図である。 この発明の実施の形態４に係る炭化珪素半導体装置の平面模式図である。 この発明の実施の形態５に係る炭化珪素半導体装置の断面模式図である。 この発明の実施の形態６に係る電力変換装置の構成を示す模式図である。
以下、添付の図面を参照しながら実施形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズ及び位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称及び機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
本明細書に記載の実施の形態においては、半導体装置の一例として、炭化珪素（ＳｉＣ）半導体装置であり、第１導電型をｎ型、第２導電型をｐ型としたｎチャネル炭化珪素ＭＯＳＦＥＴを例に挙げて説明する。電位の高低についての記述は、第１導電型をｎ型、第２導電型をｐ型とした場合に対する記述であり、第１導電体をｐ型、第２導電型をｎ型とした場合には、電位の高低の記述も逆になる。
さらに、半導体装置全体のうち、ユニットセルが周期的に並ぶ活性領域以外の領域を、本願では終端領域と呼んで説明する。
また本明細書に記載の実施の形態においては、活性領域にショットキ接合を有するＭＯＳＦＥＴの場合の例について述べるが、還流動作時においてＭＯＳＦＥＴのチャネル領域に逆通電させる場合でも、終端領域については同様の構成、動作にあてはめることができる。
実施の形態１．
まず、本発明の実施の形態１にかかる炭化珪素半導体装置の構成を説明する。
図１は、実施の形態１にかかる炭化珪素半導体装置であるショットキダイオード（ＳＢＤ）内蔵炭化珪素ＭＯＳＦＥＴ（ＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴ）を上面から見た平面模式図である。図１において、ＳｉＣ－ＭＯＳＦＥＴの上面の一部にはゲートパッド８１が形成されており、これに隣接してソース電極８０が形成されている。また、ゲートパッド８１から延びるように、ゲート配線８２が形成されている。
図２は、図１のゲートパッド８１からソース電極８０にかけてのａ－ａ’部分の断面を模式的に示す断面模式図である。また、図３は、図１のソース電極８０から炭化珪素半導体装置の外周部のゲート配線８２にかけてのｂ－ｂ’部分の断面を模式的に示す断面模式図である。さらに、図４は、図１の上面図の主に炭化珪素半導体部分を記載した平面模式図である。
図２および図３において、ｎ型で低抵抗の炭化珪素で構成される半導体基板１０の表面上に、ｎ型の炭化珪素で構成されるドリフト層２０が形成されている。図１で説明したゲートパッド８１が設けられている領域にほぼ対応する位置のドリフト層２０の表層部には、図４に示すように、ｐ型の炭化珪素で構成される第２ウェル領域３１が設けられている。すなわち、第２ウェル領域３１の上方に、ゲートパッド８１が形成されている。
図１で説明したソース電極８０が設けられている領域の下部では、ドリフト層２０の表層部に、ｐ型の炭化珪素で構成される第１ウェル領域３０が複数設けられている。第１ウェル領域３０のそれぞれの表層部には、第１ウェル領域３０の外周から所定の間隔だけ内部に入った位置に、ｎ型の炭化珪素で構成されるソース領域４０が形成されている。
各第１ウェル領域３０の表層部のソース領域４０のさらに内側の第１ウェル領域３０の表層部には、低抵抗ｐ型の炭化珪素で構成されるコンタクト領域３２が形成されており、そのさらに内部には、第１ウェル領域３０を貫通する炭化珪素で構成される第１離間領域２１が形成されている。第１離間領域２１は、ドリフト層２０と同じｎ型で、ドリフト層２０と同じ不純物濃度を有する。
この第１離間領域２１の表面側には、第１離間領域２１とショットキ接続する第１ショットキ電極７１が形成されている。
また、ソース領域４０の表面上には、オーミック電極７０が形成されており、オーミック電極７０、第１ショットキ電極７１およびコンタクト領域３２に接続されるソース電極８０が形成されている。
隣接する第１ウェル領域３０間のドリフト層２０の領域は、第２離間領域２２となっており、ドリフト層２０と同じｎ型で、ドリフト層２０と同じ不純物濃度を有する。隣接する第１ウェル領域３０、その間の第２離間領域２２、およびそれぞれの第１ウェル領域３０内のソース領域４０の表面上には、ゲート絶縁膜５０が形成されており、そのゲート絶縁膜５０上の少なくとも第１ウェル領域３０の上部には、ゲート電極６０が形成されている。ゲート電極６０が形成されている箇所の下部で、ゲート絶縁膜５０を介して対向する第１ウェル領域３０の表層部を、チャネル領域と呼ぶ。
炭化珪素半導体装置の最外周の第１ウェル領域３０の外側には第２ウェル領域３１が形成されており、第１ウェル領域３０と第２ウェル領域３１との間には、第４離間領域２４が形成されている。第４離間領域２４は、ドリフト層２０と同じｎ型で、ドリフト層２０と同様の不純物濃度を有する。
第２ウェル領域３１の表面上には、ゲート絶縁膜５０またはゲート絶縁膜５０より膜厚の大きなフィールド絶縁膜５１が形成されている。第２ウェル領域３１の表面上のゲート絶縁膜５０またはフィールド絶縁膜５１の一部には開口が形成されており、その開口内には、第２ウェル領域３１とショットキ接続する第２ショットキ電極７３が形成されている。第２ショットキ電極７３上には、オーミック電極７０などと接続されているソース電極８０が形成されている。
また、ゲート電極６０とソース電極８０との間には、層間絶縁膜５５が形成されている。さらに、図２においては、第２ウェル領域３１の上方のゲート電極６０とゲートパッド８１とは、層間絶縁膜５５に形成されたゲートコンタクトホール９５を介して接続されている。また、図３においては、第２ウェル領域３１の上方のゲート電極６０とゲート配線８２とが、層間絶縁膜５５に形成されたゲートコンタクトホール９５を介して接続されており、第２ウェル領域３１の外周側、すなわち、第１ウェル領域３０と反対側には、ｐ型で炭化珪素のＪＴＥ領域３７が形成されている。ＪＴＥ領域３７の不純物濃度は、第２ウェル領域３１の不純物濃度より低いものとする。
次に、本実施の形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴの製造方法について説明する。
まず、第１主面の面方位がオフ角を有する（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の炭化珪素からなる半導体基板１０の上に、化学気相堆積法（ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）により、１×１０１５から１×１０１７ｃｍ－３の不純物濃度でｎ型、５から５０μｍの厚さの炭化珪素からなるドリフト層２０をエピタキシャル成長させる。
つづいて、ドリフト層２０の表面の所定の領域にフォトレジスト等により注入マスクを形成し、ｐ型の不純物であるＡｌ（アルミニウム）をイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層２０の厚さを超えない０．５から３μｍ程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０１７から１×１０１９ｃｍ－３の範囲でありドリフト層２０の第１不純物濃度より高い第２不純物濃度とする。その後、注入マスクを除去する。本工程によりＡｌイオン注入された領域が第１ウェル領域３０となる。
同様に、ドリフト層２０の表面にフォトレジスト等により注入マスクを形成し、ｐ型の不純物であるＡｌをイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層２０の厚さを超えない０．５から３μｍ程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０１６から１×１０１８ｃｍ－３の範囲でありドリフト層２０の第１不純物濃度より高く、第１ウェル領域３０の第２不純物濃度よりも低いものとする。その後、注入マスクを除去する。本工程によりＡｌイオン注入された領域が第２ウェル領域３１となる。
次に、ドリフト層２０の表面にフォトレジスト等により注入マスクを形成し、ｐ型の不純物濃度であるＡｌをイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層２０の厚さを超えない０．５から３μｍ程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０１６から１×１０１８ｃｍ－３の範囲でありドリフト層２０の第１不純物濃度より高く、かつ、第１ウェル領域３０の第２不純物濃度よりも低いものとする。その後、注入マスクを除去する。本工程によりＡｌがイオン注入された領域がＪＴＥ領域３７となる。
つづいて、ドリフト層２０の表面の第１ウェル領域３０の内側の所定の箇所が開口するようにフォトレジスト等により注入マスクを形成し、ｎ型の不純物であるＮ（窒素）をイオン注入する。Ｎのイオン注入深さは第１ウェル領域３０の厚さより浅いものとする。また、イオン注入したＮの不純物濃度は、１×１０１８から１×１０２１ｃｍ－３の範囲であり、第１ウェル領域３０のｐ型の第２不純物濃度を超えるものとする。本工程でＮが注入された領域のうちｎ型を示す領域がソース領域４０となる。
次に、熱処理装置によって、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気中で、１３００から１９００℃の温度で、３０秒から１時間のアニールを行う。このアニールにより、イオン注入されたＮ及びＡｌを電気的に活性化させる。
つづいて、ＣＶＤ法、フォトリソグラフィ技術等を用いて、第１ウェル領域３０が形成された領域にほぼ対応する活性領域以外の領域の半導体層の上に、膜厚が０．５から２μｍの酸化珪素からなるフィールド絶縁膜５１を形成する。このとき、例えば、フィールド絶縁膜５１を全面に形成した後、活性領域にほぼ対応した位置のフィールド絶縁膜５１をフォトリソグラフィ技術またはエッチング等で除去すればよい。
次に、フィールド絶縁膜５１に覆われていない炭化珪素表面を熱酸化して所望の厚みのゲート絶縁膜５０である酸化珪素膜を形成する。つづいて、ゲート絶縁膜５０およびフィールド絶縁膜５１の上に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極６０を形成する。次に、酸化珪素からなる層間絶縁膜５５を減圧ＣＶＤ法により形成する。つづいて、層間絶縁膜５５とゲート絶縁膜５０を貫き、活性領域内のコンタクト領域３２とソース領域４０とに到達する第１コンタクトホール９０を形成し、同時に、第２ウェル領域３１に到達する第２コンタクトホール９１を形成する。
次に、スパッタ法等によりＮｉを主成分とする金属膜を形成後、６００から１１００℃の温度の熱処理を行い、Ｎｉを主成分とする金属膜と、第１コンタクトホール９０内の炭化珪素層とを反応させて、炭化珪素層と金属膜との間にシリサイドを形成する。続いて、反応してできたシリサイド以外の残留した金属膜をウェットエッチングにより除去する。これにより、オーミック電極７０が形成される。
つづいて、半導体基板１０の裏面（第２主面）にＮｉを主成分とする金属膜を形成、熱処理することにより、半導体基板１０の裏側に裏面オーミック電極（図示せず）を形成する。
次に、フォトレジスト等によるパターニングを用いて、第１離間領域２１上の層間絶縁膜５５と、ゲート絶縁膜５０及びゲートコンタクトホール９５となる位置の層間絶縁膜５５を除去する。除去する方法としては、ショットキ界面となる炭化珪素層の表面にダメージを与えないウェットエッチングとする。
つづいて、スパッタ法等により、ショットキ電極となる金属膜を堆積し、フォトレジスト等によるパターニングを用いて、第１コンタクトホール９０内の第１離間領域２１上、および、第２コンタクトホール９１内の第２ウェル領域３１上に第２ショットキ電極７３を形成する。
次に、ここまで処理してきた基板の表面にスパッタ法又は蒸着法によりＡｌ等の配線金属を形成し、フォトリソグラフィ技術により所定の形状に加工することで、ソース側のオーミック電極７０、第１ショットキ電極７１、第２ショットキ電極７３に接触するソース電極８０、および、ゲート電極６０に接触するゲートパッド８１とゲート配線８２とを形成する。
さらに、基板の裏面に形成された裏面オーミック電極の表面上に金属膜であるドレイン電極８４を形成すれば、図１～４に示した本実施の形態の炭化珪素半導体装置が完成する。
次に、本実施の形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴの動作について説明する。ここで、半導体材料が４Ｈ型の炭化珪素を例に説明する。この場合ｐｎ接合の拡散電位は略２Ｖである。
まず還流動作の場合を考える。還流動作では、ソース電圧（ソース電極８０の電圧）に対しドレイン電圧（ドレイン電極８４の電圧）が低くなり、ソース－ドレイン間に数Ｖの電圧が発生する。第２ウェル領域３１にオーミック電極７０を経由してオーミック接続するソース電極８０がある場合、第２ウェル領域３１とドリフト層２０とのｐｎ接合にソース－ドレイン間の電圧の多くが印加されるために第２ウェル領域３１とドリフト層２０とで形成されるｐｎダイオードにバイポーラ電流が流れる。
一方、本実施の形態のように、第２ウェル領域３１とソース電極８０との間にオーミック接続が無く、第２ウェル領域３１とソース電極８０とが第２ショットキ電極７３を介してショットキ接続される場合には、ソース－ドレイン間の電圧の多くが第２ウェル領域３１上の第２ショットキ電極７３と第２ウェル領域３１の間のショットキ接合部に印加されるため、第２ウェル領域３１とドリフト層２０とで形成されるｐｎ接合に印加される電圧を低減できる。
ｐｎ接合に印加される電圧をｐｎ接合の拡散電位に相当する２Ｖよりも低い電圧とすることにより、ｐｎダイオードにバイポーラ電流が流れるのを抑制することができる。すなわち、ソース－ドレイン間に発生する電圧から第２ショットキ電極７３と第２ウェル領域３１とのショットキ接合部に発生する電圧を差し引いた電圧がｐｎ接合の拡散電位より小さくなれば、ｐｎダイオードのｐｎ接合に流れるバイポーラ電流を抑制することができる。
例えば、ソース－ドレイン間に発生する電圧が５Ｖの場合、第２ウェル領域３１上の第２ショットキ電極７３と第２ウェル領域３１とで形成されるショットキ接合の逆方向降伏電圧が３Ｖ以上となるよう設計することにより、第２ウェル領域３１とドリフト層２０とで形成されるｐｎ接合にかかる順方向電圧を２Ｖ未満とすることができ、この領域でのｐｎダイオードの順方向通電を防止することができる。
なお、第２ウェル領域３１上の第２ショットキ電極７３と第２ウェル領域３１とで形成されるショットキ接合の降伏電圧がこれに満たない場合でも、第２ウェル領域３１とソース電極８０がオーミック接続せず、第２ウェル領域３１と第２ショットキ電極７３とがショットキ接続すれば、第２ウェル領域３１とドリフト層２０とで形成されるｐｎ接合に印加される電圧を低減することができるので、ｐｎダイオードのバイポーラ電流を低減し、故障に至る確率を低減する一定の効果を得ることができる。
次に、ターンオン動作を例にスイッチング状態を考える。前述の通り、ターンオン中はドレイン電極８４の電位が急激に減少し、ソース電極８０から第２ショットキ電極７３を経由して、第２ウェル領域３１内にホールが注入され、チップ平面方向に変位電流が流れる。このとき、第２ウェル領域３１で発生した変位電流は、第２ショットキ電極７３と第２ウェル領域３１とで形成されるショットキ接合を通過するため、変位電流によって発生する電圧は、ソース電極８０と第２ウェル領域３１とがオーミック接続されている場合に比べて、第２ショットキ電極７３と第２ウェル領域３１とで形成されるショットキ接合の降伏電圧に相当する電圧分だけ増大する。
ここで、第２ショットキ電極７３と第２ウェル領域３１とで形成されるショットキダイオードは、降伏するように形成されている。降伏する電圧は、１０～２０Ｖ程度であればよい。
そのため、ゲート電位となるゲートパッド８１、ゲート配線８２またはゲート電極６０と第２ウェル領域３１との間に挟まれる絶縁膜の絶縁破壊電圧に対し、第２ショットキ電極７３と第２ウェル領域３１とで形成されるショットキダイオードの降伏電圧に第２ショットキ電極７３から平面方向に離れた位置で増加する第２ウェル領域３１における電圧を加えたものが低くなるように設計する必要がある。
炭化珪素を用いたＭＯＳＦＥＴのゲート絶縁膜５０は一般に厚さ３０～１００ｎｍ程度の酸化珪素が用いられることが多いが、仮に、ゲート絶縁膜５０の厚さが５０ｎｍとした場合、酸化珪素の絶縁破壊電界が約１０ＭＶ／ｃｍであることから、ゲート絶縁膜５０の絶縁破壊電圧は約５０Ｖとなる。したがって、第２ウェル領域３１とゲート電極６０の間にゲート絶縁膜５０が形成されている場合、第２ウェル領域３１内で発生する電圧を５０Ｖ以下に設定する必要がある。また、酸化珪素膜に絶縁破壊電界の半分を超える高電界が印加されると信頼性が低下することが懸念されるので、より望ましくは、第２ウェル領域３１内で発生する電圧をゲート絶縁膜５０の絶縁破壊電圧の半分以下、すなわち２５Ｖ以下にするのが望ましい。
このように、第２ウェル領域３１とソース電極８０の間にオーミック接続を設けず、第２ショットキ電極７３を設け、第２ウェル領域３１と第２ショットキ電極７３からなるショットキ接合を形成し、その降伏電圧を、還流動作時のソース・ドレイン間の発生電圧からｐｎ接合の拡散電位を差し引いた値よりも大きく、かつ、第２ウェル領域３１上に形成された絶縁膜の破壊電圧よりも小さく、さらに望ましくは破壊電圧の半分以下となるよう設計すれば、第２ウェル領域３１おける還流動作時のｐｎダイオードの通電を抑制しつつ、スイッチング動作中の絶縁膜の破壊を抑制することができる。
なお、本実施の形態では第１ウェル領域３０と第２ウェル領域３１とが離間しているとして説明しているが、第１ウェル領域３０と第２ウェル領域３１とつながっていてもよい。また、第１ウェル領域３０が複数あり、複数の第１ウェル領域３０が互いに離間しているものとして説明したが、複数の第１ウェル領域３０どうしがつながっていてもよい。図５に、第１ウェル領域３０と第２ウェル領域３１とがつながっており、かつ、複数の第１ウェル領域３０どうしがつながっている場合の平面模式図を示す。このような場合は、第１ウェル領域３０は、第１ウェル領域３０内のソース領域４０と、あるいは、第１ウェル領域３０内の第１離間領域２１上に設けられた第１ショットキ電極７１とのいずれかからの距離が５０μｍ以内であるものとする。
また、別の観点からは、第２ウェル領域３１は、還流動作時の電圧印加時に、ソース電極から電気的に分離されている必要がある。例えば、ソース電極から離れた位置に形成された面積Ｓ（ｃｍ２）の領域の第２導電型のウェル領域に還流動作時に電流密度Ｊ（Ａ／ｃｍ２）のバイポーラ電流が流れるとする。このとき、その面積Ｓの領域とソース電極と間の経路の抵抗値をＲｔｏｔ（Ω）とすると、ソース電極の電位を０Ｖとしたときのその領域の電位Ｖｄｒｏｐ（Ｖ）は、Ｖｄｒｏｐ＝Ｊ×Ｓ×Ｒｔｏｔとなる。
当該ウェル領域において、Ｖｄｒｏｐが略２Ｖ以上になれば、例えばドレイン電圧を略４Ｖにした場合に、ドレイン電圧からＶｄｒｏｐを差し引いた電圧がＳｉＣのｐｎ接合の拡散電位である略２Ｖ以下になり、積層欠陥が拡張するほどの電流が当該ウェル領域を流れない。したがって、このような場合は、当該ウェル領域がゲートパッド８１またはゲート配線８２の直下あるいはその近辺のいわゆる終端領域とされる箇所にあり、かつ、前述したソース領域４０または第１ショットキ電極７１のいずれかから５０μｍ以内の距離にあったとしても、本明細書ではそのウェル領域を第２ウェル領域３１と呼ぶことにする。
例えば、図５にその平面模式図を示すように、ゲートパッド８１直下の面積の大きなウェル領域が平面視上櫛型に形成された第１ウェル領域３０と接続されていて、面積の大きなウェル領域にソース電極８０とオーミック接続するコンタクトが形成されておらず、櫛型に形成された第１ウェル領域３０の中にソース電極８０とオーミック接続するコンタクトが形成されている場合を考える。このような場合、面積の大きなウェル領域に最も近い櫛型に形成された第１ウェル領域３０の中のソース電極８０からの距離が５０μｍを超える面積の大きなウェル領域は、第２ウェル領域３１となる。同様に、櫛型に形成された第１ウェル領域３０の中の第１ショットキ電極７１からの距離が５０μｍを超える面積の大きなウェル領域は、第２ウェル領域３１となる。櫛型に形成された第１ウェル領域３０にはソース電極８０と第１ショットキ電極７１とがあるので、その両方からの距離が５０μｍを超える領域が、第２ウェル領域３１となる。
さらに、上記制限に加えて、所定のウェル領域からソース電極８０までの経路の抵抗値による制限がある。還流電流が５Ａ／ｃｍ２の電流密度で流れ、その領域からソース電極８０までの経路の抵抗値が４００ｋΩの１０μｍ×１０μｍの領域があるとする。その場合、さきに説明したＶｄｒｏｐ（Ｖ）が２Ｖと計算される。そのような領域は、ドレイン電圧が４Ｖの場合、ドレイン電圧からＶｄｒｏｐを差し引いた値がｐｎ接合の拡散電位より小さくなるので、還流動作時のバイポーラ動作を抑制でき、第２ウェル領域３１となる。ドレイン電圧が４Ｖより大きく５Ｖになる場合は、この増分に対応して３ＶのＶｄｒｏｐ（Ｖ）がある箇所が第２ウェル領域３１となる。
なお、本実施の形態においては、各イオン注入を所定の順序で行なう例を示したが、イオン注入の順序は、適宜変更してもよい。また、裏面のオーミック電極、表面のオーミック電極７０、第１ショットキ電極７１（第２ショットキ電極７３）の形成順序は適宜変更してもよい。
さらに、本実施の形態においては、第１離間領域２１は、ドリフト層２０と同じｎ型で、ドリフト層２０と同じ不純物濃度を有するものとしたが、第１離間領域２１のｎ型不純物濃度は、ドリフト層２０のｎ型不純物濃度より高くしてもよい。第２離間領域２２、第４離間領域２４についても、第１離間領域２１と同様である。
また、本実施の形態では活性領域にＳＢＤ内蔵ＭＯＳＦＥＴがある例について説明してきたが、ＳＢＤ内蔵ＭＯＳＦＥＴの代わりに、ｐ型のウェル領域上にｎ型のチャネルエピ層を形成し、このチャネルエピ層がしきい値電圧以下のゲート電圧にてユニポーラ型のダイオードとして動作するようにし、かつ、このユニポーラ型のダイオードの立ち上がり電圧をｐ型のウェル領域とｎ型のドリフト層とから形成されるｐｎダイオードの動作電圧よりも低く設計したＭＯＳＦＥＴにしてもよい。このように、還流動作時においてＭＯＳＦＥＴのチャネル領域に逆通電させる場合でも、ＳＢＤ内蔵ＭＯＳＦＥＴと同様の効果を得ることができる。
実施の形態２．
実施の形態１では、第２ウェル領域が第２ショットキ電極７３とショットキ接続している例について説明したが、本実施の形態では、第２ウェル領域の表層部に第１導電型の導電性領域を設け、導電領域の上に設けた導電領域とオーミック接続する第２オーミック電極を通じて導電性領域をソース電極とオーミック接続させている。第１導電型の導電性領域と第２導電型の第２ウェル領域とはｐｎ接合している。その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
図６は、実施の形態１の説明で使用した図１のゲートパッド８１からソース電極８０にかけてのａ－ａ’部分の断面を模式的に示す、本実施の形態の炭化珪素半導体装置の断面模式図である。また、図７は、図１のソース電極８０から素子の外周部にかけてのｂ－ｂ’部分の断面を模式的に示す、本実施の形態の炭化珪素半導体装置の断面模式図である。
図６および図７において、第２ウェル領域３１の表層部に第１導電型の導電性領域４１が形成されており、導電性領域４１の上部には層間絶縁膜５５等を貫通して導電性領域４１に達する第４コンタクトホール９４が形成されている。導電性領域４１は、第２ウェル領域３１とオーミック接続していない。第４コンタクトホール９４内には、導電性領域４１とオーミック接続する第２オーミック電極７２が形成され、第２オーミック電極７２はソース電極８０と接続されている。
また、導電性領域４１は、炭化珪素で構成され、その第１導電型不純物の不純物濃度は、１×１０１７ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲などであればよい。さらに、その厚さは、５０ｎｍ以上、１０００ｎｍ以下などであればよい。導電性領域４１は、第４コンタクトホール９４の範囲より広く形成されればよい。
ここで、第１導電型の導電性領域４１と第２導電型の第２ウェル領域３１とはｐｎ接合を形成し、このｐｎ接合が、実施の形態１の第２ウェル領域３１と第２ショットキ電極７３との間のショットキ接合と同様の働きをする。
導電性領域４１と第２ウェル領域３１との間に形成されるｐｎ接合は、逆バイアスが印加されるターンオン時に、降伏するように形成されている。
したがって、本実施の形態の炭化珪素半導体装置も、実施の形態１の炭化珪素半導体装置と同様に、第２ウェル領域３１とドリフト層２０との間に形成されるｐｎダイオードのｐｎ接合に流れるバイポーラ電流を抑制することができ、信頼性の高いものとなる。
なお、導電性領域４１および第２オーミック電極７２は他の構成と別工程で形成してもよいが、導電性領域４１を活性領域内のソース領域４０と同じ工程で形成し、第２オーミック電極７２を活性領域内のオーミック電極７０と同じ工程で形成することにより、製造工程を簡略化でき、コストを低減できる。
実施の形態３．
実施の形態１では、第２ウェル領域３１の平面方向の不純物濃度が一定の例を説明したが、本実施の形態では、第２ウェル領域３１が第２ショットキ電極７３と接している箇所より不純物濃度が高い領域を第２ウェル領域３１の表層部に設けている。その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
図８は、実施の形態１の説明で使用した図１のゲートパッド８１からソース電極８０にかけてのａ－ａ’部分の断面を模式的に示す、本実施の形態の炭化珪素半導体装置の断面模式図である。また、図９は、図１のソース電極８０から素子の外周部にかけてのｂ－ｂ’部分の断面を模式的に示す、本実施の形態の炭化珪素半導体装置の断面模式図である。
また、図１０は、本実施の形態の炭化珪素半導体装置の終端ウェル領域部分を拡大した平面模式図である。
図８および図９において、第２ウェル領域３１の第２ショットキ電極７３が形成されていない箇所の表層部に、第２ウェル領域３１より第２導電型の不純物濃度が高い第２導電型の高濃度領域３３を形成が形成されている。高濃度領域３３の第２導電型の不純物濃度は、１×１０１８以上１×１０２０ｃｍ－３以下の範囲などであればよい。また、高濃度領域３３の厚さは、第２ウェル領域３１の厚さより小さく、例えば０．１以上１μｍ以下の範囲であればよい。また、図１０の平面図において、第２ウェル領域３１上に形成された第２ショットキ電極７３を取り囲むように、高濃度領域３３が形成されている。
ここで、炭化珪素に代表されるワイドギャップ半導体装置において変位電流によって素子が破壊するという課題について説明する。
ＭＯＳ構造を有する炭化珪素半導体装置がスイッチングしたときに、終端ウェル領域内を断面横方向に変位電流が流れ、この変位電流と終端ウェル領域のシート抵抗によって、終端ウェル領域の電位が変動する。例えば終端ウェル領域の電位が５０Ｖ以上に変動し、その上に厚さ５０ｎｍのゲート酸化膜および略０Ｖのゲート電極が形成されている場合、ゲート酸化膜に１０ＭＶ／ｃｍといった高電界が印加され、結果としてゲート酸化膜が破壊してしまう。
この問題が炭化珪素に代表されるワイドギャップ半導体装置においては特徴的に発生する。その理由は以下の２つの原因による。１つはシリコンに比べて炭化珪素に形成したウェル領域の方がウェル領域などの不純物領域の不純物準位が深いためにシート抵抗が格段に高くなるためである。もう一つは、シリコン半導体に比べ、ワイドギャップ半導体の絶縁破壊電界が高いメリットを活かしてワイドギャップ半導体では低抵抗なドリフト層を使用するために、ドリフト層の不純物濃度が高く設計され、結果としてソース・ドレイン間の空乏層容量が格段に大きくなる。その結果、スイッチングのときに大きな変位電流が発生するためである。
スイッチング速度が大きくなるほど変位電流が大きくなり、終端ウェル領域の発生電圧も大きくなるため、この問題を避けるためには、スイッチング速度を小さくすれば良いが、その場合スイッチング損失が増大してしまう。
スイッチング速度を下げることなく、スイッチングにおける素子破壊を避けるためには、終端ウェル領域の各箇所と、ソース電極との間の抵抗を下げればよく、例えば終端ウェル領域とソース電極のコンタクト抵抗を低くしたり、終端ウェル領域のシート抵抗を低くしたりすればよい。
本実施の形態では、実施の形態１に対し、図８、図９にその断面模式図を示すように、第２ウェル領域３１の表層部に第２導電型で低抵抗の高濃度領域３３を形成している。
これにより、第２ウェル領域３１内を移動する正電荷が容易に移動でき、スイッチング時の発生電圧を抑制される。したがって、第２ウェル領域３１上の形成されたゲート絶縁膜５０の絶縁破壊を抑制し、信頼性向上を図ることができる。
なお、図８～１０では、高濃度領域３３を第２ショットキ電極７３の周囲にのみ形成しているが、第２ショットキ電極７３と高濃度領域３３との間の接合がショットキ接続であれば、高濃度領域３３は第２ショットキ電極７３の直下に形成してもよい。このようにしたときの炭化珪素半導体装置の断面模式図の一例を図１１に示す。また、このときの高濃度領域３３の第２導電型不純物濃度は、５×１０１７以上５×１０１８ｃｍ－３以下の範囲などとすればよい。
また、図８～図１１では、高濃度領域３３をゲート電極６０が形成されたゲート絶縁膜５０の下にも形成しているが、図１２にその断面模式図を示すように、高濃度領域３３をゲート電極６０が形成されたゲート絶縁膜５０の下にも形成しないようにしてもよい。
このようにすることにより、ゲート電極６０直下のゲート絶縁膜５０に高電圧が印加されるのを抑制できる。
また、本実施の形態の高濃度領域３３を実施の形態２に適用してもよい。
実施の形態４．
実施の形態１～３では、第２ウェル領域３１の内部にドリフト層２０に対するショットキ電極を持たない例を説明したが、本実施の形態の炭化珪素半導体装置では、第２ウェル領域３１の内部に第１導電型の離間領域を有し、第１導電型の離間領域上に前記離間領域に対するショットキ電極を設けている。その他の点については、実施の形態１、２と同様であるので、詳しい説明は省略する。
図１３は、実施の形態１の説明で使用した図１のゲートパッド８１からソース電極８０にかけてのａ－ａ’部分の断面を模式的に示す、本実施の形態の炭化珪素半導体装置の断面模式図である。また、図１４は、図１のソース電極８０から素子の外周部にかけてのｂ－ｂ’部分の断面を模式的に示す、本実施の形態の炭化珪素半導体装置の断面模式図である。図１５は、本実施の形態の炭化珪素半導体装置の終端ウェル領域部分を拡大した平面模式図である。
図１３および図１４において、第２ウェル領域３１の中に第１導電型の第３離間領域２３を有し、その第３離間領域２３の上には、第１導電型の第３離間領域２３にショットキ接続する第３ショットキ電極７４が形成されている。第３ショットキ電極７４は、ゲート絶縁膜５０および層間絶縁膜５５に形成された第３コンタクトホール９２内に形成され、第３コンタクトホール９２を介してソース電極８０と接続されている。
図１５においては、第２ウェル領域３１上に離間して形成された複数の第２ショットキ電極７３の外側に離間して形成された複数の第３離間領域２３が形成され、第３離間領域の上の第３コンタクトホール９２内に第３ショットキ電極７４が形成されている。
このような構成を備えているため、本実施の形態の炭化珪素半導体装置においては、還流動作時にソース電極８０とドレイン電極８４との間に、第２ウェル領域３１上の形成された第２ショットキ電極７３を経由する電流と、第３離間領域２３から第３ショットキ電極７４を経由する電流とが流れるため、第２ウェル領域３１とドリフト層２０との間のｐｎ接合に印加される電圧がより低減され、バイポーラ通流を抑制することができる。その結果、素子の信頼性を向上できる。
なお、本実施の形態においては、第２ウェル領域内の第３離間領域２３上のショットキダイオードは、第３離間領域２３が複数あるＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）ダイオード構造であってもよい。
また、本実施の形態の炭化珪素半導体装置の第２ウェル領域３１に、実施の形態３で説明した高濃度領域３３を形成してもよいことは、いうまでもない。
実施の形態５．
実施の形態１～４では、第２ウェル領域３１とソース電極８０との間にショットキ接続またはｐｎ接合がある例を示したが、本実施の形態の炭化珪素半導体装置では、第２ウェル領域３１の内部に第１導電型の第２導電性領域４５を設け、その内部に第２導電型の第２高濃度領域３６を設けている。その他の点については、実施の形態１、２と同様であるので、詳しい説明は省略する。
本実施の形態では、図１６にその断面模式図を示すように、第２ウェル領域３１とソース電極８０との間に、第２導電型の第２高濃度領域３６と第１導電型の第２導電性領域４５を形成する。第２高濃度領域３６とソース電極８０とはオーミック接続されている。ここでは、第２導電性領域４５は第２高濃度領域３６と第２ウェル領域３１とに挟まれるように形成される。すなわち、第２ウェル領域３１と第２導電性領域４５と第２高濃度領域３６とにより、ｐ／ｎ／ｐ構造が形成されることになる。
ここで、第２ウェル領域３１と第２導電性領域４５と第２高濃度領域３６とで構成されるｐ／ｎ／ｐ構造は、降伏する、すなわち、電流が流れる構造とする。また、第２高濃度領域３６とソース電極８０との間にオーミック接続するための第３オーミック電極が形成されていてもよい。
このような構造により、実施の形態１のような第２ウェル領域とソース電極８０とをショットキ接続する場合と比べて、還流動作時の終端領域における降伏電圧を増大させることができる。したがって、終端領域におけるバイポーラ動作電圧を増加させることができ、素子の活性領域に流すことができるユニポーラ電流をより増加させることができる。その結果、所定のダイオード電流を流すために必要な活性領域の面積を縮小できるので、チップ面積を小さくすることができ、チップコストを低減することができる。
さらに本実施の形態の構造によれば、第２高濃度領域３６あるいは第２導電性領域４５の不純物濃度、深さ方向の不純物濃度プロファイル、断面横方向の幅を調整することで、バイポーラ動作電圧である降伏電圧を変化させることができる。すなわち、所望の降伏特性に容易に調整することができる。
なお、実施の形態１～５においては、第１の導電型をｎ型、第２の導電型をｐ型として説明したが、これに限るものではなく、第１の導電型をｐ型、第２の導電型をｎ型としても同様の効果を奏する。また、ｎ型（第１導電型）不純物としてＮを用いたが、リンまたはヒ素であってもよい。ｐ型（第２導電型）不純物としてＡｌを用いたが、ホウ素またはガリウムであってもよい。
また、実施の形態１～５のＳＢＤ内蔵ＭＯＳＦＥＴの代わりに、ｐ型のウェル領域上にｎ型のチャネルエピ層４９を形成し、このチャネルエピ層４９がしきい値電圧以下のゲート電圧にてユニポーラ型のダイオードとして動作するようにし、かつ、このユニポーラ型のダイオードの立ち上がり電圧をｐ型のウェル領域とｎ型のドリフト層とから形成されるｐｎダイオードの動作電圧よりも低く設計したＭＯＳＦＥＴにしても、実施の形態１～４と同様の効果を奏する。
また、実施の形態１～５で説明したＭＯＳＦＥＴにおいては、ゲート絶縁膜５０は、必ずしもＳｉＯ２などの酸化膜である必要はなく、酸化膜以外の絶縁膜、または、酸化膜以外の絶縁膜と酸化膜とを組み合わせたものであってもよい。また、ゲート絶縁膜５０として炭化珪素を熱酸化した酸化珪素を用いたが、ＣＶＤ法による堆積膜の酸化珪素であってもよい。さらに、本発明は、スーパージャンクション構造を有するＭＯＳＦＥＴにも用いることができる。
また、上記実施形態では、ゲート絶縁膜５０を有するＭＯＳＦＥＴについて説明したが、ユニポーラデバイスであれば本発明を適用することができ、例えば、ゲート絶縁膜５０を有しないＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）やＭＥＳＦＥＴ（Ｍｅｔａｌ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）にも本発明を用いることができる。
さらに、上記実施形態では、ソース側のオーミック電極７０と第１ショットキ電極７１とが分離して作製されているが、同一材料で連続して形成されてもよいし、別材料で連続していてもよい。
また、第１ショットキ電極７１と第２ショットキ電極７３についても同一材料で形成されてもよいし、別材料で形成されてもよい。
また、上記実施形態では、結晶構造、主面の面方位、オフ角および各注入条件等、具体的な例を用いて説明したが、これらの数値範囲に適用範囲が限られるものではない。
実施の形態６．
本実施の形態は、上述した実施の形態１～５にかかる炭化珪素半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバータに本発明を適用した場合について説明する。
図１７は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１７に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１７に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子には、上述した実施の形態１～６のいずれかにかかる炭化珪素半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子として実施の形態１～５にかかる炭化珪素半導体装置を適用するため、低損失、かつ、高速スイッチングの信頼性を高めた電力変換装置を実現することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
１０ 半導体基板、２０ ドリフト層、２１ 第１離間領域、２２ 第２離間領域、２３ 第３離間領域、２４ 第４離間領域、３０ 第１ウェル領域、３１ 第２ウェル領域、３２ コンタクト領域、３３ 高濃度領域、３６ 第２高濃度領域、３７ ＪＴＥ領域、４０ ソース領域、４１ 導電性領域、４５ 第２導電性領域、５０ ゲート絶縁膜、５１ フィールド絶縁膜、５５ 層間絶縁膜、６０ ゲート電極、７０ オーミック電極、７１ 第１ショットキ電極、７２ 第２オーミック電極、７３ 第２ショットキ電極、７４ 第３ショットキ電極、８０ ソース電極，ソースパッド、８１ ゲートパッド、８２ ゲート配線、８４ ドレイン電極、９０ 第１コンタクトホール、９１ 第２コンタクトホール、９２ 第３コンタクトホール、９４ 第４コンタクトホール、９５ ゲートコンタクトホール、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 駆動回路、２０３ 制御回路、３００ 負荷。

Claims (6)

  1. 第１導電型の炭化珪素の半導体基板と、
    前記半導体基板上に形成された第１導電型のドリフト層と、
    第１導電型のソース領域とソース電極に接続された第２導電型の第１ウェル領域とを有するＭＯＳＦＥＴが前記ドリフト層に周期的に配置される活性領域と、
    前記活性領域とは別に前記ドリフト層に設けられる終端領域と、
    前記終端領域における前記ドリフト層の表層に設けられる、第２導電型の第２ウェル領域と、
    前記第２ウェル領域の表層部に形成された前記第２ウェル領域とｐｎ接合を形成し、前記ｐｎ接合はターンオン時に降伏する導電性領域とを備え、
    前記ＭＯＳＦＥＴが、第２導電型の前記第２ウェル領域と第１導電型の前記ドリフト層とから形成されるｐｎダイオードの動作電圧よりも低い立ち上がり電圧のユニポーラ型のダイオードを有する、
    炭化珪素半導体装置。
  2. 前記導電性領域は、平面視で前記第２ウェル領域の内側に形成される、
    請求項１に記載の炭化珪素半導体装置。
  3. 前記ユニポーラ型のダイオードは、第１ウェル領域上に形成された第１導電型の層である、
    請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記ユニポーラ型のダイオードは、前記活性領域に形成されたショットキーバリアダイオードである、
    請求項１または請求項２に記載の炭化珪素半導体装置。
  5. 前記導電性領域が、前記第２ウェル領域上の表層部に形成された第１導電型の炭化珪素からなる炭化珪素導電性領域である、
    請求項１から請求項４のいずれか１つに記載の炭化珪素半導体装置。
  6. 請求項１から請求項５のいずれか１つに記載の炭化珪素半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記炭化珪素半導体装置を駆動する駆動信号を前記炭化珪素半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、を備えた電力変換装置。
JP2022036951A 2017-02-24 2022-03-10 炭化珪素半導体装置および電力変換装置 Active JP7357713B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017033183 2017-02-24
JP2017033183 2017-02-24
JP2019042474A JP7041086B2 (ja) 2017-02-24 2019-03-08 炭化珪素半導体装置および電力変換装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019042474A Division JP7041086B2 (ja) 2017-02-24 2019-03-08 炭化珪素半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP2022078997A JP2022078997A (ja) 2022-05-25
JP7357713B2 true JP7357713B2 (ja) 2023-10-06

Family

ID=63252763

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018536897A Active JP6498363B2 (ja) 2017-02-24 2018-02-22 炭化珪素半導体装置および電力変換装置
JP2019042474A Active JP7041086B2 (ja) 2017-02-24 2019-03-08 炭化珪素半導体装置および電力変換装置
JP2022036951A Active JP7357713B2 (ja) 2017-02-24 2022-03-10 炭化珪素半導体装置および電力変換装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2018536897A Active JP6498363B2 (ja) 2017-02-24 2018-02-22 炭化珪素半導体装置および電力変換装置
JP2019042474A Active JP7041086B2 (ja) 2017-02-24 2019-03-08 炭化珪素半導体装置および電力変換装置

Country Status (5)

Country Link
US (2) US11189720B2 (ja)
JP (3) JP6498363B2 (ja)
CN (2) CN110352497B (ja)
DE (1) DE112018000992T5 (ja)
WO (1) WO2018155553A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110337725B (zh) * 2017-02-24 2022-08-05 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
JP6737401B2 (ja) 2017-12-19 2020-08-05 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
WO2019124378A1 (ja) 2017-12-19 2019-06-27 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
WO2019124384A1 (ja) 2017-12-19 2019-06-27 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
JP7056482B2 (ja) * 2018-09-10 2022-04-19 住友電気工業株式会社 炭化珪素半導体装置
JP7003019B2 (ja) 2018-09-15 2022-01-20 株式会社東芝 半導体装置
WO2021044624A1 (ja) * 2019-09-06 2021-03-11 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
JP7424782B2 (ja) 2019-09-27 2024-01-30 ローム株式会社 半導体装置
JP7334638B2 (ja) 2020-02-07 2023-08-29 株式会社デンソー 半導体装置
JP7292233B2 (ja) 2020-03-11 2023-06-16 株式会社東芝 半導体装置
DE112020007503T5 (de) 2020-08-11 2023-06-07 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und leistungswandler
JP2022140933A (ja) * 2021-03-15 2022-09-29 株式会社東芝 半導体装置
EP4290579A1 (en) * 2022-06-10 2023-12-13 Nexperia B.V. Semiconductor component and method of manufacturing thereof
WO2024013868A1 (ja) * 2022-07-13 2024-01-18 三菱電機株式会社 半導体装置、および、電力変換装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010125819A1 (ja) 2009-04-30 2010-11-04 パナソニック株式会社 半導体素子、半導体装置および電力変換器
WO2014038110A1 (ja) 2012-09-06 2014-03-13 三菱電機株式会社 半導体装置
WO2014162969A1 (ja) 2013-04-03 2014-10-09 三菱電機株式会社 半導体装置
JP2015211159A (ja) 2014-04-28 2015-11-24 住友電気工業株式会社 炭化珪素半導体装置
JP2016006854A (ja) 2014-05-28 2016-01-14 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
WO2016030998A1 (ja) 2014-08-27 2016-03-03 株式会社日立製作所 電力変換装置、モータ装置および逆変換器モジュール
JP2016058498A (ja) 2014-09-08 2016-04-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2383789A1 (en) * 2001-04-04 2011-11-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a conductive field plate layer
JP2003017701A (ja) 2001-07-04 2003-01-17 Denso Corp 半導体装置
JP2006140372A (ja) 2004-11-15 2006-06-01 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5528424B2 (ja) * 2009-02-24 2014-06-25 三菱電機株式会社 炭化珪素半導体装置
JP4825900B2 (ja) * 2009-06-30 2011-11-30 トヨタ自動車株式会社 ジャンクションブロックおよび自動車
CN102473723B (zh) 2009-07-15 2014-12-03 三菱电机株式会社 功率用半导体装置及其制造方法
CN102576728B (zh) * 2009-10-14 2015-06-24 三菱电机株式会社 功率用半导体装置
US9006819B2 (en) 2010-04-06 2015-04-14 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing same
JP5269015B2 (ja) * 2010-09-08 2013-08-21 株式会社東芝 半導体装置及び半導体装置の製造方法
WO2013042406A1 (ja) * 2011-09-21 2013-03-28 三菱電機株式会社 電力用半導体装置
JP2014175412A (ja) 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
JP6361479B2 (ja) 2014-02-07 2018-07-25 株式会社デンソー 電力変換装置
CN106463541B (zh) * 2014-05-23 2019-05-21 松下知识产权经营株式会社 碳化硅半导体装置
JP6379778B2 (ja) * 2014-07-15 2018-08-29 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016170706A1 (ja) * 2015-04-22 2016-10-27 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6611960B2 (ja) * 2016-11-01 2019-11-27 三菱電機株式会社 炭化珪素半導体装置および電力変換装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010125819A1 (ja) 2009-04-30 2010-11-04 パナソニック株式会社 半導体素子、半導体装置および電力変換器
WO2014038110A1 (ja) 2012-09-06 2014-03-13 三菱電機株式会社 半導体装置
WO2014162969A1 (ja) 2013-04-03 2014-10-09 三菱電機株式会社 半導体装置
JP2015211159A (ja) 2014-04-28 2015-11-24 住友電気工業株式会社 炭化珪素半導体装置
JP2016006854A (ja) 2014-05-28 2016-01-14 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
WO2016030998A1 (ja) 2014-08-27 2016-03-03 株式会社日立製作所 電力変換装置、モータ装置および逆変換器モジュール
JP2016058498A (ja) 2014-09-08 2016-04-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20190371935A1 (en) 2019-12-05
JP7041086B2 (ja) 2022-03-23
JP2019110331A (ja) 2019-07-04
JP2022078997A (ja) 2022-05-25
CN110352497B (zh) 2022-05-13
CN110352497A (zh) 2019-10-18
WO2018155553A1 (ja) 2018-08-30
US11189720B2 (en) 2021-11-30
JPWO2018155553A1 (ja) 2019-02-28
CN115101596A (zh) 2022-09-23
US20220045204A1 (en) 2022-02-10
DE112018000992T5 (de) 2019-11-07
JP6498363B2 (ja) 2019-04-10
US11682723B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
JP7357713B2 (ja) 炭化珪素半導体装置および電力変換装置
JP6929404B2 (ja) 炭化珪素半導体装置および電力変換装置
JP6737401B2 (ja) 炭化珪素半導体装置および電力変換装置
JP6611960B2 (ja) 炭化珪素半導体装置および電力変換装置
JP7170781B2 (ja) 炭化珪素半導体装置および電力変換装置
JP6873273B2 (ja) 炭化珪素半導体装置および電力変換装置
CN111162073B (zh) 碳化硅半导体装置及电力转换装置
JP6976489B2 (ja) 炭化珪素半導体装置および電力変換装置
CN116325176A (zh) 碳化硅半导体装置以及电力变换装置
US20230139229A1 (en) Semiconductor device and power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230926

R150 Certificate of patent or registration of utility model

Ref document number: 7357713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150