JPH0758272A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JPH0758272A JPH0758272A JP5228262A JP22826293A JPH0758272A JP H0758272 A JPH0758272 A JP H0758272A JP 5228262 A JP5228262 A JP 5228262A JP 22826293 A JP22826293 A JP 22826293A JP H0758272 A JPH0758272 A JP H0758272A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode pad
- semiconductor device
- main current
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】インダクタンスおよび抵抗が小さく，比較的簡
単な配線構成で高周波動作に適した電力用半導体装置を
提供すること。 【構成】半導体素子５の第１の主電流電極，複数の小電
極からなる第２の主電流電極，制御信号電極それぞれを
１以上の電気絶縁板に形成された対応する第１，第２，
第３の電極パッド２，３，４に電気的に接続してなる電
力用半導体装置において，前記複数の小電極からなる第
２の主電流電極を幅広の金属部材８を通して前記第２の
電極パッド３又は別の電極パッドに接続する電力用半導
体装置である。
単な配線構成で高周波動作に適した電力用半導体装置を
提供すること。 【構成】半導体素子５の第１の主電流電極，複数の小電
極からなる第２の主電流電極，制御信号電極それぞれを
１以上の電気絶縁板に形成された対応する第１，第２，
第３の電極パッド２，３，４に電気的に接続してなる電
力用半導体装置において，前記複数の小電極からなる第
２の主電流電極を幅広の金属部材８を通して前記第２の
電極パッド３又は別の電極パッドに接続する電力用半導
体装置である。
Description
【０００１】
【産業上の利用分野】本発明は，セラミック基板のよう
な電気絶縁板に固着された電極パッドに搭載された半導
体素子を備えた電力用半導体装置，特に電力用ＭＯＳＦ
ＥＴのような高速スイッチング半導体モジュールに適し
た電力用半導体装置に関する。
な電気絶縁板に固着された電極パッドに搭載された半導
体素子を備えた電力用半導体装置，特に電力用ＭＯＳＦ
ＥＴのような高速スイッチング半導体モジュールに適し
た電力用半導体装置に関する。
【０００２】
【従来の技術】現在のところ，数十Ａ乃至１００Ａ以上
の電流をスイッチングする電力用半導体装置としては動
作周波数があまり高いものが見当たらない。このような
電力用半導体装置では半導体装置全体のもつインダクタ
ンスは動作上あまり問題にされない。しかし１ＭＨz 乃
至数ＭＨz 以上の周波数で電力用半導体装置，例えば電
界効果トランジスタ（以下ＦＥＴという）を動作させる
場合には，ゲート部及びソース部の各ボンデイングワイ
ヤ自体がもつインダクタンスさえも確実に障害になって
くる。
の電流をスイッチングする電力用半導体装置としては動
作周波数があまり高いものが見当たらない。このような
電力用半導体装置では半導体装置全体のもつインダクタ
ンスは動作上あまり問題にされない。しかし１ＭＨz 乃
至数ＭＨz 以上の周波数で電力用半導体装置，例えば電
界効果トランジスタ（以下ＦＥＴという）を動作させる
場合には，ゲート部及びソース部の各ボンデイングワイ
ヤ自体がもつインダクタンスさえも確実に障害になって
くる。
【０００３】特にソース部のインダクタンス，その中で
もゲート端子と対になってゲート信号が印加される他方
の端子として作用するソースセンス側のインダクタンス
がゲート信号に大きな影響を与えるため，そのインダク
タンスを極力小さくする必要がある。また，ゲート信号
源への悪影響をできる限り小さくするためにソース電流
の流れるソース部のインダクタンスも極力小さくする
か，あるいはゲート信号源へ悪影響を与えない構造にす
る必要がある。しかし，ＦＥＴ内部の動作バランスを得
るため，複数のソース用小電極を半導体素子に備えると
共にこれらをソース用電極パッドに接続する複数のボン
ディングワイヤのインダクタンス値を実質的に等しくし
なければならないという制約もあり，これら条件を満足
することは非常に難しかった。
もゲート端子と対になってゲート信号が印加される他方
の端子として作用するソースセンス側のインダクタンス
がゲート信号に大きな影響を与えるため，そのインダク
タンスを極力小さくする必要がある。また，ゲート信号
源への悪影響をできる限り小さくするためにソース電流
の流れるソース部のインダクタンスも極力小さくする
か，あるいはゲート信号源へ悪影響を与えない構造にす
る必要がある。しかし，ＦＥＴ内部の動作バランスを得
るため，複数のソース用小電極を半導体素子に備えると
共にこれらをソース用電極パッドに接続する複数のボン
ディングワイヤのインダクタンス値を実質的に等しくし
なければならないという制約もあり，これら条件を満足
することは非常に難しかった。
【０００４】図９により従来ＦＥＴの一例を説明する
と，放熱板として働く比較的厚い金属板（図示せず）に
固着された電気絶縁板１の一方の主面に，第１の電極パ
ッド２であるドレイン用電極パッド，第２の電極パッド
３であるソース用電極パッド，及び第３の電極パッド４
であるコの字状のゲート用電極パッドが固着されてい
る。半導体素子５であるＦＥＴチップはその下面にドレ
イン電極（図示せず）を，またその上面に複数のソース
用小電極５Ａと５Ｂ及びゲート小電極５Ｃと５Ｄを備え
ている。ドレイン電極はドレイン用電極パッド２にハン
ダ付けされ，ソース用小電極５Ａと５Ｂはボンディング
ワイヤ６Ａと６Ｂによりソース用電極パッド３に，また
ゲート電極５Ｃと５Ｄはボンディングワイヤ６Ｃと６Ｄ
によりゲート用電極パッド４に接続される。第１，第
２，第３の電極パッド２，３，４それぞれには第１の導
電端子２Ａ，第２の導電端子３Ａ，第３の導電端子４Ａ
がハンダ付けされる。なお，３’Ａはソース用電極パッ
ド３にハンダ付けされる第４の導電端子であり，この端
子は第３の導電端子４Ａと対になってゲート電流を流す
ソースセンス端子として作用する。
と，放熱板として働く比較的厚い金属板（図示せず）に
固着された電気絶縁板１の一方の主面に，第１の電極パ
ッド２であるドレイン用電極パッド，第２の電極パッド
３であるソース用電極パッド，及び第３の電極パッド４
であるコの字状のゲート用電極パッドが固着されてい
る。半導体素子５であるＦＥＴチップはその下面にドレ
イン電極（図示せず）を，またその上面に複数のソース
用小電極５Ａと５Ｂ及びゲート小電極５Ｃと５Ｄを備え
ている。ドレイン電極はドレイン用電極パッド２にハン
ダ付けされ，ソース用小電極５Ａと５Ｂはボンディング
ワイヤ６Ａと６Ｂによりソース用電極パッド３に，また
ゲート電極５Ｃと５Ｄはボンディングワイヤ６Ｃと６Ｄ
によりゲート用電極パッド４に接続される。第１，第
２，第３の電極パッド２，３，４それぞれには第１の導
電端子２Ａ，第２の導電端子３Ａ，第３の導電端子４Ａ
がハンダ付けされる。なお，３’Ａはソース用電極パッ
ド３にハンダ付けされる第４の導電端子であり，この端
子は第３の導電端子４Ａと対になってゲート電流を流す
ソースセンス端子として作用する。
【０００５】このような構造のＦＥＴでは，ソース端子
である第２の導電端子３Ａとソースセンス端子である第
４の導電端子３’Ａの双方を第２の電極パッド３から取
っており，かつソース用小電極５Ａと５Ｂをソース用電
極パッド３に接続するボンディングワイヤ６Ａと６Ｂに
主電流（ソース電流）とゲート信号電流の双方が流れる
構造になっているいため，ボンディングワイヤ６Ａと６
Ｂなどによるインダクタンスが比較的大きく，またゲー
ト信号が主電流の悪影響を受ける。
である第２の導電端子３Ａとソースセンス端子である第
４の導電端子３’Ａの双方を第２の電極パッド３から取
っており，かつソース用小電極５Ａと５Ｂをソース用電
極パッド３に接続するボンディングワイヤ６Ａと６Ｂに
主電流（ソース電流）とゲート信号電流の双方が流れる
構造になっているいため，ボンディングワイヤ６Ａと６
Ｂなどによるインダクタンスが比較的大きく，またゲー
ト信号が主電流の悪影響を受ける。
【０００６】この点について図９（Ｂ）を用いて説明す
ると，参照記号Ｄは端子２Ａに相当するドレイン端子を
示し，Ｓは端子３Ａに相当するソース端子，Ｇは端子４
Ａに相当するゲート端子，ＳＳは端子３’Ａに相当する
ソースセンス端子を示す。また，ＬD はドレイン側配線
のインダクタンス，ＬS はソース側配線のインダクタン
ス，ＬG はゲート側配線のインダクタンスをそれぞれ示
す。インダクタンスＬD は，半導体素子５のドレイン電
極が第１の電極パッド２に直接接続されているので，実
質的にゼロであるが，インダクタンスＬS およびインダ
クタンスＬG はそれぞれのボンディングワイヤのインダ
クタンスにより比較的大きくなる。
ると，参照記号Ｄは端子２Ａに相当するドレイン端子を
示し，Ｓは端子３Ａに相当するソース端子，Ｇは端子４
Ａに相当するゲート端子，ＳＳは端子３’Ａに相当する
ソースセンス端子を示す。また，ＬD はドレイン側配線
のインダクタンス，ＬS はソース側配線のインダクタン
ス，ＬG はゲート側配線のインダクタンスをそれぞれ示
す。インダクタンスＬD は，半導体素子５のドレイン電
極が第１の電極パッド２に直接接続されているので，実
質的にゼロであるが，インダクタンスＬS およびインダ
クタンスＬG はそれぞれのボンディングワイヤのインダ
クタンスにより比較的大きくなる。
【０００７】ＦＥＴのスイッチング動作中においては，
ＦＥＴのターンオン，ターンオフ時に主電流が急激に変
化するため，インダクタンスＬS に主電流の時間変化率
Δｉ×ＬS に等しい電圧Δｖが発生し，ＦＥＴのゲート
とソースに印加される正味の電圧は，端子Ｇと端子ＳＳ
間に印加されるゲートドライブ電圧ｖからΔｖを差し引
いた電圧となってしまう。この現象はスイッチング動作
速度が高くなるに従い，つまりＦＥＴのスイッチング時
における主電流の変化が急峻であればある程，顕著にな
る。また，この構成ではゲート信号路のインダクタンス
が比較的大きいために，そのインダクタンスの影響でゲ
ート信号波形の立上がり，立下がりがなまってしまい，
このことがさらに一層高周波動作を阻害している。
ＦＥＴのターンオン，ターンオフ時に主電流が急激に変
化するため，インダクタンスＬS に主電流の時間変化率
Δｉ×ＬS に等しい電圧Δｖが発生し，ＦＥＴのゲート
とソースに印加される正味の電圧は，端子Ｇと端子ＳＳ
間に印加されるゲートドライブ電圧ｖからΔｖを差し引
いた電圧となってしまう。この現象はスイッチング動作
速度が高くなるに従い，つまりＦＥＴのスイッチング時
における主電流の変化が急峻であればある程，顕著にな
る。また，この構成ではゲート信号路のインダクタンス
が比較的大きいために，そのインダクタンスの影響でゲ
ート信号波形の立上がり，立下がりがなまってしまい，
このことがさらに一層高周波動作を阻害している。
【０００８】このような問題点のうち前者の欠点を解決
する構造として，図10（Ａ）に示すようなＦＥＴが考え
られる。この図において図９に示した記号と同一の記号
は図９の部材に相当するものとする。このＦＥＴでは，
第２の電極パッド３であるソース用電極パッドと第３の
電極パッド４であるコの字状のゲート用電極パッドとの
間の電気絶縁板１の主面に第４の電極パッド３’である
コの字状のソースセンス用電極パッドを別途備え，２列
に配列されたソース電極５Ａ，５Ｂとソースセンス用電
極パッド３’との間を，ソース用のボンディングワイヤ
６Ａ，６Ｂとは別のボンディングワイヤ６Ｅ，６Ｆでそ
れぞれ接続している。したがって，この構造ではボンデ
ィングワイヤ６Ａ，６Ｂを主電流が流れ，ボンディング
ワイヤ６Ｅ，６Ｆをゲート信号電流のみが流れるので，
ゲート信号は主電流の影響を受けない。
する構造として，図10（Ａ）に示すようなＦＥＴが考え
られる。この図において図９に示した記号と同一の記号
は図９の部材に相当するものとする。このＦＥＴでは，
第２の電極パッド３であるソース用電極パッドと第３の
電極パッド４であるコの字状のゲート用電極パッドとの
間の電気絶縁板１の主面に第４の電極パッド３’である
コの字状のソースセンス用電極パッドを別途備え，２列
に配列されたソース電極５Ａ，５Ｂとソースセンス用電
極パッド３’との間を，ソース用のボンディングワイヤ
６Ａ，６Ｂとは別のボンディングワイヤ６Ｅ，６Ｆでそ
れぞれ接続している。したがって，この構造ではボンデ
ィングワイヤ６Ａ，６Ｂを主電流が流れ，ボンディング
ワイヤ６Ｅ，６Ｆをゲート信号電流のみが流れるので，
ゲート信号は主電流の影響を受けない。
【０００９】
【発明が解決しようとする課題】しかしこの構造をもつ
電力用半導体装置では，ボンディングワイヤの本数が増
えるため信頼性が低下しかつ工数も増えること，半導体
素子の面積が必然的に大きくなること，ゲート信号路の
ボンディングワイヤが図９のもの以上に長くなるために
インダクタンスがさらに大きくなり，ゲート信号波形を
なまらせるために高周波駆動を困難にすることなど，高
周波動作をさせる上でいろいろな欠点がある。
電力用半導体装置では，ボンディングワイヤの本数が増
えるため信頼性が低下しかつ工数も増えること，半導体
素子の面積が必然的に大きくなること，ゲート信号路の
ボンディングワイヤが図９のもの以上に長くなるために
インダクタンスがさらに大きくなり，ゲート信号波形を
なまらせるために高周波駆動を困難にすることなど，高
周波動作をさせる上でいろいろな欠点がある。
【００１０】本発明はこのような従来の問題点を解決
し，インダクタンスおよび抵抗が小さく，比較的簡単な
配線構成で高周波動作に適した電力用半導体装置を提供
することを目的としている。
し，インダクタンスおよび抵抗が小さく，比較的簡単な
配線構成で高周波動作に適した電力用半導体装置を提供
することを目的としている。
【００１１】
【問題を解決するための手段】本発明は前述のような問
題を解決するため，半導体素子の第１の主電流電極，複
数の小電極からなる第２の主電流電極，制御信号電極そ
れぞれを１以上の電気絶縁板に形成された対応する第
１，第２，第３の電極パッドに電気的に接続してなる電
力用半導体装置において，前記複数の小電極からなる第
２の主電流電極を幅広の金属部材を通して前記第２の電
極パッド又は別の電極パッドに接続する電力用半導体装
置である。
題を解決するため，半導体素子の第１の主電流電極，複
数の小電極からなる第２の主電流電極，制御信号電極そ
れぞれを１以上の電気絶縁板に形成された対応する第
１，第２，第３の電極パッドに電気的に接続してなる電
力用半導体装置において，前記複数の小電極からなる第
２の主電流電極を幅広の金属部材を通して前記第２の電
極パッド又は別の電極パッドに接続する電力用半導体装
置である。
【００１２】
【実施例】以下図面により本発明の実施例を説明する。
先ず図１により本発明の一実施例を説明すると，図９及
び図10で示した記号と同じ記号はそれら図の部材に相当
する部材を示すものとする。電気絶縁板１は通常の方法
でその金属化された裏面に固着された薄い金属板１’を
介して熱電導の良好な銅板などからなる放熱板（図示せ
ず）に固着されるセラミック基板のようなものからな
り，電気絶縁板１の予め金属化された表面に固着された
薄い銅板などを所望のパターンにエッチングすることに
より，第１，第２，第３，第４，第５の電極パッド２，
３，４，３’，７が形成される。ＦＥＴの場合には，第
１の電極パッド２はドレイン用電極パッドであり，第２
の電極パッド３はソース用電極パッド，第３の電極パッ
ド４はゲート用電極パッド，第４の電極パッド３’はソ
ースセンス用電極パッド，及び第５の電極パッド７は付
加的な電極パッドであり，この電極パッド７は必ずしも
必要ではない。
先ず図１により本発明の一実施例を説明すると，図９及
び図10で示した記号と同じ記号はそれら図の部材に相当
する部材を示すものとする。電気絶縁板１は通常の方法
でその金属化された裏面に固着された薄い金属板１’を
介して熱電導の良好な銅板などからなる放熱板（図示せ
ず）に固着されるセラミック基板のようなものからな
り，電気絶縁板１の予め金属化された表面に固着された
薄い銅板などを所望のパターンにエッチングすることに
より，第１，第２，第３，第４，第５の電極パッド２，
３，４，３’，７が形成される。ＦＥＴの場合には，第
１の電極パッド２はドレイン用電極パッドであり，第２
の電極パッド３はソース用電極パッド，第３の電極パッ
ド４はゲート用電極パッド，第４の電極パッド３’はソ
ースセンス用電極パッド，及び第５の電極パッド７は付
加的な電極パッドであり，この電極パッド７は必ずしも
必要ではない。
【００１３】ドレイン用電極パッド２とゲート用電極パ
ッド４との間にはソース用電極パッド３の一部分が位置
するように配置されており，ＦＥＴのスイッチング時に
おけるドレイン用電極パッド２の高低２つの電圧レベル
間の遷移の影響を，ゲート信号が出来るだけ受けないよ
うな構造にしている。次に制御信号路のインダクタンス
を小さくするために幅広の金属部材８を用いたことがこ
の実施例の大きな特徴の１つであり，幅広の金属部材８
は機械的強度及び加工性などの面から，例えば０．５〜
１ｍｍ程度の厚みをもつ銅のような導電性の良好な金属
条片からなる。この金属部材８は，２列に配列されたソ
ース小電極５Ａと５Ｂとの間の距離より狭いが，ボンデ
ィング作業に悪影響を与えない限り表皮効果の面からも
できるだけ広い幅を有し，その一端はソースセンス用電
極パッド３’にろう付けされ，その他端は付加的な電極
パッド７に接続される。そして金属部材８は，ソースセ
ンス用電極パッド３’と電極パッド７間を橋絡してお
り，半導体素子５の表面との間には間隙が存在する。
ッド４との間にはソース用電極パッド３の一部分が位置
するように配置されており，ＦＥＴのスイッチング時に
おけるドレイン用電極パッド２の高低２つの電圧レベル
間の遷移の影響を，ゲート信号が出来るだけ受けないよ
うな構造にしている。次に制御信号路のインダクタンス
を小さくするために幅広の金属部材８を用いたことがこ
の実施例の大きな特徴の１つであり，幅広の金属部材８
は機械的強度及び加工性などの面から，例えば０．５〜
１ｍｍ程度の厚みをもつ銅のような導電性の良好な金属
条片からなる。この金属部材８は，２列に配列されたソ
ース小電極５Ａと５Ｂとの間の距離より狭いが，ボンデ
ィング作業に悪影響を与えない限り表皮効果の面からも
できるだけ広い幅を有し，その一端はソースセンス用電
極パッド３’にろう付けされ，その他端は付加的な電極
パッド７に接続される。そして金属部材８は，ソースセ
ンス用電極パッド３’と電極パッド７間を橋絡してお
り，半導体素子５の表面との間には間隙が存在する。
【００１４】各ボンディングワイヤ６Ａは，ワイヤボン
ダ（図示せず）により先ずコの字状ソース用電極パッド
３の一点にボンディングされ，次にソース小電極５Ａ，
金属部材８の一方の端近傍の第１の点，他方の端近傍の
第２の点，ソース小電極５Ｂ，及びソース用電極パッド
３の他の一点に順次ボンディングされる。各ボンディン
グワイヤ６Ａにおけるソース小電極５Ａ，５Ｂと金属部
材８の接続点間のボンディングワイヤ部分は，図10に示
した従来のボンディングワイヤ６Ｅ又は６Ｆに比べて実
質的に十分短く，かつ幅広の金属部材８はボンディング
ワイヤに比べてかなり幅が広いので，ソース小電極５
Ａ，５Ｂとソースセンス用電極パッド３’間のインダク
タンスと抵抗は従来に比べてかなり小さくなる。
ダ（図示せず）により先ずコの字状ソース用電極パッド
３の一点にボンディングされ，次にソース小電極５Ａ，
金属部材８の一方の端近傍の第１の点，他方の端近傍の
第２の点，ソース小電極５Ｂ，及びソース用電極パッド
３の他の一点に順次ボンディングされる。各ボンディン
グワイヤ６Ａにおけるソース小電極５Ａ，５Ｂと金属部
材８の接続点間のボンディングワイヤ部分は，図10に示
した従来のボンディングワイヤ６Ｅ又は６Ｆに比べて実
質的に十分短く，かつ幅広の金属部材８はボンディング
ワイヤに比べてかなり幅が広いので，ソース小電極５
Ａ，５Ｂとソースセンス用電極パッド３’間のインダク
タンスと抵抗は従来に比べてかなり小さくなる。
【００１５】したがって，この実施例の電力用ＦＥＴで
はゲート信号が主電流のスイッチング時の変化によって
悪影響を受けず，またゲート信号波形が従来に比べてな
まらないので，数ＭＨｚ以上の高周波でスイッチング動
作が行える。なお，この半導体装置においても通常のも
のと同様にＲＴＶなどの絶縁被覆材料で表面が被覆され
ているが，図示するのを省略している。以下に述べる実
施例についても同様である。
はゲート信号が主電流のスイッチング時の変化によって
悪影響を受けず，またゲート信号波形が従来に比べてな
まらないので，数ＭＨｚ以上の高周波でスイッチング動
作が行える。なお，この半導体装置においても通常のも
のと同様にＲＴＶなどの絶縁被覆材料で表面が被覆され
ているが，図示するのを省略している。以下に述べる実
施例についても同様である。
【００１６】次に図２によりＦＥＴの他の一実施例につ
いて説明する。図１に示した記号と同一の記号は図１の
部材に相当する部材を示すものとする。この実施例で
は，ゲート信号電流路のインダクタンスを更に小さくす
るために，幅広の金属部材８をソース用電極パッド３と
ソースセンス用電極パッド３’にろう付けし，これらの
間を橋絡すると共に，ボンディングワイヤ６Ａでソース
小電極５Ａ，金属部材８の一方の端近傍の第１の点，他
方の端近傍の第２の点，及びソース小電極５Ｂに順次ボ
ンディングしたものである。
いて説明する。図１に示した記号と同一の記号は図１の
部材に相当する部材を示すものとする。この実施例で
は，ゲート信号電流路のインダクタンスを更に小さくす
るために，幅広の金属部材８をソース用電極パッド３と
ソースセンス用電極パッド３’にろう付けし，これらの
間を橋絡すると共に，ボンディングワイヤ６Ａでソース
小電極５Ａ，金属部材８の一方の端近傍の第１の点，他
方の端近傍の第２の点，及びソース小電極５Ｂに順次ボ
ンディングしたものである。
【００１７】この構造によれば，ボンディングワイヤ６
Ａと幅広の金属部材８を主電流とゲート信号電流の双方
が流れるが，ソース小電極５Ａ，５Ｂと幅広の金属部材
８間のボンディングワイヤ６Ａは実質的に十分に短いの
でそのインダクタンスが十分に小さく，したがって主電
流によるゲート電流への悪影響は十分小さく，また幅広
の金属部材８のインダクタンスは非常に小さく，かつ同
図からも分かるようにソース用電極パッド３を小さくで
きるために，ゲート用電極パッド４を複数のゲート小電
極５Ｃの近くに配置できるので，ゲート用電極パッド４
と各複数のゲート小電極５Ｃ間を接続するボンディング
ワイヤ６Ｃを大幅に短くでき，そのインダクタンスは小
さくなる。
Ａと幅広の金属部材８を主電流とゲート信号電流の双方
が流れるが，ソース小電極５Ａ，５Ｂと幅広の金属部材
８間のボンディングワイヤ６Ａは実質的に十分に短いの
でそのインダクタンスが十分に小さく，したがって主電
流によるゲート電流への悪影響は十分小さく，また幅広
の金属部材８のインダクタンスは非常に小さく，かつ同
図からも分かるようにソース用電極パッド３を小さくで
きるために，ゲート用電極パッド４を複数のゲート小電
極５Ｃの近くに配置できるので，ゲート用電極パッド４
と各複数のゲート小電極５Ｃ間を接続するボンディング
ワイヤ６Ｃを大幅に短くでき，そのインダクタンスは小
さくなる。
【００１８】したがって，この実施例によればゲート信
号電流路のインダクタンスを更に小さくすることがで
き，また，ソース用電極パッド３と各ソース小電極５
Ａ，５Ｂとを接続するためのボンディングワイヤのボン
ディング工程が不要になる。さらにまた，前記実施例に
比べて半導体装置の面積を小さくすることができる。
号電流路のインダクタンスを更に小さくすることがで
き，また，ソース用電極パッド３と各ソース小電極５
Ａ，５Ｂとを接続するためのボンディングワイヤのボン
ディング工程が不要になる。さらにまた，前記実施例に
比べて半導体装置の面積を小さくすることができる。
【００１９】次に図３により他の一実施例について説明
する。図１又は図２に示した記号と同一の記号は図１又
は図２の部材に相当する部材を示すものとする。この実
施例は，図２に示した半導体装置を更に改善したもので
あり，幅広の金属部材８の幅を更に広くしてそのインダ
クタンスおよび抵抗を一層小さくしたことを特徴にして
いる。幅広の金属部材８は，半導体素子５の表面に形成
された２列のゲート小電極５Ｃと５Ｄに達しない程度の
幅で，各ソース小電極５Ａ，５Ｂに対応する位置にこれ
ら小電極より面積の大きい複数の開口８Ａを有する。ボ
ンディングワイヤ６Ａは各開口８Ａを通して各ソース小
電極５Ａ，５Ｂと幅広の金属部材８を接続する。
する。図１又は図２に示した記号と同一の記号は図１又
は図２の部材に相当する部材を示すものとする。この実
施例は，図２に示した半導体装置を更に改善したもので
あり，幅広の金属部材８の幅を更に広くしてそのインダ
クタンスおよび抵抗を一層小さくしたことを特徴にして
いる。幅広の金属部材８は，半導体素子５の表面に形成
された２列のゲート小電極５Ｃと５Ｄに達しない程度の
幅で，各ソース小電極５Ａ，５Ｂに対応する位置にこれ
ら小電極より面積の大きい複数の開口８Ａを有する。ボ
ンディングワイヤ６Ａは各開口８Ａを通して各ソース小
電極５Ａ，５Ｂと幅広の金属部材８を接続する。
【００２０】次に図４により幅広の金属部材８を半導体
素子５の各ソース小電極５Ａ，５Ｂに直接ろう付けする
他の一実施例について説明する。図１乃至図３に示した
記号と同一の記号は相当する部材を示すものとする。こ
の実施例における幅広の金属部材８は，半導体素子５の
各ソース小電極５Ａ，５Ｂに対応する位置にプロジェク
ション８Ｂを備える。ここでいうプロジェクションは，
加圧成形で一体的に形成されたものに限らず，植設され
た又はエッチングなどにより形成された突起でよく，各
プロジェクション８Ｂは各ソース小電極５Ａの面積と同
程度の大きさと０．５〜２ｍｍ程度の高さを有してい
る。
素子５の各ソース小電極５Ａ，５Ｂに直接ろう付けする
他の一実施例について説明する。図１乃至図３に示した
記号と同一の記号は相当する部材を示すものとする。こ
の実施例における幅広の金属部材８は，半導体素子５の
各ソース小電極５Ａ，５Ｂに対応する位置にプロジェク
ション８Ｂを備える。ここでいうプロジェクションは，
加圧成形で一体的に形成されたものに限らず，植設され
た又はエッチングなどにより形成された突起でよく，各
プロジェクション８Ｂは各ソース小電極５Ａの面積と同
程度の大きさと０．５〜２ｍｍ程度の高さを有してい
る。
【００２１】幅広の金属部材８のプロジェクション８Ｂ
を各ソース小電極５Ａ，５Ｂに位置合わせした後，これ
らプロジェクション８Ｂは通常の方法で各ソース小電極
５Ａ，５Ｂに付与したろう材によりろう付けされる。こ
の半導体装置ではボンディングワイヤを使わずに幅広の
金属部材８を半導体素子５の各ソース小電極５Ａ，５Ｂ
に直接ろう付けしているので，更にインダクタンスを小
さくできる。なお，図３に示した実施例も同様である
が，幅広の金属部材８は半導体素子５の厚みに比べてか
なり大きい距離その上方に位置するので，ドレイン用電
極パッド２と幅広の金属部材８を電極として形成される
キャパシタのキャパシタンスは小さく，幅広の金属部材
８によるキャパシタンスが高周波動作に悪影響を与える
ことはほとんどない。
を各ソース小電極５Ａ，５Ｂに位置合わせした後，これ
らプロジェクション８Ｂは通常の方法で各ソース小電極
５Ａ，５Ｂに付与したろう材によりろう付けされる。こ
の半導体装置ではボンディングワイヤを使わずに幅広の
金属部材８を半導体素子５の各ソース小電極５Ａ，５Ｂ
に直接ろう付けしているので，更にインダクタンスを小
さくできる。なお，図３に示した実施例も同様である
が，幅広の金属部材８は半導体素子５の厚みに比べてか
なり大きい距離その上方に位置するので，ドレイン用電
極パッド２と幅広の金属部材８を電極として形成される
キャパシタのキャパシタンスは小さく，幅広の金属部材
８によるキャパシタンスが高周波動作に悪影響を与える
ことはほとんどない。
【００２２】次に図５により本発明にかかる半導体装置
の他の一実施例について説明する。図１乃至図４に示し
た記号と同一の記号は相当する部材を示すものとする。
この実施例は，同図（Ａ）に示すように半導体素子を納
める窓部を有する第２の電気絶縁板を前記実施例と同様
な電気絶縁板の上に重ねることにより，一対の主電流端
子と一対の信号側端子を容易に対向させて引き出せる構
造とし，さらに端子のインダクタンスを小さくしたもの
である。
の他の一実施例について説明する。図１乃至図４に示し
た記号と同一の記号は相当する部材を示すものとする。
この実施例は，同図（Ａ）に示すように半導体素子を納
める窓部を有する第２の電気絶縁板を前記実施例と同様
な電気絶縁板の上に重ねることにより，一対の主電流端
子と一対の信号側端子を容易に対向させて引き出せる構
造とし，さらに端子のインダクタンスを小さくしたもの
である。
【００２３】第１の電気絶縁板１は前記実施例で述べた
ものと同様であり，その予め金属化された表面に薄い銅
板などからなる同図（Ｃ）に示すような第１の電極パッ
ド２が固着され，その上に同図（Ｃ）に示すような第２
の電気絶縁板９が重ねられる。そして第２の電気絶縁板
９の開口部９Ａから露出する第１の電極パッド２上に半
導体素子５を載置しろう付けする。このとき開口部９Ａ
が半導体素子５の位置決め作用を行う。ここで，第２の
電気絶縁板９は，第１の電気絶縁板１と同様な電気絶縁
材料からなり，好ましくは半導体素子５の面積より若干
だけ大きい面積の開口部９Ａを有する。また，第１の電
極パッド２はその一辺のほぼ中央から延びる引出し導電
端子２Ａを備えている。
ものと同様であり，その予め金属化された表面に薄い銅
板などからなる同図（Ｃ）に示すような第１の電極パッ
ド２が固着され，その上に同図（Ｃ）に示すような第２
の電気絶縁板９が重ねられる。そして第２の電気絶縁板
９の開口部９Ａから露出する第１の電極パッド２上に半
導体素子５を載置しろう付けする。このとき開口部９Ａ
が半導体素子５の位置決め作用を行う。ここで，第２の
電気絶縁板９は，第１の電気絶縁板１と同様な電気絶縁
材料からなり，好ましくは半導体素子５の面積より若干
だけ大きい面積の開口部９Ａを有する。また，第１の電
極パッド２はその一辺のほぼ中央から延びる引出し導電
端子２Ａを備えている。
【００２４】第１の電極パッド２と同様な金属材料から
なる第２の電極パッド３，第３の電極パッド４，第４の
電極パッド３’，第５の電極パッド７は第２の電気絶縁
板９の開口部９Ａの周囲に，図１の場合と同じように固
着される。ここで第２の電極パッド３及び第３の電極パ
ッド４はそれぞれその一辺のほぼ中央から延びる引出し
用の導電端子３Ａ，４Ａを有し，これら引出し用の導電
端子３Ａ，４Ａはそれぞれ第１の電極パッド２の引出し
用の導電端子２Ａ，幅広の金属部材８から延びる引出し
用の導電端子８’と対になって平行に延びるので，それ
ら導電端子部のインダクタンスは小さい。
なる第２の電極パッド３，第３の電極パッド４，第４の
電極パッド３’，第５の電極パッド７は第２の電気絶縁
板９の開口部９Ａの周囲に，図１の場合と同じように固
着される。ここで第２の電極パッド３及び第３の電極パ
ッド４はそれぞれその一辺のほぼ中央から延びる引出し
用の導電端子３Ａ，４Ａを有し，これら引出し用の導電
端子３Ａ，４Ａはそれぞれ第１の電極パッド２の引出し
用の導電端子２Ａ，幅広の金属部材８から延びる引出し
用の導電端子８’と対になって平行に延びるので，それ
ら導電端子部のインダクタンスは小さい。
【００２５】この実施例の半導体装置がＦＥＴの場合，
ＦＥＴの高周波動作の妨げとなるドレインーソース間容
量，及びドレインーゲート間容量を増大させないため，
ドレイン用電極パッドである第１の電極パッド２が第２
の電気絶縁板９を介してソース用電極パッドである第２
の電極パッド３，ゲート用電極パッドである第３の電極
パッド４，ソースセンス用電極パッドである第４の電極
パッド３’と対向することがない大きさ，あるいは形状
であることが好ましい。なお，半導体素子５の各小電極
と各電極パッドとのワイヤボンディングについては図１
の実施例と同じであるので説明を省略する。
ＦＥＴの高周波動作の妨げとなるドレインーソース間容
量，及びドレインーゲート間容量を増大させないため，
ドレイン用電極パッドである第１の電極パッド２が第２
の電気絶縁板９を介してソース用電極パッドである第２
の電極パッド３，ゲート用電極パッドである第３の電極
パッド４，ソースセンス用電極パッドである第４の電極
パッド３’と対向することがない大きさ，あるいは形状
であることが好ましい。なお，半導体素子５の各小電極
と各電極パッドとのワイヤボンディングについては図１
の実施例と同じであるので説明を省略する。
【００２６】次に図６により図５に示した半導体装置の
変更例について説明する。図１乃至図５に示した記号と
同一の記号は相当する部材を示すものとする。同図
（Ａ）に示す半導体装置の第１の電気絶縁板１の上面に
は，同図（Ｃ）に示す第１の電極パッド２，第３の電極
パッド４は第１の電気絶縁板１に固着されている。これ
ら電極パッドが固着された第１の電気絶縁板１に，開口
部９Ａの他に複数の開口９Ｂを有する第２の電気絶縁板
９を重ねる。複数の開口９Ｂは第３の電極パッド４に対
応する位置にあり，複数の開口９Ｂから電極パッド４の
一部分が露出する。
変更例について説明する。図１乃至図５に示した記号と
同一の記号は相当する部材を示すものとする。同図
（Ａ）に示す半導体装置の第１の電気絶縁板１の上面に
は，同図（Ｃ）に示す第１の電極パッド２，第３の電極
パッド４は第１の電気絶縁板１に固着されている。これ
ら電極パッドが固着された第１の電気絶縁板１に，開口
部９Ａの他に複数の開口９Ｂを有する第２の電気絶縁板
９を重ねる。複数の開口９Ｂは第３の電極パッド４に対
応する位置にあり，複数の開口９Ｂから電極パッド４の
一部分が露出する。
【００２７】複数の開口９Ｂから露出する電極パッド４
の部分のそれぞれに制御信号用抵抗素子１０を固着し，
各抵抗素子１０をそれぞれのボンディングワイヤ６Ｃ，
６Ｄで対応する制御小電極５Ｃ，５Ｄに接続する。幅広
の金属部材８は平坦な金属条片からなり，第４の電極パ
ッド３’と第５の電極パッド７に接続され，さらにその
一部分は第５の電極パッド７とのろう付け部分から第３
の電極パッド４の導電端子４Ａと並行して延び，制御信
号路の一部分を形成する。この実施例では別途引出し用
の導電端子８’は，幅広の金属部材８と一体的でかつ同
一平面で延びているので，製作上有利であり，また第２
の電気絶縁板９の各開口９Ｂが抵抗素子１０の位置決め
を行うので，製造工程が容易になる。なお，半導体素子
５の各小電極と各電極パッドとの他のワイヤボンディン
グについては図１の実施例と同じであるので説明を省略
する。
の部分のそれぞれに制御信号用抵抗素子１０を固着し，
各抵抗素子１０をそれぞれのボンディングワイヤ６Ｃ，
６Ｄで対応する制御小電極５Ｃ，５Ｄに接続する。幅広
の金属部材８は平坦な金属条片からなり，第４の電極パ
ッド３’と第５の電極パッド７に接続され，さらにその
一部分は第５の電極パッド７とのろう付け部分から第３
の電極パッド４の導電端子４Ａと並行して延び，制御信
号路の一部分を形成する。この実施例では別途引出し用
の導電端子８’は，幅広の金属部材８と一体的でかつ同
一平面で延びているので，製作上有利であり，また第２
の電気絶縁板９の各開口９Ｂが抵抗素子１０の位置決め
を行うので，製造工程が容易になる。なお，半導体素子
５の各小電極と各電極パッドとの他のワイヤボンディン
グについては図１の実施例と同じであるので説明を省略
する。
【００２８】この実施例において，幅広の金属部材８を
図２に示したように，第５の電極パッド７に接続せずに
第２の電極パッド３に接続し，半導体素子５の主小電極
と第２の電極パッド３とを接続するワイヤボンディング
工程を省略してもよい。また，幅広の金属部材８幅を図
３又は図４に示したように更にを広くし，それら実施例
で説明したような接続構成としても勿論よい。
図２に示したように，第５の電極パッド７に接続せずに
第２の電極パッド３に接続し，半導体素子５の主小電極
と第２の電極パッド３とを接続するワイヤボンディング
工程を省略してもよい。また，幅広の金属部材８幅を図
３又は図４に示したように更にを広くし，それら実施例
で説明したような接続構成としても勿論よい。
【００２９】次に図７によりボンディングワイヤレスの
半導体装置の一実施例について説明する。図１乃至図６
に示した記号と同一の記号は相当する部材を示すものと
する。第１の電気絶縁板１には図５（Ｃ）に示したよう
な第１の電極パッドが固着されており，同図（Ｂ）に示
したような開口部９Ａを有する第２の電気絶縁板９がそ
の上に積み重ねられ，図５及び図６の実施例でも同じで
あるが，第２の電気絶縁板９の金属化された裏面が第１
の電気絶縁板１の第１の電極パッドにろう付けされる。
開口部９Ａから露出する第１の電極パッドに半導体素子
５が載置されその一方の主電極（図示せず）がろう付け
される。第２の電気絶縁板９には第２の電極パッド３と
第４の電極パッド３’が固着され，第４の電極パッド
３’からは段差を持つ引出し導電端子３’Ａが延びてい
る。
半導体装置の一実施例について説明する。図１乃至図６
に示した記号と同一の記号は相当する部材を示すものと
する。第１の電気絶縁板１には図５（Ｃ）に示したよう
な第１の電極パッドが固着されており，同図（Ｂ）に示
したような開口部９Ａを有する第２の電気絶縁板９がそ
の上に積み重ねられ，図５及び図６の実施例でも同じで
あるが，第２の電気絶縁板９の金属化された裏面が第１
の電気絶縁板１の第１の電極パッドにろう付けされる。
開口部９Ａから露出する第１の電極パッドに半導体素子
５が載置されその一方の主電極（図示せず）がろう付け
される。第２の電気絶縁板９には第２の電極パッド３と
第４の電極パッド３’が固着され，第４の電極パッド
３’からは段差を持つ引出し導電端子３’Ａが延びてい
る。
【００３０】１１はセラミック基板のような第３の電気
絶縁板であり，その予め金属化された一方の主面に幅広
の金属部材８及び第３の電極パッド４が固着され，予め
一体化されている。幅広の金属部材８はそれから延びる
主電流引出し用の導電端子部分８Ｃを有し，図７（Ｂ）
の鎖線Ｘで示すように半導体素子５上の形成された２列
の主小電極５Ａと５Ｂに跨がる幅と，第２の電極パッド
３と第４の電極パッド３’間に跨がる長さをもってい
る。また，コの字状の第３の電極パッド４もそれから延
びる制御信号用の引出し導電端子４Ａを備え，同図
（Ｂ）の鎖線Ｙで示すように半導体素子５のほぼ両端に
形成された複数の制御信号小電極５Ｃ，５Ｄにかかる部
分と，これらを結合し導電端子３’Ａの段差部分と接触
せずに直交する部分とからなる形状及び大きさを有す
る。
絶縁板であり，その予め金属化された一方の主面に幅広
の金属部材８及び第３の電極パッド４が固着され，予め
一体化されている。幅広の金属部材８はそれから延びる
主電流引出し用の導電端子部分８Ｃを有し，図７（Ｂ）
の鎖線Ｘで示すように半導体素子５上の形成された２列
の主小電極５Ａと５Ｂに跨がる幅と，第２の電極パッド
３と第４の電極パッド３’間に跨がる長さをもってい
る。また，コの字状の第３の電極パッド４もそれから延
びる制御信号用の引出し導電端子４Ａを備え，同図
（Ｂ）の鎖線Ｙで示すように半導体素子５のほぼ両端に
形成された複数の制御信号小電極５Ｃ，５Ｄにかかる部
分と，これらを結合し導電端子３’Ａの段差部分と接触
せずに直交する部分とからなる形状及び大きさを有す
る。
【００３１】同図（Ａ）の一体化された部材を同図
（Ｂ）に示すアセンブリにろう付けする際には，各主小
電極５Ａと５Ｂ，各信号小電極５Ｃと５Ｄ及びこれら小
電極に対応する個所にクリームハンダのようなハンダを
付与しておき，そのハンダよりも高い融点をもつ予め適
当な大きさのソルダボール（図示せず）を各主小電極５
Ａと５Ｂ及び各信号小電極５Ｃと５Ｄ，又は幅広の金属
部材８に仮付けし，第３の電気絶縁板１１に固着された
幅広の金属部材８が図７（Ｂ）の鎖線Ｘの位置に，また
コの字状の第３の電極パッド４が図７（Ｂ）の鎖線Ｙの
位置に来るように，第３の電気絶縁板１１を重合わせ，
その状態を保持しながら熱処理を行って一体化する。こ
のときソルダボールは僅かに溶融し部分的に変形する程
度であり，ソルダボールにより幅広の金属部材８と半導
体素子５との間隔が保持される。また，幅広の金属部材
８と半導体素子５との間隔は第２の電気絶縁板９と電極
パッド３又は３’の厚みを調整することにより，所望の
距離に設定しても良い。したがって，ソルダが各主小電
極５Ａと５Ｂと幅広の金属部材８との間をブリッジし，
また各信号小電極５Ｃと５Ｄとコの字状の第３の電極パ
ッド４との間をブリッジする。なお，この実施例におい
てもソルダボールの代わりに通常のろう材を用い，図４
に示したように各小電極対応箇所にプロジェクションを
備えた幅広の金属部材８の各プロジェクションを各小電
極にろう付けしても良い。
（Ｂ）に示すアセンブリにろう付けする際には，各主小
電極５Ａと５Ｂ，各信号小電極５Ｃと５Ｄ及びこれら小
電極に対応する個所にクリームハンダのようなハンダを
付与しておき，そのハンダよりも高い融点をもつ予め適
当な大きさのソルダボール（図示せず）を各主小電極５
Ａと５Ｂ及び各信号小電極５Ｃと５Ｄ，又は幅広の金属
部材８に仮付けし，第３の電気絶縁板１１に固着された
幅広の金属部材８が図７（Ｂ）の鎖線Ｘの位置に，また
コの字状の第３の電極パッド４が図７（Ｂ）の鎖線Ｙの
位置に来るように，第３の電気絶縁板１１を重合わせ，
その状態を保持しながら熱処理を行って一体化する。こ
のときソルダボールは僅かに溶融し部分的に変形する程
度であり，ソルダボールにより幅広の金属部材８と半導
体素子５との間隔が保持される。また，幅広の金属部材
８と半導体素子５との間隔は第２の電気絶縁板９と電極
パッド３又は３’の厚みを調整することにより，所望の
距離に設定しても良い。したがって，ソルダが各主小電
極５Ａと５Ｂと幅広の金属部材８との間をブリッジし，
また各信号小電極５Ｃと５Ｄとコの字状の第３の電極パ
ッド４との間をブリッジする。なお，この実施例におい
てもソルダボールの代わりに通常のろう材を用い，図４
に示したように各小電極対応箇所にプロジェクションを
備えた幅広の金属部材８の各プロジェクションを各小電
極にろう付けしても良い。
【００３２】次に図８は図７に示した実施例の幅広の金
属部材８に容量調整用の窓部８Ｄを設けた実施例であ
る。図７に示した実施例で，幅広の金属部材８と半導体
素子５との間隔を狭くせざるを得ない場合には，第１，
第２の電気絶縁板１，９の間に挟まれている第１の電極
パッド（図示せず）と幅広の金属部材８を電極とするキ
ャパシタの容量が大きくなる場合がある。他の条件を一
定とすると第１の電極パッドと幅広の金属部材８の対面
する面積が大きければ容量が大きくなり，容量調整用の
窓部８Ｄの面積を大きくするとインダクタンスが増える
から，半導体装置の動作周波数にとって都合の良い容量
値とインダクタンス値となる大きさの窓部８Ｄとすれば
よい。他は図７に示した実施例と同じであるので，説明
を省略する。
属部材８に容量調整用の窓部８Ｄを設けた実施例であ
る。図７に示した実施例で，幅広の金属部材８と半導体
素子５との間隔を狭くせざるを得ない場合には，第１，
第２の電気絶縁板１，９の間に挟まれている第１の電極
パッド（図示せず）と幅広の金属部材８を電極とするキ
ャパシタの容量が大きくなる場合がある。他の条件を一
定とすると第１の電極パッドと幅広の金属部材８の対面
する面積が大きければ容量が大きくなり，容量調整用の
窓部８Ｄの面積を大きくするとインダクタンスが増える
から，半導体装置の動作周波数にとって都合の良い容量
値とインダクタンス値となる大きさの窓部８Ｄとすれば
よい。他は図７に示した実施例と同じであるので，説明
を省略する。
【００３３】なお，以上の実施例では半導体素子をＦＥ
Ｔとして述べたが，静電誘導型半導体装置及びＩＧＢＴ
（絶縁ゲート型バイポーラトランジスタ）など比較的高
周波で動作し得る電力用半導体装置に本発明の技術を適
用することができ，前述と同様な効果が得られる。ま
た，上記実施例ではいずれも半導体素子単体の場合につ
いて述べたが，複数の半導体素子が電気絶縁板の上に搭
載されている場合についても同様に実施可能である。
Ｔとして述べたが，静電誘導型半導体装置及びＩＧＢＴ
（絶縁ゲート型バイポーラトランジスタ）など比較的高
周波で動作し得る電力用半導体装置に本発明の技術を適
用することができ，前述と同様な効果が得られる。ま
た，上記実施例ではいずれも半導体素子単体の場合につ
いて述べたが，複数の半導体素子が電気絶縁板の上に搭
載されている場合についても同様に実施可能である。
【００３４】
【発明の効果】以上述べたように，本発明によれば，主
電流路及び制御電流路のインダクタンス及び抵抗を低減
できるので，高周波応答の良好な電力用半導体装置を得
ることができる。さらに，各対の引出し用の導電端子の
インダクタンスも小さくでき，更に一層高周波応答を向
上できる。また，複雑な回路構成の半導体装置を比較的
簡易で少ない配線で構成することができると同時に，第
２の電気絶縁板で各電子部品素子の位置決めもできるの
で，製造が容易となることもある。
電流路及び制御電流路のインダクタンス及び抵抗を低減
できるので，高周波応答の良好な電力用半導体装置を得
ることができる。さらに，各対の引出し用の導電端子の
インダクタンスも小さくでき，更に一層高周波応答を向
上できる。また，複雑な回路構成の半導体装置を比較的
簡易で少ない配線で構成することができると同時に，第
２の電気絶縁板で各電子部品素子の位置決めもできるの
で，製造が容易となることもある。
【図１】本発明の電力用半導体装置の一実施例を説明す
るための図である。
るための図である。
【図２】本発明の電力用半導体装置の他の一実施例を説
明するための図である。
明するための図である。
【図３】本発明の電力用半導体装置の他の一実施例を説
明するための図である。
明するための図である。
【図４】本発明の電力用半導体装置の他の一実施例を説
明するための図である。
明するための図である。
【図５】本発明の電力用半導体装置の他の一実施例を説
明するための図である。
明するための図である。
【図６】本発明の電力用半導体装置の他の一実施例を説
明するための図である。
明するための図である。
【図７】本発明の電力用半導体装置の他の一実施例を説
明するための図である。
明するための図である。
【図８】本発明の電力用半導体装置の他の一実施例を説
明するための図である。
明するための図である。
【図９】従来の電力用半導体装置の一例を説明するため
の図である。
の図である。
【図10】従来の電力用半導体装置の一例を説明するため
の図である。
の図である。
１・・・・第１の電気絶縁板 ２・・・・第１の電極パッド ２Ａ・・・導電端子 ３・・・・第２の電極パッド ３Ａ・・・導電端子 ４・・・・第３の電極パッド ４Ａ・・・導電端子 ３’・・・第４の電極パッド ３’Ａ・・導電端子 ５・・・・半導体素子 ６Ａ〜６Ｂ・・ボンディングワイヤ ７・・・・第５の電極パッド ８・・・・幅広の金属部材 ９・・・・第２の電気絶縁板 10・・・・抵抗素子 11・・・・第３の電気絶縁板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/07 25/18 Ｈ０３Ｋ 17/00 Ａ 9184−5Ｊ
Claims (8)
- 【請求項１】 半導体素子の第１の主電流電極，複数の
小電極からなる第２の主電流電極，制御信号電極それぞ
れを電気絶縁板の同一面上に形成された対応する第１，
第２，第３の電極パッドに電気的に接続してなる電力用
半導体装置において，前記複数の小電極からなる第２の
主電流電極を幅広の金属部材を通して前記第２の電極パ
ッド及び／又は別の電極パッドに接続したことを特徴と
する電力用半導体装置。 - 【請求項２】 半導体素子の第１の主電流電極，複数の
小電極からなる第２の主電流電極，制御信号電極それぞ
れを電気絶縁板の同一面上に形成された対応する第１，
第２，第３の電極パッドに電気的に接続してなる電力用
半導体装置において，前記電気絶縁板の同一面上に第４
の電極パッドと第５の電極パッドを形成し，幅広の金属
部材を前記第４の電極パッドと前記第５の電極パッドに
接続してこれらの間を電気的に接続し，前記複数の小電
極からなる第２の主電流電極を前記幅広の金属部材にも
接続し，前記第３の電極パッドと該第３の電極パッド近
傍に位置する前記第４の電極パッドとの間に制御信号が
印加されるようにしたことを特徴とする電力用半導体装
置。 - 【請求項３】 半導体素子の第１の主電流電極，複数の
小電極からなる第２の主電流電極，制御信号電極それぞ
れを電気絶縁板の同一面上に形成された対応する第１，
第２，第３の電極パッドに電気的に接続してなる電力用
半導体装置において，前記電気絶縁基板の同一面上に第
４の電極パッドを形成し，幅広の金属部材を前記第２の
電極パッドと前記第４の電極パッドに接続してこれらの
間を電気的に接続し，前記複数の小電極からなる第２の
主電流電極を前記幅広の金属部材を通して前記第２の電
極パッドに電気的に接続し，前記第３の電極パッドと該
第３の電極パッド近傍に位置する前記第４の電極パッド
との間に制御信号が印加されるようにしたことを特徴と
する電力用半導体装置。 - 【請求項４】 半導体素子の第１の主電流電極，複数の
小電極からなる第２の主電流電極，制御信号電極をそれ
ぞれ対応する第１，第２，第３の電極パッドに電気的に
接続してなる電力用半導体装置において，前記第１の電
極パッドは第１の電気絶縁板に固着され，前記半導体素
子面積以上の大きさの開口部を有する第２の電気絶縁板
が前記第１の電極パッドを挟んで前記第１の電気絶縁板
の上に配置され，前記半導体素子は前記第２の電気絶縁
板の前記開口部における前記第１の電極パッドに固着さ
れ，前記第２の電極パッドは前記第２の電気絶縁板に固
着され，該第２の電気絶縁板の同一面上に第４の電極パ
ッドと第５の電極パッドを形成し，幅広の金属部材を前
記第４の電極パッドと前記第５の電極パッドに接続して
これらの間を電気的に接続し，前記複数の小電極からな
る第２の主電流電極を前記幅広の金属部材にも接続し，
前記第３の電極パッドと該第３の電極パッド近傍に位置
する前記第４の電極パッドとの間に制御信号が印加され
るようにしたことを特徴とする電力用半導体装置。 - 【請求項５】 半導体素子の第１の主電流電極，複数の
小電極からなる第２の主電流電極，制御信号電極をそれ
ぞれ対応する第１，第２，第３の電極パッドに電気的に
接続してなる電力用半導体装置において，前記第１の電
極パッドは第１の電気絶縁板に固着され，前記半導体素
子面積以上の大きさの開口部を有する第２の電気絶縁板
が前記第１の電極パッドを挟んで前記第１の電気絶縁板
の上に配置され，前記半導体素子は前記第２の電気絶縁
板の前記開口部における前記第１の電極パッドに固着さ
れ，前記第２の電極パッドは前記第２の電気絶縁板に固
着され，該第２の電気絶縁基板の同一面上に第４の電極
パッドを形成し，幅広の金属部材を前記第２の電極パッ
ドと前記第４の電極パッドに接続してこれらの間を電気
的に接続し，前記複数の小電極からなる第２の主電流電
極を前記幅広の金属部材を通して前記第２の電極パッド
に電気的に接続し，前記第３の電極パッドと該第３の電
極パッド近傍に位置する前記第４の電極パッドとの間に
制御信号が印加されるようにしたことを特徴とする電力
用半導体装置。 - 【請求項６】 前記第２の主電流電極の複数の小電極は
２列に配列されており，幅広の金属部材は前記第２の主
電流電極の複数の小電極の列の間隔より狭い幅をもつ金
属条片からなって，前記第４の電極パッドと前記第２の
電極パッド又は前記第５の電極パッドの間を橋絡し，前
記第２の主電流電極の小電極がボンディングワイヤによ
り前記金属部材にボンディングされたたこと特徴とする
請求項１乃至請求項５のいずれかに記載の電力用半導体
装置。 - 【請求項７】 前記幅広の金属部材は前記第２の主電流
電極の複数の各小電極に及び大きさをもつ金属板からな
り，前記第２の主電流電極の小電極がろう材により前記
幅広の金属部材に直接接続されたこと特徴とする請求項
１乃至請求項５のいずれかに記載の電力用半導体装置。 - 【請求項８】 前記幅広の金属部材は前記第２の主電流
電極の小電極に対応する箇所にプロジェクションを備え
たこと特徴とする請求項１乃至請求項５又は請求項７の
いずれかに記載の電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5228262A JPH0758272A (ja) | 1993-08-20 | 1993-08-20 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5228262A JPH0758272A (ja) | 1993-08-20 | 1993-08-20 | 電力用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758272A true JPH0758272A (ja) | 1995-03-03 |
Family
ID=16873723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5228262A Withdrawn JPH0758272A (ja) | 1993-08-20 | 1993-08-20 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758272A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082376A1 (fr) * | 2000-04-25 | 2001-11-01 | Kabushiki Kaisha Toyota Jidoshokki | Dispositif a semi-conducteur |
| JP2006156479A (ja) * | 2004-11-25 | 2006-06-15 | Toyota Motor Corp | パワー半導体装置 |
| JP2014154679A (ja) * | 2013-02-07 | 2014-08-25 | Daiwa Kogyo:Kk | 半導体モジュール |
| US11784156B2 (en) | 2020-09-30 | 2023-10-10 | Mitsubishi Electric Corporation | Semiconductor device |
| WO2024095597A1 (ja) * | 2022-10-31 | 2024-05-10 | 富士電機株式会社 | 半導体モジュール |
-
1993
- 1993-08-20 JP JP5228262A patent/JPH0758272A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082376A1 (fr) * | 2000-04-25 | 2001-11-01 | Kabushiki Kaisha Toyota Jidoshokki | Dispositif a semi-conducteur |
| US6885097B2 (en) | 2000-04-25 | 2005-04-26 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
| DE10191585B4 (de) * | 2000-04-25 | 2009-02-26 | Kabushiki Kaisha Toyota Jidoshokki, Kariya | Halbleitervorrichtung |
| DE10191585B8 (de) * | 2000-04-25 | 2009-07-02 | Kabushiki Kaisha Toyota Jidoshokki, Kariya | Halbleitervorrichtung |
| JP2006156479A (ja) * | 2004-11-25 | 2006-06-15 | Toyota Motor Corp | パワー半導体装置 |
| JP2014154679A (ja) * | 2013-02-07 | 2014-08-25 | Daiwa Kogyo:Kk | 半導体モジュール |
| US11784156B2 (en) | 2020-09-30 | 2023-10-10 | Mitsubishi Electric Corporation | Semiconductor device |
| WO2024095597A1 (ja) * | 2022-10-31 | 2024-05-10 | 富士電機株式会社 | 半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0585578B1 (en) | Semiconductor device with reduced floating inductance and method of fabricating same | |
| KR0169265B1 (ko) | 반도체장치 | |
| EP0513591B1 (en) | Semiconductor chip package | |
| US8487407B2 (en) | Low impedance gate control method and apparatus | |
| US5872403A (en) | Package for a power semiconductor die and power supply employing the same | |
| KR0182776B1 (ko) | 파워혼성집적회로장치 | |
| JP3225847B2 (ja) | 半導体モジュール | |
| JPH0738013A (ja) | 複合ベース部材及び電力用半導体装置 | |
| JPH0758272A (ja) | 電力用半導体装置 | |
| US9837386B2 (en) | Power device and preparation method thereof | |
| JP3279842B2 (ja) | 電力用半導体装置 | |
| JP3658946B2 (ja) | 電力用トランジスタの実装構造 | |
| JPH06283639A (ja) | 混成集積回路 | |
| JP2008131017A (ja) | 半導体装置 | |
| US5650665A (en) | Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate | |
| JPH08340082A (ja) | 電力用半導体装置 | |
| JP3133544B2 (ja) | 混成集積回路 | |
| JPS63255953A (ja) | 絶縁物封止型回路装置 | |
| US8154874B2 (en) | Use of flexible circuits in a power module for forming connections to power devices | |
| JP2000077218A (ja) | チップ形抵抗ネットワーク | |
| JP3096536B2 (ja) | 混成集積回路 | |
| JP2867737B2 (ja) | 混成集積回路 | |
| JP3311935B2 (ja) | 半導体装置およびその計測方法 | |
| JPH104167A (ja) | 半導体装置 | |
| JPH06291251A (ja) | 電力用半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |