JP2008131017A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008131017A
JP2008131017A JP2006317943A JP2006317943A JP2008131017A JP 2008131017 A JP2008131017 A JP 2008131017A JP 2006317943 A JP2006317943 A JP 2006317943A JP 2006317943 A JP2006317943 A JP 2006317943A JP 2008131017 A JP2008131017 A JP 2008131017A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
metal
semiconductor
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006317943A
Other languages
English (en)
Inventor
Yuichiro Motomi
雄一郎 本美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2006317943A priority Critical patent/JP2008131017A/ja
Publication of JP2008131017A publication Critical patent/JP2008131017A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】パッケージ配線の接続直後や熱衝撃試験時などで半導体装置の温度が変化する際において半導体装置を構成する各部材やパッケージ配線に互いにかかる応力を低減することが可能な半導体装置を提供することを目的とする。
【解決手段】複数の半導体素子が形成される半導体基板３４上に設けられる金属配線３５とパッケージ配線３１とが金属パッド３６を介して電気的に接続される半導体装置１において、その金属パッド３６を分割する。
【選択図】図１

Description

本発明は、複数の半導体素子が形成される半導体基板上に設けられる金属配線とパッケージ配線とが金属パッドを介して電気的に接続される半導体装置に関する。
図３は、既存の半導体装置を示す図である。図３（ａ）は、既存の半導体装置３０を上から見た図であり、図３（ｂ）は、図３（ａ）に示す半導体装置３０にパッケージ配線３１（Ｃｕ（銅））を接続する前のＡ−Ａ断面図であり、図３（ｃ）は、図３（ａ）に示す半導体装置３０にパッケージ配線３１を接続した後のＡ−Ａ断面図である。なお、図３（ａ）には、上から見る場合に絶縁膜３２（ＳｉＯ2（二酸化ケイ素）、ポリイミドなど）によって隠れて見えない制御配線３３（Ａｌ（アルミニウム））を示している。
図３（ａ）〜図３（ｃ）に示す半導体装置３０は、上記絶縁膜３２及び上記制御配線３３の他に、半導体基板３４（Ｓｉ（シリコン））と、金属配線３５（３５−１、３５−２）と、金属パッド３６（３６−１、３６−２）（Ａｌ）と、絶縁膜３７（ＳｉＯ2など）と、制御端子３８とを備えている。なお、半導体基板３４上の金属配線３５の周囲には絶縁膜３７が形成され、金属パッド３６や制御配線３３の周囲には絶縁膜３２が形成されている。
上記半導体基板３４には、トランジスタ（例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ））やダイオードなどの半導体素子が複数形成されている。なお、半導体基板３４にダイオードを形成する場合、制御配線３３や制御端子３８を形成する必要はない。
上記制御配線３３は、絶縁膜３７を介した半導体基板３４上に形成され、半導体素子の動作を制御するための制御信号が入力される制御端子３８に接続されている。
上記金属配線３５は、半導体基板３４上に形成され、複数の半導体素子のそれぞれの電極（例えば、半導体基板３４に半導体素子としてトランジスタを形成する場合はエミッタ電極またはソース電極、半導体基板３４に半導体素子としてダイオードを形成する場合はアノード電極）に接続されている。
上記金属パッド３６−１は、金属配線３５−１上に形成され、Ｎｉ（ニッケル）層３９上にＡｕ（金）層４０が積層されて構成されている。上記金属パッド３６−２は、金属配線３５−２上に形成され、金属パッド３６−１と同様に、Ｎｉ層３９上にＡｕ層４０が積層されて構成されている。
上記半導体装置３０において、金属配線３５とパッケージ配線３１とを電気的に接続する場合は、まず、図３（ｂ）に示すように、ハンダ４１を金属パッド３６上にのせた後、そのハンダ４１上にパッケージ配線３１をのせる。そして、半導体装置３０を加熱する。すると、図３（ｃ）に示すように、ハンダ４１が溶けてハンダ４１と金属パッド３６とが一緒になり合金４２が形成され、その合金４２を介して金属配線３５とパッケージ配線３１とが電気的に接続される。
このように、金属配線３５上に金属パッド３６を形成しその金属パッド３６を介して金属配線３５とパッケージ配線３１とを電気的に接続する構成は、ワイヤボンディングをなくして半導体装置３０を小型化しパッケージ全体を小さくすることができるというメリットや金属配線３５全体に均一に電流を流すことができるというメリットがある。（例えば、特許文献１参照）
特開２００２−２５２３５１号公報
しかしながら、金属配線３５、合金４２、及びパッケージ配線３１などの各部材は、それぞれ、線膨張係数が異なるために、金属配線３５とパッケージ配線３１との接続直後において半導体装置３０が冷却すると、上記各部材のそれぞれの収縮量の違いにより上記各部材において互いに応力がかかってしまう。
また、半導体装置３０を内部に備えるパッケージの組立後の熱衝撃試験時においても、パッケージを高温状態から低温状態に、低温状態から高温状態に変化させることが繰り返され半導体装置３０の温度が変化するため、上記各部材のそれぞれの収縮量の違いにより上記各部材に互いに応力がかかってしまう。
このように、上記各部材に互いに応力がかかると、例えば、半導体基板３４に形成される半導体素子の電気特性（トランジスタの閾値電圧など）が変動したり、金属配線３５と合金４２または合金４２とパッケージ配線３１が剥がれ易くなり金属配線３５とパッケージ配線３１との接合寿命が短くなるという問題がある。
そこで、本発明では、パッケージ配線の接続直後や熱衝撃試験時などで半導体装置の温度が変化する際において半導体装置を構成する各部材やパッケージ配線に互いにかかる応力を低減することが可能な半導体装置を提供することを目的とする。
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の半導体装置は、複数の半導体素子が形成される半導体基板と、前記半導体基板上に形成され、前記複数の半導体素子のそれぞれの電極に接続される金属配線と、前記金属配線上に形成され、ハンダを介してパッケージ配線に接続される金属パッドとを備え、前記金属パッドは、前記金属配線の平面方向と同じ平面方向においてある直線を引いたときに分割されるように形成されている。
これにより、金属配線とパッケージ配線との接続後において、金属配線と金属チップ及びハンダの合金との接合面積やその合金とパッケージ配線との接合面積をそれぞれ小さくすることができるので、パッケージ配線の接続直後や熱衝撃試験時などで半導体装置の温度が変化する際において金属配線、金属チップ及びハンダの合金、並びにパッケージ配線の各部材に互いにかかる応力を低減することができる。
また、上記半導体装置は、前記半導体基板上に前記複数の半導体素子を囲むように形成され、前記半導体素子の制御端子に接続される制御配線を備え、前記電極パッドは、互いに対向する前記制御配線間のうち間隔が最も短い制御配線間に設けられていてもよい。
また、上記半導体素子をトランジスタとする場合、前記金属配線はエミッタ電極またはソース電極に接続される。
また、上記半導体素子をダイオードとする場合、前記金属配線は前記ダイオードの電極に接続される。
本発明によれば、複数の半導体素子が形成される半導体基板上に設けられる金属配線とパッケージ配線とが金属パッドを介して電気的に接続される半導体装置において、パッケージ配線の接続直後や熱衝撃試験時などで半導体装置の温度が変化する際において半導体装置を構成する各部材やパッケージ配線のそれぞれの線膨張係数の違いによりそれらの部材に互いにかかる応力を低減することができる。
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の実施形態の半導体装置を示す図である。図１（ａ）は、本実施形態の半導体装置１を上から見た図であり、図１（ｂ）は、図１（ａ）に示す半導体装置１にパッケージ配線３１を接続する前のＢ−Ｂ断面図であり、図１（ｃ）は、図１（ａ）に示す半導体装置１にパッケージ配線３１を接続した後のＢ−Ｂ断面図である。なお、図１（ａ）〜図１（ｃ）において、図３（ａ）〜図３（ｃ）に示す構成と同じ構成には同じ符号を付している。
本実施形態の半導体装置１の特徴とする点は、金属パッド３６を小さく、かつ、全体において均一に細分化している点である。なお、金属配線３５−１及び金属配線３５−２が互いにつながっていてもいなくても、互いに対向する制御配線３３間のうち間隔が最も短い制御配線３３間（図１（ａ）に示す間隔Ｃまたは間隔Ｄ）に形成される金属パッド３６−１または金属パッド３６−２が分割されていればよい。
このように、金属パッド３６を分割することにより、パッケージ配線３１の接続後において、金属配線３５と合金４２との接合面積や合金４２とパッケージ配線３１との接合面積をそれぞれ小さくすることができるので、パッケージ配線３１の接続直後や熱衝撃試験時などで半導体装置１の温度が変化する際において、金属配線３５、合金４２、及びパッケージ配線３１の各部材に互いにかかる応力を低減することができる。
次に、本実施形態の半導体装置１における金属パッド３６の形成工程を説明する。なお、制御配線３３の形成工程は省略する。
まず、金属配線３５上に形成した絶縁膜３２上に所定パターン（分割された金属パッド３６を形成するためのパターン）のマスクを形成する。次に、絶縁膜３２のマスクが形成されていない部分を金属配線３５までエッチングし絶縁膜３２に開口部を形成する。そして、その開口部内の金属配線３５上に無電解メッキによりＮｉ層３９を形成した後、さらにそのＮｉ層３９上に無電解メッキによりＡｕ層４０を形成する。これにより、金属配線３５上に分割された金属パッド３６が形成される。
本実施形態の半導体装置１における金属パッド３６の形成工程は、図３に示す既存の半導体装置３０における金属パッド３６の形成工程と同様であり、上記所定パターンを変更するだけで分割された金属パッド３６を形成することができる。そのため、全体の製造工程を増やさずに、電気特性も同等な性能のままパッケージの組立後の上記各部材に互いにかかる応力を低減することができる。
なお、上記金属パッド３６は、図１（ａ）に示す分割された金属パッド３６同士の角部が互いにつながるように、すなわち、図２に示すように、千鳥状に形成してもよい。
このように金属パッド３６を形成しても、金属配線３５と合金４２との接合面積や合金４２とパッケージ配線３１との接合面積をそれぞれ小さくすることができるので、パッケージ配線３１の接続直後や熱衝撃試験時などで半導体装置１の温度が変化する際において、上記各部材に互いにかかる応力を低減することができる。
また、上記金属パッド３６は、図１（ａ）や図２に示すように形成する以外にも、それぞれがほぼ同じ大きさの円形で分割させて形成するなど様々な形状で形成することができ、上記金属パッド３６の形状は特に限定されない。すなわち、金属パッド３６は、金属配線３５の平面方向と同じ平面方向においてある直線（例えば、図１（ａ）に示す直線Ｅや図２に示す直線Ｆ）を引いたときに分割されるように形成されていればよい。
また、本実施形態の半導体装置１において、半導体基板３４に半導体素子としてダイオードを形成する場合、金属配線３５はそのダイオードのカソード電極に接続されていてもよい。
本発明の実施形態の半導体装置を示す図である。 本発明の他の実施形態の半導体装置を示す図である。 既存の半導体装置を示す図である。
符号の説明
１ 半導体装置
３０ 半導体装置
３１ パッケージ配線
３２ 絶縁膜
３３ 制御配線
３４ 半導体基板
３５ 金属配線
３６ 金属パッド
３７ 絶縁膜
３８ 制御端子
３９ Ｎｉ層
４０ Ａｕ層
４１ ハンダ
４２ 合金

Claims (4)

  1. 複数の半導体素子が形成される半導体基板と、
    前記半導体基板上に形成され、前記複数の半導体素子のそれぞれの電極に接続される金属配線と、
    前記金属配線上に形成され、ハンダを介してパッケージ配線に接続される金属パッドと、
    を備え、
    前記金属パッドは、前記金属配線の平面方向と同じ平面方向においてある直線を引いたときに分割されるように形成されている、
    ことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記半導体基板上に前記複数の半導体素子を囲むように形成され、前記半導体素子の制御端子に接続される制御配線を備え、
    前記電極パッドは、互いに対向する前記制御配線間のうち間隔が最も短い制御配線間に設けられている、
    ことを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置であって、
    前記半導体素子は、トランジスタであり、
    前記金属配線は、エミッタ電極またはソース電極に接続されている、
    ことを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置であって、
    前記半導体素子は、ダイオードであり、
    前記金属配線は、前記ダイオードの電極に接続されている、
    ことを特徴とする半導体装置。
JP2006317943A 2006-11-27 2006-11-27 半導体装置 Withdrawn JP2008131017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006317943A JP2008131017A (ja) 2006-11-27 2006-11-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006317943A JP2008131017A (ja) 2006-11-27 2006-11-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2008131017A true JP2008131017A (ja) 2008-06-05

Family

ID=39556511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006317943A Withdrawn JP2008131017A (ja) 2006-11-27 2006-11-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2008131017A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825156B2 (en) 2014-11-27 2017-11-21 Murata Manufacturing Co., Ltd. Compound semiconductor device
CN108630645A (zh) * 2017-03-17 2018-10-09 永道无线射频标签(扬州)有限公司 一种芯片和天线基材的接合结构及其制备方法
US10868155B2 (en) 2014-11-27 2020-12-15 Murata Manufacturing Co., Ltd. Compound semiconductor device
US11508834B2 (en) 2014-11-27 2022-11-22 Murata Manufacturing Co., Ltd. Compound semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825156B2 (en) 2014-11-27 2017-11-21 Murata Manufacturing Co., Ltd. Compound semiconductor device
US9831329B2 (en) 2014-11-27 2017-11-28 Murata Manufacturing Co., Ltd. Compound semiconductor device
US10276701B2 (en) 2014-11-27 2019-04-30 Murata Manufacturing Co., Ltd. Compound semiconductor device
US10714602B2 (en) 2014-11-27 2020-07-14 Murata Manufacturing Co., Ltd. Compound semiconductor device
US10868155B2 (en) 2014-11-27 2020-12-15 Murata Manufacturing Co., Ltd. Compound semiconductor device
US11508834B2 (en) 2014-11-27 2022-11-22 Murata Manufacturing Co., Ltd. Compound semiconductor device
US11869957B2 (en) 2014-11-27 2024-01-09 Murata Manufacturing Co., Ltd. Compound semiconductor device
CN108630645A (zh) * 2017-03-17 2018-10-09 永道无线射频标签(扬州)有限公司 一种芯片和天线基材的接合结构及其制备方法

Similar Documents

Publication Publication Date Title
JP6685143B2 (ja) 電極端子、半導体装置及び電力変換装置
JP5776701B2 (ja) 半導体装置、および、半導体装置の製造方法
JP2005116962A (ja) パッケージ型半導体装置
US20160300779A1 (en) Semiconductor package and manufacturing method thereof
JP2007234690A (ja) パワー半導体モジュール
US10128345B2 (en) Semiconductor device
JP2010283053A (ja) 半導体装置及びその製造方法
JP6305176B2 (ja) 半導体装置及び製造方法
JP6448418B2 (ja) 電力用半導体装置
WO2010098501A1 (ja) 半導体装置およびその製造方法
JP2008131017A (ja) 半導体装置
JP2017123360A (ja) 半導体モジュール
US9484294B2 (en) Semiconductor device and method of manufacturing the same
JP2010287726A (ja) 半導体装置
US11424178B2 (en) Semiconductor module
US8796837B2 (en) Lead and lead frame for power package
JP3639302B2 (ja) 樹脂封止型半導体装置
JP6064845B2 (ja) 半導体装置
JP2017135144A (ja) 半導体モジュール
JPH04352436A (ja) 半導体装置
JP7003439B2 (ja) 半導体装置
JP2009231371A (ja) 半導体チップ及び半導体装置
JP2007281509A (ja) 半導体装置
JP2007335782A (ja) 半導体装置モジュールの製造方法及び半導体装置モジュール
JP2007027645A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100202