JP3658946B2 - 電力用トランジスタの実装構造 - Google Patents

電力用トランジスタの実装構造 Download PDF

Info

Publication number
JP3658946B2
JP3658946B2 JP28336897A JP28336897A JP3658946B2 JP 3658946 B2 JP3658946 B2 JP 3658946B2 JP 28336897 A JP28336897 A JP 28336897A JP 28336897 A JP28336897 A JP 28336897A JP 3658946 B2 JP3658946 B2 JP 3658946B2
Authority
JP
Japan
Prior art keywords
metal plate
base
emitter
chip
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28336897A
Other languages
English (en)
Other versions
JPH11121684A (ja
Inventor
善則 村上
良雄 下井田
哲也 林
俊朗 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP28336897A priority Critical patent/JP3658946B2/ja
Publication of JPH11121684A publication Critical patent/JPH11121684A/ja
Application granted granted Critical
Publication of JP3658946B2 publication Critical patent/JP3658946B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電力用トランジスタの実装構造に関する。
【０００２】
【従来の技術】
従来技術として、図９と図１０に示す実装構造を紹介する。これは一般の電力用半導体モジュールの内部構造である。図９は実装構造の上面図、図９は構造全体の斜視図である。これらの図中、１０は縦型電力用トランジスタのチップで、ここでは以下電力用バイポーラトランジスタのチップとする。６０は絶縁板、８０はモジュールの基板である。チップ１０の表面にはエミッタ・パッド（エミッタ電極に接続）１とベース・パッド（ベース電極に接続）２とがあり、また図示していないがチップ裏面は全面がコレクタ電極になっている。１１は前記エミッタ・パッド１に接続するエミッタ・ワイヤ、１２は前記べース・パッド２に接続するベース・ワイヤである。エミッタ・ワイヤ１１、ベース・ワイヤ１２の他端はそれぞれ、絶縁板６０上に固定されたモジュールのエミッタ端子３１、ベース端子３２に接続されている。１３はコレクタ配線板で、チップ１０の裏面のコレクタ電極に半田で接続されている。また、モジュールのコレクタ端子３３も他端でコレクタ配線板１３に接続されている。この構造全体は、通常、３１、３２、３３の各端子のネジ孔（図中に×印で記載）のある端部を除いて絶縁性の外殻に覆われているが、ここでは説明のために割愛してある。また、一般にチップ１０の上に接続するエミッタ・ワイヤ１１とベース・ワイヤ１２は、図９、図１０に示すように、チップの対向する面に振り分けて接続される。
【０００３】
【発明が解決しようとする課題】
しかし、上記のような従来の実装構造では、エミッタ・ワイヤ１１とベース・ワイヤ１２の間に相互インダクタンスが存在し、エミッタ・ワイヤ１１を流れる大きな電流値が急激に変化した時、その影響が隣接するベース・ワイヤ１２中の電荷に及ぶ。例えば前記トランジスタがｎｐｎ型の電力用バイポーラトランジスタであり、駆動する負荷としてモータなどの誘導負荷が接続されているものとすると、主電流のターンオフはベース・ワイヤ１２を介してベースに供給していた電流を逆転させて、逆に電流を引き抜くように操作することによって実現する。誘導負荷には自身を流れる電流をなるべく保つように働く性質があるので、チップ１０内の過剰少数キャリアがあらかた引き抜かれるまで主電流値を保持する。そして、いよいよ主電流がターンオフする際には、主電流値は急激に低下する。この変化はエミッタ・ワイヤ１１に平行して隣接するベース・ワイヤ１２の中の電荷に影響し、ベース・ワイヤ１２中の電荷はさらに電流を引き抜く方向へ加速される。するとベース・パッド（ベース電極）にはその瞬間に不必要な負電位が誘起されることになり、これによってベース電位がベース・エミッタ間逆耐圧を越えて素子が壊れる可能性がある。
【０００４】
また、ベース・ワイヤ１２の接続する外部回路に高周波成分が重畳して不必要な発振を誘発せしめ、場合によってはベース・パッドの電位が再び正に転じてトランジスタが誤動作する可能性がある。このような現象はスイッチング速度の遅い通常の電力用バイポーラトランジスタにおいては問題にならないが、高速スイッチングが可能な特殊なトランジスタでは問題になる。
さらに上記の説明は一例としてバイポーラトランジスタについて説明したが、同様の現象はＭＯＳ型トランジスタにおいても発生しうる。
【０００５】
本発明は上記のような問題点を解決し、主電流の変化に伴う誘導がトランジスタの制御に影響しない実装構造の実現を目的としている。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、本発明においては、基本的には下記のような構成をとる。すなわち、この実装構造を適用する電力用トランジスタが、例えばバイポーラトランジスタであるとすると、一主面に制御信号用の電極（例えばベース電極〉と、少なくとも一方の電極（例えばエミッタ電極）と、を有する電力用トランジスタ・チップ（例えばバイポーラトランジスタ・チップ）の前記主面に臨み、前記制御信号用の電極（ここではベース電極）と接続する制御信号配線と、前記主電極（ここではエミッタ電極）と接続する主配線とを有する。ちなみにこの配線とは、例えばアルミ製や金製のボンディング・ワイヤなどである。そして、前記主配線を流れる電流の方向（すなわちここではエミッタ・ワイヤの方向）と、少なくとも前記トランジスタのスイッチング時に前記制御信号配線を流れる電流の方向（すなわちここではベース・ワイヤの方向）とが直交するべく、前記２種類の配線が配置された構成とする。
【０００８】
このような構成、すなわち、ここでは上記のベース・ワイヤとエミッタ・ワイの張られた領域方向が直交するように配置されていると、前記従来技術の問題の原因であった両者の間の相互インダクタンスは理論的にはゼロになる。よって、トランジスタのスイッチング時に前記エミッタ・ワイヤを流れる大電流が急激に変化し、それに伴ってワイヤの周囲の空間の磁界が変化しても、前記ベース・ワイヤには誘導起電力を生じることがなく、エミッタ電流の変化がベース電極に影響しない。
なお、上記の「直交」の意味は、上記の説明から判るように、両者間の相互インダクタンスがデバイス設計時に必要とされる程度に小さくなるように、実質的に直交しておればよい。
【０００９】
請求項１に記載の発明においては、前記の基本的構成を具体化する構成として、一主面に制御信号用の電極（例えばベース電極）と、主電極のうち一方の電極（例えばエミッタ電極）と、を有する電力用トランジスタ・チップ（例えばバイポーラトランジスタ・チップ）の前記主面に臨み、互いに絶縁されて平行し重なり合うように配置された第１と第２の金属板を有し、前記第１の金属板は前記トランジスタ・チップの前記主面に隣接して前記２種類の電極の一方（どちらでも構わないが、例えばエミッタ電極）と接続し、前記第１の金属板（すなわちここではエミッタ配線になる）の所定の箇所に貫通孔を有し、前記第２の金属板（ここではベース配線）は前記貫通孔を通して前記トランジスタ・チップ上の前記２つの電極の他方（ここではベース電極）と接続し、前記第１と第２の金属板のいずれかを流れる（ここではエミッタ配線たる第１の金属板を流れる）前記主電流の方向と、少なくとも前記トランジスタのスイッチング時に流れる（ここではベース配線たる第２の金属板を流れる）前記制御信号を構成する電流の方向とが直交すべく、前記第１の金属板と第１の外部端子との接続箇所と、前記第２の金属板と第２の外部端子との接続箇所とが、配置されている構成とする。なお、これは例えば後記図３〜図７に示す実施の形態に相当する。
【００１０】
上記のように構成することにより、電力用トランジスタ・チップの主面に二つの電極（例えばエミッタ電極とベース電極）を有する電力用トランジスタにおいて、請求項１に記載の構成を容易かつ堅牢に実現することが出来る。また、上記のように相互に絶縁された２枚の金属板で構成することにより、通常のボンディング・ワイヤを用いたものに比べて、後記の効果の欄に記載するごとき種々の効果が得られる。
【００１１】
また、請求項２に記載の発明は、前記の基本的構成を具体化する構成の他の例を示すものであり、チップ表面にコレクタ電極をも有するラテラル型電力用デバイスのように、主面に三つの電極を有するものに本発明を適用した構成を示すものである。この構成は、基本的には、請求項１の金属板を３枚重ねた構造を有し、効果は請求項１と同様である。
【００１２】
【発明の効果】
上記のような構成とすることにより、主配線と制御配線との間の相互インダクタンスがほぼなくなり、主電流値の変化が制御配線に流れる電流に影響せず誤動作やスイッチング特性の劣化を誘導しない、という効果がある。
【００１３】
また、請求項１と請求項２においては、これらに加えて、
（１）金属板間に絶縁膜が配置された構成なので、配線間にキャパシタンスが自動的に形成され、トランジスタ・チップを高周波ノイズから保護できる。
（２）裸線のボンディングワイヤのように接触や変形のおそれがないので、デバイス表面の電極配置の自由度が高くなる。
（３）金属板なので配線の電流路断面積が大きく取れ、実装抵抗を小さくできる。
（４）平板状の金属板なので、その上に温度センサを設置することができ、チップに近接した位置で、迅速かつ正確なチップ温度の検出が可能になる。
（５）板状なので、主配線、信号用配線とも自已インダクタンスが小さい。
（６）多数のワイヤをボンディングするのに比べて、配線にかかわる工数を大幅に削減することができ、簡便になる。
（７）ボンディング工程に比べて、配線接続時のチップヘの衝撃がなく、かつ接続信頼性が向上する。
などの、さらなる効果がある。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を、図を用いて詳細に説明する。
図１は本発明の参考例を示す上面図であり、前記従来例の図９に対応する。同じく図２はこの実装構造全体の斜視図であり、前記従来例の図１０に対応する。これらの図中、１０は縦型電力用トランジスタのチップで、ここでは以下電力用バイポーラトランジスタのチップとして説明する。６０は絶縁板、８０はモジュールの基板である。チップ１０の表面にはエミッタ・パッド（エミッタ電極に接続）１とベース・パッド（ベース電極に接続）２とがある。これらは前記段落（０００６）で、それぞれ「主電極」、「制御信号用の電極」と呼んでいたものである。また図示していないがチップ裏面は全面がコレクタ電極になっている。１１は前記エミッタ・パッド１に接続するエミッタ・ワイヤ、１２は前記ベース・パッド２に接続するベース・ワイヤである。エミッタ・ワイヤ１１、ベース・ワイヤ１２の他端はそれぞれ、絶縁板６０上に固定された、モジュールのエミッタ端子３１、ベース端子３２に接続されている。なお、これらのワイヤはエミッタ端子３１やベース端子３２の一部に直接ワイヤボンディングしているが、端子とワイヤの間に他の構成要素が介在して電気信号を伝える構成でも構わない。１３はコレクタ配線板で、チップ１０の裏面のコレクタ電極に半田で接続されている。また、モジュールのコレクタ端子３３も他端でコレクタ配線板１３に接続されている。この構造全体は、通常、３１、３２、３３の端子のネジ孔（図中×印で記載）のある端部を除いて絶縁性の外殻に覆われているが、ここでは説明のために割愛してある。
【００１５】
図１の構成では、ベース・ワイヤ１２はエミッタ・ワイヤ１１に直角になるように配線されている。なお、図１ではワイヤ１１とワイヤ１２が立体的に交差している様子を表現するために、各ワイヤを曲線で描いているが、実際にはほぼ直線的に配置することが可能である。このように配線することにより、原理的にはベース・ワイヤ１２とエミッタ・ワイヤ１１の間の相互インダクタンスはゼロになり、たとえエミッタ・ワイヤ１１を流れる電流が急激に変化したとしても、それによる磁界の変化がベース・ワイヤ１２中を流れる電流に影響することは、事実上無視しうる程度になる。前記図９に示したような従来例の構成では、エミッタ・ワイヤ１１とベース・ワイヤ１２とが併走していたので、配線間の相互インダクタンスが大きかったが、図１のように構成することにより、その影響をほぼなくすことが出来る。
【００１６】
次に、図３〜図６は本発明第１の実施の形態を示す図である。前記の参考例では配線にワイヤを使っていたが、ワイヤの本数が増加してくるとチップ上で混み合って来て実装が難しくなり、また工数が嵩む。そこで本例ではチップの電極に接続する配線としてワイヤの代わりに二重の金属板を採用した。図３は実装構造の斜視図で、前記図２、図１０などに対応するものである。なお、図中、本実施の形態の本質を見やすくするために、コレクタ端子３３の一部を削って描いたが、本来のコレクタ端子３３の形状は図２中と同じである。また、チップ１０の上で２つの配線板が重なっている部分の断面は、図４の断面図に示すようになっている。すなわち、ベース配線板２２とエミッタ配線板２１とは絶縁膜６１にて絶縁されているが、エミッタ配線板２１に開いた貫通孔９１を通してベース配線板２２の突起９２が半田５０を介してチップ上のベースパッド２と接続している。
【００１７】
図５はこの二重金属板の、トランジスタ・チップに面する側の面を眺めた斜視図、そして図６はトランジスタ・チップの表面を眺めた斜視図である。本実施の形態ではベース配線板２２とチップとの接続のために、孔９１を貫通する接続用の突起９２をベース配線板２２に形成した構成を示している。これらの配線板とチップ上の電極との接続は、ここでは半田５０を用い、いわゆる半田バンプと呼ばれる方法で接続した構成を示した。すなわち、図６においては、エミッタ電極用の半田９個とベース電極用の半田４個との合計１３個の半田５０が示されている。
【００１８】
また、図４と図５に示すように、エミッタ配線板２１のチップに面する面には、半田が所定の領域から外へ広がらないように、エミッタ電極の位置に対応した領域にだけエミッタ配線板２１が露出（図５に白丸で示した個所）するように形成したレジスト膜７０がある。さらにチップ１０上にも、エミッタ電極用とベース電極用の半田が短絡しないように、エミッタ電極とベース電極の部分だけが抜けた同様のレジスト膜７１が形成されている。
【００１９】
このような二重金属板を用い、図５に示すようにエミッタ配線板２１の端子接続部（モジュールのエミッタ端子３１と接続する箇所）４１と、同じくベース配線板２２の端子接続部（ベース端子３２と接続する箇所）４２とを直角に配置しておくことにより、請求項１に記載した構成と同様の効果を生むことが出来る。すなわち、エミッタ配線板２１を流れる電流の方向は、ベース配線板２２を流れる電流の方向とほぼ直角になり、双方の配線板を流れる電流は互いに影響を及ぼし合わない。この時、突起９２の高さや、配線板とチップとを結ぶ半田の厚さは、接続部の直径より大きくなければ、配線板に垂直な電流成分のインダクタンスは無視しうる。
【００２０】
なお、本発明の本質とは直接関係ないが、図３中の８１はエミッタ配線板２１とエミッタ端子３１を電気的に接続するエミッタ・コネクタ、８２はベース配線板２２とベース端子３２とを電気的に接続するベース・コネクタである。これは例えば厚みを調節した金属ブロックであり、配線板と端子の双方と例えば半田で接続している。
【００２１】
また、本構成にはさらに以下のような効果がある。まず、このようにワイヤの代わりに金属板を配線として使うことにより、配線の電流路断面積が大きく取れて実装抵抗を小さくでき、かつ、配線の自已インダクタンスが小さくなる。すなわち、一般にワイヤボンディングに用いられる金属線の太さは決まっているので、任意の断面積にするのは困難であるが、本構成では板状なので、厚さと幅で断面積を容易に大きくすることが出来る。
【００２２】
また、ワイヤを使った場合、接続点数はワイヤの本数の２倍あり、接続には多くの工数を要するが、本実施の形態では電極板とチップを接続するためには１回の溶接工程で済み、接続点数もワイヤの半分になって接続信頼性が向上する。
【００２３】
また、ワイヤは裸線を用いるので周囲と接触して短絡するおそれがあり、かつ金線やアルミ線は軟らかいので、容易に変形し、直交性を保たせにくいが、本構成では２つの配線板の間が絶縁されているので、絶縁性を確保することができ、かつ形状も安定である。
【００２４】
また、従来のようなワイヤボンディングによる方法では、チップ上のパッド領域はボンディングの位置精度やワイヤの潰れシロなど考慮して、例えばワイヤの太さの３倍×５倍の長方形の領域を必要とした。ワイヤ同士の距離もボンディング装置と特性から制限を受け、一定以上には密に実装できなかった。しかし、本実施の形態のような構成では、これらの問題点は大幅に軽減もしくは解消され、エミッタ・パッドやベース・パッドの形状や配置の自由度が高まる。したがってデバイスの電気的特性が最適となるように（例えば電流が流れやすいように）チップ上の配線位置を決定することが出来る。
【００２５】
また、ワイヤボンディングでは、加圧と超音波印加によってワイヤを溶接するが、半田バンプに似たこの方法ではこれらチップヘの衝撃はなく、信頼性が向上する。
【００２６】
また、板状の配線間に絶縁膜（誘電体）が挾まれた構造なので、エミッタとベース間に自動的に静電容量が挿入された形となり、高周波ノイズが吸収、制限される。そのためトランジスタ・チップを高周波ノイズから保護できるという効果も期待できる。
【００２７】
また、チップの温度の異常な上昇を検知する必要があるような場合、図１０のような従来例ではチップ上にはワイヤがあるため、チップに直接温度センサを触れさせる余地がない。そこで、例えばチップ近傍の絶縁板６０上に温度センサを設置していた。しかし、それでは温度センサの検知する温度と実際のチップ温度との誤差が大きく、不都合があった。しかし、本発明のような構造であれば、例えば図８に示すように、温度センサ５をベース配線板２２の上に設置することにより、はるかに正確に、かつ速やかにチップ温度を検知することができる。
【００２８】
次に、本実装構造の実現方法の一例を説明する。
まず、ベース配線板２２をつくる。例えば、厚さ０.７ミリの銅板に、半田濡れ性を良くするためにニッケルなどをメッキする。次に、後に実装する時にチップ１０上のベース・パッド２に対応する箇所に、高さ０.４ミリの突起９２を形成する。これはウエットエッチングもしくは放電加工などの方法による。すると、前記のメッキ領域は突起の頂上のみに残り、溶融半田が突起の麓まで流れ出すことを抑制できる。
【００２９】
エミッタ配線板２１は、まず厚さ０.３ミリの銅板に上記と同様のメッキを施す。さらに、後に突起９２が貫通する孔９１を設ける。次に、チップ１０と対面する側には、チップ上のエミッタ・パッド１に対応する場所以外に半田が流れないように、図５に示すようなレジスト膜７０を塗布しパターニングしておく。次に、反対側のベース配線板２２と対面する側に、接着剤としても機能する絶縁材６１を塗布し、突起９２が孔９１に填合するように重ね合わせて２つの金属板を接着する。この時、エミッタ配線板のレジスト膜７０のある側とベース配線板２２の突起９２の頂上とがほぼ同じ高さになるように軽く圧着する。はみ出た絶縁材６１は孔と突起の隙間に出てこれを埋める。これで図５の構造が完成する。
【００３０】
一方、図６に示すようにチップ１０の表面のエミッタ・パッド、ベース・パッドの表面領域に、高さを均一に形成した半田５０を形成しておく。その他の部分には半田が流れ出さないようにレジスト膜７１が設けられている。
【００３１】
次に、先の配線板の結合体を前記突起９２が上になるように置き、おもて面を下にしてチップ１０を重ね合わせる。これをこのままの状態で加熱すると半田が溶け出し、チップ上の電極（パッド）と配線板と接続される。
【００３２】
次に、あらかじめモジュール基板８０上に絶縁板６０とコレクタ配線板１３や端子類を固定した構造の上に、上記のチップ１０と配線板の結合体を、チップ裏面などに半田箔もしくは半田ペーストを付けて置き、加熱して接着する。この時、配線板２１、２２の他端も、モジュールのエミッタ端子３１、ベース端子３２と溶接されるようにする。この時、チップ１０と金属板との間の半田５０が再度溶け出さないよう、金属板とチップの間の半田は融点が比較的高いものを使い、チップをダイボンディングする際には融点が比較的低いものを使う。
【００３３】
図７はさらに別の実施の形態を示す斜視図である。
この実施の形態は、突起９２を用いないで実装する構造を示す。これは前記図５に対応するものであるが、少なくとも孔の開く側の金属板が薄くて済む場合は、図７のようにベース配線板２２に突起９２を形成せず、さらにエミッタ配線板２１上のレジスト膜７０の存在しない領域（図７中の白抜きの部分）の面積を、チップ側の半田バンプの面積よりも広くしておくとよい。このようにすると板の上にチップを乗せて半田を溶かしたとき、最初はエミッタ配線板２１に接するエミッタ・パッド上の半田が溶け、これが広がることで高さが低くなり、次にベース・パッド上の半田がベース配線板に触れて接合される。このとき、エミッタ電極は広い範囲で接続してもよいが、エミッタ電極用半田がベース電極用半田の接合部をすっかり取り囲んでしまうと、内部の気体の逃げ場がなくなり、接合が不完全になるおそれがあるので、接合部を設計する際には、こうした点に留意する必要がある。
以上、配線板２１と２２は、エミッタ用とベース用の用途を入れ替えても本発明に関する効果は同じである。
【００３４】
次に、本発明は、チップ表面にコレクタ電極を有するラテラル型電力用デバイスについても適用することが出来る。この実施の形態は図示を省略するが、３枚の金属板を重ね合わせて図３〜図７と同様の構造を実現することが可能である。例えば、図３〜図７の構造において、相互に絶縁された金属板３枚を重ね合わせた構造とし、最上層の金属板の突起が中間層と最下層の金属板に開けた貫通孔を介して第１の電極（例えばエミッタ電極）に接続され、中間層の金属板からは最下層の金属板に開けた貫通孔を介して第２の電極（例えばコレクタ電極）に接続され、最下層の電極は第３の電極（例えばベース電極）に接続され、２枚の金属板（上記の例では最上層と中間層）を流れる主電流と、残りの１枚の金属板（上記の例では最下層）を流れる制御信号電流の流れる方向とが直交するように、上記３枚の金属板の端子接続部を設定すればよい。例えば図５において、エミッタ配線板２１の端子接続部４１の反対側（図面右端）にコレクタ配線板の端子接続部（図示せず）を配置すれば、エミッタ配線板とコレクタ配線板を流れる主電流の方向がベース配線板２２を流れる制御信号電流の流れる方向と直交するように構成することが出来る。
【００３５】
なお、これまでの説明では、電力用トランジスタのチップ１０は、縦型バイポーラトランジスタを例にとって説明してが、もちろん本発明はＭＯＳ型トランジスタにも適用できる。
【００３６】
また、主電流と制御信号電流との流れる方向が直交するものとして説明したが、この「直交」の意味は、両者間の相互インダクタンスがデバイス設計時に必要とされる程度に小さくなるように、実質的に直交しておればよい。
【図面の簡単な説明】
【図１】本発明の参考例を示す上面図。
【図２】図１の斜視図。
【図３】本発明第１の実施の形態を示す斜視図。
【図４】図３の断面図。
【図５】図３の配線板の構造を示す斜視図。
【図６】図３のトランジスタチップの表面構造を示す図。
【図７】本発明の別の実施の形態を示す斜視図。
【図８】本発明の別の実施の形態を示す斜視図。
【図９】従来技術の一例の上面図。
【図１０】図９の斜視図。
【符号の説明】
１０…トランジスタのチップ １…エミッタ電極
２…ベース電極 ５…温度センサ
１１…エミッタ・ワイヤ １２…ベース・ワイヤ
１３…コレクタ配線板 ２１…エミッタ配線板
２２…ベース配線板 ３１…エミッタ端子
３２…ベース端子 ３３…コレクタ端子
４１…エミッタ配線板の端子接続部 ４２…ベース配線板の端子接続部
５０…半田 ６０…絶縁板
６１…絶縁膜 ７０…レジスト膜
７１…レジスト膜 ８０…モジュールの基板
８１…エミッタ配線の接続部材 ８２…ベース配線板の接続部材
９１…エミッタ配線板２１の孔 ９２…ベース配線板２２上の突起

Claims (2)

  1. 一主面に制御信号用の電極と、少なくとも一方の主電極と、を有する電力用トランジスタ・チップの前記主面に臨み、互いに絶縁されて平行し重なり合うように配置された第１と第２の金属板を有し、前記第１の金属板は前記トランジスタ・チップの前記主面に隣接して前記２種類の電極の一方と接続し、前記第１の金属板の所定の箇所に貫通孔を有し、前記第２の金属板は前記貫通孔を通して前記トランジスタ・チップ上の前記２種類の電極の他方と接続し、前記第１と第２の金属板のいずれか一方を流れる前記主電流の方向と、少なくとも前記トランジスタのスイッチング時に他方の金属板を流れる前記制御信号を構成する電流の方向とが直交すべく、前記第１の金属板と第１の外部端子との接続箇所と、前記第２の金属板と第２の外部端子との接続箇所とが、配置されていることを特徴とする電力用トランジスタの実装構造。
  2. 一主面に制御信号用の電極と、二つの主電極と、を有する電力用トランジスタ・チップの前記主面に臨み、互いに絶縁されて平行し重なり合うように配置された第１と第２と第３の金属板を有し、前記第１の金属板は前記トランジスタ・チップの前記主面に隣接して前記三つの電極の一つと接続し、前記第１の金属板の所定の箇所に貫通孔を有し、前記第２の金属板は前記貫通孔を通して前記トランジスタ・チップ上の前記三つの電極の他の一つと接続し、前記第２の金属板の所定の箇所に貫通孔を有し、前記第３の金属板は前記第１と第２の金属板の貫通孔を通して前記トランジスタ・チップ上の前記三つの電極の残りの一つと接続し、前記第１と第２と第３の金属板のいずれか二つを流れる前記主電流の方向と、少なくとも前記トランジスタのスイッチング時に残りの一つの金属板を流れる前記制御信号を構成する電流の方向とが直交すべく、前記第１の金属板と第１の外部端子との接続箇所と、前記第２の金属板と第２の外部端子との接続箇所と、前記第３の金属板と第３の外部端子との接続箇所とが、配置されていることを特徴とする電力用トランジスタの実装構造。
JP28336897A 1997-10-16 1997-10-16 電力用トランジスタの実装構造 Expired - Lifetime JP3658946B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28336897A JP3658946B2 (ja) 1997-10-16 1997-10-16 電力用トランジスタの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28336897A JP3658946B2 (ja) 1997-10-16 1997-10-16 電力用トランジスタの実装構造

Publications (2)

Publication Number Publication Date
JPH11121684A JPH11121684A (ja) 1999-04-30
JP3658946B2 true JP3658946B2 (ja) 2005-06-15

Family

ID=17664600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28336897A Expired - Lifetime JP3658946B2 (ja) 1997-10-16 1997-10-16 電力用トランジスタの実装構造

Country Status (1)

Country Link
JP (1) JP3658946B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4222703B2 (ja) * 2000-01-28 2009-02-12 Ｎｅｃエレクトロニクス株式会社 半導体装置
ITBS20010004A1 (it) * 2001-01-22 2002-07-22 Massimo Grisoni Sistema di distribuzione statico di corrente in impianti elettrici atensione continua
JP2005094887A (ja) * 2003-09-16 2005-04-07 Toyota Motor Corp 電力変換器
JP4228926B2 (ja) * 2003-10-03 2009-02-25 富士電機デバイステクノロジー株式会社 半導体装置
JP4687286B2 (ja) * 2005-07-04 2011-05-25 日産自動車株式会社 半導体装置の実装構造
JP5086039B2 (ja) * 2007-11-14 2012-11-28 オンセミコンダクター・トレーディング・リミテッド 半導体モジュールおよび撮像装置
JP2012195459A (ja) * 2011-03-16 2012-10-11 Sharp Corp ワイヤーボンディング方法、及び、半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116636A (en) * 1980-02-20 1981-09-12 Hitachi Ltd Semiconductor device
JPH07118514B2 (ja) * 1989-04-24 1995-12-18 株式会社東芝 半田バンプ型半導体装置
JPH0645337U (ja) * 1992-06-10 1994-06-14 日本インター株式会社 半導体装置
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JP3280823B2 (ja) * 1995-04-21 2002-05-13 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JPH11121684A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
US9496205B2 (en) Power semiconductor package
JPWO2009081723A1 (ja) 半導体装置およびその製造方法
WO2021251126A1 (ja) 半導体装置
JP2002016175A (ja) スティフナ付きｔａｂテープ及びそれを用いた半導体装置
US20140084438A1 (en) Semiconductor device and method of manufacturing same
JP4764692B2 (ja) 半導体モジュール
JP3658946B2 (ja) 電力用トランジスタの実装構造
JP2005142189A (ja) 半導体装置
JP2002124548A (ja) テープキャリア及びそれを用いた半導体装置
JP2003250278A (ja) 半導体装置
JP2020519027A (ja) 半導体モジュール
JP3279842B2 (ja) 電力用半導体装置
JPH06283639A (ja) 混成集積回路
JP2000277557A (ja) 半導体装置
JP3133544B2 (ja) 混成集積回路
CN112736049A (zh) 一种无引线键合的双面散热igbt模块
JP3096536B2 (ja) 混成集積回路
WO2023149107A1 (ja) 半導体装置
JPH0758272A (ja) 電力用半導体装置
CN214477399U (zh) 无引线键合的双面散热igbt模块
JP2001110936A (ja) 半導体装置
WO2022162875A1 (ja) 半導体パワーモジュール
JP2867737B2 (ja) 混成集積回路
US7800237B2 (en) Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device
JP2000252414A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050307

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8