JPH11121684A - 電力用トランジスタの実装構造 - Google Patents

電力用トランジスタの実装構造

Info

Publication number
JPH11121684A
JPH11121684A JP28336897A JP28336897A JPH11121684A JP H11121684 A JPH11121684 A JP H11121684A JP 28336897 A JP28336897 A JP 28336897A JP 28336897 A JP28336897 A JP 28336897A JP H11121684 A JPH11121684 A JP H11121684A
Authority
JP
Japan
Prior art keywords
metal plate
chip
main
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28336897A
Other languages
English (en)
Other versions
JP3658946B2 (ja
Inventor
Yoshinori Murakami
善則 村上
Yoshio Shimoida
良雄 下井田
Tetsuya Hayashi
林　　哲也
Toshiaki Shinohara
俊朗 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP28336897A priority Critical patent/JP3658946B2/ja
Publication of JPH11121684A publication Critical patent/JPH11121684A/ja
Application granted granted Critical
Publication of JP3658946B2 publication Critical patent/JP3658946B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】電力用トランジスタ・チップヘの通常の実装構
造では、スイッチング時に主電流用配線を流れる電流の
急激な変化が、隣接する制御信号用配線に誤動作や故障
の原因となる電圧変化を誘導する可能性があった。本発
明は主電流の変化に伴う誘導がトランジスタの制御に影
響しない実装構造を提供する。 【解決手段】一主面に制御信号用のベース電極２と主電
極のうち少なくとも１方の電極（たとえばエミッタ電極
１）とを有する電力用トランジスタのチップの前記主面
に、ベース電極２と接続する制御信号配線１０と、エミ
ッタ電極１と接続する主配線１１とを有し、主配線１１
を流れる電流の方向と、少なくともトランジスタのスイ
ッチング時に制御信号配線１０を流れる電流の方向とが
直交するように、制御信号配線１０と主配線１１とを直
交した構造とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電力用トランジス
タの実装構造に関する。
【０００２】
【従来の技術】従来技術として、図９と図１０に示す実
装構造を紹介する。これは一般の電力用半導体モジュー
ルの内部構造である。図９は実装構造の上面図、図９は
構造全体の斜視図である。これらの図中、１０は縦型電
力用トランジスタのチップで、ここでは以下電力用バイ
ポーラトランジスタのチップとする。６０は絶縁板、８
０はモジュールの基板である。チップ１０の表面にはエ
ミッタ・パッド（エミッタ電極に接続）１とベース・パ
ッド（ベース電極に接続）２とがあり、また図示してい
ないがチップ裏面は全面がコレクタ電極になっている。
１１は前記エミッタ・パッド１に接続するエミッタ・ワ
イヤ、１２は前記べース・パッド２に接続するベース・
ワイヤである。エミッタ・ワイヤ１１、ベース・ワイヤ
１２の他端はそれぞれ、絶縁板６０上に固定されたモジ
ュールのエミッタ端子３１、ベース端子３２に接続され
ている。１３はコレクタ配線板で、チップ１０の裏面の
コレクタ電極に半田で接続されている。また、モジュー
ルのコレクタ端子３３も他端でコレクタ配線板１３に接
続されている。この構造全体は、通常、３１、３２、３
３の各端子のネジ孔（図中に×印で記載）のある端部を
除いて絶縁性の外殻に覆われているが、ここでは説明の
ために割愛してある。また、一般にチップ１０の上に接
続するエミッタ・ワイヤ１１とベース・ワイヤ１２は、
図９、図１０に示すように、チップの対向する面に振り
分けて接続される。
【０００３】
【発明が解決しようとする課題】しかし、上記のような
従来の実装構造では、エミッタ・ワイヤ１１とベース・
ワイヤ１２の間に相互インダクタンスが存在し、エミッ
タ・ワイヤ１１を流れる大きな電流値が急激に変化した
時、その影響が隣接するベース・ワイヤ１２中の電荷に
及ぶ。例えば前記トランジスタがｎｐｎ型の電力用バイ
ポーラトランジスタであり、駆動する負荷としてモータ
などの誘導負荷が接続されているものとすると、主電流
のターンオフはベース・ワイヤ１２を介してベースに供
給していた電流を逆転させて、逆に電流を引き抜くよう
に操作することによって実現する。誘導負荷には自身を
流れる電流をなるべく保つように働く性質があるので、
チップ１０内の過剰少数キャリアがあらかた引き抜かれ
るまで主電流値を保持する。そして、いよいよ主電流が
ターンオフする際には、主電流値は急激に低下する。こ
の変化はエミッタ・ワイヤ１１に平行して隣接するベー
ス・ワイヤ１２の中の電荷に影響し、ベース・ワイヤ１
２中の電荷はさらに電流を引き抜く方向へ加速される。
するとベース・パッド（ベース電極）にはその瞬間に不
必要な負電位が誘起されることになり、これによってベ
ース電位がベース・エミッタ間逆耐圧を越えて素子が壊
れる可能性がある。
【０００４】また、ベース・ワイヤ１２の接続する外部
回路に高周波成分が重畳して不必要な発振を誘発せし
め、場合によってはベース・パッドの電位が再び正に転
じてトランジスタが誤動作する可能性がある。このよう
な現象はスイッチング速度の遅い通常の電力用バイポー
ラトランジスタにおいては問題にならないが、高速スイ
ッチングが可能な特殊なトランジスタでは問題になる。
さらに上記の説明は一例としてバイポーラトランジスタ
について説明したが、同様の現象はＭＯＳ型トランジス
タにおいても発生しうる。
【０００５】本発明は上記のような問題点を解決し、主
電流の変化に伴う誘導がトランジスタの制御に影響しな
い実装構造の実現を目的としている。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載するような
構成をとる。すなわち、まず請求項１においては、この
実装構造を適用する電力用トランジスタが、例えばバイ
ポーラトランジスタであるとすると、一主面に制御信号
用の電極（例えばベース電極〉と、少なくとも一方の電
極（例えばエミッタ電極）と、を有する電力用トランジ
スタ・チップ（例えばバイポーラトランジスタ・チッ
プ）の前記主面に臨み、前記制御信号用の電極（ここで
はベース電極）と接続する制御信号配線と、前記主電極
（ここではエミッタ電極）と接続する主配線とを有す
る。ちなみにこの配線とは、例えばアルミ製や金製のボ
ンディング・ワイヤなどである。そして、前記主配線を
流れる電流の方向（すなわちここではエミッタ・ワイヤ
の方向）と、少なくとも前記トランジスタのスイッチン
グ時に前記制御信号配線を流れる電流の方向（すなわち
ここではベース・ワイヤの方向）とが直交するべく、前
記２種類の配線が配置された構成とする。
【０００７】なお、これは例えば後記図１〜図２に示す
実施の形態に相当する。
【０００８】このような構成、すなわち、ここでは上記
のベース・ワイヤとエミッタ・ワイの張られた領域方向
が直交するように配置されていると、前記従来技術の問
題の原因であった両者の間の相互インダクタンスは理論
的にはゼロになる。よって、トランジスタのスイッチン
グ時に前記エミッタ・ワイヤを流れる大電流が急激に変
化し、それに伴ってワイヤの周囲の空間の磁界が変化し
ても、前記ベース・ワイヤには誘導起電力を生じること
がなく、エミッタ電流の変化がベース電極に影響しな
い。なお、上記の「直交」の意味は、上記の説明から判
るように、両者間の相互インダクタンスがデバイス設計
時に必要とされる程度に小さくなるように、実質的に直
交しておればよい。
【０００９】また、請求項２に記載の発明においては、
請求項１に記載の構成をより具体化する構成として、一
主面に制御信号用の電極（例えばベース電極）と、主電
極のうち一方の電極（例えばエミッタ電極）と、を有す
る電力用トランジスタ・チップ（例えばバイポーラトラ
ンジスタ・チップ）の前記主面に臨み、互いに絶縁され
て平行し重なり合うように配置された第１と第２の金属
板を有し、前記第１の金属板は前記トランジスタ・チッ
プの前記主面に隣接して前記２種類の電極の一方（どち
らでも構わないが、例えばエミッタ電極）と接続し、前
記第１の金属板（すなわちここではエミッタ配線にな
る）の所定の箇所に貫通孔を有し、前記第２の金属板
（ここではベース配線）は前記貫通孔を通して前記トラ
ンジスタ・チップ上の前記２つの電極の他方（ここでは
ベース電極）と接続し、前記第１と第２の金属板のいず
れかを流れる（ここではエミッタ配線たる第１の金属板
を流れる）前記主電流の方向と、少なくとも前記トラン
ジスタのスイッチング時に流れる（ここではベース配線
たる第２の金属板を流れる）前記制御信号を構成する電
流の方向とが直交すべく、前記第１の金属板と第１の外
部端子との接続箇所と、前記第２の金属板と第２の外部
端子との接続箇所とが、配置されている構成とする。な
お、これは例えば後記図３〜図７に示す実施の形態に相
当する。
【００１０】上記のように構成することにより、電力用
トランジスタ・チップの主面に二つの電極（例えばエミ
ッタ電極とベース電極）を有する電力用トランジスタに
おいて、請求項１に記載の構成を容易かつ堅牢に実現す
ることが出来る。また、上記のように相互に絶縁された
２枚の金属板で構成することにより、通常のボンディン
グ・ワイヤを用いたものに比べて、後記の効果の欄に記
載するごとき種々の効果が得られる。
【００１１】また、請求項３に記載の発明は、請求項１
に記載の構成をより具体化する構成の他の例を示すもの
であり、チップ表面にコレクタ電極をも有するラテラル
型電力用デバイスのように、主面に三つの電極を有する
ものに本発明を適用した構成を示すものである。この構
成は、基本的には、請求項２の金属板を３枚重ねた構造
を有し、効果は請求項２と同様である。
【００１２】
【発明の効果】上記のような構成とすることにより、主
配線と制御配線との間の相互インダクタンスがほぼなく
なり、主電流値の変化が制御配線に流れる電流に影響せ
ず誤動作やスイッチング特性の劣化を誘導しない、とい
う効果がある。
【００１３】また、請求項２と請求項３においては、こ
れらに加えて、 （１）金属板間に絶縁膜が配置された構成なので、配線
間にキャパシタンスが自動的に形成され、トランジスタ
・チップを高周波ノイズから保護できる。 （２）裸線のボンディングワイヤのように接触や変形の
おそれがないので、デバイス表面の電極配置の自由度が
高くなる。 （３）金属板なので配線の電流路断面積が大きく取れ、
実装抵抗を小さくできる。 （４）平板状の金属板なので、その上に温度センサを設
置することができ、チップに近接した位置で、迅速かつ
正確なチップ温度の検出が可能になる。 （５）板状なので、主配線、信号用配線とも自已インダ
クタンスが小さい。 （６）多数のワイヤをボンディングするのに比べて、配
線にかかわる工数を大幅に削減することができ、簡便に
なる。 （７）ボンディング工程に比べて、配線接続時のチップ
ヘの衝撃がなく、かつ接続信頼性が向上する。などの、
さらなる効果がある。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を、図
を用いて詳細に説明する。図１は本発明第１の実施の形
態を示す上面図であり、前記従来例の図９に対応する。
同じく図２はこの実装構造全体の斜視図であり、前記従
来例の図１０に対応する。なお、これは前記請求項１に
記載の構成に対応する。これらの図中、１０は縦型電力
用トランジスタのチップで、ここでは以下電力用バイポ
ーラトランジスタのチップとして説明する。６０は絶縁
板、８０はモジュールの基板である。チップ１０の表面
にはエミッタ・パッド（エミッタ電極に接続）１とベー
ス・パッド（ベース電極に接続）２とがある。これらは
前記請求項１で、それぞれ「主電極」、「制御信号用の
電極」と呼んでいたものである。また図示していないが
チップ裏面は全面がコレクタ電極になっている。１１は
前記エミッタ・パッド１に接続するエミッタ・ワイヤ、
１２は前記ベース・パッド２に接続するベース・ワイヤ
である。エミッタ・ワイヤ１１、ベース・ワイヤ１２の
他端はそれぞれ、絶縁板６０上に固定された、モジュー
ルのエミッタ端子３１、ベース端子３２に接続されてい
る。なお、これらのワイヤはエミッタ端子３１やベース
端子３２の一部に直接ワイヤボンディングしているが、
端子とワイヤの間に他の構成要素が介在して電気信号を
伝える構成でも構わない。１３はコレクタ配線板で、チ
ップ１０の裏面のコレクタ電極に半田で接続されてい
る。また、モジュールのコレクタ端子３３も他端でコレ
クタ配線板１３に接続されている。この構造全体は、通
常、３１、３２、３３の端子のネジ孔（図中×印で記
載）のある端部を除いて絶縁性の外殻に覆われている
が、ここでは説明のために割愛してある。
【００１５】図１の構成では、ベース・ワイヤ１２はエ
ミッタ・ワイヤ１１に直角になるように配線されてい
る。なお、図１ではワイヤ１１とワイヤ１２が立体的に
交差している様子を表現するために、各ワイヤを曲線で
描いているが、実際にはほぼ直線的に配置することが可
能である。このように配線することにより、原理的には
ベース・ワイヤ１２とエミッタ・ワイヤ１１の間の相互
インダクタンスはゼロになり、たとえエミッタ・ワイヤ
１１を流れる電流が急激に変化したとしても、それによ
る磁界の変化がベース・ワイヤ１２中を流れる電流に影
響することは、事実上無視しうる程度になる。前記図９
に示したような従来例の構成では、エミッタ・ワイヤ１
１とベース・ワイヤ１２とが併走していたので、配線間
の相互インダクタンスが大きかったが、図１のように構
成することにより、その影響をほぼなくすことが出来
る。
【００１６】次に、図３〜図６は本発明第２の実施の形
態を示す図である。前記の実施の形態では配線にワイヤ
を使っていたが、ワイヤの本数が増加してくるとチップ
上で混み合って来て実装が難しくなり、また工数が嵩
む。そこで本例ではチップの電極に接続する配線として
ワイヤの代わりに二重の金属板を採用した。図３は実装
構造の斜視図で、前記図２、図１０などに対応するもの
である。なお、図中、本実施の形態の本質を見やすくす
るために、コレクタ端子３３の一部を削って描いたが、
本来のコレクタ端子３３の形状は図２中と同じである。
また、チップ１０の上で２つの配線板が重なっている部
分の断面は、図４の断面図に示すようになっている。す
なわち、ベース配線板２２とエミッタ配線板２１とは絶
縁膜６１にて絶縁されているが、エミッタ配線板２１に
開いた貫通孔９１を通してベース配線板２２の突起９２
が半田５０を介してチップ上のベースパッド２と接続し
ている。
【００１７】図５はこの二重金属板の、トランジスタ・
チップに面する側の面を眺めた斜視図、そして図６はト
ランジスタ・チップの表面を眺めた斜視図である。本実
施の形態ではベース配線板２２とチップとの接続のため
に、孔９１を貫通する接続用の突起９２をベース配線板
２２に形成した構成を示している。これらの配線板とチ
ップ上の電極との接続は、ここでは半田５０を用い、い
わゆる半田バンプと呼ばれる方法で接続した構成を示し
た。すなわち、図６においては、エミッタ電極用の半田
９個とベース電極用の半田４個との合計１３個の半田５
０が示されている。
【００１８】また、図４と図５に示すように、エミッタ
配線板２１のチップに面する面には、半田が所定の領域
から外へ広がらないように、エミッタ電極の位置に対応
した領域にだけエミッタ配線板２１が露出（図５に白丸
で示した個所）するように形成したレジスト膜７０があ
る。さらにチップ１０上にも、エミッタ電極用とベース
電極用の半田が短絡しないように、エミッタ電極とベー
ス電極の部分だけが抜けた同様のレジスト膜７１が形成
されている。
【００１９】このような二重金属板を用い、図５に示す
ようにエミッタ配線板２１の端子接続部（モジュールの
エミッタ端子３１と接続する箇所）４１と、同じくベー
ス配線板２２の端子接続部（ベース端子３２と接続する
箇所）４２とを直角に配置しておくことにより、請求項
１に記載した構成と同様の効果を生むことが出来る。す
なわち、エミッタ配線板２１を流れる電流の方向は、ベ
ース配線板２２を流れる電流の方向とほぼ直角になり、
双方の配線板を流れる電流は互いに影響を及ぼし合わな
い。この時、突起９２の高さや、配線板とチップとを結
ぶ半田の厚さは、接続部の直径より大きくなければ、配
線板に垂直な電流成分のインダクタンスは無視しうる。
【００２０】なお、本発明の本質とは直接関係ないが、
図３中の８１はエミッタ配線板２１とエミッタ端子３１
を電気的に接続するエミッタ・コネクタ、８２はベース
配線板２２とベース端子３２とを電気的に接続するベー
ス・コネクタである。これは例えば厚みを調節した金属
ブロックであり、配線板と端子の双方と例えば半田で接
続している。
【００２１】また、本構成にはさらに以下のような効果
がある。まず、このようにワイヤの代わりに金属板を配
線として使うことにより、配線の電流路断面積が大きく
取れて実装抵抗を小さくでき、かつ、配線の自已インダ
クタンスが小さくなる。すなわち、一般にワイヤボンデ
ィングに用いられる金属線の太さは決まっているので、
任意の断面積にするのは困難であるが、本構成では板状
なので、厚さと幅で断面積を容易に大きくすることが出
来る。
【００２２】また、ワイヤを使った場合、接続点数はワ
イヤの本数の２倍あり、接続には多くの工数を要する
が、本実施の形態では電極板とチップを接続するために
は１回の溶接工程で済み、接続点数もワイヤの半分にな
って接続信頼性が向上する。
【００２３】また、ワイヤは裸線を用いるので周囲と接
触して短絡するおそれがあり、かつ金線やアルミ線は軟
らかいので、容易に変形し、直交性を保たせにくいが、
本構成では２つの配線板の間が絶縁されているので、絶
縁性を確保することができ、かつ形状も安定である。
【００２４】また、従来のようなワイヤボンディングに
よる方法では、チップ上のパッド領域はボンディングの
位置精度やワイヤの潰れシロなど考慮して、例えばワイ
ヤの太さの３倍×５倍の長方形の領域を必要とした。ワ
イヤ同士の距離もボンディング装置と特性から制限を受
け、一定以上には密に実装できなかった。しかし、本実
施の形態のような構成では、これらの問題点は大幅に軽
減もしくは解消され、エミッタ・パッドやベース・パッ
ドの形状や配置の自由度が高まる。したがってデバイス
の電気的特性が最適となるように（例えば電流が流れや
すいように）チップ上の配線位置を決定することが出来
る。
【００２５】また、ワイヤボンディングでは、加圧と超
音波印加によってワイヤを溶接するが、半田バンプに似
たこの方法ではこれらチップヘの衝撃はなく、信頼性が
向上する。
【００２６】また、板状の配線間に絶縁膜（誘電体）が
挾まれた構造なので、エミッタとベース間に自動的に静
電容量が挿入された形となり、高周波ノイズが吸収、制
限される。そのためトランジスタ・チップを高周波ノイ
ズから保護できるという効果も期待できる。
【００２７】また、チップの温度の異常な上昇を検知す
る必要があるような場合、図１０のような従来例ではチ
ップ上にはワイヤがあるため、チップに直接温度センサ
を触れさせる余地がない。そこで、例えばチップ近傍の
絶縁板６０上に温度センサを設置していた。しかし、そ
れでは温度センサの検知する温度と実際のチップ温度と
の誤差が大きく、不都合があった。しかし、本発明のよ
うな構造であれば、例えば図８に示すように、温度セン
サ５をベース配線板２２の上に設置することにより、は
るかに正確に、かつ速やかにチップ温度を検知すること
ができる。
【００２８】次に、本実装構造の実現方法の一例を説明
する。まず、ベース配線板２２をつくる。例えば、厚さ
０.７ミリの銅板に、半田濡れ性を良くするためにニッ
ケルなどをメッキする。次に、後に実装する時にチップ
１０上のベース・パッド２に対応する箇所に、高さ０.
４ミリの突起９２を形成する。これはウエットエッチン
グもしくは放電加工などの方法による。すると、前記の
メッキ領域は突起の頂上のみに残り、溶融半田が突起の
麓まで流れ出すことを抑制できる。
【００２９】エミッタ配線板２１は、まず厚さ０.３ミ
リの銅板に上記と同様のメッキを施す。さらに、後に突
起９２が貫通する孔９１を設ける。次に、チップ１０と
対面する側には、チップ上のエミッタ・パッド１に対応
する場所以外に半田が流れないように、図５に示すよう
なレジスト膜７０を塗布しパターニングしておく。次
に、反対側のベース配線板２２と対面する側に、接着剤
としても機能する絶縁材６１を塗布し、突起９２が孔９
１に填合するように重ね合わせて２つの金属板を接着す
る。この時、エミッタ配線板のレジスト膜７０のある側
とベース配線板２２の突起９２の頂上とがほぼ同じ高さ
になるように軽く圧着する。はみ出た絶縁材６１は孔と
突起の隙間に出てこれを埋める。これで図５の構造が完
成する。
【００３０】一方、図６に示すようにチップ１０の表面
のエミッタ・パッド、ベース・パッドの表面領域に、高
さを均一に形成した半田５０を形成しておく。その他の
部分には半田が流れ出さないようにレジスト膜７１が設
けられている。
【００３１】次に、先の配線板の結合体を前記突起９２
が上になるように置き、おもて面を下にしてチップ１０
を重ね合わせる。これをこのままの状態で加熱すると半
田が溶け出し、チップ上の電極（パッド）と配線板と接
続される。
【００３２】次に、あらかじめモジュール基板８０上に
絶縁板６０とコレクタ配線板１３や端子類を固定した構
造の上に、上記のチップ１０と配線板の結合体を、チッ
プ裏面などに半田箔もしくは半田ペーストを付けて置
き、加熱して接着する。この時、配線板２１、２２の他
端も、モジュールのエミッタ端子３１、ベース端子３２
と溶接されるようにする。この時、チップ１０と金属板
との間の半田５０が再度溶け出さないよう、金属板とチ
ップの間の半田は融点が比較的高いものを使い、チップ
をダイボンディングする際には融点が比較的低いものを
使う。
【００３３】図７はさらに別の実施の形態を示す斜視図
である。この実施の形態は、突起９２を用いないで実装
する構造を示す。これは前記図５に対応するものである
が、少なくとも孔の開く側の金属板が薄くて済む場合
は、図７のようにベース配線板２２に突起９２を形成せ
ず、さらにエミッタ配線板２１上のレジスト膜７０の存
在しない領域（図７中の白抜きの部分）の面積を、チッ
プ側の半田バンプの面積よりも広くしておくとよい。こ
のようにすると板の上にチップを乗せて半田を溶かした
とき、最初はエミッタ配線板２１に接するエミッタ・パ
ッド上の半田が溶け、これが広がることで高さが低くな
り、次にベース・パッド上の半田がベース配線板に触れ
て接合される。このとき、エミッタ電極は広い範囲で接
続してもよいが、エミッタ電極用半田がベース電極用半
田の接合部をすっかり取り囲んでしまうと、内部の気体
の逃げ場がなくなり、接合が不完全になるおそれがある
ので、接合部を設計する際には、こうした点に留意する
必要がある。以上、配線板２１と２２は、エミッタ用と
ベース用の用途を入れ替えても本発明に関する効果は同
じである。
【００３４】次に、本発明は、チップ表面にコレクタ電
極を有するラテラル型電力用デバイスについても適用す
ることが出来る。この実施の形態は図示を省略するが、
３枚の金属板を重ね合わせて図３〜図７と同様の構造を
実現することが可能である。例えば、図３〜図７の構造
において、相互に絶縁された金属板３枚を重ね合わせた
構造とし、最上層の金属板の突起が中間層と最下層の金
属板に開けた貫通孔を介して第１の電極（例えばエミッ
タ電極）に接続され、中間層の金属板からは最下層の金
属板に開けた貫通孔を介して第２の電極（例えばコレク
タ電極）に接続され、最下層の電極は第３の電極（例え
ばベース電極）に接続され、２枚の金属板（上記の例で
は最上層と中間層）を流れる主電流と、残りの１枚の金
属板（上記の例では最下層）を流れる制御信号電流の流
れる方向とが直交するように、上記３枚の金属板の端子
接続部を設定すればよい。例えば図５において、エミッ
タ配線板２１の端子接続部４１の反対側（図面右端）に
コレクタ配線板の端子接続部（図示せず）を配置すれ
ば、エミッタ配線板とコレクタ配線板を流れる主電流の
方向がベース配線板２２を流れる制御信号電流の流れる
方向と直交するように構成することが出来る。
【００３５】なお、これまでの説明では、電力用トラン
ジスタのチップ１０は、縦型バイポーラトランジスタを
例にとって説明してが、もちろん本発明はＭＯＳ型トラ
ンジスタにも適用できる。
【００３６】また、主電流と制御信号電流との流れる方
向が直交するものとして説明したが、この「直交」の意
味は、両者間の相互インダクタンスがデバイス設計時に
必要とされる程度に小さくなるように、実質的に直交し
ておればよい。
【図面の簡単な説明】
【図１】本発明第１の実施の形態を示す上面図。
【図２】図１の斜視図。
【図３】本発明第２の実施の形態を示す斜視図。
【図４】図３の断面図。
【図５】図３の配線板の構造を示す斜視図。
【図６】図３のトランジスタチップの表面構造を示す
図。
【図７】本発明の別の実施の形態を示す斜視図。
【図８】本発明の別の実施の形態を示す斜視図。
【図９】従来技術の一例の上面図。
【図１０】図９の斜視図。
【符号の説明】
１０…トランジスタのチップ １…エミッタ電極 ２…ベース電極 ５…温度センサ １１…エミッタ・ワイヤ １２…ベース・ワイヤ １３…コレクタ配線板 ２１…エミッタ配線板 ２２…ベース配線板 ３１…エミッタ端子 ３２…ベース端子 ３３…コレクタ端子 ４１…エミッタ配線板の端子接続部 ４２…ベース配線板の端子接続部 ５０…半田 ６０…絶縁板 ６１…絶縁膜 ７０…レジスト膜 ７１…レジスト膜 ８０…モジュールの基板 ８１…エミッタ配線の接続部材 ８２…ベース配線板の接続部材 ９１…エミッタ配線板２１の孔 ９２…ベース配線板２２上の突起
───────────────────────────────────────────────────── フロントページの続き (72)発明者 篠原 俊朗 神奈川県横浜市神奈川区宝町２番地 日産 自動車株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】一主面に制御信号用の電極と、少なくとも
    一方の主電極と、を有する電力用トランジスタ・チップ
    の前記主面に臨み、前記制御信号用の電極と接続する制
    御信号配線と、前記主電極と接続する主配線とを有し、
    前記主配線を流れる電流の方向と、少なくとも前記トラ
    ンジスタのスイッチング時に前記制御信号配線を流れる
    電流の方向とが概ね直交するべく、前記２種類の配線が
    配置されたことを特徴とする電力用トランジスタの実装
    構造。
  2. 【請求項２】一主面に制御信号用の電極と、少なくとも
    一方の主電極と、を有する電力用トランジスタ・チップ
    の前記主面に臨み、互いに絶縁されて平行し重なり合う
    ように配置された第１と第２の金属板を有し、前記第１
    の金属板は前記トランジスタ・チップの前記主面に隣接
    して前記２種類の電極の一方と接続し、前記第１の金属
    板の所定の箇所に貫通孔を有し、前記第２の金属板は前
    記貫通孔を通して前記トランジスタ・チップ上の前記２
    種類の電極の他方と接続し、前記第１と第２の金属板の
    いずれか一方を流れる前記主電流の方向と、少なくとも
    前記トランジスタのスイッチング時に他方の金属板を流
    れる前記制御信号を構成する電流の方向とが直交すべ
    く、前記第１の金属板と第１の外部端子との接続箇所
    と、前記第２の金属板と第２の外部端子との接続箇所と
    が、配置されていることを特徴とする請求項１に記載の
    電力用トランジスタの実装構造。
  3. 【請求項３】一主面に制御信号用の電極と、二つの主電
    極と、を有する電力用トランジスタ・チップの前記主面
    に臨み、互いに絶縁されて平行し重なり合うように配置
    された第１と第２と第３の金属板を有し、前記第１の金
    属板は前記トランジスタ・チップの前記主面に隣接して
    前記三つの電極の一つと接続し、前記第１の金属板の所
    定の箇所に貫通孔を有し、前記第２の金属板は前記貫通
    孔を通して前記トランジスタ・チップ上の前記三つの電
    極の他の一つと接続し、前記第２の金属板の所定の箇所
    に貫通孔を有し、前記第３の金属板は前記第１と第２の
    金属板の貫通孔を通して前記トランジスタ・チップ上の
    前記三つの電極の残りの一つと接続し、前記第１と第２
    と第３の金属板のいずれか二つを流れる前記主電流の方
    向と、少なくとも前記トランジスタのスイッチング時に
    残りの一つの金属板を流れる前記制御信号を構成する電
    流の方向とが直交すべく、前記第１の金属板と第１の外
    部端子との接続箇所と、前記第２の金属板と第２の外部
    端子との接続箇所と、前記第３の金属板と第３の外部端
    子との接続箇所とが、配置されていることを特徴とする
    請求項１に記載の電力用トランジスタの実装構造。
JP28336897A 1997-10-16 1997-10-16 電力用トランジスタの実装構造 Expired - Lifetime JP3658946B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28336897A JP3658946B2 (ja) 1997-10-16 1997-10-16 電力用トランジスタの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28336897A JP3658946B2 (ja) 1997-10-16 1997-10-16 電力用トランジスタの実装構造

Publications (2)

Publication Number Publication Date
JPH11121684A true JPH11121684A (ja) 1999-04-30
JP3658946B2 JP3658946B2 (ja) 2005-06-15

Family

ID=17664600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28336897A Expired - Lifetime JP3658946B2 (ja) 1997-10-16 1997-10-16 電力用トランジスタの実装構造

Country Status (1)

Country Link
JP (1) JP3658946B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210671A (ja) * 2000-01-28 2001-08-03 Nec Kansai Ltd 半導体装置
EP1246515A2 (en) * 2001-01-22 2002-10-02 Massimo Dr. Grisoni Solid state current distribution system for DC voltages
JP2005094887A (ja) * 2003-09-16 2005-04-07 Toyota Motor Corp 電力変換器
JP2005129886A (ja) * 2003-10-03 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007013038A (ja) * 2005-07-04 2007-01-18 Nissan Motor Co Ltd 半導体装置の実装構造
JP2009123910A (ja) * 2007-11-14 2009-06-04 Sanyo Electric Co Ltd 半導体モジュールおよび撮像装置
JP2012195459A (ja) * 2011-03-16 2012-10-11 Sharp Corp ワイヤーボンディング方法、及び、半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116636A (en) * 1980-02-20 1981-09-12 Hitachi Ltd Semiconductor device
JPH02281737A (ja) * 1989-04-24 1990-11-19 Toshiba Corp 半田バンプ型半導体装置
JPH0645337U (ja) * 1992-06-10 1994-06-14 日本インター株式会社 半導体装置
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JPH08293578A (ja) * 1995-04-21 1996-11-05 Toshiba Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116636A (en) * 1980-02-20 1981-09-12 Hitachi Ltd Semiconductor device
JPH02281737A (ja) * 1989-04-24 1990-11-19 Toshiba Corp 半田バンプ型半導体装置
JPH0645337U (ja) * 1992-06-10 1994-06-14 日本インター株式会社 半導体装置
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JPH08293578A (ja) * 1995-04-21 1996-11-05 Toshiba Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210671A (ja) * 2000-01-28 2001-08-03 Nec Kansai Ltd 半導体装置
EP1246515A2 (en) * 2001-01-22 2002-10-02 Massimo Dr. Grisoni Solid state current distribution system for DC voltages
EP1246515A3 (en) * 2001-01-22 2005-09-07 Massimo Dr. Grisoni Solid state current distribution system for DC voltages
JP2005094887A (ja) * 2003-09-16 2005-04-07 Toyota Motor Corp 電力変換器
JP2005129886A (ja) * 2003-10-03 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007013038A (ja) * 2005-07-04 2007-01-18 Nissan Motor Co Ltd 半導体装置の実装構造
JP2009123910A (ja) * 2007-11-14 2009-06-04 Sanyo Electric Co Ltd 半導体モジュールおよび撮像装置
JP2012195459A (ja) * 2011-03-16 2012-10-11 Sharp Corp ワイヤーボンディング方法、及び、半導体装置

Also Published As

Publication number Publication date
JP3658946B2 (ja) 2005-06-15

Similar Documents

Publication Publication Date Title
US9496205B2 (en) Power semiconductor package
JP5183642B2 (ja) 半導体装置およびその製造方法
US9355950B1 (en) Power semiconductor module having low gate drive inductance flexible board connection
JPH01155633A (ja) 半導体装置
JP6308300B2 (ja) 半導体装置
JP5733401B2 (ja) 半導体装置および半導体装置の製造方法
JP4764692B2 (ja) 半導体モジュール
JP2001053111A (ja) フリップチップ実装構造
JP3658946B2 (ja) 電力用トランジスタの実装構造
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
JP2002124548A (ja) テープキャリア及びそれを用いた半導体装置
JP2000277557A (ja) 半導体装置
JP4062191B2 (ja) 半導体装置及びその製造方法
JP3133544B2 (ja) 混成集積回路
JP2003218306A (ja) 半導体装置およびその製造方法
JP3096536B2 (ja) 混成集積回路
JPH0758272A (ja) 電力用半導体装置
JP2000252414A (ja) 半導体装置
JP2551243B2 (ja) 半導体装置
US6433415B2 (en) Assembly of plurality of semiconductor devices
JPH11145376A (ja) 半導体装置
JPH0574853A (ja) 半導体装置の接続構造
JPS6117138B2 (ja)
JP2003218155A (ja) 半導体装置およびその製造方法
JP2000133676A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050307

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8