JP3280823B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3280823B2 JP3280823B2 JP9642895A JP9642895A JP3280823B2 JP 3280823 B2 JP3280823 B2 JP 3280823B2 JP 9642895 A JP9642895 A JP 9642895A JP 9642895 A JP9642895 A JP 9642895A JP 3280823 B2 JP3280823 B2 JP 3280823B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- magnetic field
- control unit
- current
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、大電流をスイッチング
等する大電力用の半導体装置に関する。
等する大電力用の半導体装置に関する。
【０００２】
【従来の技術】周知の通り、交流の直流変換や周波数変
換等の電力変換を行う大電力用の半導体装置のうちに
は、制御部とパワー部を合わせ持ってスイッチング等を
行わせて電力変換を行うものがある。
換等の電力変換を行う大電力用の半導体装置のうちに
は、制御部とパワー部を合わせ持ってスイッチング等を
行わせて電力変換を行うものがある。
【０００３】このような大電力用の半導体装置は、例え
ば次のように構成されている。以下、図９及び図１０を
参照して従来例を説明する。図９は断面図であり、図１
０は回路図である。
ば次のように構成されている。以下、図９及び図１０を
参照して従来例を説明する。図９は断面図であり、図１
０は回路図である。
【０００４】図９及び図１０において、本体１はケース
２の片端側開口に放熱板３が設けられ、他端側が蓋４で
閉塞されている。そして放熱板３のケース２内側の面に
はパワー部５を搭載したパワー部基板６が固着されてい
る。またケース２の内側壁面の中間部分には棚部７が突
出しており、この棚部７に制御部８を搭載する制御部基
板９がパワー部基板６と互いの基板面が平行となるよう
に支持されている。
２の片端側開口に放熱板３が設けられ、他端側が蓋４で
閉塞されている。そして放熱板３のケース２内側の面に
はパワー部５を搭載したパワー部基板６が固着されてい
る。またケース２の内側壁面の中間部分には棚部７が突
出しており、この棚部７に制御部８を搭載する制御部基
板９がパワー部基板６と互いの基板面が平行となるよう
に支持されている。
【０００５】一方、パワー部５は直列接続されたパワー
トランジスタ１０ａ，１０ｂと、各パワートランジスタ
１０ａ，１０ｂのエミッタとコレクタの間に並列に接続
されたダイオード１１ａ，１１ｂとを備えて構成されて
いる。なお、１３ｂは接地端子、１２，１３ａは出力端
子でそれぞれ図示しない負荷の対応する端子に接続され
る。
トランジスタ１０ａ，１０ｂと、各パワートランジスタ
１０ａ，１０ｂのエミッタとコレクタの間に並列に接続
されたダイオード１１ａ，１１ｂとを備えて構成されて
いる。なお、１３ｂは接地端子、１２，１３ａは出力端
子でそれぞれ図示しない負荷の対応する端子に接続され
る。
【０００６】また、制御部８は２つのドライブ回路１４
ａ，１４ｂを備えて構成され、これらのドライブ回路１
４ａ，１４ｂはそれぞれ対応するパワートランジスタ１
０ａ，１０ｂをドライブするように接続されている。な
お、１５ａ，１５ｂは入力端子で、これらを通じて制御
信号が対応するドライブ回路１４ａ，１４ｂに入力され
る。１６ａ，１６ｂは電源端子であり、１７ａ，１７ｂ
は接地端子である。
ａ，１４ｂを備えて構成され、これらのドライブ回路１
４ａ，１４ｂはそれぞれ対応するパワートランジスタ１
０ａ，１０ｂをドライブするように接続されている。な
お、１５ａ，１５ｂは入力端子で、これらを通じて制御
信号が対応するドライブ回路１４ａ，１４ｂに入力され
る。１６ａ，１６ｂは電源端子であり、１７ａ，１７ｂ
は接地端子である。
【０００７】このように構成されたものでは、パワー部
基板６と制御部基板９とが基板面が平行となるようにし
てケース２内に収納されており、パワートランジスタ１
０ａ，１０ｂに電流が流れパワー部５が動作すると、こ
の電流によって発生した磁界が制御部８のドライブ回路
１４ａ，１４ｂに作用する。そして、パワートランジス
タ１０ａ，１０ｂを流れる電流が大きい場合には、この
大電流の磁界による電磁誘導作用も大きく、ドライブ回
路１４ａ，１４ｂにノイズが発生したり、ドライブ回路
１４ａ，１４ｂの誤動作を生じさせるなどする虞があ
る。
基板６と制御部基板９とが基板面が平行となるようにし
てケース２内に収納されており、パワートランジスタ１
０ａ，１０ｂに電流が流れパワー部５が動作すると、こ
の電流によって発生した磁界が制御部８のドライブ回路
１４ａ，１４ｂに作用する。そして、パワートランジス
タ１０ａ，１０ｂを流れる電流が大きい場合には、この
大電流の磁界による電磁誘導作用も大きく、ドライブ回
路１４ａ，１４ｂにノイズが発生したり、ドライブ回路
１４ａ，１４ｂの誤動作を生じさせるなどする虞があ
る。
【０００８】さらに、このようなドライブ回路１４ａ，
１４ｂの誤動作があると、短絡電流が流れるなどしてパ
ワートランジスタ１０ａ，１０ｂやダイオード１１ａ，
１１ｂ等を破壊に至らしめたり、図示しない他の制御回
路や保護回路の誤動作や破壊等を引き起こすことにな
る。
１４ｂの誤動作があると、短絡電流が流れるなどしてパ
ワートランジスタ１０ａ，１０ｂやダイオード１１ａ，
１１ｂ等を破壊に至らしめたり、図示しない他の制御回
路や保護回路の誤動作や破壊等を引き起こすことにな
る。
【０００９】
【発明が解決しようとする課題】上記のように大電力を
扱うパワー部を有する半導体装置では、パワー部を流れ
る大電流によって生じる磁界の電磁誘導作用により、そ
の近傍に設けられた制御回路等にノイズを生じせしめた
り、誤動作させたりして半導体素子等の破壊を引き起こ
す虞がある。このような状況に鑑みて本発明はなされた
もので、その目的とするところはパワー部に生じる磁界
の影響が及ばないようにしたり、あるいは影響を減じる
ようにして近傍に設けられた回路やその回路を構成する
半導体素子の誤動作や破壊を低減するようにした半導体
装置を提供することにある。
扱うパワー部を有する半導体装置では、パワー部を流れ
る大電流によって生じる磁界の電磁誘導作用により、そ
の近傍に設けられた制御回路等にノイズを生じせしめた
り、誤動作させたりして半導体素子等の破壊を引き起こ
す虞がある。このような状況に鑑みて本発明はなされた
もので、その目的とするところはパワー部に生じる磁界
の影響が及ばないようにしたり、あるいは影響を減じる
ようにして近傍に設けられた回路やその回路を構成する
半導体素子の誤動作や破壊を低減するようにした半導体
装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
パワー部と、このパワー部の動作を制御する制御部と
を、同一本体内に前記パワー部の上方に前記制御部が位
置するように設けてなる半導体装置において、前記制御
部の制御部基板のパワー部側に磁界不透過部材を被着
し、かつ前記制御部基板を前記パワー部と前記制御部の
間で前記本体内を横断するよう設けて前記パワー部と前
記制御部とを離間配置すると共に、前記パワー部と前記
制御部とを磁界不透過部材によって覆い、前記パワー部
と前記制御部の全体が磁界不透過部材により覆われるよ
うにしたことを特徴とするものである。
パワー部と、このパワー部の動作を制御する制御部と
を、同一本体内に前記パワー部の上方に前記制御部が位
置するように設けてなる半導体装置において、前記制御
部の制御部基板のパワー部側に磁界不透過部材を被着
し、かつ前記制御部基板を前記パワー部と前記制御部の
間で前記本体内を横断するよう設けて前記パワー部と前
記制御部とを離間配置すると共に、前記パワー部と前記
制御部とを磁界不透過部材によって覆い、前記パワー部
と前記制御部の全体が磁界不透過部材により覆われるよ
うにしたことを特徴とするものである。
【００１１】
【作用】上記のように構成された半導体装置は、同一本
体内に前記パワー部の上方に前記制御部が位置するよう
に設けたもので、パワー部側に磁界不透過部材を被着し
た制御部基板をパワー部と制御部の間に設けて両部を離
間配置すると共に、両部が磁界不透過部材によりそれぞ
れ覆われるようにしているため、パワー部で形成された
磁界及び外部の磁界が磁界不透過部材によって遮断もし
くは吸収され、磁界の影響が制御部に及ばなくなった
り、あるいは影響が及ぶのが少なくなったりし、また装
置の組立ても容易なものとなる。
体内に前記パワー部の上方に前記制御部が位置するよう
に設けたもので、パワー部側に磁界不透過部材を被着し
た制御部基板をパワー部と制御部の間に設けて両部を離
間配置すると共に、両部が磁界不透過部材によりそれぞ
れ覆われるようにしているため、パワー部で形成された
磁界及び外部の磁界が磁界不透過部材によって遮断もし
くは吸収され、磁界の影響が制御部に及ばなくなった
り、あるいは影響が及ぶのが少なくなったりし、また装
置の組立ても容易なものとなる。
【００１２】第２の発明では、制御部が金属製の網状カ
バーで覆われていると共に入力が光信号によって行われ
るため、外部の磁界がカバーによって遮断され、カバー
内の制御部には外部磁界の影響がおよばないか、あるい
は影響は少なくなる。
バーで覆われていると共に入力が光信号によって行われ
るため、外部の磁界がカバーによって遮断され、カバー
内の制御部には外部磁界の影響がおよばないか、あるい
は影響は少なくなる。
【００１３】第３の発明では、パワー部のパワー半導体
素子を流れる主電流の主電流路に略平行する電流路を設
け、これに主電流に対応する逆方向の電流を流して主電
流による磁界を打ち消すようにしているため、パワー部
外に主電流による磁界が漏れ出ず磁界の影響が外部にま
でおよばないか、あるいは影響は少なくなる。
素子を流れる主電流の主電流路に略平行する電流路を設
け、これに主電流に対応する逆方向の電流を流して主電
流による磁界を打ち消すようにしているため、パワー部
外に主電流による磁界が漏れ出ず磁界の影響が外部にま
でおよばないか、あるいは影響は少なくなる。
【００１４】第４の発明では、パワー部の極性の異なる
２つの出力端子とパワー半導体素子の電極との間を主電
流が流れるよう設けた２つの配線路を、互いに略平行と
なるよう配設しそれぞれ主電流が逆方向に流れるようし
て主電流による磁界を打ち消すようにしているため、パ
ワー部外に主電流による磁界が漏れ出ず磁界の影響が外
部にまでおよばないか、あるいは影響は少なくなる。
２つの出力端子とパワー半導体素子の電極との間を主電
流が流れるよう設けた２つの配線路を、互いに略平行と
なるよう配設しそれぞれ主電流が逆方向に流れるようし
て主電流による磁界を打ち消すようにしているため、パ
ワー部外に主電流による磁界が漏れ出ず磁界の影響が外
部にまでおよばないか、あるいは影響は少なくなる。
【００１５】第５の発明では、パワー部の極性の異なる
２つの出力端子とパワー半導体素子の電極との間を接続
する２つの配線を互いに中間部分で交差するようにし主
電流によって形成される磁界を打ち消すようにしている
ため、パワー部外に主電流による磁界が漏れ出ず磁界の
影響が外部にまでおよばないか、あるいは影響は少なく
なる。
２つの出力端子とパワー半導体素子の電極との間を接続
する２つの配線を互いに中間部分で交差するようにし主
電流によって形成される磁界を打ち消すようにしている
ため、パワー部外に主電流による磁界が漏れ出ず磁界の
影響が外部にまでおよばないか、あるいは影響は少なく
なる。
【００１６】第６の発明では、負荷が接続され主電流が
流れるパワー部の出力部を磁界不透過体で覆うようにし
ているため、出力部で形成された磁界が磁界不透過体に
よって吸収され、パワー部外に主電流による磁界が漏れ
出ず磁界の影響が外部にまでおよばないか、あるいは影
響は少なくなる。
流れるパワー部の出力部を磁界不透過体で覆うようにし
ているため、出力部で形成された磁界が磁界不透過体に
よって吸収され、パワー部外に主電流による磁界が漏れ
出ず磁界の影響が外部にまでおよばないか、あるいは影
響は少なくなる。
【００１７】
【実施例】以下、本発明の実施例の大電力用の半導体装
置を図面を参照して説明する。
置を図面を参照して説明する。
【００１８】先ず、第１の実施例を図１及び図２により
説明する。図１は断面図であり、図２は回路図である。
説明する。図１は断面図であり、図２は回路図である。
【００１９】図１及び図２において、方形箱状の本体２
１はポリエステル系樹脂で成形された角枠状のケース２
２の片端側すなわち下側開口がＮｉめっきが施されたＣ
ｕ製の方形の放熱板２３を固着することで閉塞されてお
り、他端側すなわち上側開口が同じくポリエステル系樹
脂で成形された蓋２４で閉塞されている。そしてケース
２２には、その内側壁面の中間部分に棚部２５が突出す
るように設けられている。
１はポリエステル系樹脂で成形された角枠状のケース２
２の片端側すなわち下側開口がＮｉめっきが施されたＣ
ｕ製の方形の放熱板２３を固着することで閉塞されてお
り、他端側すなわち上側開口が同じくポリエステル系樹
脂で成形された蓋２４で閉塞されている。そしてケース
２２には、その内側壁面の中間部分に棚部２５が突出す
るように設けられている。
【００２０】また本体２１のケース２２及び蓋２４の内
面には、Ｐｂ等の磁界遮断材料あるいは比較的高い透磁
率を有する磁性材、例えばけい素鋼やＮｉ−Ｆｅ合金、
Ｃｏ系アモルファス合金、Ｆｅ系アモルファス合金、さ
らにＭｎ−Ｚｎフェライトなどの磁界吸収材料でなる磁
界不透過部材２６ａ，２６ｂが被着されている。
面には、Ｐｂ等の磁界遮断材料あるいは比較的高い透磁
率を有する磁性材、例えばけい素鋼やＮｉ−Ｆｅ合金、
Ｃｏ系アモルファス合金、Ｆｅ系アモルファス合金、さ
らにＭｎ−Ｚｎフェライトなどの磁界吸収材料でなる磁
界不透過部材２６ａ，２６ｂが被着されている。
【００２１】またさらに放熱板２３のケース２２内側の
面には、パワー部２７を搭載した窒化アルミニウムなど
の絶縁材料でなるパワー部基板２８が、ケース２２及び
蓋２４の内面に設けられた磁界不透過部材２６ａ，２６
ｂと同様の材料でなる磁界不透過部材２６ｃを介して固
着されている。そしてケース２２の棚部２５には、制御
部２９を片面側に搭載するガラス繊維強化のエポキシ樹
脂系材料でなる制御部基板３０が設けられており、その
他面側には放熱板２３に設けられた磁界不透過部材２６
ｃと同様の材料でなる磁界不透過部材２６ｄが被着され
ている。また、この制御部基板３０は、その他面側をパ
ワー部基板２８に対向させると共に互いの基板面が平行
となるようにして支持されている。
面には、パワー部２７を搭載した窒化アルミニウムなど
の絶縁材料でなるパワー部基板２８が、ケース２２及び
蓋２４の内面に設けられた磁界不透過部材２６ａ，２６
ｂと同様の材料でなる磁界不透過部材２６ｃを介して固
着されている。そしてケース２２の棚部２５には、制御
部２９を片面側に搭載するガラス繊維強化のエポキシ樹
脂系材料でなる制御部基板３０が設けられており、その
他面側には放熱板２３に設けられた磁界不透過部材２６
ｃと同様の材料でなる磁界不透過部材２６ｄが被着され
ている。また、この制御部基板３０は、その他面側をパ
ワー部基板２８に対向させると共に互いの基板面が平行
となるようにして支持されている。
【００２２】一方、パワー部２７は直列接続されたパワ
ートランジスタ３１ａ，３１ｂと、各パワートランジス
タ３１ａ，３１ｂのエミッタとコレクタの間に並列に接
続されたダイオード３２ａ，３２ｂとを備えて構成され
ている。なお、３４ｂは接地端子、３３，３４ａは出力
端子で図示しないが蓋２４に設けられ、それぞれ図示し
ない負荷の対応する端子に接続される。
ートランジスタ３１ａ，３１ｂと、各パワートランジス
タ３１ａ，３１ｂのエミッタとコレクタの間に並列に接
続されたダイオード３２ａ，３２ｂとを備えて構成され
ている。なお、３４ｂは接地端子、３３，３４ａは出力
端子で図示しないが蓋２４に設けられ、それぞれ図示し
ない負荷の対応する端子に接続される。
【００２３】また、制御部２９は２つのドライブ回路３
５ａ，３５ｂを備えて構成され、これらのドライブ回路
３５ａ，３５ｂはそれぞれ対応するパワートランジスタ
３１ａ，３１ｂをドライブするように接続されている。
なお、３６ａ，３６ｂは入力端子で、これらを通じて制
御信号が対応するドライブ回路３５ａ，３５ｂに入力さ
れる。３７ａ，３７ｂは電源端子であり、３８ａ，３８
ｂは接地端子である。これらの端子３６ａ，３６ｂ，３
７ａ，３７ｂ，３８ａ，３８ｂは図示しないが蓋２４に
設けられている。
５ａ，３５ｂを備えて構成され、これらのドライブ回路
３５ａ，３５ｂはそれぞれ対応するパワートランジスタ
３１ａ，３１ｂをドライブするように接続されている。
なお、３６ａ，３６ｂは入力端子で、これらを通じて制
御信号が対応するドライブ回路３５ａ，３５ｂに入力さ
れる。３７ａ，３７ｂは電源端子であり、３８ａ，３８
ｂは接地端子である。これらの端子３６ａ，３６ｂ，３
７ａ，３７ｂ，３８ａ，３８ｂは図示しないが蓋２４に
設けられている。
【００２４】このように構成されたものは、出力端子３
３，３４ａに負荷が接続されたパワー部２７が制御部２
９のドライブ回路３５ａ，３５ｂからの制御信号のもと
に動作を開始すると、パワートランジスタ３１ａ，３１
ｂに大電流が流れる。そしてパワー部２７に大電流が流
れることによって、その周囲に強い磁界が形成される。
３，３４ａに負荷が接続されたパワー部２７が制御部２
９のドライブ回路３５ａ，３５ｂからの制御信号のもと
に動作を開始すると、パワートランジスタ３１ａ，３１
ｂに大電流が流れる。そしてパワー部２７に大電流が流
れることによって、その周囲に強い磁界が形成される。
【００２５】しかしパワー部２７は、ケース２２の内面
及び放熱板２３のケース２２内側の面、さらに制御部基
板３０の他面側に設けられた磁界不透過部材２６ａ，２
６ｃ，２６ｄによって全体が囲われていて、パワー部２
７で発生した磁界が外部に漏洩しないようになってい
る。また、制御部２９もケース２２と蓋２４の内面及び
制御部基板３０の他面側に設けられた磁界不透過部材２
６ａ，２６ｂ，２６ｄによって全体が囲われいて、制御
部２９が収納されている部分に外部から磁界が入らない
ようになっている。
及び放熱板２３のケース２２内側の面、さらに制御部基
板３０の他面側に設けられた磁界不透過部材２６ａ，２
６ｃ，２６ｄによって全体が囲われていて、パワー部２
７で発生した磁界が外部に漏洩しないようになってい
る。また、制御部２９もケース２２と蓋２４の内面及び
制御部基板３０の他面側に設けられた磁界不透過部材２
６ａ，２６ｂ，２６ｄによって全体が囲われいて、制御
部２９が収納されている部分に外部から磁界が入らない
ようになっている。
【００２６】このため、制御部２９のドライブ回路３５
ａ，３５ｂにはパワー部２７の電流によって発生した磁
界が作用せず、電磁誘導作用によってドライブ回路３５
ａ，３５ｂにノイズが発生したり、ドライブ回路３５
ａ，３５ｂを誤動作させてしまうことがない。このよう
にドライブ回路３５ａ，３５ｂの誤動作が防げるので、
パワー部２７に短絡電流が流れるなどしてパワートラン
ジスタ３１ａ，３１ｂやダイオード３２ａ，３２ｂ等を
破壊に至らしめたり、図示しない他の制御回路や保護回
路の誤動作や破壊等を引き起こす虞もなくなる。
ａ，３５ｂにはパワー部２７の電流によって発生した磁
界が作用せず、電磁誘導作用によってドライブ回路３５
ａ，３５ｂにノイズが発生したり、ドライブ回路３５
ａ，３５ｂを誤動作させてしまうことがない。このよう
にドライブ回路３５ａ，３５ｂの誤動作が防げるので、
パワー部２７に短絡電流が流れるなどしてパワートラン
ジスタ３１ａ，３１ｂやダイオード３２ａ，３２ｂ等を
破壊に至らしめたり、図示しない他の制御回路や保護回
路の誤動作や破壊等を引き起こす虞もなくなる。
【００２７】なお、上記のものではパワー部２７及び制
御部２９を磁界不透過部材２６ａ，２６ｂ，２６ｃ，２
６ｄによって、それぞれが独立に磁気遮蔽されるように
構成したが、パワー部２７で発生した磁界の強さとこの
磁界が制御部２９に作用する状況に応じてパワー部２７
のみを磁気遮蔽したり、制御部基板３０の他面側に磁界
不透過部材２６ｄを設けるのみでパワー部２７と制御部
２９との間を磁気的に分離してもよい。
御部２９を磁界不透過部材２６ａ，２６ｂ，２６ｃ，２
６ｄによって、それぞれが独立に磁気遮蔽されるように
構成したが、パワー部２７で発生した磁界の強さとこの
磁界が制御部２９に作用する状況に応じてパワー部２７
のみを磁気遮蔽したり、制御部基板３０の他面側に磁界
不透過部材２６ｄを設けるのみでパワー部２７と制御部
２９との間を磁気的に分離してもよい。
【００２８】次に、第２の実施例を図３により説明す
る。図３は斜視図であり、図３において、４１は制御部
基板３０の全体を覆うＦｅ等の金属でなる網状のカバー
であり、カバー４１の表面は絶縁被覆が施されている。
またカバー４１は、接地された放熱板２３にリード線４
２によって電気的に接続されている。
る。図３は斜視図であり、図３において、４１は制御部
基板３０の全体を覆うＦｅ等の金属でなる網状のカバー
であり、カバー４１の表面は絶縁被覆が施されている。
またカバー４１は、接地された放熱板２３にリード線４
２によって電気的に接続されている。
【００２９】さらに、制御部基板３０に搭載された制御
部を構成するドライブ回路に制御信号を入力する入力信
号線４３ａ，４３ｂは、光ケーブルによって形成されて
いる。なお、図示しないが入力信号線４３ａ，４３ｂの
先端は蓋２４に設けられた入力端子に接続されており、
この入力端子を介して外部から制御信号としての光信号
が入力信号線４３ａ，４３ｂに伝えられるようになって
いる。
部を構成するドライブ回路に制御信号を入力する入力信
号線４３ａ，４３ｂは、光ケーブルによって形成されて
いる。なお、図示しないが入力信号線４３ａ，４３ｂの
先端は蓋２４に設けられた入力端子に接続されており、
この入力端子を介して外部から制御信号としての光信号
が入力信号線４３ａ，４３ｂに伝えられるようになって
いる。
【００３０】また、この制御部が設けられ全体がカバー
４１で覆われた制御部基板３０は、方形箱状の本体４４
のポリエステル系樹脂で角枠状に成形されたケース４５
内のパワー部が設けられてなるパワー部基板２８上に載
置されている。そして下側開口が放熱板２３で閉塞され
パワー部基板２８及び制御部基板３０が収納されたケー
ス４５は、その上側開口が蓋２４によって閉塞されてい
る。
４１で覆われた制御部基板３０は、方形箱状の本体４４
のポリエステル系樹脂で角枠状に成形されたケース４５
内のパワー部が設けられてなるパワー部基板２８上に載
置されている。そして下側開口が放熱板２３で閉塞され
パワー部基板２８及び制御部基板３０が収納されたケー
ス４５は、その上側開口が蓋２４によって閉塞されてい
る。
【００３１】このように構成されたものは、出力端子に
負荷が接続されたパワー部が制御部からの制御信号のも
とに動作を開始すると、パワー部に大電流が流れること
によって、その周囲に強い磁界が形成される。
負荷が接続されたパワー部が制御部からの制御信号のも
とに動作を開始すると、パワー部に大電流が流れること
によって、その周囲に強い磁界が形成される。
【００３２】しかし、制御部が設けられた制御部基板３
０は全体がカバー４１で覆われ、カバー４１がリード線
４２によって放熱板２３に電気的に接続され接地されて
いるので、パワー部が形成する強い磁界はカバー４１に
よって遮断されることになり、制御部はパワー部の磁界
にさらされないことになる。
０は全体がカバー４１で覆われ、カバー４１がリード線
４２によって放熱板２３に電気的に接続され接地されて
いるので、パワー部が形成する強い磁界はカバー４１に
よって遮断されることになり、制御部はパワー部の磁界
にさらされないことになる。
【００３３】従って、本実施例においても制御部の図示
しないドライブ回路にはパワー部の電流によって発生し
た磁界が作用せず、電磁誘導作用によってドライブ回路
にノイズが発生したり、ドライブ回路を誤動作させてし
まうことがなく、第１の実施例と同様の作用、効果が得
られる。
しないドライブ回路にはパワー部の電流によって発生し
た磁界が作用せず、電磁誘導作用によってドライブ回路
にノイズが発生したり、ドライブ回路を誤動作させてし
まうことがなく、第１の実施例と同様の作用、効果が得
られる。
【００３４】次に、第３の実施例を図４及び図５により
説明する。図４は平面図であり、図５は回路図である。
説明する。図４は平面図であり、図５は回路図である。
【００３５】図４及び図５において、５１はパワー部モ
ジュールであり、このパワー部モジュール５１は、パワ
ー部５２が形成された半導体チップ５３を窒化アルミニ
ウムなどの絶縁材料でなるパワー部基板５４に搭載して
構成されている。またパワー部５２は、パワートランジ
スタ３１とこのパワートランジスタ３１のエミッタとコ
レクタの間に並列に接続されたダイオード３２を備えて
構成されている。なお、５５，５６はパワー部５２の入
力側端子であり、５７は図示しない制御部への出力端子
である。
ジュールであり、このパワー部モジュール５１は、パワ
ー部５２が形成された半導体チップ５３を窒化アルミニ
ウムなどの絶縁材料でなるパワー部基板５４に搭載して
構成されている。またパワー部５２は、パワートランジ
スタ３１とこのパワートランジスタ３１のエミッタとコ
レクタの間に並列に接続されたダイオード３２を備えて
構成されている。なお、５５，５６はパワー部５２の入
力側端子であり、５７は図示しない制御部への出力端子
である。
【００３６】さらにパワー部基板５４には、その一辺部
に離間してパワートランジスタ３１のエミッタとコレク
タに配線路５８ｅ，５８ｃを介して接続された出力端子
５９ｅ，５９ｃが設けられている。また、このパワー部
基板５４には出力端子５９ｅ，５９ｃを間に挟むように
同一の辺部に電流端子６０ａ，６０ｂが設けられてお
り、さらにこれら電流端子６０ａ，６０ｂを接続するよ
うに、出力端子５９ｅから配線路５８ｅ、パワートラン
ジスタ３１を通り配線路５８ｃから出力端子５９ｃに至
るパワー部５２の主電流路に略平行な電流路６１が併設
されている。
に離間してパワートランジスタ３１のエミッタとコレク
タに配線路５８ｅ，５８ｃを介して接続された出力端子
５９ｅ，５９ｃが設けられている。また、このパワー部
基板５４には出力端子５９ｅ，５９ｃを間に挟むように
同一の辺部に電流端子６０ａ，６０ｂが設けられてお
り、さらにこれら電流端子６０ａ，６０ｂを接続するよ
うに、出力端子５９ｅから配線路５８ｅ、パワートラン
ジスタ３１を通り配線路５８ｃから出力端子５９ｃに至
るパワー部５２の主電流路に略平行な電流路６１が併設
されている。
【００３７】そして電流端子６０ａ，６０ｂには、パワ
ー部５２を動作させる際に電流源６２が接続され、出力
端子５９ｅから配線路５８ｅ、パワートランジスタ３１
を通り配線路５８ｃから出力端子５９ｃに至るパワー部
５２の主電流路を流れる実線矢印Ｘ方向の主電流と反対
の破線矢印Ｙ方向の電流が、図示しない制御部によって
電流値が制御されながら流れるようになっている。この
ため、実線矢印Ｘ方向の主電流により形成された磁界が
破線矢印Ｙ方向の電流で打ち消されるものとなってい
る。
ー部５２を動作させる際に電流源６２が接続され、出力
端子５９ｅから配線路５８ｅ、パワートランジスタ３１
を通り配線路５８ｃから出力端子５９ｃに至るパワー部
５２の主電流路を流れる実線矢印Ｘ方向の主電流と反対
の破線矢印Ｙ方向の電流が、図示しない制御部によって
電流値が制御されながら流れるようになっている。この
ため、実線矢印Ｘ方向の主電流により形成された磁界が
破線矢印Ｙ方向の電流で打ち消されるものとなってい
る。
【００３８】このように構成されたものは、出力端子５
９ｅ，５９ｃに負荷が接続されたパワー部５２が入力側
端子５５，５６に制御部からの制御信号が加えられ動作
を開始すると、パワー部５２のパワートランジスタ３１
及び配線路５８ｅ，５８ｃに大電流が流れる。これによ
り、その周囲に強い磁界が形成されることになる。
９ｅ，５９ｃに負荷が接続されたパワー部５２が入力側
端子５５，５６に制御部からの制御信号が加えられ動作
を開始すると、パワー部５２のパワートランジスタ３１
及び配線路５８ｅ，５８ｃに大電流が流れる。これによ
り、その周囲に強い磁界が形成されることになる。
【００３９】しかし、パワートランジスタ３１及び配線
路５８ｅ，５８ｃに平行して設けられた電流路６１に
は、電流源６２から制御された電流がパワートランジス
タ３１及び配線路５８ｅ，５８ｃが形成した磁界を打ち
消すように流れる。その結果、パワー部５２外にはパワ
ートランジスタ３１及び配線路５８ｅ，５８ｃに大電流
が流れことで発生した強い磁界が漏れ出ないことにな
る。
路５８ｅ，５８ｃに平行して設けられた電流路６１に
は、電流源６２から制御された電流がパワートランジス
タ３１及び配線路５８ｅ，５８ｃが形成した磁界を打ち
消すように流れる。その結果、パワー部５２外にはパワ
ートランジスタ３１及び配線路５８ｅ，５８ｃに大電流
が流れことで発生した強い磁界が漏れ出ないことにな
る。
【００４０】従って、本実施例においてもパワー部５２
外に強い磁界が漏れでないことから、パワー部５２の動
作を制御する制御部や図示しない他の制御回路や保護回
路に磁界が誤動作を招く等するよう作用することがなく
なり、電磁誘導作用によって制御部のドライブ回路等に
ノイズが発生したり、これを誤動作させてしまうことが
ない。このようにドライブ回路等の誤動作が防げるの
で、パワー部５２に短絡電流が流れるなどしてパワート
ランジスタ３１やダイオード３２等を破壊に至らしめた
り、他の制御回路や保護回路の誤動作や破壊等を引き起
こす虞もなくなる。
外に強い磁界が漏れでないことから、パワー部５２の動
作を制御する制御部や図示しない他の制御回路や保護回
路に磁界が誤動作を招く等するよう作用することがなく
なり、電磁誘導作用によって制御部のドライブ回路等に
ノイズが発生したり、これを誤動作させてしまうことが
ない。このようにドライブ回路等の誤動作が防げるの
で、パワー部５２に短絡電流が流れるなどしてパワート
ランジスタ３１やダイオード３２等を破壊に至らしめた
り、他の制御回路や保護回路の誤動作や破壊等を引き起
こす虞もなくなる。
【００４１】次に、第４の実施例を図６により説明す
る。図６は断面図であり、図６において、ケース２２の
棚部２５には、制御部を片面側に搭載する制御部基板３
０が載置されており、この制御部基板３０の他面側、す
なわち放熱板２３上に固着されたパワー部基板２８に対
向する他面側に電流路７１が設けられている。
る。図６は断面図であり、図６において、ケース２２の
棚部２５には、制御部を片面側に搭載する制御部基板３
０が載置されており、この制御部基板３０の他面側、す
なわち放熱板２３上に固着されたパワー部基板２８に対
向する他面側に電流路７１が設けられている。
【００４２】また、この電流路７１にはパワー部基板２
８に搭載されたパワー部の主電流路を流れる実線矢印Ｘ
方向の主電流とは反対の破線矢印Ｙ方向の電流が、図示
しない制御部によって電流値が制御されながら図示しな
い電流源から流れるようになっている。そしてパワー部
の主電流路の実線矢印Ｘ方向の主電流で形成される磁界
を打ち消す磁界が電流路７１によって形成されるように
なっている。
８に搭載されたパワー部の主電流路を流れる実線矢印Ｘ
方向の主電流とは反対の破線矢印Ｙ方向の電流が、図示
しない制御部によって電流値が制御されながら図示しな
い電流源から流れるようになっている。そしてパワー部
の主電流路の実線矢印Ｘ方向の主電流で形成される磁界
を打ち消す磁界が電流路７１によって形成されるように
なっている。
【００４３】このように構成されたものは、出力端子に
負荷が接続されたパワー部が制御部基板３０に設けられ
た制御部からの制御信号が加えられ動作を開始すると、
パワー部の主電流路に大きな実線矢印Ｘ方向の主電流が
流れる。これにより、その周囲に強い磁界が形成される
ことになる。
負荷が接続されたパワー部が制御部基板３０に設けられ
た制御部からの制御信号が加えられ動作を開始すると、
パワー部の主電流路に大きな実線矢印Ｘ方向の主電流が
流れる。これにより、その周囲に強い磁界が形成される
ことになる。
【００４４】しかし、パワー部基板２８と制御部基板３
０の間に設けられた電流路７１には電流源から制御され
た電流が、実線矢印Ｘ方向の主電流に対応するよう破線
矢印Ｙ方向に制御されて、実線矢印Ｘ方向の主電流によ
り形成された磁界を打ち消すように流れる。この結果、
制御部基板３０に設けられた制御部には強い磁界が漏れ
出ないことになる。
０の間に設けられた電流路７１には電流源から制御され
た電流が、実線矢印Ｘ方向の主電流に対応するよう破線
矢印Ｙ方向に制御されて、実線矢印Ｘ方向の主電流によ
り形成された磁界を打ち消すように流れる。この結果、
制御部基板３０に設けられた制御部には強い磁界が漏れ
出ないことになる。
【００４５】従って、本実施例においてもパワー部の磁
界によって制御部が影響を受けることがなく、パワー部
の動作を制御する制御部や図示しない他の制御回路や保
護回路に磁界が誤動作を招く等するよう作用することが
なくなり、第３の実施例と同様の作用、効果が得られ
る。
界によって制御部が影響を受けることがなく、パワー部
の動作を制御する制御部や図示しない他の制御回路や保
護回路に磁界が誤動作を招く等するよう作用することが
なくなり、第３の実施例と同様の作用、効果が得られ
る。
【００４６】次に、第５の実施例を図７により説明す
る。図７は断面図であり、図７において、方形箱状の本
体８１はポリエステル系樹脂で成形された角枠状のケー
ス８２の下側開口が放熱板２３を固着することで閉塞さ
れており、上側開口が同じくポリエステル系樹脂で成形
された蓋８３で閉塞されている。そして、本体８１内に
はパワー部８４が収納されている。
る。図７は断面図であり、図７において、方形箱状の本
体８１はポリエステル系樹脂で成形された角枠状のケー
ス８２の下側開口が放熱板２３を固着することで閉塞さ
れており、上側開口が同じくポリエステル系樹脂で成形
された蓋８３で閉塞されている。そして、本体８１内に
はパワー部８４が収納されている。
【００４７】このパワー部８４は、放熱板２３上に固着
されたパワー部基板５４上に設けられた第１導体板８５
ａの上面に、半導体チップ５３を固着するようにして構
成され、さらに第１導体板８５ａの上面には第２導体板
８５ｂの片端部が固着されている。これにより、固着さ
れた第１導体板８５ａと第２導体板８５ｂによって半導
体チップ５３に内蔵されたパワートランジスタのコレク
タ側の配線路８６ｃが形成される。なお、第２導体板８
５ｂの他端部側は出力端子８７に固着されて先端部８８
が蓋８３から外部に露出し、出力端子の１つ形成してい
る。
されたパワー部基板５４上に設けられた第１導体板８５
ａの上面に、半導体チップ５３を固着するようにして構
成され、さらに第１導体板８５ａの上面には第２導体板
８５ｂの片端部が固着されている。これにより、固着さ
れた第１導体板８５ａと第２導体板８５ｂによって半導
体チップ５３に内蔵されたパワートランジスタのコレク
タ側の配線路８６ｃが形成される。なお、第２導体板８
５ｂの他端部側は出力端子８７に固着されて先端部８８
が蓋８３から外部に露出し、出力端子の１つ形成してい
る。
【００４８】また、第２導体板８５ｂの上面には略均等
肉厚の絶縁部材８９を介して上側導体板９０が設けられ
ており、この上側導体板９０の片端部は半導体チップ５
３の上面に固着され、他端部側は図示しないが第２導体
板８５ｂと同様に出力端子に固着されて先端部が蓋８３
から外部に露出し、出力端子の他の１つ形成している。
これにより上側導体板９０によって半導体チップ５３に
内蔵されたパワートランジスタのエミッタ側の配線路８
６ｅが形成される。
肉厚の絶縁部材８９を介して上側導体板９０が設けられ
ており、この上側導体板９０の片端部は半導体チップ５
３の上面に固着され、他端部側は図示しないが第２導体
板８５ｂと同様に出力端子に固着されて先端部が蓋８３
から外部に露出し、出力端子の他の１つ形成している。
これにより上側導体板９０によって半導体チップ５３に
内蔵されたパワートランジスタのエミッタ側の配線路８
６ｅが形成される。
【００４９】そして半導体チップ５３に内蔵されたパワ
ートランジスタのエミッタ側の配線路８６ｅ及びコレク
タ側の配線路８６ｃには、それぞれパワー部８４が動作
する際に実線矢印Ｚ方向の電流が流れる。この電流の方
向は、絶縁部材８９を介して設けられた第１導体板８５
ａ及び第２導体板８５ｂと上側導体板９０とで互いに逆
方向となっている。
ートランジスタのエミッタ側の配線路８６ｅ及びコレク
タ側の配線路８６ｃには、それぞれパワー部８４が動作
する際に実線矢印Ｚ方向の電流が流れる。この電流の方
向は、絶縁部材８９を介して設けられた第１導体板８５
ａ及び第２導体板８５ｂと上側導体板９０とで互いに逆
方向となっている。
【００５０】このように構成されたものは、出力端子に
負荷が接続されたパワー部８４が図示しない制御部から
の制御信号が加えられ動作を開始すると、パワー部８４
の配線路８６ｃ，８６ｅには大きな実線矢印Ｚ方向の主
電流が流れる。これにより、その周囲に強い磁界が形成
されることになる。
負荷が接続されたパワー部８４が図示しない制御部から
の制御信号が加えられ動作を開始すると、パワー部８４
の配線路８６ｃ，８６ｅには大きな実線矢印Ｚ方向の主
電流が流れる。これにより、その周囲に強い磁界が形成
されることになる。
【００５１】しかし、配線路８６ｃ，８６ｅを形成する
第１導体板８５ａ及び第２導体板８５ｂと上側導体板９
０とには、互いに逆方向となる実線矢印Ｚ方向の電流が
流れる。このため、第１導体板８５ａ及び第２導体板８
５ｂを流れる電流により形成された磁界と、上側導体板
９０を流れる電流により形成された磁界とが互いに打ち
消し合うと共に相互インダクタンスも低減できる。その
結果、パワー部８４外には大電流が流れることで発生し
た強い磁界が漏れ出ないことになる。
第１導体板８５ａ及び第２導体板８５ｂと上側導体板９
０とには、互いに逆方向となる実線矢印Ｚ方向の電流が
流れる。このため、第１導体板８５ａ及び第２導体板８
５ｂを流れる電流により形成された磁界と、上側導体板
９０を流れる電流により形成された磁界とが互いに打ち
消し合うと共に相互インダクタンスも低減できる。その
結果、パワー部８４外には大電流が流れることで発生し
た強い磁界が漏れ出ないことになる。
【００５２】従って、本実施例においてもパワー部８４
外に強い磁界が漏れでないことから、パワー部８４の動
作を制御する制御部や図示しない他の制御回路や保護回
路に磁界が誤動作を招く等するよう作用することがなく
なり、第３の実施例と同様の作用、効果が得られる。
外に強い磁界が漏れでないことから、パワー部８４の動
作を制御する制御部や図示しない他の制御回路や保護回
路に磁界が誤動作を招く等するよう作用することがなく
なり、第３の実施例と同様の作用、効果が得られる。
【００５３】次に、第６の実施例を図８により説明す
る。図８は斜視図であり、図８において、方形箱状の本
体８１はポリエステル系樹脂で成形された角枠状のケー
ス８２の下側開口が放熱板２３を固着することで閉塞さ
れており、図示しないが上側開口は蓋で閉塞されてい
る。そして、本体８１内にはパワー部９１が収納されて
いる。
る。図８は斜視図であり、図８において、方形箱状の本
体８１はポリエステル系樹脂で成形された角枠状のケー
ス８２の下側開口が放熱板２３を固着することで閉塞さ
れており、図示しないが上側開口は蓋で閉塞されてい
る。そして、本体８１内にはパワー部９１が収納されて
いる。
【００５４】このパワー部９１は、放熱板２３上に固着
されたパワー部基板５４上に設けられた方形の導体板９
２の上面に半導体チップ９３を片方側に偏在するように
固着して構成されている。なお、半導体チップ９３はパ
ワートランジスタと、このパワートランジスタのエミッ
タとコレクタの間に並列にダイオードを接続したもので
構成されており、上面側がエミッタ電極になっており、
下面側のコレクタ電極は導体板９２に電気的に接続され
ている。
されたパワー部基板５４上に設けられた方形の導体板９
２の上面に半導体チップ９３を片方側に偏在するように
固着して構成されている。なお、半導体チップ９３はパ
ワートランジスタと、このパワートランジスタのエミッ
タとコレクタの間に並列にダイオードを接続したもので
構成されており、上面側がエミッタ電極になっており、
下面側のコレクタ電極は導体板９２に電気的に接続され
ている。
【００５５】また、９４ｅ，９４ｃは互いに離間するよ
うに設けられた出力部を形成する配線板で、片端部が絶
縁部材を介して放熱板２３上に設けられており、さらに
他端部側の先端部９５ｅ，９５ｃは、中間に折曲部９６
ｅ，９６ｃを設けるようにして蓋から外部に露出し、出
力端子を形成している。これら配線板９４ｅ，９４ｃは
半導体チップ９３が偏在する側に配線板９４ｃが来るよ
うに、また反対の側に配線板９４ｅが来るように設けら
れている。
うに設けられた出力部を形成する配線板で、片端部が絶
縁部材を介して放熱板２３上に設けられており、さらに
他端部側の先端部９５ｅ，９５ｃは、中間に折曲部９６
ｅ，９６ｃを設けるようにして蓋から外部に露出し、出
力端子を形成している。これら配線板９４ｅ，９４ｃは
半導体チップ９３が偏在する側に配線板９４ｃが来るよ
うに、また反対の側に配線板９４ｅが来るように設けら
れている。
【００５６】そして配線板９４ｅ，９４ｃの折曲部９６
ｅ，９６ｃには、比較的高い透磁率を有する磁性材、例
えばけい素鋼やＮｉ−Ｆｅ合金、Ｃｏ系アモルファス合
金、Ｆｅ系アモルファス合金、さらにＭｎ−Ｚｎフェラ
イトなどの磁界吸収材料でなる角筒状の磁界不透過体９
７がそれぞれ遊嵌されている。
ｅ，９６ｃには、比較的高い透磁率を有する磁性材、例
えばけい素鋼やＮｉ−Ｆｅ合金、Ｃｏ系アモルファス合
金、Ｆｅ系アモルファス合金、さらにＭｎ−Ｚｎフェラ
イトなどの磁界吸収材料でなる角筒状の磁界不透過体９
７がそれぞれ遊嵌されている。
【００５７】このように磁界不透過体９７が遊嵌された
配線板９４ｅ，９４ｃは、配線板９４ｅの片端部と半導
体チップ９３の上面のエミッタ電極との間が２本の配線
９８ｅで接続されており、また配線板９４ｃの片端部と
導体板９２の半導体チップ９３が偏在していない側の上
面部分との間が同様に２本の配線９８ｃで接続されてお
り、両配線９８ｅ，９８ｃは中間部が互いに交差したも
のとなっている。
配線板９４ｅ，９４ｃは、配線板９４ｅの片端部と半導
体チップ９３の上面のエミッタ電極との間が２本の配線
９８ｅで接続されており、また配線板９４ｃの片端部と
導体板９２の半導体チップ９３が偏在していない側の上
面部分との間が同様に２本の配線９８ｃで接続されてお
り、両配線９８ｅ，９８ｃは中間部が互いに交差したも
のとなっている。
【００５８】このように構成されたものは、出力端子に
負荷が接続されたパワー部９１が図示しない制御部から
の制御信号が加えられ動作を開始すると、パワー部９１
の配線９８ｅ，９８ｃ及び配線板９４ｅ，９４ｃには大
きな主電流が流れる。これにより周囲に強い磁界が形成
されることになる。
負荷が接続されたパワー部９１が図示しない制御部から
の制御信号が加えられ動作を開始すると、パワー部９１
の配線９８ｅ，９８ｃ及び配線板９４ｅ，９４ｃには大
きな主電流が流れる。これにより周囲に強い磁界が形成
されることになる。
【００５９】しかし、配線９８ｅ，９８ｃは中間部分で
交差して、これらには逆方向に電流が流れるため磁界は
打ち消されることになり、さらに配線板９４ｅ，９４ｃ
の中間の折曲部９６ｅ，９６ｃには磁界不透過体９７が
それぞれ遊嵌されているので、磁界不透過体９７の外側
には磁界が形成されなくなる。その結果、パワー部９１
外には大電流が流れることによって発生した強い磁界が
漏れ出ないことになる。
交差して、これらには逆方向に電流が流れるため磁界は
打ち消されることになり、さらに配線板９４ｅ，９４ｃ
の中間の折曲部９６ｅ，９６ｃには磁界不透過体９７が
それぞれ遊嵌されているので、磁界不透過体９７の外側
には磁界が形成されなくなる。その結果、パワー部９１
外には大電流が流れることによって発生した強い磁界が
漏れ出ないことになる。
【００６０】従って、本実施例においてもパワー部９１
外に強い磁界が漏れでないことから、パワー部９１の動
作を制御する制御部や図示しない他の制御回路や保護回
路に磁界が誤動作を招く等するよう作用することがなく
なり、第３の実施例と同様の作用、効果が得られる。
外に強い磁界が漏れでないことから、パワー部９１の動
作を制御する制御部や図示しない他の制御回路や保護回
路に磁界が誤動作を招く等するよう作用することがなく
なり、第３の実施例と同様の作用、効果が得られる。
【００６１】
【発明の効果】以上の説明から明らかなように、本発明
によればパワー部に生じる磁界の影響が他に及ばないよ
うにしたり、あるいは影響を減じるようにすることで、
近傍に設けられた制御部の回路やその回路を構成する半
導体素子等の誤動作や破壊を低減することができ、また
外部の磁界の影響が制御部に及ぶことがなくなったり、
少なくなったりし、さらに装置の組立てが容易なものと
なる等の効果を奏する。
によればパワー部に生じる磁界の影響が他に及ばないよ
うにしたり、あるいは影響を減じるようにすることで、
近傍に設けられた制御部の回路やその回路を構成する半
導体素子等の誤動作や破壊を低減することができ、また
外部の磁界の影響が制御部に及ぶことがなくなったり、
少なくなったりし、さらに装置の組立てが容易なものと
なる等の効果を奏する。
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第１の実施例に係る回路図である。
【図３】本発明の第２の実施例を示す斜視図である。
【図４】本発明の第３の実施例を示す平面図である。
【図５】本発明の第３の実施例に係る回路図である。
【図６】本発明の第４の実施例を示す断面図である。
【図７】本発明の第５の実施例を示す断面図である。
【図８】本発明の第６の実施例を示す斜視図である。
【図９】従来例を示す断面図である。
【図１０】従来例に係る回路図である。
２１…本体 ２６ａ，２６ｂ，２６ｃ，２６ｄ…磁界不透過部材 ２７…パワー部 ２８…パワー部基板 ２９…制御部 ３０…制御部基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 - 25/18
Claims (1)
- 【請求項１】 パワー部と、このパワー部の動作を制御
する制御部とを、同一本体内に前記パワー部の上方に前
記制御部が位置するように設けてなる半導体装置におい
て、前記制御部の制御部基板のパワー部側に磁界不透過
部材を被着し、かつ前記制御部基板を前記パワー部と前
記制御部の間で前記本体内を横断するよう設けて前記パ
ワー部と前記制御部とを離間配置すると共に、前記パワ
ー部と前記制御部とを磁界不透過部材によって覆い、前
記パワー部と前記制御部の全体が磁界不透過部材により
覆われるようにしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9642895A JP3280823B2 (ja) | 1995-04-21 | 1995-04-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9642895A JP3280823B2 (ja) | 1995-04-21 | 1995-04-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293578A JPH08293578A (ja) | 1996-11-05 |
| JP3280823B2 true JP3280823B2 (ja) | 2002-05-13 |
Family
ID=14164729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9642895A Expired - Fee Related JP3280823B2 (ja) | 1995-04-21 | 1995-04-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3280823B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3658946B2 (ja) * | 1997-10-16 | 2005-06-15 | 日産自動車株式会社 | 電力用トランジスタの実装構造 |
| JP2000252405A (ja) * | 1999-03-03 | 2000-09-14 | Fuji Electric Co Ltd | 低インダクタンス電力用半導体素子または装置 |
| JP4604413B2 (ja) * | 2001-07-18 | 2011-01-05 | 富士電機システムズ株式会社 | モジュール形半導体装置用パッケージおよびモジュール形半導体装置搭載ユニット |
| DE102004046806B4 (de) | 2004-09-27 | 2009-07-09 | Infineon Technologies Ag | Leistungshalbleitermodul |
| JP2006230064A (ja) * | 2005-02-16 | 2006-08-31 | Toyota Motor Corp | 電力変換ユニット |
| JP4492454B2 (ja) | 2005-06-20 | 2010-06-30 | 富士電機システムズ株式会社 | パワー半導体モジュール |
| WO2011096164A1 (ja) * | 2010-02-03 | 2011-08-11 | 本田技研工業株式会社 | 半導体装置 |
| EP2790216B1 (en) * | 2011-12-08 | 2020-01-22 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| JP2013247192A (ja) * | 2012-05-24 | 2013-12-09 | Nec Access Technica Ltd | パワーモジュール |
| JP2014063806A (ja) * | 2012-09-20 | 2014-04-10 | Toshiba Corp | 半導体装置 |
| CN104797126B (zh) * | 2015-04-24 | 2018-02-06 | 南京农业大学 | 一种屏蔽电流不改变电流分布的装置 |
-
1995
- 1995-04-21 JP JP9642895A patent/JP3280823B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08293578A (ja) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3280823B2 (ja) | 半導体装置 | |
| US5089876A (en) | Semiconductor ic device containing a conductive plate | |
| JP3407971B2 (ja) | 集積回路パッケージおよびその組立構造 | |
| US5444297A (en) | Noise resistant semiconductor power module | |
| EP0684645A2 (en) | EMF shielding of an integrated circuit package | |
| JP2530051B2 (ja) | 半導体集積回路装置 | |
| US20010040274A1 (en) | Semiconductor device | |
| CA1279733C (en) | Outer tape automated bonding semiconductor package | |
| JPH05136592A (ja) | インバータ装置 | |
| JP4086963B2 (ja) | パワーモジュール | |
| JP3055302B2 (ja) | 半導体装置 | |
| JPH01278052A (ja) | 樹脂封止半導体装置 | |
| JP2970947B2 (ja) | 電源アダプター | |
| JPH06342858A (ja) | ハイブリッド集積回路 | |
| US7125743B2 (en) | Method for reduction of electromagnetic interference in integrated circuit packages | |
| JP2007157773A (ja) | 回路装置 | |
| JPH01138739A (ja) | 集積回路パッケージ | |
| JPH1168029A (ja) | 半導体装置 | |
| JP2002190690A (ja) | 電子部品モジュール | |
| JP2001144250A (ja) | パワーモジュール | |
| JPH0516133B2 (ja) | ||
| JP2876579B2 (ja) | マイクロ波集積回路 | |
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JP3016663B2 (ja) | 半導体装置 | |
| JPH03245769A (ja) | 高集積型パワー半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |