JP3407971B2 - 集積回路パッケージおよびその組立構造 - Google Patents

集積回路パッケージおよびその組立構造

Info

Publication number
JP3407971B2
JP3407971B2 JP09823694A JP9823694A JP3407971B2 JP 3407971 B2 JP3407971 B2 JP 3407971B2 JP 09823694 A JP09823694 A JP 09823694A JP 9823694 A JP9823694 A JP 9823694A JP 3407971 B2 JP3407971 B2 JP 3407971B2
Authority
JP
Japan
Prior art keywords
integrated circuit
package
layer
circuit package
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09823694A
Other languages
English (en)
Other versions
JPH0714944A (ja
Inventor
ガブリエル・マルカントニオ
カーン・ニューエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks Ltd
Original Assignee
Nortel Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nortel Networks Ltd filed Critical Nortel Networks Ltd
Publication of JPH0714944A publication Critical patent/JPH0714944A/ja
Application granted granted Critical
Publication of JP3407971B2 publication Critical patent/JP3407971B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路パッケージお
よびその組立構造に関連する。
【０００２】
【従来の技術】従来、集積回路パッケージは、集積回路
チップから外部導体へ電気接続を行い、および外部環境
からこのチップを保護するために用いられていた。さら
に、電磁放射の管理および熱の発散は、集積回路チップ
に対する改善されたパッケージの開発においては重要な
ものとなってきた。
【０００３】大集積回路、たとえば、通信および他の応
用に使用される特定用途向け集積回路（ＡＳＩＣ）が、
数ワットを超える電力を消費するようになってきた。し
たがって、ヒートシンクを有する集積回路パッケージを
提供することは、必要なことである。従来、パッケージ
された集積回路用のヒートシンクは、チップをマウント
し、熱発散用の露出表面を有する熱伝導金属または合金
のスラッグに熱接触させていた。より大きい熱発散が必
要な所では、ヒートシンクは、このパッケージの横方向
に延びたフィンが取り付けられ、熱発散の露出表面領域
を増やすように構成されていた。
【０００４】
【発明が解決しようとする課題】しかしながら、後者の
構造は、当然にこのパッケージのサイズを増加させるこ
とになる。電子設備中の集積回路によって発生された不
要な放射から電磁妨害（ＥＭＩ）を防止するために、電
子システム中の電磁シールドは、種々の標準に適合する
ことが要求される。さらに、電磁干渉（ＥＭＩ）を制御
するためも国際的規則および標準、たとえば、ＦＣＣの
要求、に適合する電磁シールドを追加することはシステ
ムに大きな負担を強いることになる。
【０００５】典型的には、ヒートシンクとして適用する
ための適当な特性、たとえば、良好な熱伝導率を有する
材料は、電磁シールドに対し必要な特性を有してない。
集積回路パッケージの寸法を減らすために、従来のパッ
ケージ技術においては、容易に製造できおよび信頼でき
るパッケージが電磁妨害の効果的な熱発散または制御を
も提供できるように試みがなされてきた。
【０００６】
【課題を解決するための手段】本発明は、電磁妨害に対
する改善された熱管理および制御を有する集積回路パッ
ケージ並びにその組立構造を提供すること目的とする。
【０００７】本発明の一見地によれば、本発明は、基板
部分と誘電体部分とを含むボディからなり、このボディ
の誘電体部分を介して集積回路からボディの外部へ延び
た導電部材によって集積回路を包囲する集積回路パッケ
ージにおいて：誘電体部分の上に、熱伝導材料層、集積
回路から発生された電磁放射に対して大きな透磁率を持
つ磁気材料層、および少くとも一つの導電接地層から構
成される複数の積層構造を有する電磁シールドおよび熱
発散手段を設けた集積回路パッケージを提供する。
【０００８】このように集積回路パッケージは、電磁シ
ールドおよび熱発散を行う混成構造を有するボディから
構成される。電磁シールドおよび熱発散手段は、相補的
性質の異なる材料層を組み合わせた混成構造を形成する
異なる材料の複数の層から構成される。
【０００９】好ましくは、層状構造は、磁気効果によっ
て電磁放射を減衰させる高透磁率の磁気材料層および熱
発散を行う熱伝導材料の層の少くとも一つの層を含む。
【００１０】好ましくは、この熱伝導材料は、電気的に
接地され、また導電効果によって電磁減衰行う。このよ
うに、パッケージは、いくつかの相補的性質の積層材料
を使用して、電磁放射および熱発散を制御する。積層構
造は、比較的にコンパクトで、小さな体積のパッケージ
によって電磁シールドおよび熱発散を効果的制御する。
【００１１】好ましくは、この集積回路は、熱的、電気
的な伝導金属または合金スラッグを含む基板を介して電
磁シールドおよび熱発散構造に結合される。熱伝導金属
または合金スラッグは接地される。
【００１２】たとえば、積層構造は、電気的および熱的
な良導体である銅層、およびコバール層から構成され
る。コバール（商標名）は、磁気効果によってエネルギ
を吸収することによって電磁放射を減衰させる高透磁率
の磁気材料である。銅の層を接地すると、導電効果によ
って電磁シールドが行われる。
【００１３】好ましくは、電磁シールドおよび熱発散手
段の層状構造は、２つの銅の熱伝導層、およびその間に
はさまれたＥＭＩ磁気シールド層からなる層、たとえ
ば、銅／コバール／銅のサンドイッチ構造を形成する。
【００１４】本発明の他の見地によれば、本発明は、集
積回路チップ、ボディの誘電体部分および複数の導電端
子部材を含み；このパッケージは、集積回路チップを支
持する基板部分、その集積回路チップを囲んでいる誘電
体部分、この誘電体部分を通じてボディの外部に延びて
いる導電端子部材、およびこの集積回路チップと導電端
子部材間に延びた導電接続リードを有し、このパッケー
ジは、電磁シールドおよび熱発散手段と組み合わされ、
この組み合わされた電磁シールドおよび熱発散手段は、
少くとも誘電体部分の上に延びた積層構造を形成する複
数の層を有し、熱的にボディの基板部分と結合され、そ
の複数の層は、熱伝導材料層、集積回路チップの動作に
よって発生された電磁放射に対し高い透磁率を有する磁
気材料層、少くとも一つの導電接地層を有し、集積回路
チップは基板部分を介して電磁シールドおよび熱発散手
段と熱的に結合される集積回路パッケージの組立構造を
提供する。
【００１５】電磁シールドを改善するために、ＩＣは、
好ましくは、パッケージ基板の接地された導電ダイパッ
ド領域上にマウントされ、そのＩＣの近くに接地面を作
る。これは、導電ダイパッド領域から従来のリードフレ
ームの１以上のフィンガ、すなわち、パッケージの外部
ピンに接続することによって達成できる。
【００１６】好ましくは、複数の接地接続は、パッケー
ジインダクタンスを減らすために、リードフレームから
ダイパッドに行われる。
【００１７】好ましくは、ＩＣは、集積回路のダイパッ
ドの動作面がＰＣＰの接地面に面するようにＩＣパッケ
ージ中にマウントされ、組み合わされた電磁シールドお
よび熱発散構造は基板を通してダイパッドの背面に結合
される。このように、ＩＣは、熱的にパッケージと結合
され、さらに接地される。
【００１８】集積回路チップの動作面、すなわち、集積
回路が組み立てられているダイパッドの面および電磁放
射の主な発生源の面は、ＰＣＰ接地面の近くに面してい
る。このように、ダイパッドからの電磁放射は、その発
生源の近くの接地面によって捕えられる。
【００１９】このように、本発明は、集積回路パッケー
ジおよび集積回路パッケージの組立構造を提供し、それ
によって、上に述べられた問題は取り除かれる。
【００２０】
【作用】熱発散およびシールド構造を、相補的特性を有
するいくつかの材料層を含む混成層によって構成するこ
とによって、大きな透磁率、導電率および熱伝導率を有
し、これによって熱発散および電磁放射を効果的に減少
できる。パッケージの基板は、導電ダイパッドを含み、
それは接地され、集積回路の近くに接地面を形成する。
混成の電磁シールドおよび熱発散構造は接地され、それ
によってチップから放出された電磁放射の減衰を改善で
きる。電磁シールドおよび熱発散構造は、個々のＩＣチ
ップ用および多重チップ・モジュール用のパッケージに
適用できる。
【００２１】
【実施例】図１および図２は、本発明の第１の実施例に
おける集積回路（ＩＣ）ダイ１２に用いる集積回路パッ
ケージ１０を示す図である。集積回路ダイ（チップ）１
２は熱伝導材料によって構成される基板部分１５上に形
成され、パッケージのボディ１４、基板部分１５および
誘電体部分１８によって包囲される。パッケージ１０
は、端子ピン１６の形の適当な外部導電端子部材を含
む。電気接続は、集積回路ダイ１２上のボンドパッド２
５から、誘電体部分１８を介して外部端子ピン１６に延
びるリードフレームの導電フィンガ２４へ、リード線２
２を介して従来の方法で行われる。電気的な接地接続
は、同じく、チップ１２から誘電体部分１８を介してパ
ッケージの外面に延びて、パッケージされたＩＣ（図
１）を支持しているプリント回路パック２８（ＰＣＰ）
上に供給される外部回路２７へ接続される。
【００２２】ボディ１４の基板部分１５は、たとえば、
銅のような、熱伝導金属または金属合金のスラッグを含
み、その上に導電ダイパッド１７が供給される。ＩＣチ
ップ１２は、熱的および電気的な接着層１９を用いて、
このダイパッド１７に取り付けられる。接地接続リード
２１はこのダイパッド１７と選択されたリードフレーム
２６の接地導電部材２３間に供給される。
【００２３】図２は図１の集積回路におけるII−II線か
らみたパッケージの断面図を示す図である。図２に示さ
れるように、この例では、ダイパッド１７は、リードフ
レーム・フィンガ２６の四角配列の各側面のリードフレ
ーム・フィンガ２３の一つに電気的に接続され、ひとつ
以上の外部の導体ピン１６を介してダイパッド１７を接
地する。このダイパッド１７を接地することによって、
接地面２９をＰＣＰ２８よりも集積回路１２へより近く
することができ、それによって集積回路から放出された
電磁放射をより発生源の近くで遮断することができる。
このダイパッド１７を複数の点で接地することによって
パッケージインダクタンスを減少できる。
【００２４】電磁シールドと熱発散を組み合わせた手段
がこのパッケージのボディ１４の誘電体部分１８の上に
延長される。その電磁シールドと熱発散を組み合わせた
手段は、複数の層３２、３４、３６によって形成される
積層構造３０によって構成され、他の導電接着層３１を
介して基板部分１５に熱的に結合される。複数の層の３
２、３４、３６は、たとえば、透磁率、熱伝導率および
電気導電率のような熱発散および電磁シールドに対して
必要な特性を供給する異なる材料から構成される。第１
の層３２は、銅のような熱発散を行う熱伝導材料から構
成される。その上の第２の層３４は、集積回路の動作に
よって発生された電磁放射に対し高い透磁率を有する磁
気材料によって構成される。たとえば、コバールのよう
な適当な磁気材料が磁気効果によって電磁エネルギを吸
収する。第３の層３６は、他の銅の層である熱伝導材料
層によって供給される。これらの層の少くともひとつ
は、銅のような導電体層３２、３６であり、この層を接
地することによって電気導電効果によって第２の層と共
に電磁シールド効果も提供する。パッケージのボディの
上に延びる銅の層３６の表面は、このＩＣの動作によっ
て発生された熱発散に対し十分に大きく露出された表面
範囲を提供する。
【００２５】好ましくは、図１に示すように、ＩＣダイ
１２は、このパッケージ内にマウントされ、ＰＣＰ２８
に面し、接地され電気的に導電性のダイパッド１７は、
基板１５上に供給され、このパッケージの上部でＩＣダ
イ１２を支持する。集積回路チップは、このように接地
されたダイパッドとＰＣＰの接地面間に置かれ、電磁制
御を最大にする。従来のＩＣパッケージに使用されるプ
ラスチックまたはセラミックの誘電体材料は磁気の性質
を有しないので、たとえば、包囲されたＩＣダイ１２上
のアクチブデバイスによって発生された発生源からの放
射は、本質的に減衰されないで誘電体部分１８を通過す
る。このように、誘電体部分１８の周囲に延びた電磁シ
ールドと熱発散構造の組み合わせ構造３０は、パッケー
ジの露出された表面を効果的にカバーし、ＩＣから放出
された電磁放射を減衰させ、十分に大きい露出された表
面範囲を提供し効果的に熱発散を行う。
【００２６】図３は本発明の第２の実施例による集積回
路の断面図を示す図である。図３に示すように、パッケ
ージ１００は、図１のパッケージと同様の構造であり、
対応する要素には図１の番号に１００が加算されてい
る。図３の構造において、シールドおよび熱発散構造１
３０は、外部端子ピン１１６をカバーするように横方向
延びている。このようにして、ピン１１６からの放射を
シールドし減衰させるとともに、層構造１３０からの熱
発散に対する露出された大きな表面領域を供給する。
【００２７】図４は本発明の第３の実施例による集積回
路の断面図を示す図である。図４は、パッケージ２００
のボディ２１４と基板２１５を形成する誘電体部分２１
８によって集積回路チップ２１２を包囲している密封さ
れた室２２０を形成することを除いて、第２実施例と似
ている。ＩＣチップ２１２は、基板２１５を介して、層
状の電磁シールドおよび熱発散構造２３０に熱的に結合
される。この層構造２３０は、第２実施例の層構造１３
０と同様であり、端子ピン２１６を包囲する。
【００２８】コバールは 良好な電磁シールド特性を有
するが、熱伝導率は悪く、導電率は銅と比べると劣る。
このように、最適の熱のおよびＥＭＣ特性を得るには、
銅およびコバールの混成の薄層シールド構造、または銅
／コバール／銅のサンドイッチ層が好ましい。
【００２９】第１および第２の実施例の電磁シールドお
よび熱発散構造の適当な磁気層に対するコバール以外の
磁気材料としては、たとえば、Ｍｕ−金属およびニッケ
ル−鉄合金を含む他の磁気材料が知られている。
【００３０】銅は、一般に、リードフレームを形成する
ために集積回路パッケージにおいて使用され、熱および
電気の良導体であるが、磁気シールド材料ではない。コ
バールおよび他の磁気材料は、熱発散および電磁シール
ド構造として単独で使用するためには十分な電気電導率
および熱伝導率を有しないので、磁気材料層と銅との組
合せ、これらの材料を相補的に使用にする構造が用いら
れる。上述の実施例のパッケージは、２ワットまたはそ
れ以上の熱発散の集積回路に使用される。
【００３１】図５は本発明の第４の実施例による集積回
路の断面図を示す図である。図５は１Ｗより小さい電力
用のＡＳＩＣのような集積回路の使用に適するパッケー
ジを示す。パッケージは集積回路３１２を有するパッケ
ージ３００の構造を除いて図１〜図４のパッケージと同
様のものである。集積回路３１２は、パッケージのボデ
ィの熱伝導基板部分３１５上にマウントされ、パッケー
ジの誘電体部分３１８で包囲され、基板３１５が熱伝導
性の接着層３１９を介して下方のＰＣＰ３２８上の接地
面導体３２９に熱的に結合される。第１、第２および第
３の実施例のパッケージと同様に、接続リード線３２２
はリードフレームの導電フィンガ３２４と接続される。
導電ダイ領域３１７と選択されたリードフレーム・フィ
ンガ３２３間で接地接続が行われ、基板３１５は１以上
の外部端子部材３１６を介して下方のＰＣＰ３２８の接
地面導体３２９に接地される。
【００３２】第４の実施例（図示されていない）の構造
的な変形として、図１、図３および図４にそれぞれ示さ
れるシールド構造３０、１３０および２３０の一つに類
似する電磁シールドおよび熱発散構造が誘電体部分３１
８の上表面を覆うようにしてもよい。また、電磁シール
ド構造を接地する構造としてもよい。この変形において
は、電磁シールド構造は、主に電磁シールドとして機能
する。放出された熱が層構造によって発散される一方、
ＩＣからの熱の伝導は、主に基板３１５を介してＰＣＰ
の接地面に発生する。
【００３３】図６および図８は本発明の第５の実施例を
示す。図６に示すように、パッケージ４００は、導電フ
ィンガ４２４と一体となったリードフレームを有する導
電ダイパッド４１７上に支持されるチップ４１２を囲む
誘電体部分４１８を含む。導電ダイパッド４１７はリー
ドフレームと一体となった導電フィンガ４２３を介して
直接接地される。このように、集積回路チップは、導電
ダイパッドに接続され、このダイパッドとリードフレー
ム間のリードのワイヤボンディングを排除できる。
【００３４】本発明の第５の実施例類似する構成の一体
化されたダイパッドを有するリードフレームは、電磁シ
ールドおよび熱発散構造を有する第１の実施例に類似す
るパッケージ中で使用することができる。なお、図７は
本発明の第６の実施例を示す。図７は、図６の変形であ
り、導電ダイパッド４１７と導電フィンガ４２４を接続
する導電フィンガ４２３が接続リードに置き換えられて
いる点が図６と異なる。
【００３５】図９は本発明の第７の実施例を示す。パッ
ケージ５００において、たとえば、銅のような導電金属
のスラッグは、集積回路５１２に対して基板５１５を形
成する。その集積回路５１２は、パッケージのボディを
形成する誘電体部分５１８内に包囲される。金属基板５
１５は、接着層５１９を用いて集積回路チップ５１２お
よび接着剤５３３を用いてリードフレームの導電フィン
ガ５２４に接着される。リードフレーム・フィンガ５２
３の一つが外部ピン５１６を介して下方のプリント回路
パック５２８の接地面５２９に接地される。
【００３６】上述のいくらかの実施例において、ボディ
を形成する誘電体部分は、パッケージ内で集積回路と導
体を封入する。他の実施例においては、密封されたパッ
ケージは、パッケージの誘電体カバー部分が、このチッ
プを包囲しているキャビティまたはチェンバを形成する
ために基板と共に用いられる。さらに、この図９はリー
ドフレームにワイヤで接続されたＩＣチップを有するパ
ッケージを示すけれども、たとえば、ＴＡＢリードのよ
うな他の形式の電気的相互接続を使用しても良い。
【００３７】上述の実施例においては、個々のパッケー
ジ中に１つのチップが含まれるが、２以上の集積回路チ
ップを有する多重チップ・モジュールの形式をとること
もできる。
【００３８】本発明の特別の実施例が詳細に記述された
が、本発明の範囲からはずれることなく、このクレーム
に定義される発明に関する多くの修正、変更および適応
が可能である。
【００３９】
【発明の効果】上述したように、熱発散および電磁シー
ルド構造を、大きな透磁率、導電率および熱伝導率を有
する相補的特性の材料層を含む混成層で構成することに
よって、熱発散および電磁放射を効果的に減少できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による集積回路の断面図
を示す図である。
【図２】図１の集積回路におけるII−II線から見た断面
図を示す図である。
【図３】本発明の第２の実施例による集積回路の断面図
を示す図である。
【図４】本発明の第３の実施例による集積回路の断面図
を示す図である。
【図５】本発明の第４の実施例による集積回路の断面図
を示す図である。
【図６】本発明の第５の実施例による集積回路の断面図
を示す図である。
【図７】本発明の第６の実施例による集積回路の断面図
を示す図である。
【図８】図６の集積回路における断面図を示す図であ
る。
【図９】本発明の第７の実施例による集積回路の断面図
を示す図である。
【符号の説明】
１０ 集積回路パッケージ １２ 集積回路ダイ（チップ） １４ パッケージのボディ １５ 基板部分 １６ 外部端子ピン １７ 導電ダイパッド １８ 誘電体部分 ２２ リード線 ２３ リードフレーム・フィンガ ２４ 導電フィンガ ２５ ボンドパッド ２６ リードフレーム・フィンガ ２７ 外部回路 ２８ プリント回路パック（ＰＣＰ） ２９ 接地面 ３０ 積層構造 ３１ 導電接着層 ３２ 第１の層 ３４ 第２の層 ３６ 第３の層 １００ パッケージ １１６ 外部端子ピン １３０ 電磁シールドおよび熱発散構造 ２００ パッケージ ２１２ 集積回路チップ ２１４ ボディ ２１５ 基板 ２１６ 端子ピン ２１８ 誘電体部分 ２２０ 密封された室 ２３０ 電磁シールドおよび熱発散構造 ３００ パッケージ ３１２ 集積回路チップ ３１５ 熱伝導基板部分 ３１６ 外部端子部材 ３１７ 導電ダイ領域 ３１８ 誘電体部分 ３１９ 接着層 ３２２ 接続リード線 ３２３ リードフレーム・フィンガ ３２４ 導電フィンガ ３２８ ＰＣＰ ３２９ 接地面導体 ４００ パッケージ ４１２ チップ ４１７ 導電ダイパッド ４１８ 誘電体部分 ４２３ 導電フィンガ ４２４ 導電フィンガ ５００ パッケージ ５１２ 集積回路 ５１５ 基板 ５１６ 外部ピン ５１８ 誘電体部分 ５１９ 接着層 ５２３ リードフレーム・フィンガ ５２４ 導電フィンガ ５２８ プリント回路パック ５２９ 接地面 ５３３ 接着層
フロントページの続き (72)発明者 カーン・ニューエン カナダ国，ケイ２イー，６エス６，オン タリオ，ネピーン，ボウヒル アベニュ ー 39 (56)参考文献 特開 平４−130654（ＪＰ，Ａ) 特開 平１−89600（ＪＰ，Ａ) 特開 平１−255254（ＪＰ，Ａ) 実開 平４−5656（ＪＰ，Ｕ) 実開 平２−41449（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12,23/28 H05K 9/00

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板部分と誘電体部分とを含むボディか
    らなり、このボディの誘電体部分を介して集積回路から
    ボディの外部へ延びた導電部材によって集積回路を包囲
    する集積回路パッケージにおいて： 前記誘電体部分の上に、熱伝導材料層、集積回路から発
    生された電磁放射に対して大きな透磁率を持つ磁気材料
    層、および少くとも一つの導電接地層から構成される複
    数の積層構造を有する電磁シールドおよび熱発散手段を
    設けたことを特徴とする集積回路パッケージ。
  2. 【請求項２】 請求項１の集積回路パッケージにおい
    て： 前記基板部分は導電材料で構成され、集積回路用のダイ
    パッドとなり、前記ダイパッドを接地するために導電手
    段が用いられることを特徴とする集積回路パッケージ。
  3. 【請求項３】 請求項１の集積回路パッケージにおい
    て： 前記ボディの基板部分は熱的に電気的に良導体であり、
    電磁シールドおよび熱発散手段は、熱的にボディの基板
    部分に結合され、ボディの誘電体部分の上に延びること
    を特徴とする集積回路パッケージ。
  4. 【請求項４】 請求項１の集積回路パッケージにおい
    て： 前記熱伝導材料は銅を含んでいることを特徴とする集積
    回路パッケージ。
  5. 【請求項５】 請求項１の集積回路パッケージにおい
    て： 前記磁気材料は、コバール、ミューメタルおよびニッケ
    ル−鉄合金のグループから選択されることを特徴とする
    集積回路パッケージ。
  6. 【請求項６】 請求項１の集積回路パッケージにおい
    て： 前記電磁シールドおよび熱発散手段は、基板部分に熱的
    に結合された１の銅層、その上のコバール層および他の
    銅層から構成されることを特徴とする集積回路パッケー
    ジ。
  7. 【請求項７】 集積回路パッケージの組立構造におい
    て： 集積回路チップ、ボディの誘電体部分および複数の導電
    端子部材を含み； このパッケージは、集積回路チップを支持する基板部
    分、その集積回路チップを囲んでいる誘電体部分、この
    誘電体部分を通じてボディの外部に延びている導電端子
    部材、およびこの集積回路チップと導電端子部材間に延
    びた導電接続リードを有し、 このパッケージは、電磁シールドおよび熱発散手段と組
    み合わされ、この組み合わされた電磁シールドおよび熱
    発散手段は、少くとも誘電体部分の上に延びた積層構造
    を形成する複数の層を有し、熱的にボディの基板部分と
    結合され、 その複数の層は、熱伝導材料層、集積回路チップの動作
    によって発生された電磁放射に対し高い透磁率を有する
    磁気材料層、少くとも一つの導電接地層を有し、 前記集積回路チップは基板部分を介して電磁シールドお
    よび熱発散手段と熱的に結合されることを特徴とする集
    積回路パッケージの組立構造。
  8. 【請求項８】 請求項７の集積回路パッケージの組立構
    造において： 前記基板部分は導電材料で構成され、集積回路用のダイ
    パッドとなり、前記ダイパッドを接地するために導電手
    段が用いられることを特徴とする集積回路パッケージの
    組立構造。
  9. 【請求項９】 請求項８の集積回路パッケージの組立構
    造において： 電気接続は、ダイパッドから少くとも一つの導電端子部
    材へ行われることを特徴とする集積回路パッケージの組
    立構造。
  10. 【請求項１０】 請求項８の集積回路パッケージの組立
    構造において： この組立構造は、導電リードフレームを含み、前記ダイ
    パッドは導電リードフレームと一体化されることを特徴
    とする集積回路パッケージの組立構造。
  11. 【請求項１１】 請求項７の集積回路パッケージの組立
    構造において： 前記パッケージは、接地面を含むプリント回路上に支持
    され、パッケージ内の集積回路チップの電気的動作面が
    プリント回路の接地面に対面するようにマウントされる
    ことを特徴とする集積回路パッケージの組立構造。
  12. 【請求項１２】 パッケージを支持する接地導体を有す
    る集積回路パックを含む請求項７の集積回路パッケージ
    の組立構造において： 前記パッケージは、接地面を含むプリント回路パック上
    に支持され、パッケージ内の集積回路チップの電気的動
    作面がプリント回路パックの接地面に対面するようにマ
    ウントされ、 前記基板部分は集積回路チップにダイパッドを供給する
    導電材料を含み、このダイパッドは、パッケージの少く
    とも一つの端子部材に電気的に接続され、それによって
    そのダイパッドはプリント回路パックの接地面に電気的
    に接続されることを特徴とする集積回路パッケージの組
    立構造。
  13. 【請求項１３】 請求項７の集積回路パッケージの組立
    構造において： 組み合わされた電磁シールドおよび熱発散手段は、電気
    的および熱的に良導体の第１の層、比較的に低い導電率
    および高い透磁率を有する他の材料の第２の層を有し、
    第１の層および第２の層は積層されることを特徴とする
    集積回路パッケージの組立構造。
  14. 【請求項１４】 請求項１３の集積回路パッケージの組
    立構造において： 第１の層は銅の層を含み、第２の層はコバールの層を含
    むことを特徴とする集積回路パッケージの組立構造。
  15. 【請求項１５】 請求項７の集積回路パッケージの組立
    構造において： 前記電磁シールド手段および熱発散手段は、電気的およ
    び熱的に良導体の第１の層、その上の磁気材料層および
    熱的、電気的な良導体材料の他の層を含むことを特徴と
    する集積回路パッケージの組立構造。
  16. 【請求項１６】 請求項１５の集積回路パッケージの組
    立構造において： 前記熱的電気的な良導体材料は銅を含んでいることを特
    徴とする集積回路パッケージの組立構造。
  17. 【請求項１７】 請求項１５の集積回路パッケージの組
    立構造において： 前記磁気材料は、コバール、ミューメタルおよびニッケ
    ル−鉄合金のグループから選択されることを特徴とする
    集積回路パッケージ。
  18. 【請求項１８】 請求項７の集積回路パッケージの組立
    構造において： 前記組み合わされた電磁シールド手段および熱発散手段
    は、少なくともパッケージのボディの外部の導電端子部
    材の部分に延びることを特徴とする集積回路パッケージ
    の組立構造。
  19. 【請求項１９】 請求項７の集積回路パッケージの組立
    構造において： 前記積層構造は、集積回路チップの動作によって発生さ
    れた熱を発散するために十分な表面領域を有する熱伝導
    材料の露出層を含むことを特徴とする集積回路パッケー
    ジの組立構造。
JP09823694A 1993-04-16 1994-04-11 集積回路パッケージおよびその組立構造 Expired - Fee Related JP3407971B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US047,084 1987-05-05
US08/047,084 US5294826A (en) 1993-04-16 1993-04-16 Integrated circuit package and assembly thereof for thermal and EMI management

Publications (2)

Publication Number Publication Date
JPH0714944A JPH0714944A (ja) 1995-01-17
JP3407971B2 true JP3407971B2 (ja) 2003-05-19

Family

ID=21946987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09823694A Expired - Fee Related JP3407971B2 (ja) 1993-04-16 1994-04-11 集積回路パッケージおよびその組立構造

Country Status (4)

Country Link
US (1) US5294826A (ja)
JP (1) JP3407971B2 (ja)
KR (1) KR100322365B1 (ja)
CA (1) CA2112860C (ja)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59205445D1 (de) * 1991-07-11 1996-04-04 Laube Hans Juergen Aus mehreren Einzelmagnetkörpern zusammengesetzter Magnetkörper und eine dauermagnetische Schwebelagerung mit aus mehreren Einzelmagneten zusammengesetztem Gesamtmagnetkörper
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JP3110586B2 (ja) * 1993-06-04 2000-11-20 松下電子工業株式会社 半導体レーザ装置
US6613978B2 (en) 1993-06-18 2003-09-02 Maxwell Technologies, Inc. Radiation shielding of three dimensional multi-chip modules
US5880403A (en) 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US5467251A (en) * 1993-10-08 1995-11-14 Northern Telecom Limited Printed circuit boards and heat sink structures
US5406117A (en) * 1993-12-09 1995-04-11 Dlugokecki; Joseph J. Radiation shielding for integrated circuit devices using reconstructed plastic packages
US6261508B1 (en) 1994-04-01 2001-07-17 Maxwell Electronic Components Group, Inc. Method for making a shielding composition
US6720493B1 (en) 1994-04-01 2004-04-13 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US6455864B1 (en) 1994-04-01 2002-09-24 Maxwell Electronic Components Group, Inc. Methods and compositions for ionizing radiation shielding
US5486720A (en) * 1994-05-26 1996-01-23 Analog Devices, Inc. EMF shielding of an integrated circuit package
US5455387A (en) * 1994-07-18 1995-10-03 Olin Corporation Semiconductor package with chip redistribution interposer
US5774015A (en) * 1994-12-15 1998-06-30 Nec Corporation Compact semiconductor integrated circuit capable of reducing electromagnetic emission
US5646826A (en) * 1995-01-26 1997-07-08 Northern Telecom Limited Printed circuit board and heat sink arrangement
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
DE19635071C1 (de) * 1996-08-30 1997-08-28 Telefunken Microelectron Anordnung zur Abschirmung einer mikroelektronischen Schaltung eines integrierten Schaltkreises
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US5894166A (en) * 1997-09-17 1999-04-13 Northern Telecom Limited Chip mounting scheme
US6090728A (en) * 1998-05-01 2000-07-18 3M Innovative Properties Company EMI shielding enclosures
US6121672A (en) * 1998-11-03 2000-09-19 Utmc Microelectronic Systems Inc. Raised pedestal radiation shield for sensitive electronics
FR2785713B1 (fr) * 1998-11-10 2000-12-08 Commissariat Energie Atomique Systeme de commande d'unites de levage et de telemanipulation placees en enceinte confinee
FR2790327B1 (fr) * 1999-02-26 2001-04-13 Commissariat Energie Atomique Systeme electronique fonctionnant sous irradiation, procede de conception d'un tel systeme, et application de celui-ci a la commande d'un robot mobile
US6052045A (en) * 1999-03-12 2000-04-18 Kearney-National, Inc. Electromechanical switching device package with controlled impedance environment
US6195267B1 (en) * 1999-06-23 2001-02-27 Ericsson Inc. Gel structure for combined EMI shielding and thermal control of microelectronic assemblies
US6341848B1 (en) 1999-12-13 2002-01-29 Hewlett-Packard Company Fluid-jet printer having printhead with integrated heat-sink
US6368899B1 (en) 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US6512675B1 (en) * 2000-06-28 2003-01-28 Advanced Micro Devices, Inc. Heat sink grounded to a grounded package lid
USRE38381E1 (en) 2000-07-21 2004-01-13 Kearney-National Inc. Inverted board mounted electromechanical device
US6509642B1 (en) * 2000-07-28 2003-01-21 Agere Systems Inc. Integrated circuit package
US6515352B1 (en) * 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
JP2002151633A (ja) * 2000-11-08 2002-05-24 Citizen Watch Co Ltd 樹脂封止型半導体装置
JP3943326B2 (ja) * 2000-11-27 2007-07-11 松下電器産業株式会社 不要輻射解析方法および不要輻射解析装置
JP2002222230A (ja) 2000-11-27 2002-08-09 Matsushita Electric Ind Co Ltd 不要輻射最適化方法および不要輻射解析方法
FR2817445B1 (fr) * 2000-11-28 2006-09-01 Sagem Dispositif muni d'un circuit integre de puissance et son utilisation associee
EP1346411A2 (en) 2000-12-01 2003-09-24 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US7132744B2 (en) * 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6853070B2 (en) * 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
JP4048076B2 (ja) * 2001-07-10 2008-02-13 株式会社日本触媒 ミカエル型付加物の分解方法
US6563198B1 (en) * 2001-08-01 2003-05-13 Lsi Logic Corporation Adhesive pad having EMC shielding characteristics
JP2003078304A (ja) * 2001-08-30 2003-03-14 Murata Mfg Co Ltd 電子モジュールおよびそれを用いた通信機モジュール
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US7550845B2 (en) * 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6861750B2 (en) 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
JP3913574B2 (ja) * 2002-02-27 2007-05-09 三洋電機株式会社 半導体装置
ES2294279T3 (es) * 2002-03-08 2008-04-01 Kearney-National, Inc. Rele moldeado de montaje superficial y el metodo de fabricacion del mismo.
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US7382043B2 (en) * 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
TWI235469B (en) * 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
US6967390B2 (en) * 2003-02-13 2005-11-22 Freescale Semiconductor, Inc. Electronic component and method of manufacturing same
US6870252B2 (en) * 2003-06-18 2005-03-22 Sun Microsystems, Inc. Chip packaging and connection for reduced EMI
US7191516B2 (en) * 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
US7805243B2 (en) * 2003-08-05 2010-09-28 Northrop Grumman Corporation Personal digital assistant having satellite communications capacity
US6909043B1 (en) 2003-11-12 2005-06-21 Sun Microsystems, Inc. EMI seal for system chassis
US7239507B1 (en) 2004-03-24 2007-07-03 Sun Microsystems, Inc. Slot frame with guide tabs for reducing EMI gaps
DE102004014439A1 (de) * 2004-03-24 2005-07-07 Siemens Ag Schaltkreis-Anordnung und Schaltkreis-Vorrichtung
EP1594163A1 (en) * 2004-05-03 2005-11-09 Commissariat A L'energie Atomique A screened electrical device and a process for manufacturing the same
US8068346B2 (en) 2004-05-04 2011-11-29 Hamilton Sundstrand Corporation Circuit board with high density power semiconductors
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
CN1755929B (zh) 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
KR20070107746A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 내부 중첩된 조절기
US7557432B2 (en) * 2005-03-30 2009-07-07 Stats Chippac Ltd. Thermally enhanced power semiconductor package system
US7598600B2 (en) * 2005-03-30 2009-10-06 Stats Chippac Ltd. Stackable power semiconductor package system
US7582951B2 (en) * 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US20070200210A1 (en) * 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US7808087B2 (en) * 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US8581381B2 (en) 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US8154881B2 (en) * 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
US7872335B2 (en) * 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
US7968978B2 (en) * 2007-06-14 2011-06-28 Raytheon Company Microwave integrated circuit package and method for forming such package
US7902644B2 (en) * 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US8507319B2 (en) * 2007-12-07 2013-08-13 Stats Chippac Ltd. Integrated circuit package system with shield
JP5108496B2 (ja) * 2007-12-26 2012-12-26 三洋電機株式会社 回路基板およびその製造方法、回路装置およびその製造方法
US8247888B2 (en) * 2009-04-28 2012-08-21 Dai Nippon Printing Co., Ltd. Semiconductor device and method for manufacturing metallic shielding plate
US20110255250A1 (en) * 2010-04-19 2011-10-20 Richard Hung Minh Dinh Printed circuit board components for electronic devices
CN102339763B (zh) 2010-07-21 2016-01-27 飞思卡尔半导体公司 装配集成电路器件的方法
CN102347303B (zh) * 2010-07-30 2016-04-13 三星半导体(中国)研究开发有限公司 多芯片堆叠的封装体及其制造方法
JP5625731B2 (ja) * 2010-10-21 2014-11-19 株式会社デンソー Ｉｃパッケージ、配線基板にｉｃパッケージが実装された回路基板、及び回路基板を備えた電子装置
US8466539B2 (en) 2011-02-23 2013-06-18 Freescale Semiconductor Inc. MRAM device and method of assembling same
CN102347286A (zh) * 2011-10-09 2012-02-08 常熟市广大电器有限公司 一种抗干扰的芯片封装结构
US8420437B1 (en) 2011-12-05 2013-04-16 Powertech Technology Inc. Method for forming an EMI shielding layer on all surfaces of a semiconductor package
CN102779811B (zh) 2012-07-20 2015-02-04 华为技术有限公司 一种芯片封装及封装方法
US9048124B2 (en) * 2012-09-20 2015-06-02 Apple Inc. Heat sinking and electromagnetic shielding structures
US8853834B2 (en) 2012-12-13 2014-10-07 Powertech Technology Inc. Leadframe-type semiconductor package having EMI shielding layer connected to ground
US9788466B2 (en) * 2013-04-16 2017-10-10 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices
DE102013218826A1 (de) * 2013-09-19 2015-03-19 Siemens Aktiengesellschaft Kühlkörper
US9420734B2 (en) * 2014-04-01 2016-08-16 Advanced Micro Devices, Inc. Combined electromagnetic shield and thermal management device
CN104244686A (zh) * 2014-09-05 2014-12-24 中国科学院微电子研究所 一种封装方法及电子系统产品
CN106717141B (zh) * 2014-09-30 2020-12-22 汉高知识产权控股有限责任公司 使用电磁干扰罐内相变材料进行温度调节
US9269673B1 (en) * 2014-10-22 2016-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US9224672B1 (en) 2014-12-17 2015-12-29 Microsoft Technology Licensing, Llc Thermal management of electronic components
KR101689018B1 (ko) * 2015-04-28 2016-12-22 (주) 씨앤아이테크놀로지 포켓을 이용한 반도체 패키지의 전자파 차폐막 형성 방법
JP6872313B2 (ja) * 2015-10-13 2021-05-19 リンテック株式会社 半導体装置および複合シート
US9788413B2 (en) 2015-11-09 2017-10-10 Motorola Solutions, Inc. Electromagnetic interference shielding assembly and method of providing electromagnetic interference shielding
JP5988004B1 (ja) * 2016-04-12 2016-09-07 Tdk株式会社 電子回路パッケージ
JP6947240B2 (ja) * 2016-04-15 2021-10-13 株式会社Ｊｖｃケンウッド 光デバイス
US10531573B2 (en) * 2016-10-28 2020-01-07 Xfmrs, Inc. Electrical component package with reinforced molded pins
US11432407B2 (en) 2016-10-28 2022-08-30 Xfmrs, Inc. Electrical component package with reinforced molded pins
CN108738367B (zh) * 2017-02-13 2022-03-15 新电元工业株式会社 电子模块
US10008454B1 (en) 2017-04-20 2018-06-26 Nxp B.V. Wafer level package with EMI shielding
US10978790B2 (en) * 2017-09-12 2021-04-13 Mark P Kramer Electromagnetic radiation attenuating device for laptop computers
JP2019165197A (ja) * 2017-12-13 2019-09-26 株式会社村田製作所 半導体部品のｅｍｃ保護
CN116631989A (zh) * 2019-06-14 2023-08-22 华为数字能源技术有限公司 一种封装模块及金属板
US11121094B2 (en) * 2019-06-20 2021-09-14 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices with shield
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
US11637051B2 (en) * 2019-10-18 2023-04-25 Qualcomm Incorporated Integrated device coupled to a step heat sink configured to provide shielding
JP2020112817A (ja) * 2020-03-26 2020-07-27 株式会社Ｊｖｃケンウッド 光デバイス
US11901308B2 (en) * 2020-07-21 2024-02-13 UTAC Headquarters Pte. Ltd. Semiconductor packages with integrated shielding
WO2024190345A1 (ja) * 2023-03-15 2024-09-19 株式会社小糸製作所 測定装置、測定装置の製造方法、構造体、構造体の製造方法及び締結構造

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5138431A (en) * 1990-01-31 1992-08-11 Vlsi Technology, Inc. Lead and socket structures with reduced self-inductance
JP2937398B2 (ja) * 1990-03-30 1999-08-23 株式会社東芝 封止型半導体装置の製造方法

Also Published As

Publication number Publication date
KR100322365B1 (ko) 2002-06-20
CA2112860A1 (en) 1994-10-17
CA2112860C (en) 1999-11-16
US5294826A (en) 1994-03-15
JPH0714944A (ja) 1995-01-17

Similar Documents

Publication Publication Date Title
JP3407971B2 (ja) 集積回路パッケージおよびその組立構造
US5486720A (en) EMF shielding of an integrated circuit package
JP4437919B2 (ja) 電子部品パッケージ用ｅｍｉ遮蔽
JP3004578B2 (ja) 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
US5796170A (en) Ball grid array (BGA) integrated circuit packages
US5293301A (en) Semiconductor device and lead frame used therein
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US5583378A (en) Ball grid array integrated circuit package with thermal conductor
US6359341B1 (en) Ball grid array integrated circuit package structure
US6218731B1 (en) Tiny ball grid array package
US5929514A (en) Thermally enhanced lead-under-paddle I.C. leadframe
US5679975A (en) Conductive encapsulating shield for an integrated circuit
JP2974552B2 (ja) 半導体装置
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
JPH0383368A (ja) 半導体装置
JP4056598B2 (ja) 赤外線データ通信モジュール
JP3764214B2 (ja) プリント回路基板およびこれを備えた電子機器
JPH04316357A (ja) 樹脂封止型半導体装置
JP3506547B2 (ja) 半導体装置
JPH03266456A (ja) 半導体チップ用放熱部材及び半導体パッケージ
US6563198B1 (en) Adhesive pad having EMC shielding characteristics
JP3206545B2 (ja) 積層可能な半導体装置およびモジュール
JP3016663B2 (ja) 半導体装置
JPH06326236A (ja) 樹脂封止型半導体装置
KR20000001487A (ko) 고열방출 특성을 갖는 비지에이 패키지

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees