CN102779811B - 一种芯片封装及封装方法 - Google Patents

一种芯片封装及封装方法 Download PDF

Info

Publication number
CN102779811B
CN102779811B CN201210253444.7A CN201210253444A CN102779811B CN 102779811 B CN102779811 B CN 102779811B CN 201210253444 A CN201210253444 A CN 201210253444A CN 102779811 B CN102779811 B CN 102779811B
Authority
CN
China
Prior art keywords
conductive part
packaging
base plate
electrically connected
crown cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210253444.7A
Other languages
English (en)
Other versions
CN102779811A (zh
Inventor
虞学犬
白亚东
俞平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201210253444.7A priority Critical patent/CN102779811B/zh
Publication of CN102779811A publication Critical patent/CN102779811A/zh
Priority to EP13819935.1A priority patent/EP2849227B1/en
Priority to PCT/CN2013/070907 priority patent/WO2014012370A1/zh
Priority to US14/570,822 priority patent/US9484311B2/en
Application granted granted Critical
Publication of CN102779811B publication Critical patent/CN102779811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/17179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例提供了一种芯片封装及封装方法，涉及通讯领域，为实现对高频电磁干扰的屏蔽，有效提高芯片的性能而发明。所述封装，包括封装基板和扣设在所述封装基板上的金属盖，所述封装基板的上表面上设有硅片安置区，所述硅片安置区的周边区域设有多个第一导电部，所述金属盖的边缘与所述封装基板相接触并与所述多个第一导电部电连接，其中，所述多个第一导电部中的至少一部分第一导电部通过所述金属盖与接地部电连接，所述接地部设置于所述封装基板上，用于将所述封装基板接地。本发明可用于芯片封装加工工艺中。

Description

一种芯片封装及封装方法
技术领域
本发明涉及通信技术领域，尤其涉及一种芯片封装及封装方法。
背景技术
随着通信技术的迅猛发展，数字IC(integrated circuit，集成电路)芯片的工作频率在不断提高。由于芯片中的交流电信号能够以电磁场的形式向空间电磁辐射，芯片工作中向外辐射的电磁信号的频率也随之提高，辐射的电磁信号的波长相应减小。这样，芯片中有很多导体的尺寸与电磁信号的波长都可以相比拟，此时这些导体对电信号即可呈现天线效应，将波长与导体长度可比拟的电信号以较大的强度辐射出去，而且，当芯片封装上设有散热器时，这种天线效应还会由于散热器的存在而加剧，从而对其他电路或信号形成电磁干扰，使通信产品性能降低。
现有技术中通常在芯片散热器的边角用引线或螺钉将散热器接地，从而实现封装对电磁干扰屏蔽，但该方法不但过多地占用电路板的布局空间，还会通过引线或螺钉产生的电感效应对高频信号产生较高的阻抗，因此对高频电磁干扰的屏蔽性能较差。
发明内容
本发明实施例提供一种芯片封装及封装方法，能够实现对高频电磁干扰的屏蔽，有效提高芯片的性能。
为达上述目的，本发明的实施例采用如下技术方案：
本发明另一方面提供了一种芯片封装，包括：
所述封装基板的上表面上设有硅片安置区，所述硅片安置区的周边区域设有多个第一导电部，所述金属盖的边缘与所述封装基板相接触并与所述多个第一导电部电连接，其中，所述多个第一导电部中的至少一部分第一导电部通过所述金属盖与接地部电连接，所述接地部设置于所述封装基板上，用于将所述封装基板接地。
本发明另一方面提供了一种封装方法，包括：
在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部；
在所述封装基板的上表面上扣设金属盖以使所述多个第一导电部中的至少一部分第一导电部通过所述金属盖与所述接地部电连接，所述接地部设置于所述封装基板上，用于将所述封装基板接地。
采用上述技术方案后，本发明实施例提供的芯片封装和封装方法，在封装基板的硅片安置区的周边区域设置有多个第一导电部，其中至少一部分第一导电部通过金属盖与接地部电连接。以此，多个第一导电部就与金属一起形成一个接地的法拉第笼，对设置在其中的硅片进行良好的高频电磁屏蔽，从而有效地提高了封装对高频电磁干扰的屏蔽效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的实施例提供的芯片封装的一种截面图；
图2为本发明的实施例提供的芯片封装的封装基板的一种俯视图；
图3为本发明的实施例提供的芯片封装的另一种截面图；
图4为本发明的实施例提供的封装方法的一种流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1所示为本发明提供的芯片封装的一种截面图，所述芯片封装，包括封装基板1和扣设在封装基板1上的金属盖2，封装基板1的上表面上设有硅片安置区11，用于安置硅片。硅片安置区11的周边区域设有多个第一导电部3，金属盖2的边缘与封装基板1相接触并与所述多个第一导电部3电连接，其中，所述多个第一导电部3中的至少一部分第一导电部32通过金属盖2与接地部4电连接，接地部4设置于封装基板1上，用于将封装基板2接地。
采用上述技术方案后，本发明实施例提供的芯片封装，在封装基板1的硅片安置区11的周边区域设置有多个第一导电部3，其中至少一部分第一导电部32通过金属盖2与接地部4电连接。以此，多个第一导电部3就与金属盖2一起形成一个接地的法拉第笼，对设置在其中的硅片进行良好的高频电磁屏蔽，从而有效地提高了封装对高频电磁干扰的屏蔽效果。
需要说明的是，接地部4可以设置在封装基板1的任意位置上，例如，既可以设置在封装基板1的上表面上，也可以设置在封装基板1的其它层中，如设置在所述封装基板1的与上表面相对的底面上或设置在所述上表面与底面之间的中间层中。如图1所示，当接地部4设置在所述封装基板其它层中时，可以在封装基板1上开设过孔(未示出)，使多个第一导电部3中的一部分第一导电部31通过所述过孔直接与接地部4电连接。
具体的，本实施例中，所述多个第一导电部3中的一部分第一导电部31可以直接与接地部4电连接，所述多个第一导电部3中的另一部分第一导电部32可以通过金属盖2与直接与所述接地部电连接的第一导电部31电连接，从而使第一导电部32也与导电部4电连接。
需要说明的是，由于封装基板1的上表面通常为阻焊材料，一般不易与金属等导体相结合。为了能将第一导电部3设置在封装基板1上，本实施例中，硅片安置区11的周边区域的上表面上开设有多个窗口，窗口可以为封装基板1上表面的阻焊材料上设置的圆形或方形或其它任意形状的开口，第一导电部3设置在窗口内。
具体的，金属盖2与第一导电部3电连接的方式可以有多种。例如，本实施例中，第一导电部3上涂覆有导电胶，金属盖2的与封装基板1相接触的边缘通过所述导电胶与第一导电部3电连接。在本发明的另一个实施例中，金属盖2的边缘还可以通过焊球与第一导电部3电连接。当然，在本发明的其它实施例中，金属盖2还可以通过其它方式与第一导电部3电连接，本发明对此不做限制。
可选的，第一导电部3可以为有机导电薄膜，也可以为半导体薄膜或金属薄膜等，本发明对此不做限制。由于铜具有优良的导电性能和较低的成本，因此，第一导电部3优选为镀铜。
需要说明的是，在本发明的一些实施例中，第一导电部31直接与接地部4相连，第一导电部32通过金属盖2与第一导电部31电连接，从而与接地部4电连接。但本发明中，第一导电部3的接地方式不限于此，在本发明的其他实施例中，也可以是全部第一导电部3均与金属盖2电连接，金属盖2通过焊接或粘附导电胶或其他方式与接地部4电连接，只要能使第一导电部3与金属盖2形成法例第笼即可。
图2为本发明的实施例提供的芯片封装的封装基板1的一种俯视图。如图2所示，硅片安置区11的周边区域设置有一排或多排第一导电部3，而且第一导电部3之间的间距d可以相等或者不等，第一导电部3的排数与间距d都可以根据需要屏蔽的电磁信号的频率而定。
具体的，由于同一硅片的不同引脚上的信号频率不同，同一硅片的不同位置处的电磁干扰的频率也可能不同。考虑到只有当导体的尺寸或导体之间间隙的尺寸可以与电磁信号的波长相比拟时才能对该电磁信号表现出较强的天线效应，控制第一导电部3之间的间距d，也就可以控制导体之间间隙的尺寸，使该间隙d的尺寸远离该导体附近的电磁信号的波长，避免导体对电磁信号产生天线效应，从而有效提高了封装对电磁干扰的屏蔽效果。
例如，在本发明的一个实施例中，硅片的引脚A1上的信号频率为500MHz，引脚A22上信号频率为10GHz，即引脚A1中的信号的波长将远远大于引脚A22中信号的波长，这样，在引脚A1附近的第一导电部3之间的间距就可以大于引脚A22附近的第一导电部3之间的间距。也就相当于在引脚A1附近的导体的长度大于引脚A22附近的导体的长度，这样，引脚A1附近和引脚A22附近的电磁信号都能够被很好的屏蔽。
进一步地，如图3所示，为了能够抑制封装基板1的侧壁处对电磁信号的边缘辐射效应，进一步提高封装的电磁屏蔽效果，优选的，在本发明的一个实施例中还可以在封装基板1还设有第二导电部5，第二导电部5设置于封装基板1的侧壁并延伸到封装基板1的上表面与第一导电部3电连接，从而使第一导电部3、第二导电部5以及金属盖2形成一个更大范围的法拉第笼，更有效地提高了所述芯片封装对高频电磁干扰的屏蔽效果。
可选的，第二导电部5可以为有机导电薄膜，也可以为半导体薄膜或金属薄膜等，本发明对此不做限制。
相应的，如图4所示，本发明的实施例还提供一种封装方法，包括：
S11，在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部；
S12，在所述封装基板的上表面上扣设金属盖以使所述多个第一导电部中的至少一部分第一导电部通过所述金属盖与接地部电连接，所述接地部设置于所述封装基板上，用于将所述封装基板接地。
本发明实施例提供的芯片方法，通过在封装基板的硅片安置区的周边区域设置多个第一导电部，并使其中至少一部分第一导电部通过扣设在所述封装基板上的金属盖与接地部电连接，使多个第一导电部与金属盖一起形成一个接地的法拉第笼，从而对设置在该法拉第笼中的硅片进行良好的高频电磁屏蔽，有效地提高了封装对高频电磁干扰的屏蔽效果。
具体的，在本发明的一个实施例中，步骤S11可具体包括：在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部，所述多个第一导电部中的一部分第一导电部直接与所述接地部电连接。
则，步骤S12可具体包括：在所述封装基板的上表面上扣设金属盖以使所述多个第一导电部中的另一部分第一导电部通过所述金属盖与直接与所述接地部电连接的第一导电部电连接。
可选的，在步骤S11之前，所述方法还可包括：在所述封装基板上开设过孔。则S11步骤可具体包括：在所述封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部，所述多个第一导电部中的一部分第一导电部通过所述过孔直接与所述接地部电连接。
需要说明的是，由于封装基板的上表面通常为阻焊材料，一般不易与金属等导体相结合。为了能将第一导电部设置在封装基板上，可选的，在本发明的一个实施例中，步骤S11可以具体包括：
在所述封装基板的上表面上的硅片安置区的周边区域开设多个窗口；
在所述窗口内设置所述第一导电部。
进一步地，在步骤S11之后，步骤S12之前，所述方法还包括：
在所述封装基板上设置第二导电部，所述第二导电部位于所述封装基板的侧壁并延伸到所述封装基板的上表面，与所述第一导电部电连接。从而使第一导电部、第二导电部以及金属盖形成一个更大范围的法拉第笼，能够抑制封装基板的侧壁处对电磁信号的边缘辐射效应，更有效地提高了所述芯片封装对高频电磁干扰的屏蔽效果。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种芯片封装，包括封装基板和扣设在所述封装基板上的金属盖，其特征在于，
所述封装基板的上表面上设有硅片安置区，所述硅片安置区的周边区域设有多个第一导电部，所述金属盖的边缘与所述封装基板相接触并与所述多个第一导电部电连接，其中，所述多个第一导电部中的至少一部分第一导电部通过所述金属盖与接地部电连接，所述接地部设置于所述封装基板上，用于将所述封装基板接地；
所述封装基板在硅片安置区的周边区域的上表面上开设有多个窗口，所述第一导电部设置在所述窗口内。
2.根据权利要求1所述的封装，其特征在于，所述多个第一导电部中的一部分第一导电部直接与所述接地部电连接，所述多个第一导电部中的另一部分第一导电部通过所述金属盖与直接与所述接地部电连接的第一导电部电连接。
3.根据权利要求2所述的封装，其特征在于，所述封装基板上开设有过孔，所述多个第一导电部中的一部分第一导电部通过所述过孔直接与所述接地部电连接。
4.根据权利要求1所述的封装，其特征在于，所述第一导电部上涂覆有导电胶，所述金属盖的边缘通过所述导电胶与所述第一导电部电连接。
5.根据权利要求1所述的封装，其特征在于，所述金属盖的边缘通过焊球与所述第一导电部电连接。
6.根据权利要求4或5所述的封装，其特征在于，所述第一导电部在所述硅片安置区的周边区域排成一排或多排。
7.根据权利要求6所述的封装，其特征在于，所述第一导电部之间的间距相等或者不等。
8.根据权利要求1-5中任一项所述的封装，其特征在于，所述第一导电部包括有机导电薄膜、半导体薄膜、金属薄膜中的至少一种。
9.根据权利要求8所述的封装，其特征在于，所述第一导电部为镀铜。
10.根据权利要求1-5中任一项所述的封装，其特征在于，所述封装基板还设有第二导电部，所述第二导电部设置于所述封装基板的侧壁并延伸到所述封装基板的上表面与所述第一导电部电连接。
11.根据权利要求10所述的封装，其特征在于，所述第二导电部包括有机导电薄膜、半导体薄膜、金属薄膜中的至少一种。
12.一种封装方法，其特征在于，包括：
在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部；
在所述封装基板的上表面上扣设金属盖以使所述多个第一导电部中的至少一部分第一导电部通过所述金属盖与接地部电连接，所述接地部设置于所述封装基板上，用于将所述封装基板接地；
所述在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部包括：在所述封装基板的上表面上的硅片安置区的周边区域开设多个窗口；
在所述窗口内设置所述第一导电部。
13.根据权利要求12所述的方法，其特征在于，所述在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部包括：
在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部，所述多个第一导电部中的一部分第一导电部直接与所述接地部电连接；
所述在所述封装基板的上表面上扣设金属盖以使所述多个第一导电部中的至少一部分第一导电部通过所述金属盖与接地部电连接包括：
在所述封装基板的上表面上扣设金属盖以使所述多个第一导电部中的另一部分第一导电部通过所述金属盖与直接与所述接地部电连接的第一导电部电连接。
14.根据权利要求13所述的方法，其特征在于，在所述在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部之前，所述方法还包括在所述封装基板上开设过孔；
所述在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部，所述多个第一导电部中的一部分第一导电部直接与所述接地部电连接包括
在所述封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部，所述多个第一导电部中的一部分第一导电部通过所述过孔直接与所述接地部电连接。
15.根据权利要求12-14中任一项所述的方法，其特征在于，在所述在封装基板的上表面上的硅片安置区的周边区域设置多个第一导电部的步骤之后，在所述封装基板的上表面上扣设金属盖以使所述金属盖通过所述第一导电部与所述接地部电连接的步骤之前，所述方法还包括：
在所述封装基板上设置第二导电部，所述第二导电部位于所述封装基板的侧壁并延伸到所述封装基板的上表面，与所述第一导电部电连接。
CN201210253444.7A 2012-07-20 2012-07-20 一种芯片封装及封装方法 Active CN102779811B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201210253444.7A CN102779811B (zh) 2012-07-20 2012-07-20 一种芯片封装及封装方法
EP13819935.1A EP2849227B1 (en) 2012-07-20 2013-01-23 Chip package and packaging method
PCT/CN2013/070907 WO2014012370A1 (zh) 2012-07-20 2013-01-23 一种芯片封装及封装方法
US14/570,822 US9484311B2 (en) 2012-07-20 2014-12-15 Chip package and packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210253444.7A CN102779811B (zh) 2012-07-20 2012-07-20 一种芯片封装及封装方法

Publications (2)

Publication Number Publication Date
CN102779811A CN102779811A (zh) 2012-11-14
CN102779811B true CN102779811B (zh) 2015-02-04

Family

ID=47124674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210253444.7A Active CN102779811B (zh) 2012-07-20 2012-07-20 一种芯片封装及封装方法

Country Status (4)

Country Link
US (1) US9484311B2 (zh)
EP (1) EP2849227B1 (zh)
CN (1) CN102779811B (zh)
WO (1) WO2014012370A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779811B (zh) 2012-07-20 2015-02-04 华为技术有限公司 一种芯片封装及封装方法
CN103617991A (zh) * 2013-11-20 2014-03-05 华进半导体封装先导技术研发中心有限公司 半导体封装电磁屏蔽结构及制作方法
CN103943610B (zh) 2014-04-16 2016-12-07 华为技术有限公司 一种电子元件封装结构及电子设备
WO2016000184A1 (zh) 2014-06-30 2016-01-07 华为技术有限公司 一种交换机模式切换方法、设备及系统
KR20170065863A (ko) 2015-12-04 2017-06-14 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 가지는 반도체 패키지 및 제조 방법
CN113823622A (zh) * 2020-06-18 2021-12-21 华为技术有限公司 芯片封装器件及电子设备
CN114206090B (zh) * 2021-11-30 2024-04-16 四川天邑康和通信股份有限公司 一种能够有效解决pon/全光网关发热和屏蔽信号互绕的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1539167A (zh) * 2001-08-01 2004-10-20 �Ҵ���˾ 用于电子封装的电磁干扰屏蔽
CN1638117A (zh) * 2004-01-08 2005-07-13 株式会社日立制作所 高频模块
CN101083231A (zh) * 2006-06-01 2007-12-05 美国博通公司 集成电路封装体及其装配方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043534A (en) 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
JP2772739B2 (ja) * 1991-06-20 1998-07-09 いわき電子株式会社 リードレスパッケージの外部電極構造及びその製造方法
US5294826A (en) 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
US5796170A (en) 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages
US5986340A (en) 1996-05-02 1999-11-16 National Semiconductor Corporation Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same
US5761053A (en) 1996-05-08 1998-06-02 W. L. Gore & Associates, Inc. Faraday cage
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6051888A (en) 1997-04-07 2000-04-18 Texas Instruments Incorporated Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
US5866943A (en) 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
JP2000058691A (ja) * 1998-08-07 2000-02-25 Sharp Corp ミリ波半導体装置
EP1130642A4 (en) * 1999-07-26 2008-01-09 Tdk Corp HIGH FREQUENCY MODULE
US20010033478A1 (en) * 2000-04-21 2001-10-25 Shielding For Electronics, Inc. EMI and RFI shielding for printed circuit boards
US6365960B1 (en) * 2000-06-19 2002-04-02 Intel Corporation Integrated circuit package with EMI shield
US6512675B1 (en) 2000-06-28 2003-01-28 Advanced Micro Devices, Inc. Heat sink grounded to a grounded package lid
US20020096767A1 (en) 2001-01-25 2002-07-25 Cote Kevin J. Cavity down ball grid array package with EMI shielding and reduced thermal resistance
US6798990B2 (en) 2001-02-09 2004-09-28 International Business Machines Corporation Laser safety method for DC coupled parallel optical link
CN1256822C (zh) 2002-08-30 2006-05-17 华为技术有限公司 一种光功率自动控制的方法
US6956285B2 (en) 2003-01-15 2005-10-18 Sun Microsystems, Inc. EMI grounding pins for CPU/ASIC chips
CN100499438C (zh) 2003-10-28 2009-06-10 华为技术有限公司 一种波分复用光网络光功率控制的方法
US7582951B2 (en) * 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
KR100691632B1 (ko) * 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
JP5070034B2 (ja) 2007-12-26 2012-11-07 株式会社日立製作所 ネットワークシステム、光集線装置及び光ネットワーク装置
US8138024B2 (en) * 2008-02-26 2012-03-20 Stats Chippac Ltd. Package system for shielding semiconductor dies from electromagnetic interference
US7759168B2 (en) * 2008-05-13 2010-07-20 International Business Machines Corporation Electromagnetic interference shield for semiconductors using a continuous or near-continuous peripheral conducting seal and a conducting lid
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
WO2011111300A1 (ja) * 2010-03-09 2011-09-15 パナソニック株式会社 側面に電極を有する半導体パッケージおよび半導体装置
US8659912B2 (en) * 2010-05-10 2014-02-25 Biotronik Se & Co. Kg Shielding device for shielding an electronic component
US20120074559A1 (en) * 2010-09-24 2012-03-29 International Business Machines Corporation Integrated circuit package using through substrate vias to ground lid
CN102185658B (zh) 2011-05-16 2014-11-12 浙江工业大学 可自动调整发射光功率的智能化光收发模块
CN102779811B (zh) * 2012-07-20 2015-02-04 华为技术有限公司 一种芯片封装及封装方法
TWI503944B (zh) * 2013-04-18 2015-10-11 矽品精密工業股份有限公司 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1539167A (zh) * 2001-08-01 2004-10-20 �Ҵ���˾ 用于电子封装的电磁干扰屏蔽
CN1638117A (zh) * 2004-01-08 2005-07-13 株式会社日立制作所 高频模块
CN101083231A (zh) * 2006-06-01 2007-12-05 美国博通公司 集成电路封装体及其装配方法

Also Published As

Publication number Publication date
US9484311B2 (en) 2016-11-01
US20150102473A1 (en) 2015-04-16
CN102779811A (zh) 2012-11-14
WO2014012370A1 (zh) 2014-01-23
EP2849227B1 (en) 2018-10-17
EP2849227A4 (en) 2015-06-17
EP2849227A1 (en) 2015-03-18

Similar Documents

Publication Publication Date Title
CN102779811B (zh) 一种芯片封装及封装方法
CN103996670B (zh) 半导体装置
CN102339817B (zh) 半导体封装以及使用其的移动设备
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
US20150235966A1 (en) Wiring board and semiconductor device using the same
TWI605564B (zh) 封裝結構及其製法
TW201605010A (zh) 封裝結構及其製法
US20150036296A1 (en) Emi compartment shielding structure and fabricating method thereof
CN107078125A (zh) 功率放大模块
CN105489593A (zh) 电磁屏蔽封装组件及其制造方法
CN104425461A (zh) 电路模块
CN104425459A (zh) 半导体装置及半导体装置的检查方法
CN104582233A (zh) 扁平线缆组件及其组装方法
TW201505535A (zh) 電子封裝模組及其製造方法
CN210489609U (zh) 集成电路封装体
US20140080332A1 (en) Usb plug connector structure
CN108155497A (zh) 板对板型射频插头、插座及其连接器组件
US20090260872A1 (en) Module for packaging electronic components by using a cap
CN106340506A (zh) 一种半导体封装结构及其制作方法
CN102709274B (zh) 集成电路基板的电磁干扰屏蔽结构与其制造方法
JP6244958B2 (ja) 半導体装置
JP5915265B2 (ja) 電子部品及び電子部品の製造方法
CN111491439A (zh) 电路板组件以及电子设备
TWM546039U (zh) 排線結構
TWI287278B (en) Semiconductor device package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant