CN101083231A - 集成电路封装体及其装配方法 - Google Patents

集成电路封装体及其装配方法 Download PDF

Info

Publication number
CN101083231A
CN101083231A CNA200710109234XA CN200710109234A CN101083231A CN 101083231 A CN101083231 A CN 101083231A CN A200710109234X A CNA200710109234X A CN A200710109234XA CN 200710109234 A CN200710109234 A CN 200710109234A CN 101083231 A CN101083231 A CN 101083231A
Authority
CN
China
Prior art keywords
sealing cap
crystal grain
lead frame
lead
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710109234XA
Other languages
English (en)
Other versions
CN100477176C (zh
Inventor
萨姆·齐昆·赵
雷泽厄·拉曼·卡恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies General IP Singapore Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN101083231A publication Critical patent/CN101083231A/zh
Application granted granted Critical
Publication of CN100477176C publication Critical patent/CN100477176C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及在集成电路(IC)封装体中改进散热性能和电磁干扰(EMI)屏蔽性能的装置及方法。晶粒朝上或晶粒朝下的封装体包括第一和第二封帽、IC晶粒和导线架，其中第一和第二封帽内部形成空腔。导线架包括设于中心位置的晶粒托盘、多个引线、及连接晶粒托盘与引线的多个连接杆。IC晶粒安装在晶粒托盘上。包围空腔的第一和第二封帽的平坦边缘部分与导线架相连。第一、第二封帽和导线架一起构成密围结构，将IC晶粒包围住，从而屏蔽了向IC晶粒辐射的EMI以及IC晶粒向外辐射的EMI。该密围结构还向外散发IC晶粒在工作过程中产生的热量。

Description

集成电路封装体及其装配方法
技术领域
本发明涉及集成电路(IC)器件封装技术，更具体地说，涉及在IC器件导线架式封装中提高散热性能及电磁干扰(EMI)屏蔽性能的装置及方法。
背景技术
集成电路半导体芯片或晶粒(die)通常安装在封装体内或其表面上，而该封装体则安装在印刷电路(PCB)板上。在IC封装体中，普遍采用导线架作为IC晶粒的载体及PCB板电路和晶粒之间的互连部件。业内已开发出多种导线架封装体，并且电气工业联盟(EIA)、电子器件工业联合会(JEDEC)和日本电气工业联盟(EIAJ)也针对各封装系列的外形(outline)制定了标准。
然而，目前商用导线架式封装体在散热性能及电磁干扰(EMI)屏蔽性能方面还存在不足之处。因而，在集成电路封装技术中，还需要降低对EMI的敏感性及减少EMI辐射，同时还需改善散热性能及电性能。
发明内容
本发明涉及改善IC封装体的散热性能及电磁干扰(EMI)屏蔽性能的装置及方法。
根据本发明的一方面，提供一种导线架式IC器件封装体，包括第一和第二散热封帽(heat spreader cap)，第一封帽和第二封帽都具有相对设置的第一表面和第二表面。第一封帽第二表面的第一部分内部形成一空腔(cavity)。第一封帽第二表面的平坦的第二部分连接到导线架的第一表面。导线架包括晶粒托盘(die attach pad，简称DAP)、多个引线、多个与DAP相连的连接杆(tiebar)。导线架第一表面的晶粒托盘上安装有至少一个IC晶粒。类似地，第二封帽安装在导线架的第二表面，使得导线架位于第一和第二封帽之间，第一和第二封帽其中有一个靠近印刷电路板。第一封帽、第二封帽及导线架构成包围IC晶粒的密围结构。
根据本发明的另一方面，提供一种装配IC器件封装体的方法。包括：形成导线架。将至少一个晶粒安装到导线架第一表面的晶粒托盘上。焊线(wirebond)连接在IC晶粒和导线架之间。将第一封帽和第二封帽分别安装到导线架上彼此相对的第一表面和第二表面上。第一封帽、第二封帽及导线架构成包围IC晶粒的密围结构。使用密封材料填充密围结构以至少将IC晶粒密封起来，或使用惰性气体如氖充满密围结构。裁切(trim)导线架的外支撑环部分。弯折(bend)部分引线，形成肩部弯曲(shoulder bends)，以便引线端部连接到电路板上。密围结构将IC晶粒工作过程中产生的热量散发出去。另外，密围结构能够屏蔽IC晶粒发出的电磁干扰，以及屏蔽来自封装体外部向IC晶粒辐射的电磁干扰。
根据本发明的一方面，提供一种集成电路(IC)器件封装体，包括：
IC晶粒；
第一封帽；
第二封帽；及
导线架，其具有彼此相对的第一和第二表面，并包括：
位于其中部的晶粒托盘；
从所述晶粒向外呈放射状延伸的多个引线；
多个连接杆，每个连接杆有一端与所述晶粒托盘相连；
其中：
所述晶粒安装在晶粒托盘上；
所述第一封帽安装在导线架的第一表面，第一封帽的平坦边缘部分连接于导线架的第一表面；
所述第二封帽安装在导线架的第二表面，第二封帽的平坦边缘部分连接于导线架的第二表面；
所述第一封帽、第二封帽及导线架构成包围所述IC晶粒的密围结构。
在本发明所述的封装体中，所述第一封帽和第二封帽电连接到一个电位，用以屏蔽所述IC晶粒发出的电磁干扰，以及屏蔽来自封装体外部的向IC晶粒辐射的电磁干扰。
在本发明所述的封装体中，所述IC晶粒的电位连接于晶粒托盘。
在本发明所述的封装体中，所述多个引线中有至少一个引线连接于所述多个连接杆中的至少一个连接杆，使得所述晶粒托盘电连接于多个引线中的至少一个引线。
在本发明所述的封装体中，所述第一封帽和第二封帽电连接于所述至少一个引线，以将所述第一封帽和第二封帽连接到所述电位，使得所述密围结构形成法拉第笼(Faraday Cage)。
在本发明所述的封装体中，所述多个连接杆中的每一个连接杆都与多个引线中的每一个引线电绝缘，其中，所述晶粒托盘通过至少一个焊线连接于所述多个引线中的至少一个引线。
在本发明所述的封装体中，所述第一和第二封帽电连接于所述多个连接杆中的至少一个连接杆，将所述第一封帽和第二封帽连接到所述电位，以使所述密围结构形成法拉第笼。
在本发明所述的封装体中，所述多个连接杆中的每一个连接杆都与多个引线中的每一个引线电绝缘，其中，通过至少一个焊线将所述IC晶粒第一表面上的至少一个接合焊盘(bond pad)连接到至少一个引线。
在本发明所述的封装体中，所述第一和第二封帽电连接于所述多个连接杆中的至少一个连接杆，将所述第一封帽和第二封帽连接到所述电位，以使所述密围结构形成法拉第笼。
在本发明所述的封装体中，至少有一个引线熔接到晶粒托盘上形成熔接引线。
在本发明所述的封装体中，所述第一封帽和第二封帽电连接于所述熔接引线，以将所述第一封帽和第二封帽连接到所述电位，使得所述密围结构形成法拉第笼。
在本发明所述的封装体中，所述多个连接杆和多个引线不共面(coplanar)，其中有至少一个连接杆通过至少一个焊线连接到至少一个引线。
在本发明所述的封装体中，第一和第二封帽围成的空腔将晶粒包围，其中空腔内充有惰性气体。
在本发明所述的封装体中，IC晶粒位于晶粒托盘和封装体朝向印刷电路板安装侧之间。
在本发明所述的封装体中，晶粒托盘位于IC晶粒和封装体朝向电路板安装侧之间。
在本发明所述的封装体中，多个连接杆中的至少一个连接杆比其它连接杆宽。
在本发明所述的封装体中，封帽平坦边缘部分中至少有部分涂敷有绝缘材料，使得封帽与多个引线电绝缘。
在本发明所述的封装体中，多个引线中至少一个引线是熔接引线，其宽度比其它引线宽。
在本发明所述的封装体中，进一步包括：
封帽平坦边缘部分伸出有至少一个突出部；及
导线架的表面对应于该至少一个突出部处设置有至少一个匹配座，其中所述至少一个突出部连接于所述至少一个对应匹配座，从而使封帽与导线架的结构连接得以改进。
在本发明所述的封装体中，还包括用于密封IC晶粒的密封材料。
在本发明所述的封装体中，第一封帽具有外表面，其与第一封帽和第二封帽之间的空腔相对，其中第一封帽包括：
至少一个贯穿第一封帽的开口，其开设在第一封帽外表面并与空腔相通。
在本发明所述的封装体中，第一封帽具有外表面，其与第一封帽和第二封帽之间的空腔相对，其中第一封帽包括：
至少一个贯穿第一封帽的开口，以便于将密封材料注入所述空腔。
在本发明所述的封装体中，第一封帽具有外表面，其与第一封帽和第二封帽之间的空腔相对，其中第一封帽包括：
至少一个贯穿第一封帽的开口，以便释放密围结构内的空气压力。
在本发明所述的封装体中，第一封帽具有外表面，其与第一封帽和第二封帽之间的空腔相对，进一步包括：
连接于第一封帽外表面的散热器(heat sink)。
在本发明所述的封装体中，采用导热导电连接装置(means)将第一封帽连接到电路板。
在本发明所述的封装体中，所述连接装置包括焊料。
在本发明所述的封装体中，所述连接装置包括导电环氧树脂。
在本发明所述的封装体中，所述第一封帽、第二封帽的平坦边缘部分与导线架之间的间隙由密封环密封。
在本发明所述的封装体中，所述密封环包括多个分段。
在本发明所述的封装体中，密封环的全部空隙中充满空气。
根据本发明的另一方面，提供一种装配集成电路(IC)器件封装体的方法，包括：
(a)形成导线架，所述导线架具有位于中部的晶粒托盘、多个引线、连接于引线端部的外支撑环及多个连接杆；
(b)将IC晶粒安装到晶粒托盘上；
(c)在IC晶粒托盘和导线架之间连接焊线；
(d)将第一封帽连接于导线架第一表面的至少一部分，使得第一封帽的平坦边缘部分连接于导线架的至少一部分；
(e)将第二封帽连接于导线架第二表面的至少一部分，使得第二封帽的平坦边缘部分连接于导线架的至少一部分；
(f)第一封帽、第二封帽及导线架形成密围结构。
(g)将外支撑环从导线架上裁切掉。
在本发明所述的方法中，进一步包括：
(h)至少将晶粒托盘第一表面上的晶粒密封到密封材料中。
在本发明所述的方法中，进一步包括：
(h)向第一封帽和第二封帽之间的空腔内充惰性气体。
在本发明所述的方法中，进一步包括：
(h)在步骤(d)之前，在导线架的一部分上涂敷导电材料。
在本发明所述的方法中，步骤(d)和步骤(e)包括：
将第一封帽平坦边缘部分上的突出部连接到导线架中对应的匹配座上，使第一封帽与导线架的连接得以改进。
在本发明所述的方法中，步骤(c)包括：
通过焊线将IC晶粒的托盘连接到导线架，以使密围结构电连接到一个电位。
在本发明所述的方法中，进一步包括：
(h)形成贯穿第一封帽的开口，其开设在第一封帽外表面，并使所述开口与第一封帽和第二封帽形成的空腔相通。
在本发明所述的方法中，进一步包括：通过所述开口将密封材料注入所述空腔。
在本发明所述的方法中，进一步包括：
允许密围结构内部的空气压力通过所述开口释放。
在本发明所述的方法中，进一步包括：
(h)在第一封帽的外表面连接散热器。
在本发明所述的方法中，进一步包括：
使用密封层来密封封帽的突出部与导线架之间的间隙。
在本发明所述的方法中，所述密封层为环氧树脂。
通过以下详细说明，可以显而易见地理解本发明的其它优点和特征。请注意，概述和摘要部分提出了一个或多个典型实施例，但并未说明发明者所预期的所有实施例。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图可进一步解释本发明的原则，并使本领域技术人员能更好地理解和使用本发明。
图1是传统塑胶方形扁平封装(PQFP)的典型结构示意图；
图2是PQFP的散热通道实例的示意图；
图3A-3D是球栅阵列(BGA)集成电路(IC)封装的示意图；
图4A-4B是导线架IC封装的示意图；
图5A-5E是根据本发明实施例的散热封帽的示意图；
图6A-6C是根据本发明实施例的导线架的俯视图；
图7A-7M是根据本发明实施例的导线架式IC封装的横截面视图；
图8A-8E是根据本发明实施例的装配中的导线架式IC封装的俯视图；
图9A-9D是根据本发明实施例的装配中的导线架式IC封装的侧视图；
图10A和10B是根据本发明的导线架式IC封装实施例的装配流程图；
图11A-11C是密封环实施方式的示意图；
图12A和12B分别是封帽的反向杯形设计的正视图和顶视图；
图13A和13B分别是带有接触片(contact stand)的封帽的正视图和顶视图，其中接触片带熔接引线(fused lead)。
以下将参照附图结合实施例对本发明进行详细描述。附图中，同一个附图标记在各幅附图中用于表示相同的或功能相似的部件。另外，附图标记最左边的数字用于标识该附图标记首次出现的那幅附图的编号。
具体实施方式
概述
本发明涉及在集成电路封装中改进散热性能、电磁干扰(EMI)屏蔽性能和/或环境防护性能的装置及方法。在本发明的实施例中，IC晶粒安装在位于导线架中部的晶粒托盘(DAP)上，导线架的四周设置有多个引线。在一个实施例中，封装体配置为晶粒朝上(die-up)封装。而在另一实施例中，封装体配置为晶粒朝下(die-down)封装。
在本发明的一个实施例中，金属散热封帽(封帽)与导线架相连接(例如电连接、结构连接和/或热连接)，形成一个密围结构。在一实施例中，采用或不采用导热和/或导电粘胶实现连接，诸如含有金属颗粒或薄片的焊料或环氧树脂。在另一实施例中，封帽与导线架的连接杆(tie bar)相连接。导线架的连接杆焊接或熔接在导线架的引线上。在另一实施例中，封帽直接连接在引线上。在又一实施例中，封帽连接在DAP上。封帽可连接于DAP、引线和连接杆中的任意组合上。在一实施例中，封帽上的突出部(tab)与导线架上的匹配座(matching receptacle)紧密配合，以改善连接强度和总体结构强度。可采用焊线(wire bond)将晶粒连接到导线架的引线和/或DAP上。
由两个封帽和导线架一起构成的密围结构近似于等电位表面或法拉第笼(Faraday Cage)，其包围着晶粒和相应的互连引线。在一实施例中，采用的密围结构材料是非常好的导热体且具有相对较强的刚度(例如铜或铜合金，诸如C194、C151、C7052或EFTEC/64T)。这种密围结构可以改善EMI屏蔽性能、改善一个或多个晶粒的散热性能、增强封装刚性、提高对环境(例如机械震动、摇动、撞击、压力、温度、湿度、腐蚀等)的防护性能。
在一实施例中，晶粒和焊线(wirebond)密封在密封材料中，如塑封料(molding compound)，以提高对环境的防护性能。塑封料可以将封帽全部覆盖住。在另一实施例中，封帽可被塑封料部分覆盖，或者也可不被塑封料覆盖。
在另一实施例中，晶粒和焊线密封在如上所述的密围结构中。而其间形成的空腔内充有隋性气体(如氖气)以提供环境防护性能。
在本发明一实施例中，两个金属封帽中的其中一个连接至外部散热器(external heat sink)或者两个金属封帽都连接至外部散热器，以进一步提高封装体的散热性能。
应注意的是，本说明书中提及的“一个实施例”、“一实施例”、“示例性实施例”等等指的是所描述的实施例可能包括某特定特征、结构或特点，但是并不是每一个实施例都必定包括该特定特征、结构或特点。此外，这些短语不一定指的是同一个实施例。还有，当结合某一实施例描述某特定特征、结构或特点时，无论是否明确说明，本领域的技术人员应当知悉，这些特定特征、结构或特点也可以结合到其它实施例中。
集成电路封装的实例
图1所示为塑胶方形扁平封装(PQFP)100的横截面示意图。IC晶粒150通过导热和/或导电粘胶170粘贴在导线架110的晶粒托盘(DAP)140部位，该导线架110通常由铜或铜合金制成。焊线130为晶粒150、DAP和导线架引线180之间提供电连通。IC晶粒150和焊线130被密封在密封材料120中(通常为塑胶)以避免环境中恶劣因素的影响。引线180(如有的话)可以是直的或弯曲的，可延伸出封装体100的一边或多边。针对不同系列的导线架式封装的更多说明请参见C.A.Happer，Electronic Packaging and InterconnectionHandbook，3rd edition，McGraw-Hill，New York，pp.7.61-7.67，2000，在此将全文引用
采用塑胶塑封料密封的导线架式封装体100的散热性能普遍较差。在导线架式封装体100中，DAP通常与导线架引线180是分离开的，而引线180延伸到密封材料120的外部。塑胶方形扁平封装(PQFP)100的内部和向外的散热通道如图2所示。晶粒150的活动表面上产生的热量通过通道210传导到密封材料120和导线架110中。导线架110将一部分热量传导给与该封装体110相连的印刷电路板160。密封材料120通过传送通道(convection path)220和辐射通道(radiation path)230将热量传送到周围环境中。典型的密封材料120的热传导系数较低，如约在0.2-0.9W/m.K。因此，为将工作过程中产生的热量通过密封材料120传送出去，晶粒150的温度必须上升到相对较高值。
另外，导线架式封装体100的电磁干扰(EMI)屏蔽性能普遍较差。导体中当电流发生变化时，会向四周辐射电磁波。电磁波以光速在空间传播，当该电磁波不必要时，人们称其为电磁干扰。当导体中的电流变化率相对较低时，辐射出少量的长波低频电磁波。而导体中的电流变化率相对较高时，辐射出大量的短波高频电磁波。不必要的高频电磁辐射有时也称为射频干扰(RFI)，为简便起见，本申请中将所有不必要的电磁辐射都视为EMI，而不论其频率高低。
IC晶粒150对较高频率的EMI更加敏感。因为高频EMI的能量更大，它们可能在IC晶粒上的金属线路(metal trace)中产生较大的电压波动。由于现代IC门电路尺寸小，且以低信号电压工作。这样，由高频EMI引起的信号线上的电压波动会使逻辑状态发生改变，从而给电子器件造成计时(timing)和逻辑错误。
密封材料120对电磁辐射而言通常是透明的。参见图1，晶粒150产生的电磁辐射将泄露出封装体100，对相邻元件的工作造成潜在干扰。反之，来自相邻元件的EMI也会进入封装体100，对晶粒150的工作造成干扰。
图3A是具有改进性能的球栅阵列(BGA)封装体的示意图。图3A示出了BGA封装体300的截面图，其中IC晶粒150安装在印刷电路基片310上，并由密封材料120密封，通过焊球(solder ball)330与PCB 160电连接。与封装体300相似的封装细节，请参见专利号5,977,626，名称为“Thermally andElectrically Enhanced PBGA Package”，发明人为Wang等的美国专利，本申请引用其全部内容。BGA封装体300包括内装式(drop-in)散热片320以助于密封材料120中的热量散出。然而，在封装体300中是不允许IC晶粒150与散热片320直接接触的。这是为避免IC晶粒150的工作表面及焊线130与散热片320之间出现短路。相应地，IC晶粒150产生的热量必须通过密封材料120才能到达散热片320，从而有部分热量会留在BGA封装体300中。此外，如果有屏蔽作用，内装式(drop-in)散热片320只能提供有限的EMI屏蔽。例如，BGA封装体300外部产生的EMI会透过印刷电路基片310并干扰IC晶粒150的工作。此外，IC晶粒150产生的EMI也会通过金属线路开口或印刷电路基片310中的缺口泄漏出BGA封装体300。
图3B是BGA封装体302的截面图，除散热片325的设置不同之外，BGA封装体302与BGA封装体300相似。有关与封装体302相似的封装体请参见专利号为6,552,428，名称为“Semiconductor Package Having An Exposed HeatSpreader”，发明人为Huang等的美国专利，本申请引用其全部内容。与BGA封装体300一样，BGA封装体302也存在同样的散热和EMI屏蔽问题。密封材料120和印刷电路基片310会将IC晶粒150产生的热量限制(trap)在BGA封装体302中。BGA封装体302内由晶粒150产生的EMI会透过印刷电路基片310并泄漏到封装体302外部，干扰其它器件的工作。反之，BGA封装体302外部产生的EMI会透过印刷电路基片310并干扰IC晶粒150的工作。
图3C是BGA封装体304的截面图，其中通过导热块(heat slug)360在IC晶粒150和PCB 160之间提供热连接和电连接。有关与封装体304相似的封装体请参见专利公开号20030057550-A1，名称为“Ball Grid Array PackageEnhanced with a Thermal and Electrical Connector”的美国专利申请，本申请引用其全部内容。IC晶粒150直接安装在增强板(stiffener)340的上表面。导热块360直接安装在增强板340的下表面，并配置导热块360使其有一面安装在PCB 160上。BGA封装体304有助于将热量从IC晶粒150传送到安装有BGA封装体304的PCB 160上。导热块360作为从金属增强板340向PCB板160导热及导电的热连接和电连接件。增强板340和导热块360均可以由金属材料制成。增强板340可以通过焊线130连接到晶粒150上的接地焊盘(ground pad)。虽然接地的金属增强板340能够防止部分EMI穿透，但是晶粒150的上表面完全暴露在来自上方的EMI中。
图3D是BGA封装体306的截面图，其中包括金属增强板340和金属封帽350。有关与封装体306相似的封装体细节请参见申请日为2004年4月23日，专利公开号为20050280127，名称为“Apparatus And Method For Thermal AndElectromagnetic Interference(EMI)Shielding Enhancement In Die-upArray Packages”的美国专利申请，本申请引用其全部内容。晶粒150位于由金属增强板340和金属帽350构成的外壳(enclosure)内。金属增强板340与金属帽350相连接(例如电连接、热连接和/或结构连接)，以改善EMI屏蔽性能、热性能及环境防护性能。
图4A示出了“导线架”式封装体400。有关与封装体400相似的封装体细节请参见专利号为5,294,826，名称为“Integrated Circuit Package andAssembly Thereof for Thermal and EMI Management”的美国专利，本申请引用其全部内容。金属屏蔽罩(metal shield)410集成到晶粒朝下(die-down)的导线架式封装体400。电接地的薄板状金属屏蔽罩410覆盖着导线架式封装体400的顶部。然而，EMI还是可以通过导线架式封装体400的底部穿入或透出，并且需要在PCB 430上安装接地板420。接地板420与金属屏蔽罩410之间足够大的间隔使得EMI能够穿入导线架式封装体400或从导线架式封装体400透出。
图4B示出了导线架式封装体405。有关与封装体405相似的封装体细节请参见专利号为5,650,659，名称为“Semiconductor Component PackageAssembly Including an Integral RF/EMI Shield”的美国专利，本申请引用其全部内容。导线架式封装体405中包含有屏蔽盒450，该屏蔽盒450完全被密封材料120包围。IC晶粒150安装在屏蔽盒450的内部。屏蔽盒450安装在导线架110上并电接地。屏蔽盒450具有绝缘内层和由金属薄片制成的导电外层。封装体405同样也存在如前所述的导线架式封装体(如图1所示的封装体100)的散热不足的缺陷。
封帽结构的实例
根据本发明的实施例，IC封装体中包含第一封帽和第二封帽。本节对第一封帽和第二封帽的结构进行说明。对这些结构的描述只是出于举例说明本发明的目的，并不是想对本发明进行限制。还有，封帽的尺寸和/或比例也不受此处所描述的实施例的限制。再有，此处所描述的封帽结构的要素可以任何方式结合。
图5A是封帽510的截面示意图。图5B是根据本发明一实施例的封帽510的仰视图。封帽510是可集成到IC封装体中的第一和第二封帽的实例。封帽510可集成到各种集成电路封装体中，如图7A-7I所示，将在后面进行详细说明。这些封装体可包括导线架，如图6A-6C所示，将在后面进行详细说明。
在一实施例中，封帽510包括顶部590、侧壁592和沿封帽510的底部四围向外延伸的边缘594。侧壁592将顶部590与边缘594连接(例如电连接、结构连接和热连接)到一起。虽然图5A中所示为平面形顶部590，但顶部590也可以是非平面形(例如曲面形、凹面形、凸面形、半球形或其它形状)。虽然图5A和5B示出的是向外倾斜(angled-outward)的侧壁592，但侧壁592也可以是垂直的或从顶部590向内倾斜(angled-inward)。此外，侧壁592的横截面不限于直线形，如本领域的技术人员知晓，也可以是其它的横截面形状，诸如向内弯或向外弯的曲线形。
封帽510还具有第一表面580和第二表面585。第二表面585构成封帽510的底部中的空腔(cavity)570的上表面。边缘594围绕空腔570。图5A所示的空腔的形状为梯形截面，但也可以是其它形状(例如，正方形、矩形、不规则形等)。虽然图5B所示的第二表面585为圆形，但第二表面585也可以是其它形状。另外，封帽510可以是各种形状，诸如圆形、矩形、正方形、椭圆形或其它任何形状。
在封帽510中，边缘594的底面设有一个或多个突出部515a-e。突出部515a-e可以是各种形状。例如图5A和5B示出了平截头形突出部515a、圆锥形突出部515b、一对517圆锥形突出部515c、515d，以及长方形突出部515e。封帽510不受所示突出部515的形状、尺寸、位置或数量的局限，其也可以具有零个或多个任意形状、任意尺寸、位于任意位置的突出部。
在将封帽510集成到带有导线架的IC封装体中时，封帽510的外围尺寸最好等于(如，参见图7C)或小于(如，参见图7A)导线架“肩部弯曲(shoulderbends)”处的外围尺寸，以便于对电路板上的引线连接进行目检。在另一实施例中，封帽510的外围尺寸延长到导线架“肩部弯曲(shoulder bends)”之外，产生一个间隔788，如图7C所示。从制造工艺角度考虑，封帽510的外围最好小于导线架内支撑环630(参见将在后面讨论的图6A和8C)的尺寸。内支撑环630也称为堤坝(dam bar)。虽然所讨论的实施例中封帽510具有特定的尺寸，但本领域的技术人员知晓也可以采用其它尺寸的封帽。
在一实施例中，封帽510可配置为连接有外部散热器(参见将在后面讨论的图7F)。在另一实施例中，封帽510可配置为热连接和/或电连接到一个电路板(参见将在后面讨论的图7G和7H)。该电路板可以是各种类型的电路板，如本领域的技术人员知晓的印刷电路板(PCB)、印刷线路板(PWB)等。
封帽510可以由导热和/或导电材料如金属制成。例如，封帽510的材料可以包括铜、铜合金(例如C194、C151、C7052或EFTEC/64T)、铝、铝合金、铁磁体材料、薄板状铜或铁等。也可采用其它金属和金属/合金组合物、或其它导热和/或导电材料(例如陶瓷、金属化塑胶、敷有金属薄片的塑胶或陶瓷等)。封帽510和导线架可采用相同材料制成，也可以采用不同材料制成。当封帽510和导线架采用相同材料制成时，或采用热膨胀系数相同的材料制成时，可以提高结构完整性，如减小晶粒(夹于封帽和导线架之间)上的热应力。另外，封帽510的厚度根据具体应用而定，可以是任意厚度。例如，封帽510的厚度可以在0.1至0.5mm范围内。作为选择，封帽510的厚度可以选择为小于1.0mm。
在一实施例中，边缘594的底面或部分底面涂敷或压制有一层绝缘材料(例如焊料掩膜(solder mask)、绝缘薄膜等)。采用这种措施可以防止封装体装配后引线短路。
另外，在一实施例中，封帽510具有贯穿第一表面580和第二表面585的开口。例如，根据本发明的一实施例，图5C和5D所示的封帽510在侧壁592上设置有开口或狭槽520。虽然图5C和5D所示侧壁592上的狭槽520为长方形或梯形，但狭槽520也可以是其它形状。
再有，根据本发明的一实施例，也可以在封帽510的顶部590开设洞孔/开口530，如图5E所示。封帽510上可开设任意数量的洞孔，并且洞孔530可以是任意形状的。
在制造过程中，封帽510上的洞孔530和狭槽520使密封材料120能够注入到空腔570中。此外，狭槽520和洞孔530可以使空腔570中出现的压力增加(制造过程中或制造完成后)得以释放。由于较小的洞孔530和狭槽520需要较大的压力使密封材料120流入或注入到空腔570中，因而从制造工艺方面考虑，一般希望采用较大的洞孔530和狭槽520。但是，在一实施例中，需要限制封帽510上洞孔530和狭槽520的尺寸，以减小EMI的透射。在一实施例中，洞孔530和狭槽520的直径范围为0.5-3.0mm。在一实施例中，采用1.5mm的直径，以屏蔽具有约10GHz最高次谐波频率的EMI。封帽510的外表面可以完全或部分密封在密封材料120中，或者也可以不用密封材料120覆盖。
导线架结构的实例
本节描述导线架结构的实施例。从其中的启示得出其它实施例对本领域技术人员而言是显而易见的。此处所描述的导线架各部件的实施例也可以任意方式结合到导线架中。
图6A-6C是根据本发明实施例的各种导线架结构。图6A所示的导线架600具有一个晶粒托盘(DAP)605、多个引线607、多个连接杆(tie bar)620、内支撑环630和外支撑环632。图6A中，导线架600为矩形，围绕其外围的是一个矩形外支撑环632。矩形外支撑环632包括第一外周边634a、第二外周边634b、第三外周边634c和第四外周边634d，这四条边连成矩形环。DAP 605位于导线架600的中部。DAP 605为矩形。在图6A所示的实施例中，连接杆620从DAP 605的四个角向外延伸。
引线607从外支撑环632垂直向内延伸。引线607同时还连接到内支撑环630，该内支撑环630构成一个围绕DAP 605的矩形。靠近外支撑环632四个角的引线607a-h连接到连接杆620。引线607a连接在导线架600外周边634a和连接杆620a之间。引线607b连接在导线架600外周边634a和连接杆620b之间。引线607c连接在导线架600外周边634b和连接杆620b之间。引线607d连接在导线架600外周边634b和连接杆620c之间。引线607e连接在导线架600外周边634c和连接杆620c之间。引线607f连接在导线架600外周边634c和连接杆620d之间。引线607g连接在导线架600外周边634d和连接杆620d之间。引线607h连接在导线架600外周边634d和内支撑环630之间。引线607由导线架600中的外支撑环632和内支撑环630支撑。引线607(除引线607a-h外)均包括位于内支持环630内部的内引线部分636，其通常与导线架600中心呈放射状取向。
虽然图6A-6C所示的导线架600、DAP 605和内支撑环630都是矩形(例如正方形)，但其也可以采用其它形状(例如圆形、椭圆形、曲线矩形等)。此外，引线607的数量也不局限于图6A所示，在实施例中，导线架引线607的数量可以更多或更少。
连接杆620a-620d是导线架600中的条状部分，其连接在DAP 605对应角和导线架600对应角的一个或多个引线607a-g端之间。每个连接杆620a-620d的宽度可以一致或不一致(例如逐渐增大宽度)。在另一实施例中，连接杆可以延伸到内支撑环630上，且不与任何引线连接。例如，图6B中的连接杆610连接到内支撑环630且不与任何引线相连。另外，连接杆可以延伸到内支撑环630上，并与一个或多个引线连接。例如，图6B中的连接杆620e延伸到内支撑环630上，并与引线607k和6071相连。还有，连接杆可以是加宽的。例如，图6B中的连接杆620e是加宽的(即比另一个连接杆610宽)。还可以有一个或多个熔接引线，其中一个或多个引线直接熔接到DAP 605。例如，图6B所示的引线607x和607y的一端都熔接到DAP 605，形成了熔接引线620x，这样实际上也将引线607x和607y电连接。在另一实施例中，可使任意数量的引线形成熔接引线。一个或多个引线也可熔接到其它引线。图6B还示出了引线609，其上引线607i以并排方式熔接到第二引线607j。熔接引线609比其它引线607宽。可采用这种方式将任意数量的引线熔接到一起。
作为选择，导线架600可以不含加宽的熔接引线，也可以不含熔接的连接杆620x。另外，如图6B所示，导线架600可包含一个或多个不与引线607连接的连接杆610。如图6B所示，连接杆610的一端连接于DAP 605的一角，连接杆610的另一端从DAP 605呈放射状向外延伸，且不与引线607连接。
在图6C所示的实施例中，连接杆620a-d上设有匹配座615。匹配座615对应于封帽510上的突出部515。与突出部515的设置相配合，匹配座615可包括矩形匹配座615a、一对617圆锥形匹配座615b和615c、一对619圆形匹配座615d和615e及圆形匹配座615f。当然，匹配座615不限于这些形状、形状的组合、数量、位置或尺寸。匹配座615可以是凹坑状(未完全穿透导线架600)或通孔状(完全穿透导线架600)。导线架600可以包括任意数量具有任意尺寸、形状和位置的匹配座615。导线架600上的匹配座615可配置为与封帽510上的突出部515相连接，从而增强结构强度，同时增强热连接和电连接性能。
此外，在集成到IC封装体之前或之后，从导线架600上裁切掉内支撑环630和外支撑环632。这样，引线607就不再与支撑环630和632电连接。
导线架600的材料包括金属，诸如铜、铜合金(例如C194、C151、C7052或EFTEC/64T)、铝、铝合金、铁磁体材料、其它金属和金属/合金组合物、或其它导热导电材料。封帽510与导线架600可采用同种材料制成，也可采用不同材料制成。根据应用的不同，导线架600可有各种厚度。例如，导线架600的厚度范围可以是0.05mm至0.5mm。在另一实施例中，导线架600的厚度小于1.17mm厚。
在一实施例中，导线架600在晶粒和电路板基片之间提供电连接(例如通过引线607)。此外，在另一实施例中，导线架600为IC封装体提供增强(stiffening)和/或结构支撑。在另一实施例中，导线架600为IC封装体提供散热渠道。在另一实施例中，导线架600是电导体，可做为IC封装体的电位层或接地层。在各实施例中，根据特定应用的需要，导线架600可配置为提供增强、散热和电导体的任何组合方式。
导线架/封帽密围结构实例
本节描述IC封装体的实施例。从其中的启示得出其它实施例对本领域技术人员而言是显而易见的。此处所描述的IC封装体各部件的实施例也可以任意方式结合到IC封装体中。
图7A是根据本发明实施例的IC封装体700。如图7A所示，第一封帽706和第二封帽710连接在导线架600上。第一封帽706和第二封帽710可包括前述封帽510的各种特征，也可包括其它特征。如图7A所示，晶粒150和第一封帽706都装在DAP 605的同一侧。第一封帽706装在导线架600的上表面，晶粒150位于第一封帽706的空腔570内部或下方。第二封帽710装在导线架600的下表面，与第一封帽706相对。导线架600和第一封帽706、第二封帽710构成一个将晶粒150包围住的密围结构702，从而改进了结构整体性能、EIM屏蔽性能、散热性能和环境(例如机械震动、摆动、腐蚀、潮湿及辐射)防护性能。密围结构702内部形成空腔708。请注意在这些实施例中，在DAP 605上还可安装更多的晶粒和/或其它电子器件。
在一实施例中，第一封帽706、第二封帽710及导线架600可由铜或铜合金材料制成。铜的热传导系数(约为390W/m.K)远大于一般的密封材料120(0.2-0.9W/m.K)。因此，晶粒150产生的热量可通过粘接剂170传送到DAP 605，并通过引线607、第一封帽706和第二封帽710传送出封装体。而且，在图7A的实施例中，由于第一封帽706、第二封帽710和导线架600是电连接的，它们构成了一个近似等电位表面，使得密围结构702相当于一个理想的法拉第笼(Faraday Cage)。采用这种方式使晶粒150与外部EMI隔离。同时，还可为外部器件屏蔽晶粒150产生的EMI。由于与密封材料120常用的固化塑胶塑封料(cured plastic molding compound)的弹性系数(约25Gpa)相比，铜及铜合金具有非常高的弹性系数(约125Gpa)，本发明的实施例采用铜，改进了结构的刚性和对环境的防护性能。
在一实施例中，第一封帽706和第二封帽710与导线架600相连，但未采用突出部和匹配座方式。在另一实施例中，如图7A所示，第一封帽706和第二封帽710上设有与匹配座615相适配的突出部515。突出部515和对应的匹配座615有助于将第一封帽706和第二封帽710锁紧在导线架600上。进一步而言，突出部515和对应的匹配座615在设置上使得第一封帽706和第二封帽710只能在一个方向正确装配到导线架600上，这对于装配是有利的。请注意，在另一实施例中，第一封帽706和第二封帽710设置有可与导线架600上的突出部互锁的匹配座。
导热和/或导电粘接材料(例如掺有金属或其它导电薄片、焊料等的环氧树脂)可用于改善第一封帽706、第二封帽710和导线架600之间的连接。在设置有突出部515和对应的匹配座615的情况下，可使用粘接材料将突出部515与对应的匹配座615粘接起来。另外，粘接材料还可用于第一封帽706和第二封帽710与导线架600相接触的地方。
可在导线架600上涂敷导电/热材料，以改善其与第一封帽706和第二封帽710的电、热连接性能。在一实施例中，第一封帽706和第二封帽710可安装在导线架600的DAP 605上。在另一实施例中，如图7A所示，第一封帽706和第二封帽710安装在连接DAP 605和引线607的连接杆620上。在又一实施例中，第一封帽706和第二封帽710可安装在一个或多个引线607上。在一实施例中，第一封帽706和第二封帽710可安装在DAP 605、连接杆620和引线607的任意组合上。另外，第一封帽706和第二封帽710的边缘594的部分底面或全部底面可以涂敷一层绝缘材料(例如焊料掩膜、绝缘薄膜等)，以防止与一个或多个引线607短路。再有，第一封帽706和第二封帽710的尺寸可以不相同，这样其安装在导线架600上的位置也不同。例如，将第一封帽706安装在DAP 605上而第二封帽710安装在连接杆620上。
如图7A所示，导线架600的引线607的形状设计使得其能够连接到电路板，如本领域技术人员知悉该电路板可以是PCB、PWB等。例如，如图7A所示，从封装体700延伸出的引线607外部是弯曲的以使引线607接触到PCB。例如，可将引线607弯曲成具有第一弯曲部分720和第二弯曲部分722的“L”型或“曲棍”形。引线607的端部724可以连接到电路板160上，如图7A所示。如图7A所示，引线607可以弯向封装体700背离晶粒150的一面，形成“晶粒朝上(die-up)”封装。作为选择，引线607也可以弯向封装体700朝向晶粒150的一面，形成“晶粒朝下(die down)”封装，(如图7G和7H所示)。
集成电路封装体的其它实例
密围结构如密围结构702结合密封材料(如团性(glob top)或塑胶塑封料)可以提高IC封装体结构的整体性和平面性(planarity)。例如，密封材料与密围结构结合可以降低IC晶粒破裂和分裂的可能性。密封材料120与密围结构相结合还可以提高环境防护能力。例如，密封材料与密围结构相结合的封装体可免受机械应力、碰撞、摇动、化学腐蚀、潮气、热暴露(heat exposure)、辐射等的影响。
另外，直接将IC晶粒安装在密围结构中能够增强对晶粒的支撑力度(mass)，同时有助于减小微噪效应(microphonics)。IC晶粒中的金属痕量具有电阻、电容和电感。当IC封装并装配到电路板上时，IC晶粒内部存在机械应力。摇动、机械震动或温度的突然改变会引起晶粒内部的应力分布发生变化，电阻和电容随之发生变化，从而产生电压波动或漂移。这种现象称为微噪效应。将半导体晶粒直接安装在密围结构中可增加该支撑力度，有助于抑制这些机械震动或摇动，从而减少微噪效应。
由于常用的密封材料(如塑胶塑封料)的热传导系数低(例如约为0.2-0.9W/m.K)，因此成为传统IC封装体的散热瓶颈。在一实施例中，密围结构提供了从IC晶粒的底部表面到封装体外表面的热传送通道，从而消除了该瓶颈。另外，该密围结构采用热传导系数高的材料(例如对于铜约为390W/m.K)制成，因而有助于热量消散。
由第一封帽706、第二封帽710和导线架600构成的密围结构702可以采用不同的配置方式集成到IC封装体中。图7A-7I示出了本发明的一些实施例。例如，图7A所示的封装体700中，晶粒150通过导热和/或导电粘接剂170(如掺有金属或其它导电颗粒或薄片、焊料等的环氧树脂)安装在DAP 605上。如本申请其它部分所述，第一封帽706、第二封帽710连接到导线架600上形成密围结构702，并将晶粒150完全包围。封装体700密封在密封材料120(可使用铸模成型)中。封装体700可安装在电路板160(包括印刷线路板PWB)上。封装体700中，至少一个焊线(wirebond)130将IC晶粒150表面的至少一个接合焊盘(bond pad)连接到导线架600上。
虽然图7A-7M中未示出，但如本文中其它部分指出，有的封装体还可在第一封帽706、第二封帽710上开设一个或多个开口(例如狭槽520和/或洞孔530)。这些开口可作为塑封料成型的灌注口，使密封材料120能够流入或注入到空腔708中。如图7A所示，第一封帽706具有表面704a，第二封帽710具有表面704b，这两个表面都裸露在用于密封封装体700的塑封料120的外面。也就是说，密封材料120没有将封帽706和710完全覆盖。在图7A中，第一封帽706的第二表面585a和第二封帽710的第二表面585b被密封材料120覆盖。图7B所示实施例中，第一封帽706的两个表面(第一表面580a和第二表面585a)和第二封帽710的两个表面(第一表面580b和第二表面585b)都被密封材料120覆盖。图7C所示的实施例中，第一封帽706和第二封帽710都没被密封材料120覆盖。本实施例中的这种封装形式适用于先用密封材料120(例如塑封料)密封，再将第一封帽706和第二封帽710安装到封装体704上这种IC封装工艺。
如图7D所示，导线架600的连接杆620与导线架键合脚或引线750不在一个平面内。在图7D所示的实施例中，连接杆620在引线750的上面。在图7D所示的实施例中，连接杆620在引线750的下面。相对于图7D的实施例而言，图7E实施例的优点是从IC晶粒150的顶部到引线750所需的焊线130(wirebonds)较短。
图7F所示IC封装体710的第一封帽706上设置有外部散热器730。导线架600和第一封帽706提供了散热通道，将热量从晶粒150传送到散热器730，从而传到封装体710外。
本发明的实施例不限于晶粒朝上(die-up)配置。根据本发明的另一实施例，图7G所示的封装体712为晶粒朝下(die-down)配置。与图7A所示的封装体700相比较，封帽710的表面580b裸露在封装体712的底面之外。图7A-7F所示实施例中所具有的特征都可以应用于图7G和7H所示的晶粒朝下配置的实施例中。根据本发明的另一实施例，图7H示出了封装体714。在封装体714中，封帽710的裸露表面580b通过导电和/或导热粘接剂或焊料740连接到电路板160。如本领域技术人员所知，电路板可以是任意类型的电路板，诸如PCB、PWB等。这样，IC晶粒150通过导线架600和封帽710传送出来的热量可传到封装体714外部进入电路板160。封帽710的表面580b可电连接于电路板160上的电源板(power pad)(图7H中未示出)，以改善封装体714的EMI屏蔽性能和电源传输性能(power delivery)。作为选择，封帽710的表面580b可电连接于电路板160上的接地板(ground pad)(图7H中未示出)，以改善封装体714的EMI屏蔽性能和电流返回(current return)。
采用图7I所示的导线架式封装体717还能够进一步降低微噪效应。在这种情况下，图7I所示的半导体晶粒150未采用塑封料密封，以免受外界环境影响。第一封帽706和第二封帽710安装在导线架600的两面，以使半导体晶粒150免受外界环境影响并改善EMI屏蔽性能。图7I所示实施例的优点是消除了塑封料密封IC晶粒150所产生或传递的机械应力。为减少大规模集成(LSI)电子电路中的微噪效应，这一优点是期望有的。摇动、机械震动、压力或温度的突然改变会引起IC晶粒150中应力分布发生变化，随之电阻、电容也发生变化，从而产生电压波动或漂移。图7I所示实施例去掉了与IC晶粒150相接触的塑封料。在用塑胶密封的导线架式封装体中，不同材料的热膨胀系数(CTE)差异很大。例如，硅的CTE＝2.7-3.5ppm/℃，塑胶塑封料的CTE＝13ppm/℃，铜导线架的CTE＝17.2ppm/℃。参见C.A.Happer，ElectronicPackaging and Interconnection Handbook，3rd edition，McGraw-Hill，NewYork 2000，第7.60页表7.8。当温度上升时，不同材料以不同的速率膨胀，由于CTE的差异(也称为CTE失配)将在封装体中产生机械应力。由温度变化引起的各种材料不均匀膨胀产生的应力称为热应力。
图7J所示的IC封装体718中，第一封帽706和第二封帽710完全密封在塑封料中。此外，封帽706和710上设有槽形开口520，用于在注塑过程中注入塑封料，以对晶粒进行密封。在金属封帽空腔708直径较大的情况下，要通过金属封帽侧壁的开口将塑封料注入到晶粒上方的中心区域可能较困难，这需要相当高的灌注压力。通常的优选方法是在金属封帽的顶部开设多个圆形开口(如图5E所示)以注入塑封料。
图7K所示的IC封装体720基本上与图7J的封装体718相似，只是封帽706和710的表面部分裸露在塑封料的顶部和底部之外。
图7L所示的IC封装体722基本上与图7K的封装体720相似，只是封帽706和710的表面全部裸露在塑封料的顶部和底部之外。
图7M所示的IC封装体724基本上与图7I的封装体717相似，但是封装体724包括密封环716，其用于密封散热突出部750与导线架720之间的间隙。在一优选实施例中，密封环由不导电的粘接剂制成，诸如环氧树脂、热固粘接剂、塑封料等。图11A-11C示出了密封环716的不同配置。图11A所示为封装体1100的俯视图，其中的密封环为分开的两段。虽然图11A所示的密封环是分成两段的，但本领域技术人员可以理解，在其它实施例中，密封环也可以是由任意段构成。图11B所示为封装体1102的俯视图，其中密封环716为一个非封闭的连续环。在优选实施例中，非封闭的密封环上的间隙或分段密封环之间的间隙中充满空气，使空腔708(未示出)内气压与外部大气压平衡。图11C示出了IC封装体1104的俯视图，其中密封环716为封闭的连接环。
为了减少热应力，可将第一封帽706和第二封帽710对称地安装在导线架600的两面(顶面和底面)，以形成对称的空腔708(在密围结构702内)。在这种对称结构的封装体中热应力得以补偿和减少。此外，还可在密围结构702内充惰性气体，如氦、氖、氩等。
此外，第一封帽706和第二封帽710增加了晶粒支撑体(例如DAP 605)的力度(mass)，有助于降低因摇动或震动引起应力而产生微噪效应。将半导体晶粒150安装在DAP 605(其吊在密围结构702中)上可以增加力度(mass)，有助于抑制机械震动或摇动对晶粒150和封装体704的影响。
制造工艺实例
图10A是根据本发明的实施例装配图7A所示导线架式封装体700的典型步骤流程图1000。图10B是导线架式封装体700的另一种装配方法的步骤流程图1050。本领域技术人员应当理解，这些装配流程适用于装配任意实施例中的封装体，包括图7A-7I中所示的封装体。基于本文的教导，本领域技术人员显而易见地知道，图11A和11B中的步骤不必以图中所示的顺序进行。根据以下的讨论，其它操作和结构实施例对本领域技术人员而言也是显而易见的。为了说明的目的，以下结合图8A-8E和9A-9D对这些步骤进行详细说明。图8A-8E和图9A-9D分别为在不同的装配阶段本发明实施例的俯视图和侧视图。
图10A所示的流程1000开始于步骤1005。在步骤1005，用金属板(片)料加工形成导线架600。导线架材料及特征在别处已讨论。图8A所示为单个导线架600。图8B所示为导线架板800，其上排列有多个导线架600。导线架板800上的导线架600可以通过各种工艺制造，例如包括成型工艺(moldingprocess)、蚀刻工艺(etching process)或冲压工艺(stamping process)。
在步骤1010，将至少一个IC晶粒150安装到导线架600的DAP 605上。IC晶粒150是通过导热和/或导电粘接剂170(如掺有金属或其它导电颗粒或薄片的焊料或环氧树脂)安装在DAP上。图9A示出了这一装配阶段实施例的侧视图。例如，如图9A所示，每一DAP 605a-e上都安装有晶粒150。
在步骤1015，通过焊线130将IC晶粒150与导线架600的焊盘(pad)相互连接，以在IC晶粒150与引线607、连接杆620和/或DAP 605之间建立电连接。
在步骤1020中，将第一封帽706安装到导线架600上。图8C为部分装配后的封装体810，示出了该装配阶段的导线架式封装体实施例。如图8C所示，第一封帽706安装在导线架600上。图8E所示为包含已部分装配的封装体810的部分装配的板820。图9B所示为部分装配的板820的侧视图。如图9B所示，每个导线架600a-600e上都安装上了第一封帽706。
在步骤1022中，将第二封帽710安装到导线架600上。如图8D所示，第二封帽710安装在导线架600上。导热和/或导电粘接材料可用于改善第一封帽706、第二封帽710和导线架600之间的连接性能。第一封帽706、第二封帽710和导线架600一起形成了将IC晶粒150包围住的密围结构(例如密围结构702)。如图9C所示，每个导线架600a-600e上都安装了第二封帽710。
在步骤1025中，采用密封工艺将部分装配的封装体810密封在密封材料120中。在一实施例中，封装体810被夹在成型底盘(mold chassis)上，以成型用于密封封装体的塑封料。图9D所示为在这一装配阶段中导线架式封装体700的已密封板910的侧视图。如本文中其它部分所讨论的，在一实施例中，第一封帽706和第二封帽710的外围尺寸小于外支撑环632的外围尺寸。这样可以防止密封材料通过引线607之间的间隙流出。在转换成型工艺(transfermolding process)中，内支撑环630也能够在夹紧成型底盘之间起密封作用。
在步骤1030中，裁切(trimmed)内支撑环630和外支撑环632。修整引线607使其形成用于电路板安装的接触插脚(contact pins)，至此导线架式封装体全部装配完毕。例如，可以将延伸出封装体的引线607外面部分弯曲，以使其接触到电路板，如本领域技术人员所知该电路板可以是PCB、PWB等。例如，引线607可以弯曲成“L”或“曲棍”形。另外，引线607可以弯向封装体背离晶粒150的一面，形成“晶粒朝上(die-up)”封装，或者引线607也可以弯向封装体朝向晶粒150的一面，形成“晶粒朝下(die down)”封装。
图10B所示为根据本发明另一实施例的IC封装体装配步骤的流程图1050。步骤1005-1015与图10A所示相同。但是，本实施例的方法不是在成型底盘的外面将第一封帽706和第二封帽710连接到导线架600上，而是在步骤1055、1060和1062，将导线架600、第一封帽706和第二封帽710都放入成型底盘。
在步骤1065中，进行成型工艺。当在本步骤中成型底盘夹紧在一起时，导线架600、第一封帽706和第二封帽710连接到一起，在一实施例中，可以使用塑封料将它们夹在一起。
图12A-12B是封帽设计实例的示意图。图12A是反向杯形(inverted cup)的封帽1200正视图、图12B是顶视图。封帽1200上设有槽形开口520和支架间距(standoff distance)1202，在其四个角上设有导线架接触片(contactstand)。
图13A和13B分别是与图12A和12B所示封帽1200相似的另一封帽设计实例的正视图和顶视图。除槽形开口520和支架间距1202之外，封帽1300还设有带熔接引线(fused leads)的导线架接触片1302。接触片1302的位置可以根据导线架设计进行优选。
总结
尽管上文描述了本发明的各种实施例，但应知晓，这些实施例仅为示例而非限制。本领域技术人员应知晓，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等效替换。因此，本发明不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本发明的保护范围。
相关申请交叉引用
本发明要求于2006年6月1日提交的申请号为60/803,681的美国临时专利申请的优先权，本申请引用并结合其全部内容。
本申请还引用并结合2005年10月20日提交的申请号为11/253,714、名称为“Methods and Apparatus for Improved Thermal Performance andElectromagnetic Interference(EMI)Shielding in Leadframe IntegratedCircuit Packages”的美国专利申请。

Claims (10)

1、一种集成电路器件封装体，其特征在于，包括：
IC晶粒；
第一封帽；
第二封帽；及
导线架，其具有彼此相对的第一和第二表面，并包括：
位于其中部的晶粒托盘；
从所述晶粒向外呈放射状延伸的多个引线；
多个连接杆，每个连接杆有一端与所述晶粒托盘相连；
其中：
所述晶粒安装在晶粒托盘上；
所述第一封帽安装在导线架的第一表面，第一封帽的平坦边缘部分连接于导线架的第一表面；
所述第二封帽安装在导线架的第二表面，第二封帽的平坦边缘部分连接于导线架的第二表面；
所述第一封帽、第二封帽及导线架构成包围所述IC晶粒的密围结构。
2、根据权利要求1所述的封装体，其特征在于，所述第一封帽和第二封帽电连接到一个电位，用以屏蔽所述IC晶粒发出的电磁干扰，以及屏蔽来自封装体外部的向IC晶粒辐射的电磁干扰。
3、根据权利要求1所述的封装体，其特征在于，所述IC晶粒的电位连接于晶粒托盘。
4、根据权利要求3所述的封装体，其特征在于，所述多个引线中有至少一个引线连接于所述多个连接杆中的至少一个连接杆，使得所述晶粒托盘电连接于多个引线中的至少一个引线。
5、根据权利要求4所述的封装体，其特征在于，所述第一封帽和第二封帽电连接于所述至少一个引线，以将所述第一封帽和第二封帽连接到所述电位，使得所述密围结构形成法拉第笼。
6、根据权利要求3所述的封装体，其特征在于，所述多个连接杆中的每一个连接杆都与多个引线中的每一个引线电绝缘，其中，所述晶粒托盘通过至少一个焊线连接于所述多个引线中的至少一个引线。
7、一种装配集成电路器件封装体的方法，其特征在于，包括：
(a)形成导线架，所述导线架具有位于中部的晶粒托盘、多个引线、连接于引线端部的外支撑环及多个连接杆；
(b)将IC晶粒安装到晶粒托盘上；
(c)在IC晶粒托盘和导线架之间连接焊线；
(d)将第一封帽连接于导线架第一表面的至少一部分，使得第一封帽的平坦边缘部分连接于导线架的至少一部分；
(e)将第二封帽连接于导线架第二表面的至少一部分，使得第二封帽的平坦边缘部分连接于导线架的至少一部分；
(f)第一封帽、第二封帽及导线架形成密围结构；
(g)将外支撑环从导线架上裁切掉。
8、根据权利要求7所述的方法，其特征在于，进一步包括：
(h)至少将晶粒托盘第一表面上的晶粒密封到密封材料中。
9、根据权利要求7所述的方法，其特征在于，进一步包括：
(h)向第一封帽和第二封帽之间的空腔内充惰性气体。
10、根据权利要求7所述的方法，其特征在于，进一步包括：
(h)在步骤(d)之前，在导线架的一部分上涂敷导电材料。
CNB200710109234XA 2006-06-01 2007-05-24 集成电路封装体及其装配方法 Active CN100477176C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US80368106P 2006-06-01 2006-06-01
US60/803,681 2006-06-01
US11/527,573 2006-09-27

Publications (2)

Publication Number Publication Date
CN101083231A true CN101083231A (zh) 2007-12-05
CN100477176C CN100477176C (zh) 2009-04-08

Family

ID=38912662

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200710109234XA Active CN100477176C (zh) 2006-06-01 2007-05-24 集成电路封装体及其装配方法

Country Status (1)

Country Link
CN (1) CN100477176C (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194797A (zh) * 2010-03-11 2011-09-21 矽品精密工业股份有限公司 能避免电磁干扰的四方形扁平无引脚封装结构及其制法
CN102779811A (zh) * 2012-07-20 2012-11-14 华为技术有限公司 一种芯片封装及封装方法
CN103295922A (zh) * 2012-03-02 2013-09-11 瑞萨电子株式会社 半导体器件的制造方法和半导体器件
CN104465541A (zh) * 2013-09-17 2015-03-25 南茂科技股份有限公司 芯片封装结构及其制作方法
CN104952856A (zh) * 2015-06-27 2015-09-30 华东光电集成器件研究所 一种双面组装集成电路
CN105514056A (zh) * 2016-01-15 2016-04-20 中山芯达电子科技有限公司 一种利于热量散逸的芯片封装结构
CN105679737A (zh) * 2016-01-15 2016-06-15 中山芯达电子科技有限公司 一种多芯片封装结构
CN107411459A (zh) * 2017-07-17 2017-12-01 陈锋 一种防电磁辐射的被子
CN108029228A (zh) * 2015-09-29 2018-05-11 日立汽车系统株式会社 电子控制装置
CN109273418A (zh) * 2018-11-08 2019-01-25 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种芯片封装结构及方法
CN109742061A (zh) * 2019-01-14 2019-05-10 清华大学 柔性电子器件及其制造方法
CN110676233A (zh) * 2019-09-10 2020-01-10 深圳第三代半导体研究院 一种压接式功率开关模块及其制备方法
CN113809023A (zh) * 2020-06-17 2021-12-17 华为数字能源技术有限公司 一种散热器、封装结构及电子设备

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194797A (zh) * 2010-03-11 2011-09-21 矽品精密工业股份有限公司 能避免电磁干扰的四方形扁平无引脚封装结构及其制法
CN103295922A (zh) * 2012-03-02 2013-09-11 瑞萨电子株式会社 半导体器件的制造方法和半导体器件
CN103295922B (zh) * 2012-03-02 2017-07-18 瑞萨电子株式会社 半导体器件的制造方法和半导体器件
US9484311B2 (en) 2012-07-20 2016-11-01 Huawei Technologies Co., Ltd. Chip package and packaging method
CN102779811A (zh) * 2012-07-20 2012-11-14 华为技术有限公司 一种芯片封装及封装方法
CN102779811B (zh) * 2012-07-20 2015-02-04 华为技术有限公司 一种芯片封装及封装方法
CN104465541A (zh) * 2013-09-17 2015-03-25 南茂科技股份有限公司 芯片封装结构及其制作方法
CN104952856A (zh) * 2015-06-27 2015-09-30 华东光电集成器件研究所 一种双面组装集成电路
CN108029228A (zh) * 2015-09-29 2018-05-11 日立汽车系统株式会社 电子控制装置
CN105679737A (zh) * 2016-01-15 2016-06-15 中山芯达电子科技有限公司 一种多芯片封装结构
CN105514056A (zh) * 2016-01-15 2016-04-20 中山芯达电子科技有限公司 一种利于热量散逸的芯片封装结构
CN107411459A (zh) * 2017-07-17 2017-12-01 陈锋 一种防电磁辐射的被子
CN109273418A (zh) * 2018-11-08 2019-01-25 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种芯片封装结构及方法
CN109742061A (zh) * 2019-01-14 2019-05-10 清华大学 柔性电子器件及其制造方法
CN110676233A (zh) * 2019-09-10 2020-01-10 深圳第三代半导体研究院 一种压接式功率开关模块及其制备方法
CN110676233B (zh) * 2019-09-10 2021-09-24 深圳第三代半导体研究院 一种压接式功率开关模块及其制备方法
CN113809023A (zh) * 2020-06-17 2021-12-17 华为数字能源技术有限公司 一种散热器、封装结构及电子设备

Also Published As

Publication number Publication date
CN100477176C (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
CN100477176C (zh) 集成电路封装体及其装配方法
CN101106111B (zh) 集成电路器件封装体及其装配方法
KR100931900B1 (ko) 상부 및 하부의 통합된 열 확산기들을 갖는 리드프레임ｉｃ 패키지
US7781266B2 (en) Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US7791189B2 (en) Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7432586B2 (en) Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US8169067B2 (en) Low profile ball grid array (BGA) package with exposed die and method of making same
US20070200210A1 (en) Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US7271479B2 (en) Flip chip package including a non-planar heat spreader and method of making the same
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
US7126218B1 (en) Embedded heat spreader ball grid array
US20070273023A1 (en) Integrated circuit package having exposed thermally conducting body
US20060091542A1 (en) Flip chip package including a heat spreader having an edge with a recessed edge portion and method of making the same
JPH0621276A (ja) 熱強化型半導体素子およびその製造方法
US9449903B2 (en) Ball grid array package with improved thermal characteristics
US9230874B1 (en) Integrated circuit package with a heat conductor
US20090108473A1 (en) Die-attach material overflow control for die protection in integrated circuit packages
KR100778913B1 (ko) 냉매를 방열재로 사용한 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1115228

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1115228

Country of ref document: HK

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180504

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: Park Road, Irvine, California, USA, 16215, 92618-7013

Patentee before: Zyray Wireless Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190830

Address after: Singapore Singapore

Patentee after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd.