JPH0729932A - 電力用半導体装置 - Google Patents

電力用半導体装置

Info

Publication number
JPH0729932A
JPH0729932A JP5195100A JP19510093A JPH0729932A JP H0729932 A JPH0729932 A JP H0729932A JP 5195100 A JP5195100 A JP 5195100A JP 19510093 A JP19510093 A JP 19510093A JP H0729932 A JPH0729932 A JP H0729932A
Authority
JP
Japan
Prior art keywords
pad
electrode
main current
semiconductor device
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5195100A
Other languages
English (en)
Inventor
Kazuhiko Mitsui
一彦 三井
Tsuyoshi Nakamura
強 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP5195100A priority Critical patent/JPH0729932A/ja
Publication of JPH0729932A publication Critical patent/JPH0729932A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】高周波応答が良好な大電力用半導体装置を提供
することを目的としている。 【構成】電気絶縁基板と，この電気絶縁基板にそれぞれ
離れて固着された少なくとも第１，第２，第３の電極パ
ッドと，第１と第２の主電流電極と信号電極とを備えて
前記第１の主電流電極が前記第１の電極パッドにハンダ
付けされた半導体素子と，前記第２の主電流電極を前記
第２の電極パッドへ接続する第１のボンディングワイヤ
と，前記信号電極を第３の電極パッドへ接続する第２の
ボンディングワイヤとを備えた電力用半導体装置におい
て，前記第２の主電流電極は前記半導体素子の一方の主
面にほぼ平行して位置する２組の小電極からなり，前記
第２の電極パッドは前記第１の電極パッドに沿ってその
両側に位置する分割パッド部分を備え，前記第１のボン
ディングワイヤは複数の金属ワイヤからなり，これら金
属ワイヤが前記２組の各小電極と至近距離に位置する前
記分割パッド部分をボンディングする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は，セラミック基板のよう
な電気絶縁板にパッドを介して固着された半導体素子を
備えた電力用半導体装置，特に大電力用のＭＯＳＦＥＴ
のような高速スイッチング半導体モジュールに適した半
導体装置に関する。
【０００２】
【従来の技術】電気絶縁板上に種々の方法で固着した金
属板からなるパッドに半導体素子をろう付してなる電力
用半導体装置としては，特開昭６０ー１０３６４９号公
報，特開昭６１ー１４０１５８号公報，特開昭６２ー２
０９８３４号公報，或いは特開平４ー２８７９５２号公
報などに開示されたものがある。
【０００３】例えば特開昭６２ー２０９８３４号公報に
は，図４に示すような絶縁板ユニット構造のパワートラ
ンジスタブロック５０が示されている。このパワートラ
ンジスタブロック５０は，絶縁板５１と，その表面に固
着されたチップマウント用パッド５２と，ワイヤボンデ
ィング用パッド５３，５４とを有している。そして，半
導体チップ５５をチップマウント用パッド５２にマウン
トすると共に，ボンディングワイヤ５６，５７によりワ
イヤボンディング用パッド５３，５４にボンディングし
たものである。なお，必要に応じてダイオード５８など
をパッド５２上にマウントする。
【０００４】このようなパワートランジスタブロック５
０は，図５に示すように，２つの絶縁板５１が放熱用金
属板６０の上に少し離して固着され，図示していない外
部端子がそれぞれのパッドに接続された後，ケース６１
に配設されて樹脂モールドされモジュール化されるが，
高周波電力で動作させるときの問題点などを考慮してお
らない。
【０００５】更に分かり易く説明すると，従来ＭＯＳＦ
ＥＴのパワーモジュールのワイヤボンディングは，前述
記載からも分かるように図６（Ａ），（Ｂ）に示すよう
な構造が圧倒的に多い。ＭＯＳＦＥＴチップ５５は，そ
の下面に形成されたドレイン電極（図示していない）が
チップマウント用パッド５２にハンダ付され，ＭＯＳＦ
ＥＴチップ５５の上面にほぼ平行に配置された２組のソ
ース電極群Ｓ１，Ｓ２のそれぞれが対応するボンディン
グワイヤ５６Ａ，５６Ｂによりソース用の単一のワイヤ
ボンディング用パッド５３に接続されている。そして，
ＭＯＳＦＥＴチップ５５の上面に形成されたゲート電極
Ｇはボンディングワイヤ５６Ｃによりゲート用のワイヤ
ボンディング用パッド５４に接続されている。なお，５
２Ｔ，５３Ｔ，５４Ｔはそれぞれチップマウント用パッ
ド５２，ソース用のワイヤボンディング用パッド５３，
ゲート用のワイヤボンディング用パッド５４からほぼ垂
直に延びる外部端子を示している。
【０００６】しかしこの構造にあっても，ＭＯＳＦＥＴ
チップ５５の上面にほぼ平行に配置された１組のソース
電極群Ｓ１，Ｓ２のそれぞれが対応するボンディングワ
イヤ５６Ａ，５６Ｂによりソース用の単一のワイヤボン
ディング用パッド５３に接続されているので，同図上で
左列に位置するソース電極群Ｓ１と，右列に位置するソ
ース電極群Ｓ２をそれぞれ接続するボンディングワイヤ
５６Ａと５６Ｂとの長さが明らかに異なってしまうため
に，その長さの差異によるインダクタンスの差が高周波
電力では無視出来ない悪影響となって現出する。
【０００７】
【発明が解決しようとする課題】いずれにせよこのよう
な構成にあっては，高周波電力でスイッチング動作する
ときの問題点を考慮していないため，例えば１ＭＨｚ程
度以上の高周波で１００Ａ程度以上の比較的大きい電流
で動作する場合，ボンディングワイヤ５６Ａと５６Ｂと
の長さの差異によるインダクタンスの差及び制御信号電
流路の比較的大きいインダクタンスが，特に急峻な立ち
上がりをもつ制御信号に悪影響を及ぼすため，高周波動
作に適さないという欠点があった。
【０００８】本発明はこのような従来の問題点を解決
し，半導体装置の各ボンディングワイヤのインダクタン
スを極力小さくすると共に，均等化することにより高周
波応答が良好な電力用半導体装置を提供することを主目
的としている。また，各ボンディングワイヤを流れる主
電流により生ずる電圧ドロップをほぼ均一化して，発熱
や電流容量の面で向上させることも目的としている。
【０００９】
【問題を解決するための手段】本発明は前述のような問
題を解決するため，電気絶縁基板と，この電気絶縁基板
にそれぞれ少なくとも離れて固着された第１，第２，第
３のパッドと，第１と第２の主電流電極と信号電極とを
備えて前記第１の主電流電極が前記第１のパッドにハン
ダ付けされた半導体素子と，前記第２の主電流電極を前
記第２のパッドへ接続する第１のボンディングワイヤ
と，前記信号電極を第３のパッドへ接続する第２のボン
ディングワイヤとを備えた電力用半導体装置において，
前記第２の主電流電極は前記半導体素子の一方の主面に
ほぼ平行して位置する２組の小電極からなり，前記第２
のパッドは前記第１のパッドに沿ってその両側に沿って
位置する分割パッド部分を供え，前記第１のボンディン
グワイヤは複数の金属ワイヤからなり，これら金属ワイ
ヤが前記２組の各小電極と至近距離に位置する前記分割
パッド部分とをボンディングするものである。
【００１０】
【実施例】以下図面により本発明の実施例を説明する。
先ず図１により本発明の一実施例であるＭＯＳＦＥＴモ
ジュールについて説明すると，１は熱伝導の良好な銅板
などからなる放熱板（図示せず）に固着されるセラミッ
ク基板のような絶縁基板，２は絶縁基板１に銀ろうなど
で固着される薄い銅板などからなり，１つ以上のＭＯＳ
ＦＥＴチップが搭載される第１のパッドである。３は第
１のパッド２と同一の材質からなるソース用の第２のパ
ッドであり，第１のパッド２の両側にそれと平行に少し
離れて，絶縁基板１に固着された分割パッド部分３Ａ，
３Ｂ及びこれら分割パッド部分３Ａ，３Ｂを結合してい
る橋絡パッド部分３Ｃを備えた第２のパッドであり，４
は第１，第２のパッド２，３とは少し離れて絶縁基板１
上に位置し，第１のパッド２と同一の材質からなるゲー
ト用の第３のパッドである。
【００１１】５は高周波動作が可能な電力用ＭＯＳＦＥ
Ｔチップであり，その下面に備えられた一方の主電流電
極であるドレイン電極（図示せず）が第１のパッド２に
ハンダ付けされる。ＭＯＳＦＥＴチップ５はその上面に
他方の主電流電極としてソース電極を備え，そのソース
電極はＭＯＳＦＥＴチップ５の上面にほぼ平行に２列に
配置された２組の小電極群５Ｓ１，５Ｓ２に分割されて
いる。また，ＭＯＳＦＥＴチップ５は２組の小電極群５
Ｓ１，５Ｓ２の間に信号電極としてゲート電極５Ｇを備
えている。
【００１２】６Ａ，６Ｂは，ＭＯＳＦＥＴチップ５のソ
ース用の小電極群５Ｓ１，５Ｓ２のそれぞれを至近距離
にある分割パッド部分３Ａ，３Ｂにボンディングするボ
ンディングワイヤであり，これらボンディングワイヤは
すべてアルミニウムのような同一金属材料からなり，径
及び長さは互いにほぼ等しい。６ＣはＭＯＳＦＥＴチッ
プ５のゲート電極５Ｇを第３のパッド４にボンディング
するボンディングワイヤである。なお，２Ｔ，３Ｔ，４
Ｔはそれぞれ第１のパッド２，第２のパッド３，第３の
パッド４の外部端子を示している。
【００１３】この実施例では，ソース電極の分割パッド
部分３Ａ，３Ｂが第１のパッド２の両側に，電気的絶縁
距離が確保される程度の僅かな距離だけ離れた位置にあ
り，したがってＭＯＳＦＥＴチップ５のソース用の小電
極群５Ｓ１，５Ｓ２それぞれの小電極と分割パッド部分
３Ａ，３Ｂとの間を接続するボンディングワイヤの長さ
を等しく，かつ最短の長さとすることができるので，そ
れらボンディングワイヤの抵抗，インダクタンスが小さ
くなり，しかも均一になるので，特に高周波のゲート信
号の急峻な立上がりに対する影響を小さくでき，したが
って，大電流で高周波駆動に適した電力用ＭＯＳＦＥＴ
デバイスを得ることができる。
【００１４】次に図２により本発明の他の一実施例を説
明すると，このＭＯＳＦＥＴデバイスは図１に示したＭ
ＯＳＦＥＴの構造に，さらにソース用の小電極群５Ｓ
１，５Ｓ２それぞれに属する複数の小電極をボンディン
グワイヤ６Ｄ，６Ｅで縫うように接続（ステッチボン
ド）し，これらボンディングワイヤ６Ｄ，６Ｅは，第１
のパッド２と短絡しないようドレイン用の第１のパッド
２の窓部７を通して絶縁基板１上に固着された第４のパ
ッド８に接続される。
【００１５】このＭＯＳＦＥＴでは，ゲート電極５Ｇが
接続される第３のパッド４と第４のパッド８との間にゲ
ート信号が印加される。ドレイン・ソース電流は第４の
パッド８を流れることはなく，第１，第２のパッド２，
３を流れるので，従来のようにドレイン・ソース電流の
電流路におけるインダクタンスを含むインピーダンスに
よる電圧降下がゲート・ソース間に印加される制御信号
電圧を低下させることがない。また，従来のゲート・ソ
ース電流路に比べてゲート電極５Ｇと第３のパッド４間
のインダクタンスを小さくできるので，特に高周波制御
信号の立上がり，立下がりへの影響が小さく，したがっ
て良好な高周波駆動が可能になる。
【００１６】次に図３により本発明の他の一実施例を説
明すると，この実施例におけるソース電極の分割パッド
部分３Ａ，３Ｂは，先端部で幅が狭く，分割パッド部分
３Ａ，３Ｂを結合している橋絡パッド部分３Ｃ方向に行
くに従って幅が広がる形状になっている。これは，各ボ
ンディングワイヤ６Ａ，６Ｂを電流が流れるために橋絡
パッド部分３Ｃ方向に行くに従って電流量が大きくな
り，図１及び図２に示したような幅の等しい分割パッド
部分３Ａ，３Ｂでは単位長さ当たりの電圧降下が異なっ
てしまうので，その単位長さ当たりの電圧降下をほぼ等
しくするためである。このようにすることにより，各ボ
ンディングワイヤ６Ａ，６Ｂを流れる電流をほぼ等しく
することができ，電流容量の向上及び発熱の均一化と低
減という面からも好ましい。
【００１７】なお，以上の実施例ではいずれも絶縁基板
１上に単体のＭＯＳＦＥＴチップ５を搭載しただけであ
るが，第１のパッド２を共通にして，あるいは別々にし
て複数の半導体チップを搭載しても良い。第２のパッド
３，第３のパッド４についても同様である。またこの構
造は，ＭＯＳＦＥＴだけでなく，ＩＧＢＴ，静電誘導ト
ランジスタなど他の比較的高周波で動作する電力用半導
体装置にも適用できるのは勿論のことである。
【００１８】
【発明の効果】以上述べたように，本発明によれば，半
導体素子に形成された２組の小電極群とパッド間を接続
する各ボンディングワイヤを等しくし，かつ最短とした
ので，それらボンディングワイヤの抵抗，インダクタン
スが小さくなり，しかも均一になるので，大電流で高周
波駆動に適した半導体装置を得ることができる。また，
主電流路の制御信号路への干渉を無くし，制御信号路の
インダクタンスを小さくしたので，このことが更に良好
な高周波駆動を可能としている。さらにまた，分割パッ
ド部分３Ａ，３Ｂの先端部で幅を狭く，分割パッド部分
３Ａ，３Ｂを結合している橋絡パッド部分３Ｃ方向に行
くに従って幅が広がる形状にすることにより，各ボンデ
ィングワイヤを流れる電流を均等化でき，さらに大電流
で高周波駆動に適した半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の一実施例を説明する
ための図である。
【図２】本発明による半導体装置の他の一実施例を説明
するための図である。
【図３】本発明による半導体装置の他の一実施例を説明
するための図である。
【図４】従来の半導体装置を説明するための図である。
【図５】従来の半導体モジュールを説明するための図で
ある。
【図６】従来の半導体装置を説明するための図である。
【符号の説明】
１・・・・絶縁基板 ２・・・・第１のパッド ３・・・・第２のパッド ３Ａ，３Ｂ・・・・分割パッド部分 ３Ｃ・・・・橋絡部分 ４・・・・第３のパッド ５・・・・半導体チップ ５Ｓ１，５Ｓ２・・・・小電極群 ６Ａ〜６Ｃ・・・ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822 29/78 21/336 7514−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｚ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 電気絶縁基板と，該電気絶縁基板にそれ
    ぞれ離れて固着された少なくとも第１，第２，第３のパ
    ッドと，第１と第２の主電流電極と制御信号電極とを備
    えて前記第１の主電流電極が前記第１のパッドにハンダ
    付けされた半導体素子と，前記第２の主電流電極を前記
    第２のパッドへ接続する第１のボンディングワイヤと，
    前記制御信号電極を第３のパッドへ接続する第２のボン
    ディングワイヤとを備えた電力用半導体装置において，
    前記第２の主電流電極は前記半導体素子の一方の主面に
    ほぼ平行して位置する２組の小電極からなり，前記第２
    のパッドは前記第１のパッドに沿ってその両側に位置す
    る分割パッド部分を備え，前記第１のボンディングワイ
    ヤは複数の金属ワイヤからなり，これら金属ワイヤが前
    記２組の各小電極と至近距離に位置する前記分割パッド
    部分をボンディングすることをを特徴とする電力用高速
    半導体装置。
  2. 【請求項２】 電気絶縁基板と，該電気絶縁基板にそれ
    ぞれ離れて固着された少なくとも第１，第２，第３のパ
    ッドと，第１と第２の主電流電極と制御信号電極とを備
    えて前記第１の主電流電極が前記第１のパッドにハンダ
    付けされた半導体素子と，前記第２の主電流電極を前記
    第２のパッドへ接続する第１のボンディングワイヤと，
    前記制御信号電極を第３のパッドへ接続する第２のボン
    ディングワイヤとを備えた電力用半導体装置において，
    前記第２のパッドは前記第１のパッドに沿ってその両側
    に位置する分割パッド部分とそれらを接続する橋絡パッ
    ド部分とからなるコの字状の形状であり，かつ前記分割
    パッド部分は前記橋絡パッド部分から離れた部分の幅が
    狭く，前記橋絡バッド部分に近くなるに従って幅が広く
    なり，前記第１のボンディングワイヤは複数の金属ワイ
    ヤからなり，これら金属ワイヤが前記２組の各小電極と
    至近距離に位置する前記分割パッド部分をボンディング
    することをを特徴とする電力用高速半導体装置。
  3. 【請求項３】 電気絶縁基板と，該電気絶縁基板にそれ
    ぞれ離れて固着された少なくとも第１，第２，第３のパ
    ッドと，第１と第２の主電流電極と制御信号電極とを備
    えて前記第１の主電流電極が前記第１のパッドにハンダ
    付けされた半導体素子と，前記第２の主電流電極を前記
    第２のパッドへ接続する第１のボンディングワイヤと，
    前記制御信号電極を第３のパッドへ接続する第２のボン
    ディングワイヤとを備えた電力用半導体装置において，
    前記第２の主電流電極は前記半導体素子の一方の主面に
    形成された複数の小電極からなり，前記第１，第２，第
    ３のパッドから離れた前記電気絶縁基板上の位置に，前
    記第３のパッドと協働する第４のパッドを備え，前記第
    ２の主電流電極としての小電極を前記第４のパッドに電
    気的に結合したことをを特徴とする電力用高速半導体装
    置。
JP5195100A 1993-07-12 1993-07-12 電力用半導体装置 Withdrawn JPH0729932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5195100A JPH0729932A (ja) 1993-07-12 1993-07-12 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5195100A JPH0729932A (ja) 1993-07-12 1993-07-12 電力用半導体装置

Publications (1)

Publication Number Publication Date
JPH0729932A true JPH0729932A (ja) 1995-01-31

Family

ID=16335526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5195100A Withdrawn JPH0729932A (ja) 1993-07-12 1993-07-12 電力用半導体装置

Country Status (1)

Country Link
JP (1) JPH0729932A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156479A (ja) * 2004-11-25 2006-06-15 Toyota Motor Corp パワー半導体装置
WO2016009496A1 (ja) * 2014-07-15 2016-01-21 株式会社日立製作所 パワートランジスタモジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156479A (ja) * 2004-11-25 2006-06-15 Toyota Motor Corp パワー半導体装置
WO2016009496A1 (ja) * 2014-07-15 2016-01-21 株式会社日立製作所 パワートランジスタモジュール
JPWO2016009496A1 (ja) * 2014-07-15 2017-04-27 株式会社日立製作所 パワートランジスタモジュール
US10002858B2 (en) 2014-07-15 2018-06-19 Hitachi, Ltd. Power transistor module

Similar Documents

Publication Publication Date Title
US7821128B2 (en) Power semiconductor device having lines within a housing
US7898080B2 (en) Power semiconductor device comprising a semiconductor chip stack and method for producing the same
JP2002026251A (ja) 半導体装置
US11456244B2 (en) Semiconductor device
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
WO2021261508A1 (ja) 半導体装置
JP2000091498A (ja) 半導体モジュール電極構造
JPH1074886A (ja) 半導体モジュール
JP2001036002A (ja) 半導体装置
JP2001068498A (ja) 半導体装置
JPH0738013A (ja) 複合ベース部材及び電力用半導体装置
JP2003250278A (ja) 半導体装置
JP3480811B2 (ja) 電圧駆動型電力用半導体装置
JP3787037B2 (ja) 半導体モジュール
JP2002009219A (ja) 樹脂封止型半導体装置
JP3279842B2 (ja) 電力用半導体装置
JPH0729932A (ja) 電力用半導体装置
JP3658946B2 (ja) 電力用トランジスタの実装構造
JPH08340082A (ja) 電力用半導体装置
US20020180036A1 (en) Semiconductor device
CN111640717B (zh) 一种导通均匀性高的半导体功率器件
JPH0729933A (ja) 電力用半導体装置
JP6906583B2 (ja) 半導体パワーモジュール
JP2005051109A (ja) パワー半導体モジュール
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003