DE3600207C2 - Integrierte Halbleitervorrichtung - Google Patents
Integrierte HalbleitervorrichtungInfo
- Publication number
- DE3600207C2 DE3600207C2 DE3600207A DE3600207A DE3600207C2 DE 3600207 C2 DE3600207 C2 DE 3600207C2 DE 3600207 A DE3600207 A DE 3600207A DE 3600207 A DE3600207 A DE 3600207A DE 3600207 C2 DE3600207 C2 DE 3600207C2
- Authority
- DE
- Germany
- Prior art keywords
- elementary
- transistors
- transistor
- another
- elementary transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/10—ROM devices comprising bipolar components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
Description
Die Erfindung bezieht sich auf eine integrierte Halb
leitervorrichtung und insbesondere sowohl auf einen
integrierten, bipolaren Leistungstransistor als auch
auf eine Klasse B-Ausgangsstufe.
Es ist bekannt, bei integrierten Leistungstransistoren
die Emitter in mehrere Bereiche zu unterteilen
und diese Bereiche in den Basisbereichen unterzubringen,
wobei sie geeignet unterteilt sind, um hohe Ausgangs
ströme zu erzielen. Die Kollektorbereiche erstrecken
sich selbstverständlich parallel zueinander und sind
voneinander durch einen Bereich getrennt, der die Basis
bereiche und die Emitterbereiche enthält, so daß auf diese
Weise Elementartransistoren gebildet werden, die sich
nebeneinander erstrecken. In der Praxis werden dadurch
verschachtelte Emitter- und Kollektorbereiche erzielt,
die eine typische Geometrie bilden, die allgemein als
"Interdigit-Geometrie" bezeichnet wird.
Bei Klasse B-Ausgangsstufen wird diese Geometrie für
jeden der beiden Leistungstransistoren, die die Stufe
bilden, wiederholt, so daß zwei solche Interdigit-Struk
turen erzielt werden, die im wesentlichen benachbart zu
einander angeordnet sind.
Die US 4,276,516 offenbart eine Schaltung, die mehrere Leistungstransistoren aufweist, von
denen die einzelnen Transistoren derart angesteuert sind, daß zwei angrenzende Transisto
ren nie gleichzeitig aktiv sind. Weiterhin offenbart dieser Stand der Technik eine modifizierte
Ausführung, bei welcher zwei Leistungstransistoren durch vier Transistoren ersetzt sind, de
ren Fläche in etwa der Fläche der Leistungstransistoren entspricht.
Als weiterer Stand der Technik wird auf die GB 2 133 619 A verwiesen, die sich mit der rela
tiven Positionierung der Transistoren innerhalb einer integrierten Schaltung befaßt, um eine
gleichmäßige Temperaturverteilung, insbesondere auch an den Rändern, zu erzielen.
Die bekannten Strukturen gewährleisten eine erhebliche Verbesserung bei der Stromverstär
kung gegenüber anderen Strukturen, werden jedoch durch das Problem des direkten Sekun
därdurchbruchs (Is/b) beeinflußt.
Es ist bekannt, daß der direkte Sekundärdurchbruch die
Hauptursache für Ausfälle von Leistungstransistoren
ist und aufgrund von Spannungsungleichheiten an den
Übergängen sowie aufgrund von Temperaturungleichheiten
in den verschiedenen Transistorbereichen auftritt.
(Vgl. beispielsweise den Artikel "La rottura secondaria
nei circuiti integrati di potenza" von F. Villa,
Elettronica e telecomonicazioni, No. 3, 1984.)
Insbesondere stellt die elektrothermische Wechselwir
kung zwischen den verschiedenen Leistungsstreubereichen
der Transistoren das Haupthindernis zum Erlangen einer
verbesserten direkten Sekundärdurchbruchsfestigkeit
dar.
Es sind bereits mehrere Lösungen zur Verbesserung der
direkten Sekundärdurchbruchsfestigkeit von Transistoren
vorgeschlagen worden. Eine dieser Lösungen besteht in
der Verwendung von Widerständen, sogenannten Ballast
widerständen in Reihe zum Emitter jedes Elementartran
sistors, wodurch eine negative Rückkopplung aufgebaut
wird, die das Verhalten des Transistors stabilisiert.
Eine weitere, aus der GB 1 467 612 bekannte Lösung
besteht darin, daß jeder Elementartransistor beispiels
weise des NPN-Typs durch zwei NPN-Transistoren ersetzt
wird, von denen einer den Treibertransistor und der
andere den Ausgangstransistor bildet, die in Kaskoden
oder Darlington-Schaltung miteinander verbunden sind
und die geometrisch so angeordnet sind, daß der Aus
gangstransistor thermisch mit dem Treibertransistor
eines anderen Transistorpaars verbunden ist anstelle
einer Verbindung mit dem zugehörigen Treibertransistor,
um so eine Kompensation thermischer Ungleichheiten zu
erzielen.
Eine weit wirksamere Verbesserung wird mit der Lösung
erzielt, die in der DE 35 18 077 A1
beschrieben wird. Gemäß
dieser Lösung sind die Basen der Elementartransistoren,
die den Leistungstransistor oder jeden Leistungstran
sistor einer Ausgangsstufe bilden, anstelle miteinander
kurzgeschlossen zu werden, unabhängig voneinander ange
ordnet und jede Basis wird mittels einer entsprechenden
Stromquelle gesteuert, die aus einem bipolaren Transi
stor des PNP-Typs besteht, dessen Kollektor mit den vor
bezeichneten Basen verbunden ist. Dies kann ohne unge
nutzte Bereiche durchgeführt werden, indem der Kollek
tor des PNP-Treibertransistors der nahegelegenen komple
mentären symmetrischen Ausgangsstufe unterteilt wird
und dadurch eine Mehrfachkollektor-PNP-Struktur bildet.
Diese Struktur ist in den Fig. 1 und 2 für einen inte
grierten bipolaren Leistungstransistor dargestellt, wäh
rend Fig. 6 einen Aufbau für eine Klasse B-Ausgangs
stufe zeigt.
Mittels dieser
Lösung werden die elektrothermischen Rückwirkungseigen
schaften, die bei üblichen Leistungsstrukturen auftre
ten, dadurch vermindert, daß die Kollektorstromänderun
gen jedes Elementartransistors als Funktion der Tempera
tur nunmehr ausschließlich von den Änderungen des indi
viduellen Verstärkungsgrades mit der Temperatur selbst
abhängig sind. Diese Änderung beträgt ungefähr 0,5%/K
und liegt damit erheblich unter der Temperaturänderung
des Ic(VBE), die im Falle kleiner Temperaturbereiche
gleich 8%/K beträgt.
Die bekannten Lösungen gestatten jedoch nur eine par
tielle Verminderung des direkten Sekundärdurchbruchs
und sind nicht immer frei von Nachteilen. Beispiels
weise tritt bei der Verwendung von Ballastwiderständen
eine Zunahme der Sättigungsspannung des Leistungstransi
stors auf.
Aufgabe der vorliegenden Erfindung ist es, eine inte
grierte Halbleitervorrichtung zu schaffen, mit der die
Wahrscheinlichkeit des Auftretens einer direkten Sekun
därdurchbruchserscheinung drastisch reduziert werden
kann und die eine wesentlich höhere Leistung in bezug
auf bekannte Vorrichtungen abgeben kann.
Eine weitere Aufgabe der vorliegenden Erfindung besteht
darin, eine integrierte Halbleiterschaltung zu schaf
fen, die individuell in Elementartransistoren (NPN) und
Treiber PNP-Transistoren so anzuordnen ist, daß der
Gesamtaufbau die gleiche oder eine geringfügig größere
Fläche einnimmt wie die der bekannten Strukturen.
Diese Aufgabe wird erfindungsgemäß durch eine integrier
te Halbleitervorrichtung
mit den Merkmalen der Patentan
sprüche 1 oder 3 gelöst.
Anhand eines in der Zeichnung dargestellten Ausfüh
rungsbeispiels eines bipolaren Leistungstransistors und
einer Klasse B-Ausgangsstufe soll der der Erfindung
zugrundeliegende Gedanke näher erläutert werden. Es
zeigen:
Fig. 1 die Anordnung der Flächen bzw. Bereiche
eines bekannten Leistungstransistors, der
entsprechend der DE 35 18 077 A1
aufgebaut ist;
Fig. 2 das zugehörige elektrische Schaltbild des
Aufbaus gemäß Fig. 1;
Fig. 3 die Anordnung der Flächen bzw. Bereiche
eines bipolaren Leistungstransistors
gemäß der vorliegenden Erfindung;
Fig. 4 ein der Anordnung gemäß Fig. 3 entspre
chendes elektrisches Schaltbild;
Fig. 5 ein elektrisches Schalbild einer bekann
ten Klasse B-Ausgangsstufe;
Fig. 6 das elektrische Schaltbild einer Klasse
B-Ausgangsstufe
und
Fig. 7 + 8 zwei mögliche Variationen der Flächenan
ordnungen für den Einsatz des in Fig. 6
dargestellten Aufbaus.
In den Fig. 1 und 2 ist der geometrische Aufbau und das
elektrische Schaltbild eines bipolaren Leistungstransi
stors dargestellt. Wie dieser Darstellung zu entnehmen
ist, setzt sich der Transistor aus mehreren
gleichförmigen Elementartransistoren zusammen, die mit
der Bezugsziffer 1 versehen sind und die Kollektoren
aufweisen, die durch Bereiche gebildet sind, die sich
parallel und benachbart zueinander erstrecken und die
elektrisch mittels der Metallfläche 3 verbunden sind.
In gleicher Weise bestehen die Emitter der Elementartransistoren
1 aus Bereichen, die sich parallel in
einem bestimmten Abstand zueinander erstrecken und mit
den Kollektorbereichen überlappen und elektrisch mit
einander mittels der Metallschicht 4 verbunden sind.
Zwischen den beiden Bereichen erstreckt sich U-förmig
die Basisschicht 5. Aufgrund dieser Anordnung wird von
einer Interdigit-Struktur gesprochen, wobei jeder Fin
ger dieser Anordnung einen
Elementartransistor bildet. Der Transistor gemäß den
Fig. 1 und 2 weist darüber hinaus mehrere Stromquellen
auf, die hier durch Transistoren 2 gebildet sind. Wie
insbesondere der Darstellung gemäß Fig. 2 zu entnehmen
ist, sind die Basen der Transistoren 1 untereinander
getrennt und jeweils mit einem zugeordneten Kollektor
eines Stromquellen-PNP-Transistors 2 verbunden, wobei
die an sich bekannte "Unterkreuzungstechnik" angewendet
wird.
In den Fig. 3 und 4 ist ein erfindungsgemäßer bipolarer
Leistungstransistor dargestellt. Der Transistor wird
durch mehrere NPN-Transistoren 10 (wobei die Schaltung
gemäß Fig. 4 drei derartige Transistoren enthält) und
zugeordnete Stromquellen 11 gebildet, die im vorliegen
den Ausführungsbeispiel aus einem Stromspiegel gebildet
werden, der aus einem ersten, als Diode geschalteten
Transistor 12 und einem zweiten Transistor 13 zusammen
gesetzt ist. Ähnlich dem bekannten Aufbau ist die Basis
jedes der Elementartransistoren 10 des NPN-Typs von den
anderen Basen getrennt und mit einer entsprechenden
Stromquelle 11 verbunden, die aus PNP-Transistoren be
steht. Diese PNP-Transistoren werden wiederum durch die
dargestellte Schaltung angesteuert, die im wesentlichen
aus den Transistoren 14 besteht, um dessen Temperatur
empfindlichkeit zu reduzieren.
Gemäß der vorliegenden Erfindung und wie der Darstel
lung gemäß Fig. 3 zu entnehmen ist, sind die Elementar
transistoren 10 nicht mehr nebeneinander sondern vonein
ander getrennt angeordnet (beispielsweise um 457,2 µm
zwischen den Längs-Symmetrieachsen
zweier benachbarter Transistoren), um die elektrother
mische Wechselwirkung zu verringern. In der Praxis wird
für das Layout der Anordnung gemäß Fig. 3 im Hinblick
auf eine konventionelle Interdigit-Struktur jeder zwei
te Elementartransistor ausgelassen, um den gegenseiti
gen Abstand zwischen den verbleibenden Transistoren 10
zu vergrößern. Um nicht den verbleibenden Bereich, der
infolge der Abwesenheit des herausgenommenen Elementar
transistors leer bleibt, zu verschwenden, wird derselbe
Bereich für die dortige Anordnung der mit der Bezugs
ziffer 11 bezeichneten Stromquellen verwendet. Demzu
folge weist die gesamte Anordnung eine Fläche auf, die
etwas größer als die der bekannten Vorrichtungen ist,
die jedoch in einem erheblichen Maße die thermische
Wechselwirkung zwischen den Elementartransistoren ver
ringert. Die von den Stromquellen 11 abgegebenen Ströme kön
nen im wesentlichen als gleich zueinander und unbeein
flußt von den Temperaturänderungen infolge der jeweils
angewendeten Ansteuertechnik angesehen werden.
In Fig. 3 sind die Metallschichten des Kollektors 15,
des Emitters 16 und der Basis 17 im einzelnen darge
stellt; darüber hinaus sind in dieser Figur die elek
trischen Verbindungen zwischen den verschiedenen Berei
chen, die die Transistoren 10, 12, 13 und 14 bilden, in
teilweise schematischer Weise gezeigt.
Fig. 5 zeigt das entsprechende elektrische Schaltbild
einer bekannten Klasse B-Ausgangsstufe. Das in Fig. 5
dargestellte Schaltbild weist eine obere Stufe 20 und
eine untere Stufe 21 auf, die jeweils aus einem Lei
stungstransistor 22 und 23 bestehen, deren Basis je
weils von einer Stromquelle angesteuert wird, die aus
einem Stromspiegel besteht, der aus den Transistoren
24a und 25a bzw. 24b und 25b gebildet wird.
Das Schaltbild gemäß Fig. 6 zeigt eine Klasse B-Aus
gangsstufe,
die eben
falls dem Gegenstand der vorliegenden Erfindung zu
grundegelegt wird. Ähnlich der Schaltung gemäß Fig. 5
setzt sich die Ausgangsstufe der Schaltung gemäß Fig. 6
aus einer oberen und einer unteren Stufe zusammen. Die
obere Stufe enthält den Leistungsstransistor, der durch
mehrere Elementartransistoren 22', 22'', 22''' . . .
gebildet wird, deren Basen von Stromquellen angesteuert
werden, die aus den PNP-Transistoren 25a', 25a'',
25a''' . . . gebildet werden, die zur Bildung eines Strom
spiegels mit einem als Diode geschalteten PNP-Transi
stor 24a verbunden sind. Ähnlich setzt sich die untere
Stufe aus einem Leistungstransistor zusammen, der durch
Elementartransistoren 23', 23'', 23''' . . . gebildet
wird, deren Basen von Stromquellen angesteuert werden,
die sich aus PNP-Transistoren 25b', 25b'', 25b''' . . .
zusammensetzen, die zur Bildung eines Stromspiegels mit
dem als Diode geschalteten Transistor 24b verbunden
sind. Zur Verdeutlichung des erfindungsgemäßen Konzepts
wird nachstehend Bezug genommen auf die Fig. 7 und 8,
die zwei Ausführungsbeispiele der Flächenanordnungen
der Schaltung gemäß Fig. 6 darstellen.
In Fig. 7 ist eine Anordnung der Flächen der Ausgangs
stufe gemäß der vorliegenden Erfindung dargestellt,
wobei der Metallbelag aus zwei Metallschichten besteht,
wohingegen in Fig. 8 eine Anordnung mit einer einzelnen
Metallschicht dargestellt ist. In den Fig. 7 und 8 sind
die Elementartransistoren 23, die zu der unteren Stufe
oder dem unteren Abschnitt der Schaltung gemäß Fig. 6
gehören und die Elementartransistoren 22, die zur obe
ren Stufe bzw. zum oberen Abschnitt der Schaltung gemäß
Fig. 6 gehören, dargestellt. Wie der Darstellung zu ent
nehmen ist, sind die Elementartransistoren 22 des obe
ren Abschnitts der Schaltung abwechselnd alternierend
oder in Zwischenlage mit den Elementartransistoren 23
des unteren Abschnitts der Schaltung angeordnet. In der
Praxis wird auch in diesem Fall jeder zweite Leistungs
transistor der oberen oder unteren Stufe ausgelassen.
Darüber hinaus sind die individuellen Elementartransi
storen oder Finger der beiden Leistungstransistoren
alternierend bzw. in Zwischenlage so angeordnet, daß
der aufgrund des Auslassens der entsprechenden Elemen
tartransistoren verlorene Bereich wiedergewonnen wird.
In dieser Anordnung sind die PNP-Treibertransistoren in
der üblichen Weise benachbart zu den entsprechenden Lei
stungstransistoren angeordnet. In dem Ausführungsbei
spiel gemäß Fig. 7, in dem der Metallbelag unter Verwen
dung zweier Metallschichten hergestellt ist, sind die
Stromquellen 25a, die zur oberen Stufe gehören und die
Stromquellen 25b, die zur unteren Stufe gehören, auf
zwei gegenüberliegenden Seiten des von den Leistungs
transistoren eingenommenen Bereichs angeordnet, während
in der Anordnung gemäß Fig. 8 die Stromquellen 25a und
25b beide auf derselben Seite angeordnet und in geeigne
ter Weise mit den entsprechenden Elementartransistoren
verbunden sind.
Im einzelnen sind in den Fig. 7 und 8 mit den Bezugs
ziffern 30 und 30' die Metallschichten der Emitter der
Elementartransistoren 22 der oberen Stufe und der Kol
lektoren der Elementartransistoren 23 der unteren
Stufe, mit den Bezugsziffern 31 und 31' die Metall
schichten der Kollektoren der Elementartransistoren 22
der oberen Stufe und mit den Bezugsziffern 32 und 32'
die Metallschichten der Emitter der Elementartransi
storen 23 der unteren Stufe dargestellt.
Die Bezugsziffern 33 und 33' bezeichnen die Basisver
bindungen der Elementartransistoren 22 der oberen Stufe
und der Kollektoren der Stromquelle 25a und die Bezugs
ziffern 34 und 34' die Basisverbindungen der Elementar
transistoren 23 der unteren Stufe und der Kollektoren
der Stromquelle 25b der unteren Stufe.
Durch diese erfindungsgemäße Anordnung ist es möglich,
sowohl die sich aus der Anordnung gemäß der DE 35 18 077 A1
ergebenden Vortei
le als auch die sich aus der einen bestimmten Abstand
einhaltenden Anordnung der individuellen Finger oder
Basisbereiche jedes die Ausgangsstufe bildenden Lei
stungstransistors ergebenden Vorteile nutzbar zu
machen. Die alternierende oder in Zwischenlage er
folgende Anordnung der Elementartransistoren, die die
Leistungstransistoren bilden, ermöglicht es, die Größe
der Vorrichtung auf ein Minimum zu reduzieren, so daß
die Vorrichtung insgesamt eine Fläche aufweist, die
etwa gleich der bekannter Vorrichtungen ist.
Die erfindungsgemäßen Vorrichtungen arbeiten in glei
cher Weise wie die bekannten Vorrichtungen, jedoch mit
dem wesentlichen Vorteil einer drastischen Reduzierung
thermischer Wechselwirkung zwischen den Elementartran
sistoren. In der Praxis ist bei den erfindungsgemäßen
Vorrichtungen die von jedem Leistungstransistor abgege
bene Leistung gleich der Summe der von jedem Elementar
transistor oder Finger der Struktur abgegebenen Lei
stung. Wird beispielsweise ein bipolarer Leistungstran
sistor hergestellt, so ist, wenn die Leistungspegel p
der individuellen Elementartransistoren, die den Lei
stungstransistor bilden, durch die direkte Sekundär
durchbruchserscheinung auf einen vorgegebenen Wert be
grenzt sind, d. h. VCE.is/b (wobei is/b der Kollektor
strompegel ist, bei dem für eine vorgegebene Kollektor-
Emitter-Spannung VCE der Elementartransistor ausfällt),
der erfindungsgemäße Leistungstransistor insgesamt in
der Lage, eine Leistung P = VCE.N.is/b abzugeben, wobei N
die Anzahl der den Leistungstransistor bildenden Elemen
tartransistoren ist. In der gleichen Weise ist bei der
Herstellung einer Klasse B-Ausgangsstufe jeder der bei
den die Ausgangsstufe bildenden Leistungstransistoren
in der Lage, eine Leistung abzugeben, die gleich der
Summe der von den individuellen Elementartransistoren,
die jeden Leistungstransistor bilden, abgegebenen Lei
stungen ist. Darüber hinaus treten keine Änderungen der
Sättigungsspannung auf.
Ein weiterer Vorteil der erfindungsgemäßen Lösung
besteht in der möglichen Vereinfachung oder dem Weg
lassen von Schaltungen, die normalerweise bei integrier
ten Schaltungen zum Überlastschutz vorzusehen sind.
Diese Schaltungen dienen dem Zweck, zu verhindern, daß
der Leistungstransistor zuviele Verluste macht (SOA,
"Safe Operating Area"). Indem der Sicherheitsbereich
gemäß der vorliegenden Erfindung verbreitert wird, ist
es möglich, derartige Schaltungen zu reduzieren bzw.
wegzulassen.
Im Falle einer Klasse B-Ausgangsstufe können die Verbin
dungen auf einer einzelnen Metallschicht mittels geeig
neter Unterkreuzungen oder durch Verwendung zweier Me
tallschichten hergestellt werden, so daß sich kreuzende
Verbindungen vermieden werden.
Claims (3)
1. Integrierte Halbleitervorrichtung mit mehreren Elementartransisto
ren bestimmter Ausdehnungsbreite, die Seite an Seite angeordnet sind und
Emitter-, Basis- und Kollektorbereiche aufweisen,
dadurch gekennzeichnet, dass sich die jeweiligen Emitterbereiche (16) der Elementartransistoren (10) benachbart zueinander in die zugehörigen Ba sisbereiche (17) der jeweiligen Elementartransistoren (10) erstrecken und physikalisch voneinander getrennt und elektrisch miteinander verbunden sind, und
dass sich die jeweiligen Kollektorbereiche (15) der Elementartransistoren (10) benachbart zueinander, mit den jeweiligen Emitterbereichen (16) ver schachtelt und physikalisch voneinander getrennt, jedoch elektrisch mitein ander verbunden, erstrecken,
wobei jeder Elementartransistor (10) von den benachbarten Elementar transistoren (10) um einen Abstand entfernt ist, der gleich der Aus dehnungsbreite eines Elementartransistors ist, und
wobei jedem Elementartransistor (10) eine entsprechende Stromquelle (11) zu dessen Ansteuerung zugeordnet ist, wobei die Stromquelle (11) zwischen zwei benachbarten Elementartransistoren (10) in dem dazwischen befindlichen Abstand angeordnet ist.
dadurch gekennzeichnet, dass sich die jeweiligen Emitterbereiche (16) der Elementartransistoren (10) benachbart zueinander in die zugehörigen Ba sisbereiche (17) der jeweiligen Elementartransistoren (10) erstrecken und physikalisch voneinander getrennt und elektrisch miteinander verbunden sind, und
dass sich die jeweiligen Kollektorbereiche (15) der Elementartransistoren (10) benachbart zueinander, mit den jeweiligen Emitterbereichen (16) ver schachtelt und physikalisch voneinander getrennt, jedoch elektrisch mitein ander verbunden, erstrecken,
wobei jeder Elementartransistor (10) von den benachbarten Elementar transistoren (10) um einen Abstand entfernt ist, der gleich der Aus dehnungsbreite eines Elementartransistors ist, und
wobei jedem Elementartransistor (10) eine entsprechende Stromquelle (11) zu dessen Ansteuerung zugeordnet ist, wobei die Stromquelle (11) zwischen zwei benachbarten Elementartransistoren (10) in dem dazwischen befindlichen Abstand angeordnet ist.
2. Integrierte Halbleitervorrichtung nach Anspruch 1,
dadurch gekennzeichnet, dass die Elementartransistoren (10) und die
Stromquellen (11) zur Bildung eines Leistungstransistors vorgesehen sind,
wobei jede der Stromquellen (11) einen Anschluss aufweist, der individuell
mit der Basis (17) eines Elementartransistors (10) verbunden ist.
3. Integrierte Halbleitervorrichtung mit mehreren Elementartransisto
ren bestimmter Ausdehnungsbreite, die Seite an Seite angeordnet sind und
Emitter-, Basis- und Kollektorbereiche aufweisen, wobei
sich die jeweiligen Emitterbereiche der Elementartransistoren benachbart zueinander in die zugehörigen Basisbereiche der jeweiligen Elementartran sistoren erstrecken und physikalisch voneinander getrennt und elektrisch miteinander verbunden sind,
sich die jeweiligen Kollektorbereiche der Elementartransistoren benachbart zueinander, auf mit den jeweiligen Emitterbereichen verschachtelt und phy sikalisch voneinander getrennt, jedoch elektrisch miteinander verbunden, erstrecken,
und jeweils eine Stromquelle (25a; 25b) individuell mit der Basis eines Elementartransistors (22; 23) verbunden ist,
in der zur Bildung einer Klasse-B Ausgangsstufe mehrere erste Elementar transistoren (22) mit Emitter-, Basis- und Kollektorbereichen (30, 33, 31; 30', 33', 31'), die einen ersten Leistungstransistor bilden und mehrere zwei te Elementartransistoren (23) mit Emitter-, Basis- und Kollektorbereichen (32, 34, 30; 32', 34', 30'), die einen zweiten Leistungstransistor bilden, vor gesehen sind,
dadurch gekennzeichnet, dass jeder Elementartransistor (22) innerhalb des ersten Leistungstransistors von den benachbarten Elementartransistoren (22) um einen Abstand voneinander entfernt ist, der gleich der Ausdeh nungsbreite eines Elementartransistors (22) ist und dass jeder der Elemen tartransistoren (23) des zweiten Leistungstransistors zwischen benachbar ten Elementartransistoren (22) des ersten Leistungstransistors in dem da zwischen befindlichen Abstand angeordnet ist.
sich die jeweiligen Emitterbereiche der Elementartransistoren benachbart zueinander in die zugehörigen Basisbereiche der jeweiligen Elementartran sistoren erstrecken und physikalisch voneinander getrennt und elektrisch miteinander verbunden sind,
sich die jeweiligen Kollektorbereiche der Elementartransistoren benachbart zueinander, auf mit den jeweiligen Emitterbereichen verschachtelt und phy sikalisch voneinander getrennt, jedoch elektrisch miteinander verbunden, erstrecken,
und jeweils eine Stromquelle (25a; 25b) individuell mit der Basis eines Elementartransistors (22; 23) verbunden ist,
in der zur Bildung einer Klasse-B Ausgangsstufe mehrere erste Elementar transistoren (22) mit Emitter-, Basis- und Kollektorbereichen (30, 33, 31; 30', 33', 31'), die einen ersten Leistungstransistor bilden und mehrere zwei te Elementartransistoren (23) mit Emitter-, Basis- und Kollektorbereichen (32, 34, 30; 32', 34', 30'), die einen zweiten Leistungstransistor bilden, vor gesehen sind,
dadurch gekennzeichnet, dass jeder Elementartransistor (22) innerhalb des ersten Leistungstransistors von den benachbarten Elementartransistoren (22) um einen Abstand voneinander entfernt ist, der gleich der Ausdeh nungsbreite eines Elementartransistors (22) ist und dass jeder der Elemen tartransistoren (23) des zweiten Leistungstransistors zwischen benachbar ten Elementartransistoren (22) des ersten Leistungstransistors in dem da zwischen befindlichen Abstand angeordnet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT8519050A IT1215230B (it) | 1985-01-08 | 1985-01-08 | Diretta. dispositivo a semiconduttore integrato con drastica riduzione dei fenomeni di rottura secondaria |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3600207A1 DE3600207A1 (de) | 1986-08-21 |
DE3600207C2 true DE3600207C2 (de) | 2002-04-11 |
Family
ID=11154125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3600207A Expired - Fee Related DE3600207C2 (de) | 1985-01-08 | 1986-01-07 | Integrierte Halbleitervorrichtung |
Country Status (7)
Country | Link |
---|---|
US (1) | US4682197A (de) |
JP (1) | JP2594783B2 (de) |
DE (1) | DE3600207C2 (de) |
FR (1) | FR2575865B1 (de) |
GB (1) | GB2169447B (de) |
IT (1) | IT1215230B (de) |
NL (1) | NL193883C (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4783690A (en) * | 1983-09-06 | 1988-11-08 | General Electric Company | Power semiconductor device with main current section and emulation current section |
IT1197307B (it) * | 1986-09-30 | 1988-11-30 | Sgs Microelettronica Spa | Transistore di potenza con comportamento migliorato e autoprotetto nei confronti della rottura secondaria diretta |
IT1198275B (it) * | 1986-12-30 | 1988-12-21 | Sgs Microelettronica Spa | Transistore di potenza con miglioramento della resistenza alla rottura secondaria diretta |
DE3802821A1 (de) * | 1988-01-30 | 1989-08-03 | Bosch Gmbh Robert | Leistungstransistor |
DE3802767A1 (de) * | 1988-01-30 | 1989-08-10 | Bosch Gmbh Robert | Elektronisches geraet |
IT1226563B (it) * | 1988-07-29 | 1991-01-24 | Sgs Thomson Microelectronics | Circuito a transistor di potenza integrato comprendente mezzi per la riduzione delle sollecitazioni termiche |
IT1230895B (it) * | 1989-06-22 | 1991-11-08 | Sgs Thomson Microelectronics | Transistore di potenza integrabile con ottimizzazione dei fenomeni di rottura secondaria diretta. |
US5488252A (en) * | 1994-08-16 | 1996-01-30 | Telefonaktiebolaget L M Erricsson | Layout for radio frequency power transistors |
US5610079A (en) * | 1995-06-19 | 1997-03-11 | Reliance Electric Industrial Company | Self-biased moat for parasitic current suppression in integrated circuits |
US5804867A (en) * | 1996-10-02 | 1998-09-08 | Ericsson Inc. | Thermally balanced radio frequency power transistor |
SE522892C2 (sv) * | 1999-09-28 | 2004-03-16 | Ericsson Telefon Ab L M | En förstärkarkrets för att förstärka signaler |
US6611172B1 (en) * | 2001-06-25 | 2003-08-26 | Sirenza Microdevices, Inc. | Thermally distributed darlington amplifier |
US6583663B1 (en) * | 2002-04-22 | 2003-06-24 | Power Integrations, Inc. | Power integrated circuit with distributed gate driver |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4276516A (en) * | 1979-07-26 | 1981-06-30 | National Semiconductor Corporation | Thermal stress reduction in IC power transistors |
GB2133619A (en) * | 1982-12-17 | 1984-07-25 | Philips Nv | Semiconductor power device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3225261A (en) * | 1963-11-19 | 1965-12-21 | Fairchild Camera Instr Co | High frequency power transistor |
NL7405237A (nl) * | 1974-04-18 | 1975-10-21 | Philips Nv | Parallelschakelen van halfgeleidersystemen. |
JPS5165585A (de) * | 1974-12-04 | 1976-06-07 | Hitachi Ltd | |
US4371792A (en) * | 1980-07-24 | 1983-02-01 | National Semiconductor Corporation | High gain composite transistor |
JPS57138174A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Semiconductor device |
-
1985
- 1985-01-08 IT IT8519050A patent/IT1215230B/it active
- 1985-12-23 US US06/812,109 patent/US4682197A/en not_active Expired - Lifetime
- 1985-12-28 JP JP60299819A patent/JP2594783B2/ja not_active Expired - Lifetime
-
1986
- 1986-01-03 NL NL8600005A patent/NL193883C/nl not_active IP Right Cessation
- 1986-01-03 GB GB08600052A patent/GB2169447B/en not_active Expired
- 1986-01-03 FR FR868600064A patent/FR2575865B1/fr not_active Expired - Lifetime
- 1986-01-07 DE DE3600207A patent/DE3600207C2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4276516A (en) * | 1979-07-26 | 1981-06-30 | National Semiconductor Corporation | Thermal stress reduction in IC power transistors |
GB2133619A (en) * | 1982-12-17 | 1984-07-25 | Philips Nv | Semiconductor power device |
Also Published As
Publication number | Publication date |
---|---|
NL193883C (nl) | 2001-01-03 |
JPS61163656A (ja) | 1986-07-24 |
NL193883B (nl) | 2000-09-01 |
NL8600005A (nl) | 1986-08-01 |
GB2169447B (en) | 1988-09-07 |
US4682197A (en) | 1987-07-21 |
GB8600052D0 (en) | 1986-02-12 |
FR2575865A1 (fr) | 1986-07-11 |
IT1215230B (it) | 1990-01-31 |
JP2594783B2 (ja) | 1997-03-26 |
IT8519050A0 (it) | 1985-01-08 |
FR2575865B1 (fr) | 1991-05-03 |
DE3600207A1 (de) | 1986-08-21 |
GB2169447A (en) | 1986-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3600207C2 (de) | Integrierte Halbleitervorrichtung | |
DE3834841C2 (de) | Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte | |
DE1260029B (de) | Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen | |
EP1252660A2 (de) | Bipolartransistor | |
DE2556274A1 (de) | Logische schaltung hoher schaltungsdichte | |
DE2523221C2 (de) | ||
DE2554612A1 (de) | Integrierte halbleiterschaltung | |
DE1564218A1 (de) | Verfahren zur Herstellung von Transistoren | |
DE2556668A1 (de) | Halbleiter-speichervorrichtung | |
DE2743299A1 (de) | Ladungskopplungsanordnung | |
EP0166027B1 (de) | In C-MOS-Technik realisierte Basiszelle | |
DE2822166C2 (de) | ||
DE3017750C2 (de) | Halbleiterbauelement vom Planar-Epitaxial-Typ mit mindestens einem bipolaren Leistungstransistor | |
DE3003911C2 (de) | Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand | |
DE2753882C2 (de) | Digitale integrierte Schaltung | |
DE3328407C2 (de) | ||
DE1614250C3 (de) | Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen | |
DE2539967C2 (de) | Logikgrundschaltung | |
DE3743204C2 (de) | Leistungstransistor mit verbesserter Sicherheit gegen zweiten Durchbruch | |
DE2263075C3 (de) | Elektrische Spannungsversorgung für eine monolithisch integrierte Halbleiteranordnung | |
DE1439268B1 (de) | Integrierte Halbleiterschaltungsanordnung | |
DE2101279C2 (de) | Integrierter, lateraler Transistor | |
DE68912415T2 (de) | Integrierte Stromspiegelschaltung mit vertikalen Transistoren. | |
DE2723973A1 (de) | Integrierte schaltung | |
DE1762759B1 (de) | Monolithisch integrierte Schaltung zur Umsetzung einer Information aus einem Code in einen anderen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING. |
|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 27/10 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |