JPH08250940A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08250940A JPH08250940A JP7055795A JP5579595A JPH08250940A JP H08250940 A JPH08250940 A JP H08250940A JP 7055795 A JP7055795 A JP 7055795A JP 5579595 A JP5579595 A JP 5579595A JP H08250940 A JPH08250940 A JP H08250940A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- current
- current source
- emitters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 2
- 230000006378 damage Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 18
- 239000012141 concentrate Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45371—Indexing scheme relating to differential amplifiers the AAC comprising parallel coupled multiple transistors at their source and gate and drain or at their base and emitter and collector, e.g. in a cascode dif amp, only those forming the composite common source transistor or the composite common emitter transistor respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 マルチエミッタ等で構成される半導体装置に
おいて、温度上昇による電流集中でトランジスタが破壊
されることを防ぐことを目的とする。 【構成】 エミッタ、ベース、コレクタを有する、少な
くとも２組に分けられた複数のトランジスタエレメント
と、それぞれの組のそれぞれのトランジスタエレメント
はコレクタが共通に接続され、差動増幅回路の２つのト
ランジスタを構成し、この２つのトランジスタのそれぞ
れ対応するトランジスタエレメントペアのエミッタはそ
れぞれ独立に接続され、この独立に接続されたそれぞれ
のトランジスタエレメントペアのエミッタと接続された
電流源とを具備するようにしたものである。
おいて、温度上昇による電流集中でトランジスタが破壊
されることを防ぐことを目的とする。 【構成】 エミッタ、ベース、コレクタを有する、少な
くとも２組に分けられた複数のトランジスタエレメント
と、それぞれの組のそれぞれのトランジスタエレメント
はコレクタが共通に接続され、差動増幅回路の２つのト
ランジスタを構成し、この２つのトランジスタのそれぞ
れ対応するトランジスタエレメントペアのエミッタはそ
れぞれ独立に接続され、この独立に接続されたそれぞれ
のトランジスタエレメントペアのエミッタと接続された
電流源とを具備するようにしたものである。
Description
【０００１】
【産業上の利用分野】本発明は、マルチエミッタトラン
ジスタ等で構成される半導体装置に関し、特に、電流集
中によりトランジスタが破壊されることを防ぐことがで
きる半導体装置に関する。
ジスタ等で構成される半導体装置に関し、特に、電流集
中によりトランジスタが破壊されることを防ぐことがで
きる半導体装置に関する。
【０００２】
【従来の技術】通常、バイポーラトランジスタを用いて
１０ｍＡ以上の電流をスイッチングする回路を組み立て
るには、個々のシングルエミッタトランジスタを並列に
接続して用いてもよいし、あるいは、エミッタパターン
が並列に分割された、いわゆる、マルチエミッタトラン
ジスタを用いてもよい。図７に、マルチエミッタトラン
ジスタの回路図を示す。図７において、マルチエミッタ
トランジスタは、トランジスタエレメント７３、７５、
７７、７９を有し、それぞれのエミッタ、ベース、コレ
クタが接続されている。
１０ｍＡ以上の電流をスイッチングする回路を組み立て
るには、個々のシングルエミッタトランジスタを並列に
接続して用いてもよいし、あるいは、エミッタパターン
が並列に分割された、いわゆる、マルチエミッタトラン
ジスタを用いてもよい。図７に、マルチエミッタトラン
ジスタの回路図を示す。図７において、マルチエミッタ
トランジスタは、トランジスタエレメント７３、７５、
７７、７９を有し、それぞれのエミッタ、ベース、コレ
クタが接続されている。
【０００３】一方、バイポーラトランジスタは、コレク
タ電流が増加していくと、それに伴い素子の温度が上昇
し、その温度上昇によりトランジスタのオン電圧が下が
り、コレクタ電流は更に増加してしまうという特性を持
っている。すなわち、図７に示すようなマルチエミッタ
トランジスタでは、一番温度上昇の大きいエミッタ部分
(中央部付近のエミッタ) に急激に電流が集中し、この
ことによって、さらに電流が集中するという正帰還が作
用し、破壊に至ってしまうという問題がある。図８は、
このような正帰還が作用し、破壊してしまったデバイス
の特性を示した図である。
タ電流が増加していくと、それに伴い素子の温度が上昇
し、その温度上昇によりトランジスタのオン電圧が下が
り、コレクタ電流は更に増加してしまうという特性を持
っている。すなわち、図７に示すようなマルチエミッタ
トランジスタでは、一番温度上昇の大きいエミッタ部分
(中央部付近のエミッタ) に急激に電流が集中し、この
ことによって、さらに電流が集中するという正帰還が作
用し、破壊に至ってしまうという問題がある。図８は、
このような正帰還が作用し、破壊してしまったデバイス
の特性を示した図である。
【０００４】このことは、バイポーラトランジスタのコ
レクタ電流が入力電圧に対して、非常に敏感であるこ
と、温度上昇に対してオン電圧が下がる、すなわち、電
流が流れやすくなることの２つの原因に起因するもので
ある。更に、ガリウムヒ素系ヘテロ接合バイポーラトラ
ンジスタ等は、熱伝導度が悪いという特性を持ち、ま
た、電流密度を大きくして使用するということから、こ
のことは非常に顕著となってしまう。
レクタ電流が入力電圧に対して、非常に敏感であるこ
と、温度上昇に対してオン電圧が下がる、すなわち、電
流が流れやすくなることの２つの原因に起因するもので
ある。更に、ガリウムヒ素系ヘテロ接合バイポーラトラ
ンジスタ等は、熱伝導度が悪いという特性を持ち、ま
た、電流密度を大きくして使用するということから、こ
のことは非常に顕著となってしまう。
【０００５】このため、この電流集中によるトランジス
タの破壊を防ぐために、図９に示すように、それぞれの
エミッタに直列にバラスト抵抗８１、８３、８５、８７
を入れて、入力感度をさげる方法が試みられている。し
かしながら、バラスト抵抗８１、８３、８５、８７を入
れると、バイポーラトランジスタのｇm (相互コンダク
タンス) が小さくなってしまうので、トランジスタの電
圧利得を下げることになるという問題を持っている。
タの破壊を防ぐために、図９に示すように、それぞれの
エミッタに直列にバラスト抵抗８１、８３、８５、８７
を入れて、入力感度をさげる方法が試みられている。し
かしながら、バラスト抵抗８１、８３、８５、８７を入
れると、バイポーラトランジスタのｇm (相互コンダク
タンス) が小さくなってしまうので、トランジスタの電
圧利得を下げることになるという問題を持っている。
【０００６】以上説明した破壊モードは、個々のシング
ルエミッタトランジスタを並列に接続して用いる場合、
あるいは、エミッタパターンが並列に分割された、いわ
ゆる、マルチエミッタトランジスタを用いる場合には、
あらゆる回路で起こりうる可能性があり、そのような回
路の１つとして、例えば、マルチエミッタを用いた差動
増幅回路がある。図１０は、マルチエミッタを用いた差
動増幅回路の回路図である。
ルエミッタトランジスタを並列に接続して用いる場合、
あるいは、エミッタパターンが並列に分割された、いわ
ゆる、マルチエミッタトランジスタを用いる場合には、
あらゆる回路で起こりうる可能性があり、そのような回
路の１つとして、例えば、マルチエミッタを用いた差動
増幅回路がある。図１０は、マルチエミッタを用いた差
動増幅回路の回路図である。
【０００７】図１０において、この差動増幅回路は、ト
ランジスタエレメント９、１１、１３、１５から構成さ
れる第１のトランジスタと、トランジスタエレメント１
７、１９、２１、２３から構成される第２のトランジス
タと、電流源２５とを有している。
ランジスタエレメント９、１１、１３、１５から構成さ
れる第１のトランジスタと、トランジスタエレメント１
７、１９、２１、２３から構成される第２のトランジス
タと、電流源２５とを有している。
【０００８】トランジスタエレメント９、１１、１３、
１５のコレクタ端子は第１のトランジスタのコレクタ出
力端子５に、トランジスタエレメント９、１１、１３、
１５のベース端子は第１のトランジスタのベース端子１
に接続され、一方、トランジスタエレメント１７、１
９、２１、２３のコレクタ端子は第２のトランジスタの
コレクタ出力端子７に、トランジスタエレメント１７、
１９、２１、２３のベース端子は第２のトランジスタの
ベース端子３に接続されている。
１５のコレクタ端子は第１のトランジスタのコレクタ出
力端子５に、トランジスタエレメント９、１１、１３、
１５のベース端子は第１のトランジスタのベース端子１
に接続され、一方、トランジスタエレメント１７、１
９、２１、２３のコレクタ端子は第２のトランジスタの
コレクタ出力端子７に、トランジスタエレメント１７、
１９、２１、２３のベース端子は第２のトランジスタの
ベース端子３に接続されている。
【０００９】トランジスタエレメント９、１１、１３、
１５のエミッタ端子及びトランジスタエレメント１７、
１９、２１、２３のエミッタ端子はそれぞれ共通に接続
され、共に電流源２５に接続されている。
１５のエミッタ端子及びトランジスタエレメント１７、
１９、２１、２３のエミッタ端子はそれぞれ共通に接続
され、共に電流源２５に接続されている。
【００１０】このような構成であるから、ベース端子
１、３に信号が入力され、第１のトランジスタまたは第
２のトランジスタがオンした場合には、トランジスタエ
レメント９、１１、１３、１５のエミッタあるいはトラ
ンジスタエレメント１７、１９、２１、２３のエミッタ
に電流源２５からの電流が流れることになるが、上述し
た破壊モードにより、一番温度上昇の大きいエミッタ部
分が破壊してしてしまうのである。
１、３に信号が入力され、第１のトランジスタまたは第
２のトランジスタがオンした場合には、トランジスタエ
レメント９、１１、１３、１５のエミッタあるいはトラ
ンジスタエレメント１７、１９、２１、２３のエミッタ
に電流源２５からの電流が流れることになるが、上述し
た破壊モードにより、一番温度上昇の大きいエミッタ部
分が破壊してしてしまうのである。
【００１１】
【発明が解決しようとする課題】以上説明したように、
個々のシングルエミッタトランジスタを並列に接続して
用いる場合、あるいは、エミッタパターンが並列に分割
された、いわゆる、マルチエミッタトランジスタを用い
る場合には、動作中に一番温度上昇が大きいエミッタ部
分に急激に電流が集中することにより、その部分が破壊
してしまうという不具合が生じていた。
個々のシングルエミッタトランジスタを並列に接続して
用いる場合、あるいは、エミッタパターンが並列に分割
された、いわゆる、マルチエミッタトランジスタを用い
る場合には、動作中に一番温度上昇が大きいエミッタ部
分に急激に電流が集中することにより、その部分が破壊
してしまうという不具合が生じていた。
【００１２】そこで、本発明は上記事情に鑑みて成され
たものであり、その目的は、個々のシングルエミッタト
ランジスタを並列に接続して用いる場合、あるいは、エ
ミッタパターンが並列に分割された、いわゆる、マルチ
エミッタトランジスタを用いる場合において、その電圧
利得を下げることなく、温度上昇による電流集中でトラ
ンジスタが破壊されることを防ぐことができる半導体装
置を提供することにある。
たものであり、その目的は、個々のシングルエミッタト
ランジスタを並列に接続して用いる場合、あるいは、エ
ミッタパターンが並列に分割された、いわゆる、マルチ
エミッタトランジスタを用いる場合において、その電圧
利得を下げることなく、温度上昇による電流集中でトラ
ンジスタが破壊されることを防ぐことができる半導体装
置を提供することにある。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに第１の発明は、エミッタ、ベース、コレクタを有す
る、少なくとも２組に分けられた複数のトランジスタエ
レメントと、それぞれの組のそれぞれのトランジスタエ
レメントはコレクタが共通に接続され、差動増幅回路の
２つのトランジスタを構成し、この２つのトランジスタ
のそれぞれ対応するトランジスタエレメントペアのエミ
ッタはそれぞれ独立に接続され、この独立に接続された
それぞれのトランジスタエレメントペアのエミッタと接
続された電流源とを具備することを特徴とする。
めに第１の発明は、エミッタ、ベース、コレクタを有す
る、少なくとも２組に分けられた複数のトランジスタエ
レメントと、それぞれの組のそれぞれのトランジスタエ
レメントはコレクタが共通に接続され、差動増幅回路の
２つのトランジスタを構成し、この２つのトランジスタ
のそれぞれ対応するトランジスタエレメントペアのエミ
ッタはそれぞれ独立に接続され、この独立に接続された
それぞれのトランジスタエレメントペアのエミッタと接
続された電流源とを具備することを特徴とする。
【００１４】第２の発明は、エミッタ、ベース、コレク
タを有する、少なくとも２組に分けられた複数のトラン
ジスタエレメントと、それぞれの組のそれぞれのトラン
ジスタエレメントは、ベース及びコレクタが共通に接続
され、差動増幅回路の２つのトランジスタを構成し、こ
の２つのトランジスタのそれぞれ対応するトランジスタ
エレメントペアのエミッタはそれぞれ独立に接続され、
この独立に接続されたそれぞれのトランジスタエレメン
トペアのエミッタと接続された電流源とを具備すること
を特徴とする。
タを有する、少なくとも２組に分けられた複数のトラン
ジスタエレメントと、それぞれの組のそれぞれのトラン
ジスタエレメントは、ベース及びコレクタが共通に接続
され、差動増幅回路の２つのトランジスタを構成し、こ
の２つのトランジスタのそれぞれ対応するトランジスタ
エレメントペアのエミッタはそれぞれ独立に接続され、
この独立に接続されたそれぞれのトランジスタエレメン
トペアのエミッタと接続された電流源とを具備すること
を特徴とする。
【００１５】第３の発明は、前記ベースにそれぞれ対応
するエミッタフォロワーをさらに具備し、前記ベースと
前記エミッタフォロワーのエミッタとがそれぞれ独立に
接続されていることを特徴とする。
するエミッタフォロワーをさらに具備し、前記ベースと
前記エミッタフォロワーのエミッタとがそれぞれ独立に
接続されていることを特徴とする。
【００１６】第４の発明は、前記トランジスタエレメン
トが、化合物半導体からなることを特徴とする。
トが、化合物半導体からなることを特徴とする。
【００１７】
【作用】上記第１及び第２の発明の構成によれば、トラ
ンジスタエレメントペアのエミッタをそれぞれ独立に接
続し、この独立に接続したトランジスタエレメントペア
のエミッタにそれぞれ独立に電流源を接続したことによ
り、温度上昇により電流が１つのエミッタに集中するこ
とがないので、トランジスタが破壊されることを防ぐこ
とができる。
ンジスタエレメントペアのエミッタをそれぞれ独立に接
続し、この独立に接続したトランジスタエレメントペア
のエミッタにそれぞれ独立に電流源を接続したことによ
り、温度上昇により電流が１つのエミッタに集中するこ
とがないので、トランジスタが破壊されることを防ぐこ
とができる。
【００１８】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は、本発明の第１実施例に係る差動増幅回路
の回路図である。
する。図１は、本発明の第１実施例に係る差動増幅回路
の回路図である。
【００１９】図１において、この差動増幅回路は、トラ
ンジスタエレメント９、１１、１３、１５から構成され
る第１のトランジスタと、トランジスタエレメント１
７、１９、２１、２３から構成される第２のトランジス
タと、電流源２５、２７、２９、３１とを有している。
ンジスタエレメント９、１１、１３、１５から構成され
る第１のトランジスタと、トランジスタエレメント１
７、１９、２１、２３から構成される第２のトランジス
タと、電流源２５、２７、２９、３１とを有している。
【００２０】トランジスタエレメント９、１１、１３、
１５のコレクタ端子は第１のトランジスタのコレクタ出
力端子５に、トランジスタエレメント９、１１、１３、
１５のベース端子は第１のトランジスタのベース端子１
に接続され、一方、トランジスタエレメント１７、１
９、２１、２３のコレクタ端子は第２のトランジスタの
コレクタ出力端子７に、トランジスタエレメント１７、
１９、２１、２３のベース端子は第２のトランジスタの
ベース端子３に接続されている。
１５のコレクタ端子は第１のトランジスタのコレクタ出
力端子５に、トランジスタエレメント９、１１、１３、
１５のベース端子は第１のトランジスタのベース端子１
に接続され、一方、トランジスタエレメント１７、１
９、２１、２３のコレクタ端子は第２のトランジスタの
コレクタ出力端子７に、トランジスタエレメント１７、
１９、２１、２３のベース端子は第２のトランジスタの
ベース端子３に接続されている。
【００２１】トランジスタエレメント９、１１、１３、
１５及びトランジスタエレメント１７、１９、２１、２
３のエミッタ端子は、差動回路を構成する２つのトラン
ジスタのそれぞれに対応するトランジスタエレメントペ
アであるトランジスタエレメント９とトランジスタエレ
メント１７、トランジスタエレメント１１とトランジス
タエレメント１９、トランジスタエレメント１３とトラ
ンジスタエレメント２１、トランジスタエレメント１５
とトランジスタエレメント２３のエミッタ端子どうしで
独立に接続され、それぞれには独立した電流源２５、２
７、２９、３１が接続されている。
１５及びトランジスタエレメント１７、１９、２１、２
３のエミッタ端子は、差動回路を構成する２つのトラン
ジスタのそれぞれに対応するトランジスタエレメントペ
アであるトランジスタエレメント９とトランジスタエレ
メント１７、トランジスタエレメント１１とトランジス
タエレメント１９、トランジスタエレメント１３とトラ
ンジスタエレメント２１、トランジスタエレメント１５
とトランジスタエレメント２３のエミッタ端子どうしで
独立に接続され、それぞれには独立した電流源２５、２
７、２９、３１が接続されている。
【００２２】図２は、図１に示した差動増幅回路のパタ
ーンレイアウトを示す図である。図２において、第１の
トランジスタ３３、第２のトランジスタ３５において、
ベース電極３７及びコレクタ電極３９はそれぞれ共通と
なっているが、エミッタ電極４１は、トランジスタエレ
メントペアどうしそれぞれ独立に接続されている。
ーンレイアウトを示す図である。図２において、第１の
トランジスタ３３、第２のトランジスタ３５において、
ベース電極３７及びコレクタ電極３９はそれぞれ共通と
なっているが、エミッタ電極４１は、トランジスタエレ
メントペアどうしそれぞれ独立に接続されている。
【００２３】このような構成であるから、ベース端子
１、３に信号が入力され、第１のトランジスタまた第２
のトランジスタがオンした場合には、トランジスタエレ
メント９または１７のエミッタには電流源３１、トラン
ジスタエレメント１１または１９のエミッタには電流源
２９、トランジスタエレメント１３または２１のエミッ
タには電流源２７、トランジスタエレメント１５または
２３のエミッタには電流源２５からの電流のみが流れる
こととなる。
１、３に信号が入力され、第１のトランジスタまた第２
のトランジスタがオンした場合には、トランジスタエレ
メント９または１７のエミッタには電流源３１、トラン
ジスタエレメント１１または１９のエミッタには電流源
２９、トランジスタエレメント１３または２１のエミッ
タには電流源２７、トランジスタエレメント１５または
２３のエミッタには電流源２５からの電流のみが流れる
こととなる。
【００２４】従って、それぞれのトランジスタエレメン
トペアのエミッタに独立の電流源が接続することによ
り、温度上昇でエミッタ間にオン電圧の差が生じても、
１つのエミッタに電流が集中することはなく、トランジ
スタの破壊を防ぐことができるのである。
トペアのエミッタに独立の電流源が接続することによ
り、温度上昇でエミッタ間にオン電圧の差が生じても、
１つのエミッタに電流が集中することはなく、トランジ
スタの破壊を防ぐことができるのである。
【００２５】図５は、第１の実施例と図１０に示す従来
の差動増幅回路におけるマルチエミッタバイポーラトラ
ンジスタの電流−電圧特性を示す図である。実線は従来
例、破線は第１の実施例を示している。なお、ここで
は、マルチエミッタトランジスタとして、ＡｌＧａＡｓ
／ＧａＡｓへテロ接合マルチエミッタバイポーラトラン
ジスタ (以下、単にＨＢＴと記す) を使用し、トランジ
スタのエミッタのサイズは２μｍ×１０μｍ×４本であ
る。
の差動増幅回路におけるマルチエミッタバイポーラトラ
ンジスタの電流−電圧特性を示す図である。実線は従来
例、破線は第１の実施例を示している。なお、ここで
は、マルチエミッタトランジスタとして、ＡｌＧａＡｓ
／ＧａＡｓへテロ接合マルチエミッタバイポーラトラン
ジスタ (以下、単にＨＢＴと記す) を使用し、トランジ
スタのエミッタのサイズは２μｍ×１０μｍ×４本であ
る。
【００２６】図１０に示す従来例では、ＨＢＴの電流電
圧特性は、図５に示すように一定の電圧以上になると、
急激に電流利得が減少し、動作しなくなってしまうので
ある。これは、１つの電流源で４つのエミッタに供給し
ているため、温度上昇による熱が１つのエミッタに集中
すると、その１つのエミッタに電流源からの電流が集中
してしまい、その結果、破壊してしまうからである。
圧特性は、図５に示すように一定の電圧以上になると、
急激に電流利得が減少し、動作しなくなってしまうので
ある。これは、１つの電流源で４つのエミッタに供給し
ているため、温度上昇による熱が１つのエミッタに集中
すると、その１つのエミッタに電流源からの電流が集中
してしまい、その結果、破壊してしまうからである。
【００２７】一方、第１の実施例のように、ＨＢＴの電
流電圧特性は、図５に示すように急激な電流の減少が起
きず、大きな出力を得ることができる。これは、２つの
マルチエミッタトランジスタのエミッタ端子がトランジ
スタエレメントペアどうしそれぞれに独立の電流源を設
けているので、１つのエミッタに電流が集中することが
なく、エミッタが破壊してしまうことがないからであ
る。
流電圧特性は、図５に示すように急激な電流の減少が起
きず、大きな出力を得ることができる。これは、２つの
マルチエミッタトランジスタのエミッタ端子がトランジ
スタエレメントペアどうしそれぞれに独立の電流源を設
けているので、１つのエミッタに電流が集中することが
なく、エミッタが破壊してしまうことがないからであ
る。
【００２８】図３は本発明の第２の実施例に係る差動増
幅回路の回路図である。
幅回路の回路図である。
【００２９】図３において、この差動増幅回路は、トラ
ンジスタエレメント９、１１、１３から構成される第１
のトランジスタと、トランジスタエレメント１７、１
９、２１から構成される第２のトランジスタと、トラン
ジスタエレメント４３、４５、４７から構成される第１
のエミッタフォロワーと、トランジスタエレメント４
９、５１、５３から構成される第２のエミッタフォロワ
ーと、電流源２７、２９、３１、５５、５７、５９、６
１、６３、６５とを有している。
ンジスタエレメント９、１１、１３から構成される第１
のトランジスタと、トランジスタエレメント１７、１
９、２１から構成される第２のトランジスタと、トラン
ジスタエレメント４３、４５、４７から構成される第１
のエミッタフォロワーと、トランジスタエレメント４
９、５１、５３から構成される第２のエミッタフォロワ
ーと、電流源２７、２９、３１、５５、５７、５９、６
１、６３、６５とを有している。
【００３０】トランジスタエレメント９、１１、１３の
コレクタ端子は第１のトランジスタのコレクタ出力端子
５に、一方、トランジスタエレメント１７、１９、２１
のコレクタ端子は第２のトランジスタのコレクタ端子７
の接続されている。
コレクタ端子は第１のトランジスタのコレクタ出力端子
５に、一方、トランジスタエレメント１７、１９、２１
のコレクタ端子は第２のトランジスタのコレクタ端子７
の接続されている。
【００３１】トランジスタエレメント９、１１、１３及
びトランジスタエレメント１７、１９、２１のエミッタ
端子は、トランジスタエレメントペアであるトランジス
タエレメント９とトランジスタエレメント１７、トラン
ジスタエレメント１１とトランジスタエレメント１９、
トランジスタエレメント１３とトランジスタエレメント
２１のエミッタ端子どうしで接続され、それぞれには独
立した電流源２７、２９、３１が接続されている。
びトランジスタエレメント１７、１９、２１のエミッタ
端子は、トランジスタエレメントペアであるトランジス
タエレメント９とトランジスタエレメント１７、トラン
ジスタエレメント１１とトランジスタエレメント１９、
トランジスタエレメント１３とトランジスタエレメント
２１のエミッタ端子どうしで接続され、それぞれには独
立した電流源２７、２９、３１が接続されている。
【００３２】トランジスタエレメント４３、４５、４７
のエミッタ端子は、トランジスタエレメント９、１１、
１３のベース端子にそれぞれ接続され、さらに、それぞ
れ独立に電流源５５、５７、５９が接続されている。一
方、トランジスタエレメント４９、５１、５３のエミッ
タ端子は、トランジスタエレメント１７、１９、２１の
ベース端子にそれぞれ接続され、さらに、それぞれ独立
に電流源６１、６３、６５が接続されている。
のエミッタ端子は、トランジスタエレメント９、１１、
１３のベース端子にそれぞれ接続され、さらに、それぞ
れ独立に電流源５５、５７、５９が接続されている。一
方、トランジスタエレメント４９、５１、５３のエミッ
タ端子は、トランジスタエレメント１７、１９、２１の
ベース端子にそれぞれ接続され、さらに、それぞれ独立
に電流源６１、６３、６５が接続されている。
【００３３】図４は、図３に示した第２実施例のパター
ンレイアウトを示す図である。図４において、エミッタ
フォロワー６７のベース電極及びコレクタ電極は共通と
なっているが、エミッタ電極は独立となっている。
ンレイアウトを示す図である。図４において、エミッタ
フォロワー６７のベース電極及びコレクタ電極は共通と
なっているが、エミッタ電極は独立となっている。
【００３４】このような構成であるから、第１実施例と
同様に、エミッタフォロワーを構成するトランジスタ
は、トランジスタエレメント４３には電流源５５、トラ
ンジスタエレメント４５には電流源５７、トランジスタ
エレメント４７には電流源５９、トランジスタエレメン
ト４９には電流源６５、トランジスタエレメント５１に
は電流源６３、トランジスタエレメント５３には電流源
６１からの電流のみ流れることとなる。
同様に、エミッタフォロワーを構成するトランジスタ
は、トランジスタエレメント４３には電流源５５、トラ
ンジスタエレメント４５には電流源５７、トランジスタ
エレメント４７には電流源５９、トランジスタエレメン
ト４９には電流源６５、トランジスタエレメント５１に
は電流源６３、トランジスタエレメント５３には電流源
６１からの電流のみ流れることとなる。
【００３５】従って、本実施例においても、エミッタフ
ォロワーを構成するバイポーラトランジスタは、図５に
示すように、急激な電流の減少を起こすことなく、大き
な出力を得ることができる。
ォロワーを構成するバイポーラトランジスタは、図５に
示すように、急激な電流の減少を起こすことなく、大き
な出力を得ることができる。
【００３６】図６は本発明の第３の実施例の回路図であ
る。本実施例は、本発明の第２の実施例の差動増幅回路
を、レーザードライバーの駆動回路として用いた例であ
る。図６において、トランジスタエレメント１７、１
９、２１からなる第２のトランジスタのコレクタ端子を
レーザーの電流入力端子に接続してある。このような構
成であるので、大きな電流を容易に高速スイッチングす
ることができる。
る。本実施例は、本発明の第２の実施例の差動増幅回路
を、レーザードライバーの駆動回路として用いた例であ
る。図６において、トランジスタエレメント１７、１
９、２１からなる第２のトランジスタのコレクタ端子を
レーザーの電流入力端子に接続してある。このような構
成であるので、大きな電流を容易に高速スイッチングす
ることができる。
【００３７】
【発明の効果】以上説明したように本発明によれば、個
々のシングルエミッタトランジスタを並列に接続して用
いる場合、あるいは、エミッタパターンが並列に分割さ
れた、いわゆる、マルチエミッタトランジスタを用いる
場合において、トランジスタエレメントペアにより独立
に接続し、それぞれに独立した電流源を接続したので、
温度上昇によりエミッタ間にオン電圧の差が生じても、
１つのエミッタに電流が集中しないので、トランジスタ
の破壊を防ぐことができる。さらに、コレクタ電流とコ
レクタ電圧を上げることができるので、高出力差動増幅
回路の非常に有効である。
々のシングルエミッタトランジスタを並列に接続して用
いる場合、あるいは、エミッタパターンが並列に分割さ
れた、いわゆる、マルチエミッタトランジスタを用いる
場合において、トランジスタエレメントペアにより独立
に接続し、それぞれに独立した電流源を接続したので、
温度上昇によりエミッタ間にオン電圧の差が生じても、
１つのエミッタに電流が集中しないので、トランジスタ
の破壊を防ぐことができる。さらに、コレクタ電流とコ
レクタ電圧を上げることができるので、高出力差動増幅
回路の非常に有効である。
【図１】本発明の第１実施例に係る差動増幅回路の回路
図である。
図である。
【図２】図１に示した差動増幅回路のレイアウトパター
ンを示す図である。
ンを示す図である。
【図３】本発明の第２実施例に係る差動増幅回路の回路
図である。
図である。
【図４】図３に示した差動増幅回路のレイアウトパター
ンを示す図である。
ンを示す図である。
【図５】第１実施例、第２実施例の回路の効果を説明す
るためのマルチエミッタバイポーラトランジスタの電流
−電圧特性図である。
るためのマルチエミッタバイポーラトランジスタの電流
−電圧特性図である。
【図６】本発明の第３実施例に係るレーザードライバー
の駆動回路の回路図である。
の駆動回路の回路図である。
【図７】従来例を説明するための図である。
【図８】従来のマルチエミッタバイポーラトランジスタ
の電流−電圧特性図である。
の電流−電圧特性図である。
【図９】従来例を説明するための図である。
【図１０】従来のマルチエミッタを用いた差動増幅回路
の回路図である。
の回路図である。
１、３ ベース端子 ５、７ コレクタ端子 ９、１１、１３、１５、１７、１９、２１、２３、４
３、４５、４７、４９、５１、５３、７３、７５、７
７、７９ トランジスタエレメント ２５、２７、２９、３１、５５、５７、５９、６１、６
３、６５ 電流源 ３３、３５、６９、７１ トランジスタ ３７ ベース電極 ３９ コレクタ電極 ４１ エミッタ電極 ６７ エミッタフォロワー ８１、８３、８５、８７ バラスト抵抗
３、４５、４７、４９、５１、５３、７３、７５、７
７、７９ トランジスタエレメント ２５、２７、２９、３１、５５、５７、５９、６１、６
３、６５ 電流源 ３３、３５、６９、７１ トランジスタ ３７ ベース電極 ３９ コレクタ電極 ４１ エミッタ電極 ６７ エミッタフォロワー ８１、８３、８５、８７ バラスト抵抗
Claims (4)
- 【請求項１】 エミッタ、ベース、コレクタを有する、
少なくとも２組に分けられた複数のトランジスタエレメ
ントと、それぞれの組のそれぞれのトランジスタエレメ
ントはコレクタが共通に接続され、差動増幅回路の２つ
のトランジスタを構成し、この２つのトランジスタのそ
れぞれ対応するトランジスタエレメントペアのエミッタ
はそれぞれ独立に接続され、 この独立に接続されたそれぞれのトランジスタエレメン
トペアのエミッタと接続された電流源とを具備すること
を特徴とする半導体装置。 - 【請求項２】 エミッタ、ベース、コレクタを有する、
少なくとも２組に分けられた複数のトランジスタエレメ
ントと、それぞれの組のそれぞれのトランジスタエレメ
ントは、ベース及びコレクタが共通に接続され、差動増
幅回路の２つのトランジスタを構成し、この２つのトラ
ンジスタのそれぞれ対応するトランジスタエレメントペ
アのエミッタはそれぞれ独立に接続され、 この独立に接続されたそれぞれのトランジスタエレメン
トペアのエミッタと接続された電流源とを具備すること
を特徴とする半導体装置。 - 【請求項３】 前記ベースにそれぞれ対応するエミッタ
フォロワーをさらに具備し、前記ベースと前記エミッタ
フォロワーのエミッタとがそれぞれ独立に接続されてい
ることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記トランジスタエレメントが、化合物
半導体からなることを特徴とする請求項１、２又は３記
載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7055795A JPH08250940A (ja) | 1995-03-15 | 1995-03-15 | 半導体装置 |
| US08/614,254 US5773873A (en) | 1995-03-15 | 1996-03-12 | Semiconductor device having multi-emitter structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7055795A JPH08250940A (ja) | 1995-03-15 | 1995-03-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250940A true JPH08250940A (ja) | 1996-09-27 |
Family
ID=13008854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7055795A Pending JPH08250940A (ja) | 1995-03-15 | 1995-03-15 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5773873A (ja) |
| JP (1) | JPH08250940A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006129197A (ja) * | 2004-10-29 | 2006-05-18 | Mitsubishi Electric Corp | 高出力差動増幅器 |
| KR100808166B1 (ko) * | 2002-02-06 | 2008-02-29 | 주식회사 엘지이아이 | 이종접합 바이폴라 트랜지스터의 베이스 피딩라인 |
| US7511694B2 (en) | 2004-10-28 | 2009-03-31 | Samsung Electronics Co., Ltd. | Source driver that generates from image data an interpolated output signal for use by a flat panel display and methods thereof |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE521385C2 (sv) * | 1997-04-04 | 2003-10-28 | Ericsson Telefon Ab L M | Bipolär transistorstruktur |
| US6715693B1 (en) * | 2000-02-15 | 2004-04-06 | Caterpillar Inc | Thin film coating for fuel injector components |
| JP4569022B2 (ja) * | 2001-03-26 | 2010-10-27 | パナソニック株式会社 | 差動増幅装置 |
| US6611172B1 (en) * | 2001-06-25 | 2003-08-26 | Sirenza Microdevices, Inc. | Thermally distributed darlington amplifier |
| JP5595751B2 (ja) * | 2009-03-11 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | Ｅｓｄ保護素子 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU7731575A (en) * | 1974-01-18 | 1976-07-15 | Nat Patent Dev Corp | Heterojunction devices |
| AU649792B2 (en) * | 1991-03-13 | 1994-06-02 | Nec Corporation | Multiplier and squaring circuit to be used for the same |
| KR950021600A (ko) * | 1993-12-09 | 1995-07-26 | 가나이 쯔또무 | 반도체 집적회로장치 및 그 제조방법 |
| DE4416981A1 (de) * | 1994-05-13 | 1995-11-16 | Philips Patentverwaltung | Schaltungsanordnung mit einer Gesamtübertragungsfunktion |
-
1995
- 1995-03-15 JP JP7055795A patent/JPH08250940A/ja active Pending
-
1996
- 1996-03-12 US US08/614,254 patent/US5773873A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100808166B1 (ko) * | 2002-02-06 | 2008-02-29 | 주식회사 엘지이아이 | 이종접합 바이폴라 트랜지스터의 베이스 피딩라인 |
| US7511694B2 (en) | 2004-10-28 | 2009-03-31 | Samsung Electronics Co., Ltd. | Source driver that generates from image data an interpolated output signal for use by a flat panel display and methods thereof |
| US9601076B2 (en) | 2004-10-28 | 2017-03-21 | Samsung Electronics Co., Ltd. | Source driver that generates from image data an interpolated output signal for use by a flat panel display and methods thereof |
| JP2006129197A (ja) * | 2004-10-29 | 2006-05-18 | Mitsubishi Electric Corp | 高出力差動増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5773873A (en) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4079336A (en) | Stacked transistor output amplifier | |
| US3835410A (en) | Current amplifier | |
| US4460872A (en) | Low noise differential amplifier | |
| US4059808A (en) | Differential amplifier | |
| JPH08279561A (ja) | バイポーラトランジスタ並びに該バイポーラトランジスタを用いた増幅器および集積回路 | |
| US4431972A (en) | Push-pull amplifier | |
| JPH08250940A (ja) | 半導体装置 | |
| US4254379A (en) | Push-pull amplifier circuit | |
| KR950000162B1 (ko) | 증폭기 장치 및 푸시풀 증폭기 | |
| US4401951A (en) | Bias circuit for use in a single-ended push-pull circuit | |
| US4163908A (en) | Bias circuit for complementary transistors | |
| EP1181773B1 (en) | Overvoltage protection | |
| JPH01277019A (ja) | シュミット―トリガ回路 | |
| US4297597A (en) | Darlington-connected semiconductor device | |
| US4274018A (en) | Saturation limited bias circuit for complementary transistors | |
| US4051443A (en) | Differential amplifier | |
| JPS5928287B2 (ja) | プツシユプル増幅回路 | |
| JPH03108756A (ja) | 複合ｐｎｐトランジスタ | |
| JPH0216810A (ja) | トランジスタ回路 | |
| JP2695791B2 (ja) | 半導体出力回路 | |
| JP3282358B2 (ja) | 電力増幅器 | |
| KR0184520B1 (ko) | 반도체 회로 장치 | |
| JPH0337763B2 (ja) | ||
| JPS6231523B2 (ja) | ||
| JPS5833707Y2 (ja) | トランジスタ回路装置 |