JP3282358B2 - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JP3282358B2 JP3282358B2 JP05026794A JP5026794A JP3282358B2 JP 3282358 B2 JP3282358 B2 JP 3282358B2 JP 05026794 A JP05026794 A JP 05026794A JP 5026794 A JP5026794 A JP 5026794A JP 3282358 B2 JP3282358 B2 JP 3282358B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- silicon
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、シングル・エンディッ
ド・プッシュプル（以下ＳＥＰＰと略す）回路を備えた
電力増幅器に関するものである。
ド・プッシュプル（以下ＳＥＰＰと略す）回路を備えた
電力増幅器に関するものである。
【０００２】
【従来の技術】近年、ＳＥＰＰ回路を備えた電力増幅器
は種々の改善が成されている。以下図面を参照しなが
ら、上述した従来の、ＳＥＰＰ回路を備えた電力増幅器
の一例について説明する。
は種々の改善が成されている。以下図面を参照しなが
ら、上述した従来の、ＳＥＰＰ回路を備えた電力増幅器
の一例について説明する。
【０００３】図２は従来のＳＥＰＰ回路を備えた電力増
幅器の回路図を示すものである。図２において、２１は
二重拡散プロセスで形成されたベース領域とエミッタ領
域から成るＮＰＮ型シリコンパワートランジスタ、２２
は二重拡散プロセスで形成されたベース領域とエミッタ
領域から成るＰＮＰ型シリコンパワートランジスタ、２
３は温度検出トランジスタ、２４、２５はそれぞれ定電
流回路、２６は入力端子、２７は出力端子、２８はマル
チプライヤー回路、２９はＮＰＮ型シリコンパワートラ
ンジスタ２１のエミッタ抵抗器、３０はＰＮＰ型シリコ
ンパワートランジスタのエミッタ抵抗器である。３１は
差動入力端子を備えた電圧増幅回路、３２はこの電力増
幅器に接続される負荷である。
幅器の回路図を示すものである。図２において、２１は
二重拡散プロセスで形成されたベース領域とエミッタ領
域から成るＮＰＮ型シリコンパワートランジスタ、２２
は二重拡散プロセスで形成されたベース領域とエミッタ
領域から成るＰＮＰ型シリコンパワートランジスタ、２
３は温度検出トランジスタ、２４、２５はそれぞれ定電
流回路、２６は入力端子、２７は出力端子、２８はマル
チプライヤー回路、２９はＮＰＮ型シリコンパワートラ
ンジスタ２１のエミッタ抵抗器、３０はＰＮＰ型シリコ
ンパワートランジスタのエミッタ抵抗器である。３１は
差動入力端子を備えた電圧増幅回路、３２はこの電力増
幅器に接続される負荷である。
【０００４】ＮＰＮ型シリコンパワートランジスタ２
１、ＰＮＰ型シリコンパワートランジスタ２２はそれぞ
れ別体である。そして、一般に、これらは同一放熱器に
取り付けられている。温度検出トランジスタ２３は、上
記ＮＰＮ型シリコンパワートランジスタ２１、ＰＮＰ型
シリコンパワートランジスタ２２とは別体である。そし
て、これは、パワートランジスタ２１、２２の熱が検出
できる様上記放熱器に接触する様に実装されている。定
電流回路２４、２５、マルチプライヤー回路２８、エミ
ッタ抵抗器２９、３０は上記ＮＰＮ型シリコンパワート
ランジスタ２１、ＰＮＰ型シリコンパワートランジスタ
２２とは別体である。
１、ＰＮＰ型シリコンパワートランジスタ２２はそれぞ
れ別体である。そして、一般に、これらは同一放熱器に
取り付けられている。温度検出トランジスタ２３は、上
記ＮＰＮ型シリコンパワートランジスタ２１、ＰＮＰ型
シリコンパワートランジスタ２２とは別体である。そし
て、これは、パワートランジスタ２１、２２の熱が検出
できる様上記放熱器に接触する様に実装されている。定
電流回路２４、２５、マルチプライヤー回路２８、エミ
ッタ抵抗器２９、３０は上記ＮＰＮ型シリコンパワート
ランジスタ２１、ＰＮＰ型シリコンパワートランジスタ
２２とは別体である。
【０００５】そして、上記ＮＰＮ型シリコンパワートラ
ンジスタ２１、ＰＮＰ型シリコンパワートランジスタ２
２とは別体であるプリント配線基板等に実装されてい
る。上記ＮＰＮ型シリコンパワートランジスタ２１、Ｐ
ＮＰ型シリコンパワートランジスタ２２、温度検出トラ
ンジスタ２３も上記プリント配線基板等に実装し、この
プリント配線基板等が放熱器に取り付けられることもあ
る。
ンジスタ２１、ＰＮＰ型シリコンパワートランジスタ２
２とは別体であるプリント配線基板等に実装されてい
る。上記ＮＰＮ型シリコンパワートランジスタ２１、Ｐ
ＮＰ型シリコンパワートランジスタ２２、温度検出トラ
ンジスタ２３も上記プリント配線基板等に実装し、この
プリント配線基板等が放熱器に取り付けられることもあ
る。
【０００６】以上のように構成されたＳＥＰＰ回路を備
えた電力増幅器について以下その構成について説明す
る。
えた電力増幅器について以下その構成について説明す
る。
【０００７】入力端子２６に入力された信号は、電圧増
幅回路３１により電圧増幅され、マルチプライヤー回路
２８、パワートランジスタ２１、２２、エミッタ抵抗器
２９、３０から構成されるＳＥＰＰ回路で電力増幅され
負荷３２に電力を供給する。温度検出トランジスタ２３
を有するマルチプライヤー回路２８はパワートランジス
タ２１、２２のバイアス電圧を与えるとともに、パワー
トランジスタ２１、２２の温度を検出し、その動作電流
が一定になるようにしている。エミッタ抵抗器２９、３
０はパワートランジスタ２１、２２の動作電流を、電流
帰還をかける事により安定化している。
幅回路３１により電圧増幅され、マルチプライヤー回路
２８、パワートランジスタ２１、２２、エミッタ抵抗器
２９、３０から構成されるＳＥＰＰ回路で電力増幅され
負荷３２に電力を供給する。温度検出トランジスタ２３
を有するマルチプライヤー回路２８はパワートランジス
タ２１、２２のバイアス電圧を与えるとともに、パワー
トランジスタ２１、２２の温度を検出し、その動作電流
が一定になるようにしている。エミッタ抵抗器２９、３
０はパワートランジスタ２１、２２の動作電流を、電流
帰還をかける事により安定化している。
【０００８】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来のＳＥＰＰ回路を備えた電力増幅器では、エミ
ッタ抵抗器２９、３０に出力電流が流れるため電力ロス
が発生してしまう。また、単純にエミッタ抵抗器２９、
３０を無くしてしまうと、エミッタ抵抗器での電力ロス
を無くすことができるが、電流帰還が掛からなくなるた
め、動作電流の変動が大きくなり、パワートランジスタ
２１、２２とは別体の温度検出トランジスタによる温度
補償では、パワートランジスタ２１、２２の熱が温度検
出トランジスタに伝わるまでの遅延時間があり、温度補
償に遅れが生じるため動作電流の安定化は困難である。
うな従来のＳＥＰＰ回路を備えた電力増幅器では、エミ
ッタ抵抗器２９、３０に出力電流が流れるため電力ロス
が発生してしまう。また、単純にエミッタ抵抗器２９、
３０を無くしてしまうと、エミッタ抵抗器での電力ロス
を無くすことができるが、電流帰還が掛からなくなるた
め、動作電流の変動が大きくなり、パワートランジスタ
２１、２２とは別体の温度検出トランジスタによる温度
補償では、パワートランジスタ２１、２２の熱が温度検
出トランジスタに伝わるまでの遅延時間があり、温度補
償に遅れが生じるため動作電流の安定化は困難である。
【０００９】また図３はベース領域とエミッタ領域を二
重拡散プロセスで形成したシリコントランジスタの断面
図である。
重拡散プロセスで形成したシリコントランジスタの断面
図である。
【００１０】図３において４１はエミッタ領域、４２は
ベース領域、４３はコレクタ高比抵抗領域、４４はコレ
クタ高不純物濃度領域、４５はコレクタ裏面部である。
図３で示す様に、二重拡散プロセスで形成されたベース
領域とエミッタ領域から成るシリコンパワートランジタ
では、個別素子を電気的に完全分離するための拡散工程
がないため、特にコレクタ電極は共通電極として配置す
るため、複数の能動素子あるいは受動素子を組み合わせ
た機能回路を形成することは不可能で上記別体の温度検
出トランジスタ２３をパワートランジスタと同一チップ
上に形成できない。
ベース領域、４３はコレクタ高比抵抗領域、４４はコレ
クタ高不純物濃度領域、４５はコレクタ裏面部である。
図３で示す様に、二重拡散プロセスで形成されたベース
領域とエミッタ領域から成るシリコンパワートランジタ
では、個別素子を電気的に完全分離するための拡散工程
がないため、特にコレクタ電極は共通電極として配置す
るため、複数の能動素子あるいは受動素子を組み合わせ
た機能回路を形成することは不可能で上記別体の温度検
出トランジスタ２３をパワートランジスタと同一チップ
上に形成できない。
【００１１】本発明は、上記従来の問題点に鑑み、より
極めて短時間に、温度補償を行うことにより、動作電流
の安定化の為のエミッタ抵抗器をなくしエミッタ抵抗器
での電力ロスを無くすこができるＳＥＰＰ回路を備えた
電力増幅器を提供することを目的としてなされたもので
ある。
極めて短時間に、温度補償を行うことにより、動作電流
の安定化の為のエミッタ抵抗器をなくしエミッタ抵抗器
での電力ロスを無くすこができるＳＥＰＰ回路を備えた
電力増幅器を提供することを目的としてなされたもので
ある。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に本発明の電力増幅器は、二重拡散プロセスで形成され
たベース領域とエミッタ領域から成るシリコンパワート
ランジスタと、上記シリコンパワートランジスタと同体
のシリコン上に上記シリコンパワートランジスタとは電
気的に絶縁されたベース領域とエミッタ領域から成るあ
る一定の面積をもつ温度検出用トランジスタとを形成し
て構成された素子と、上記素子とコンプリメンタリの素
子と、上記各シリコンとは別体で形成された実装基板上
に実装され、上記各温度検出用トランジスタのベース・
エミッタ端子間電圧を検出し、上記各シリコンパワート
ランジスタのバイアス電圧を制御し、上記各シリコンパ
ワートランジスタのバイアス電流を一定に保つバイアス
回路とで構成し、上記各温度検出用トランジスタはベー
ス・コレクタ端子間を接続すると共にエミッタ端子に定
電流回路を接続してベース・エミッタ端子間に電圧を発
生させるように構成し、当該ベース・エミッタ端子間に
上記バイアス回路の各トランジスタのエミッタ・ベース
端子を接続し、上記各温度検出用トランジスタのベース
・エミッタ端子間に発生した電圧を、上記バイアス回路
の各トランジスタのコレクタ電流に変換するように構成
しており、上記各シリコンパワートランジスタの各エミ
ッタ端子を抵抗器を介さずに直接接続し、これを出力端
子とするシングル・エンディッド・プシュプル回路とす
るように構成したものである。
に本発明の電力増幅器は、二重拡散プロセスで形成され
たベース領域とエミッタ領域から成るシリコンパワート
ランジスタと、上記シリコンパワートランジスタと同体
のシリコン上に上記シリコンパワートランジスタとは電
気的に絶縁されたベース領域とエミッタ領域から成るあ
る一定の面積をもつ温度検出用トランジスタとを形成し
て構成された素子と、上記素子とコンプリメンタリの素
子と、上記各シリコンとは別体で形成された実装基板上
に実装され、上記各温度検出用トランジスタのベース・
エミッタ端子間電圧を検出し、上記各シリコンパワート
ランジスタのバイアス電圧を制御し、上記各シリコンパ
ワートランジスタのバイアス電流を一定に保つバイアス
回路とで構成し、上記各温度検出用トランジスタはベー
ス・コレクタ端子間を接続すると共にエミッタ端子に定
電流回路を接続してベース・エミッタ端子間に電圧を発
生させるように構成し、当該ベース・エミッタ端子間に
上記バイアス回路の各トランジスタのエミッタ・ベース
端子を接続し、上記各温度検出用トランジスタのベース
・エミッタ端子間に発生した電圧を、上記バイアス回路
の各トランジスタのコレクタ電流に変換するように構成
しており、上記各シリコンパワートランジスタの各エミ
ッタ端子を抵抗器を介さずに直接接続し、これを出力端
子とするシングル・エンディッド・プシュプル回路とす
るように構成したものである。
【００１３】
【作用】本発明は上記した構成により、パワートランジ
スタチップの温度を、上記シリコンパワートランジスタ
と同体のシリコン上に上記シリコンパワートランジスタ
とは電気的に絶縁されたベース領域とエミッタ領域から
成りベース・コレクタ端子間が接続されたある一定の面
積をもつ温度検出用のトランジスタのベース・エミッタ
間電圧として検出し、この定電流回路を接続したベース
・エミッタ間電圧の温度変化に対応した検出電圧を、バ
イアス回路の各トランジスタのコレクタ電流に変換し
て、シリコンパワートランジスタのバイアス電圧を制御
することにより、パワートランジスタの動作電流を一定
にさせるものであり、温度検出用のトランジスタがパワ
ートランジスタチップと同体のシリコン上にあるため、
極めて短時間に、温度補償を行うことができ、動作電流
の安定化の為のエミッタ抵抗器をなくしエミッタ抵抗器
での電力ロスを無くすことができる。
スタチップの温度を、上記シリコンパワートランジスタ
と同体のシリコン上に上記シリコンパワートランジスタ
とは電気的に絶縁されたベース領域とエミッタ領域から
成りベース・コレクタ端子間が接続されたある一定の面
積をもつ温度検出用のトランジスタのベース・エミッタ
間電圧として検出し、この定電流回路を接続したベース
・エミッタ間電圧の温度変化に対応した検出電圧を、バ
イアス回路の各トランジスタのコレクタ電流に変換し
て、シリコンパワートランジスタのバイアス電圧を制御
することにより、パワートランジスタの動作電流を一定
にさせるものであり、温度検出用のトランジスタがパワ
ートランジスタチップと同体のシリコン上にあるため、
極めて短時間に、温度補償を行うことができ、動作電流
の安定化の為のエミッタ抵抗器をなくしエミッタ抵抗器
での電力ロスを無くすことができる。
【００１４】
【実施例】以下本発明の電力増幅器の実施例について、
図１，図２を参照しながら詳細に説明する。
図１，図２を参照しながら詳細に説明する。
【００１５】図１は本発明の第１の実施例における、電
力増幅器の回路図を示すものである。
力増幅器の回路図を示すものである。
【００１６】図１において、１はベース領域とエミッタ
領域が二重拡散プロセスで形成されたＮＰＮ型のシリコ
ンチップで、パワートランジスタ部２、温度検出用トラ
ンジスタ部３が同一のＮＰＮ型のシリコンチップ上に形
成されている。４はベース領域とエミッタ領域が二重拡
散プロセスで形成されたＰＮＰ型のシリコンチップで、
パワートランジスタ部５、温度検出用トランジスタ部６
が、同一のＰＮＰ型のシリコンチップ上に形成されてい
る。そして、これらは、一般に同一放熱器に取り付けら
れる。７はＰＮＰ型トランジスタ、８はＮＰＮ型トラン
ジスタ、９、１０はダイオード、１１は定電流回路で定
電流ダイオードを用いても良い、１６は上記温度検出用
トランジスタ部３のエミッタ抵抗、１７は上記温度検出
用トランジスタ部６のエミッタ抵抗、１８は上記ＰＮＰ
型トランジスタ７のエミッタ抵抗、１９は上記ＮＰＮ型
トランジスタ８のエミッタ抵抗、１４は差動入力端子を
備えた電圧増幅回路で、それぞれ、上記ＮＰＮ型のシリ
コンチップ１、ＰＮＰ型のシリコンチップ４とは別体で
ある。
領域が二重拡散プロセスで形成されたＮＰＮ型のシリコ
ンチップで、パワートランジスタ部２、温度検出用トラ
ンジスタ部３が同一のＮＰＮ型のシリコンチップ上に形
成されている。４はベース領域とエミッタ領域が二重拡
散プロセスで形成されたＰＮＰ型のシリコンチップで、
パワートランジスタ部５、温度検出用トランジスタ部６
が、同一のＰＮＰ型のシリコンチップ上に形成されてい
る。そして、これらは、一般に同一放熱器に取り付けら
れる。７はＰＮＰ型トランジスタ、８はＮＰＮ型トラン
ジスタ、９、１０はダイオード、１１は定電流回路で定
電流ダイオードを用いても良い、１６は上記温度検出用
トランジスタ部３のエミッタ抵抗、１７は上記温度検出
用トランジスタ部６のエミッタ抵抗、１８は上記ＰＮＰ
型トランジスタ７のエミッタ抵抗、１９は上記ＮＰＮ型
トランジスタ８のエミッタ抵抗、１４は差動入力端子を
備えた電圧増幅回路で、それぞれ、上記ＮＰＮ型のシリ
コンチップ１、ＰＮＰ型のシリコンチップ４とは別体で
ある。
【００１７】そして、これらは上記ＮＰＮ型のシリコン
チップ１、ＰＮＰ型のシリコンチップ４とは別体のプリ
ント配線基板等の実装基板上に実装される。また、上記
ＮＰＮ型のシリコンチップ１、ＰＮＰ型のシリコンチッ
プ４も上記プリント配線基板等の実装基板上に実装し、
この実装基板を放熱器に取り付けてもよい。１２はこの
電力増幅器の入力端子、１３はこの電力増幅器の出力端
子、１５はこの電力増幅器に接続される負荷である。温
度検出用トランジスタ３のベース端子はそのコレクタ端
子に接続しダイオードとして使用している。この温度検
出用トランジスタ３のベース・エミッタ間に電圧を発生
させるためにエミッタ端子に定電流回路１１を接続して
いる。ＰＮＰ型トランジスタ７のエミッタ、ベース端子
をそれぞれ温度検出用トランジスタ３のベース、エミッ
タ端子に接続することにより温度検出用トランジスタ３
のベース・エミッタ間電圧をＰＮＰ型トランジスタ７の
コレクタ電流に変換している。温度検出用トランジスタ
６のベース端子はそのコレクタ端子に接続しダイオード
として使用している。
チップ１、ＰＮＰ型のシリコンチップ４とは別体のプリ
ント配線基板等の実装基板上に実装される。また、上記
ＮＰＮ型のシリコンチップ１、ＰＮＰ型のシリコンチッ
プ４も上記プリント配線基板等の実装基板上に実装し、
この実装基板を放熱器に取り付けてもよい。１２はこの
電力増幅器の入力端子、１３はこの電力増幅器の出力端
子、１５はこの電力増幅器に接続される負荷である。温
度検出用トランジスタ３のベース端子はそのコレクタ端
子に接続しダイオードとして使用している。この温度検
出用トランジスタ３のベース・エミッタ間に電圧を発生
させるためにエミッタ端子に定電流回路１１を接続して
いる。ＰＮＰ型トランジスタ７のエミッタ、ベース端子
をそれぞれ温度検出用トランジスタ３のベース、エミッ
タ端子に接続することにより温度検出用トランジスタ３
のベース・エミッタ間電圧をＰＮＰ型トランジスタ７の
コレクタ電流に変換している。温度検出用トランジスタ
６のベース端子はそのコレクタ端子に接続しダイオード
として使用している。
【００１８】この温度検出用トランジスタ６のベース・
エミッタ間に電圧を発生させるためにエミッタ端子に定
電流回路１１を接続している。ＮＰＮ型トランジスタ８
のエミッタ、ベース端子をそれぞれ温度検出用トランジ
スタ６のベース、エミッタ端子に接続することにより温
度検出用トランジスタ６のベース・エミッタ間電圧をＮ
ＰＮ型トランジスタ８のコレクタ電流に変換している。
ＰＮＰ型トランジスタ７及びＮＰＮ型トランジスタ８の
コレクタ電流をダイオード９、１０のアノード、カソー
ド間電圧に変換するためダイオード９、１０をＰＮＰ型
トランジスタ７及びＮＰＮ型トランジスタ８のコレクタ
間に挿入している。このダイオード９のアノード、ダイ
オード１０のカソードをそれぞれパワートランジスタ２
のベース、パワートランジスタ５のベースに接続しダイ
オード９、１０のアノード、カソード間電圧をパワート
ランジスタ２及びパワートランジスタ５のバイアス電圧
としている。
エミッタ間に電圧を発生させるためにエミッタ端子に定
電流回路１１を接続している。ＮＰＮ型トランジスタ８
のエミッタ、ベース端子をそれぞれ温度検出用トランジ
スタ６のベース、エミッタ端子に接続することにより温
度検出用トランジスタ６のベース・エミッタ間電圧をＮ
ＰＮ型トランジスタ８のコレクタ電流に変換している。
ＰＮＰ型トランジスタ７及びＮＰＮ型トランジスタ８の
コレクタ電流をダイオード９、１０のアノード、カソー
ド間電圧に変換するためダイオード９、１０をＰＮＰ型
トランジスタ７及びＮＰＮ型トランジスタ８のコレクタ
間に挿入している。このダイオード９のアノード、ダイ
オード１０のカソードをそれぞれパワートランジスタ２
のベース、パワートランジスタ５のベースに接続しダイ
オード９、１０のアノード、カソード間電圧をパワート
ランジスタ２及びパワートランジスタ５のバイアス電圧
としている。
【００１９】以上のように構成された電力増幅器につい
て、以下その動作について説明する。
て、以下その動作について説明する。
【００２０】まずある温度で上記ＳＥＰＰ回路が平衡状
態にあり各パワートランジスタ２、５のコレクタ電流が
ある値になっていたとする。ここで入力信号が入力され
る等、何らかの原因で上記各パワートランジスタ２、５
の動作電流が増加したとすると、動作電流の増加がコレ
クタ損失の増加につながり、その結果上記各パワートラ
ンジスタチップ１、４の温度が上昇する。チップ温度の
上昇により各温度検出用トランジスタ３、６のベース・
エミッタ間電圧は下がりＰＮＰ型トランジスタ７及びＮ
ＰＮ型トランジスタ８の各ベース・エミッタ間電圧も下
がる。
態にあり各パワートランジスタ２、５のコレクタ電流が
ある値になっていたとする。ここで入力信号が入力され
る等、何らかの原因で上記各パワートランジスタ２、５
の動作電流が増加したとすると、動作電流の増加がコレ
クタ損失の増加につながり、その結果上記各パワートラ
ンジスタチップ１、４の温度が上昇する。チップ温度の
上昇により各温度検出用トランジスタ３、６のベース・
エミッタ間電圧は下がりＰＮＰ型トランジスタ７及びＮ
ＰＮ型トランジスタ８の各ベース・エミッタ間電圧も下
がる。
【００２１】ＰＮＰ型トランジスタ７及びＮＰＮ型トラ
ンジスタ８の各ベース・エミッタ間電圧が下がることに
よりＰＮＰ型トランジスタ７及びＮＰＮ型トランジスタ
８の各コレクタ電流が減少し、ダイオード９、１０のア
ノード、カソード間電圧すなわちパワートランジスタ
２、５の各バイアス電圧も下がる。パワートランジスタ
２、５の動作電流は温度の上昇により増加しようとする
がバイアス電圧が減少するため一定に保たれる。この温
度補償はパワートランジスタ２、５及び温度検出用トラ
ンジスタ３、６がそれぞれ同一のＮＰＮ型のシリコンチ
ップ１、及びＰＮＰ型のシリコンチップ４上に形成され
ているので極めて短時間に行われる。
ンジスタ８の各ベース・エミッタ間電圧が下がることに
よりＰＮＰ型トランジスタ７及びＮＰＮ型トランジスタ
８の各コレクタ電流が減少し、ダイオード９、１０のア
ノード、カソード間電圧すなわちパワートランジスタ
２、５の各バイアス電圧も下がる。パワートランジスタ
２、５の動作電流は温度の上昇により増加しようとする
がバイアス電圧が減少するため一定に保たれる。この温
度補償はパワートランジスタ２、５及び温度検出用トラ
ンジスタ３、６がそれぞれ同一のＮＰＮ型のシリコンチ
ップ１、及びＰＮＰ型のシリコンチップ４上に形成され
ているので極めて短時間に行われる。
【００２２】以上のように本実施例によれば、極めて短
時間に、温度補償を行うことにより、動作電流の安定化
の為のエミッタ抵抗器をなくしエミッタ抵抗器での電力
ロスを無くすことが出来る。
時間に、温度補償を行うことにより、動作電流の安定化
の為のエミッタ抵抗器をなくしエミッタ抵抗器での電力
ロスを無くすことが出来る。
【００２３】各エミッタ抵抗１６、１７、１８、１９
は、定電流回路１１の電流をＰＮＰ型トランジスタ７及
びＮＰＮ型トランジスタ８の各コレクタ電流に変換する
際の変換比率を変えパワートランジスタ２、５の動作電
流を適当な値に調整する為のものである。
は、定電流回路１１の電流をＰＮＰ型トランジスタ７及
びＮＰＮ型トランジスタ８の各コレクタ電流に変換する
際の変換比率を変えパワートランジスタ２、５の動作電
流を適当な値に調整する為のものである。
【００２４】図４はベース領域とエミッタ領域を二重拡
散プロセスで形成したシリコンチップの断面図である。
図４において５１はパワートランジスタ部のエミッタ領
域、５２はパワートランジスタ部のベース領域、５３は
温度検出用トランジスタ部のエミッタ領域、５４は温度
検出用トランジスタ部のベース領域、５５はコレクタ高
比抵抗領域、５６はコレクタ高不純物濃度領域、５７は
コレクタ裏面部である。図４で示す様に、二重拡散プロ
セスで形成されたベース領域とエミッタ領域から成るシ
リコンパワートランジスタでは、個別素子を電気的に完
全分離するための拡散工程がないが、コレクタ電極を共
通電極として配置することにより、パワートランジスタ
部、温度検出用トランジスタ部を同一のシリコンチップ
上に形成することができる。
散プロセスで形成したシリコンチップの断面図である。
図４において５１はパワートランジスタ部のエミッタ領
域、５２はパワートランジスタ部のベース領域、５３は
温度検出用トランジスタ部のエミッタ領域、５４は温度
検出用トランジスタ部のベース領域、５５はコレクタ高
比抵抗領域、５６はコレクタ高不純物濃度領域、５７は
コレクタ裏面部である。図４で示す様に、二重拡散プロ
セスで形成されたベース領域とエミッタ領域から成るシ
リコンパワートランジスタでは、個別素子を電気的に完
全分離するための拡散工程がないが、コレクタ電極を共
通電極として配置することにより、パワートランジスタ
部、温度検出用トランジスタ部を同一のシリコンチップ
上に形成することができる。
【００２５】
【発明の効果】以上のように本発明は、シリコンパワー
トランジスタチップの温度を、同体のシリコン上に構成
した上記シリコンパワートランジスタとは電気的に絶縁
されたベース領域とエミッタ領域から成りベース・コレ
クタ端子間が接続されたある一定の面積をもつ温度検出
用トランジスタのベース・エミッタ間電圧として検出
し、この定電流回路を接続したベース・エミッタ間電圧
の温度変化に対応した検出電圧を、バイアス回路の各ト
ランジスタのコレクタ電流に変換して、シリコンパワー
トランジスタのバイアス電圧を制御することにより、シ
リコンパワートランジスタの動作電流を一定にさせるも
のであり、温度検出用トランジスタがシリコンパワート
ランジスタチップと同体のシリコン上にあるため、極め
て短時間に、温度補償を行うことが出来る為、動作電流
の安定化の為のエミッタ抵抗器をなくしエミッタ抵抗器
の電力ロスを無くすことができる。
トランジスタチップの温度を、同体のシリコン上に構成
した上記シリコンパワートランジスタとは電気的に絶縁
されたベース領域とエミッタ領域から成りベース・コレ
クタ端子間が接続されたある一定の面積をもつ温度検出
用トランジスタのベース・エミッタ間電圧として検出
し、この定電流回路を接続したベース・エミッタ間電圧
の温度変化に対応した検出電圧を、バイアス回路の各ト
ランジスタのコレクタ電流に変換して、シリコンパワー
トランジスタのバイアス電圧を制御することにより、シ
リコンパワートランジスタの動作電流を一定にさせるも
のであり、温度検出用トランジスタがシリコンパワート
ランジスタチップと同体のシリコン上にあるため、極め
て短時間に、温度補償を行うことが出来る為、動作電流
の安定化の為のエミッタ抵抗器をなくしエミッタ抵抗器
の電力ロスを無くすことができる。
【図１】本発明の第１の実施例における、電力増幅器の
回路図
回路図
【図２】従来の電力増幅器の回路図
【図３】ベース領域とエミッタ領域を二重拡散プロセス
で形成したシリコントランジスタの断面図
で形成したシリコントランジスタの断面図
【図４】ベース領域とエミッタ領域を二重拡散プロセス
で形成したシリコンチップの断面図
で形成したシリコンチップの断面図
１ ベース領域とエミッタ領域が二重拡散プロセスで形
成されたＮＰＮ型のシリコンチップ ２ パワートランジスタ部 ３ 温度検出用トランジスタ部 ４ ベース領域とエミッタ領域が二重拡散プロセスで形
成されたＰＮＰ型のシリコンチップ ５ パワートランジスタ部 ６ 温度検出用トランジスタ部 ７ ＰＮＰ型トランジスタ ８ ＮＰＮ型トランジスタ ９ ダイオード １０ ダイオード １１ 定電流回路 １２ 電力増幅器の入力端子 １３ 電力増幅器の出力端子 １４ 差動入力端子を備えた電圧増幅回路 １５ この電力増幅器に接続される負荷 １６ 温度検出用トランジスタ３のエミッタ抵抗 １７ 温度検出用トランジスタ６のエミッタ抵抗 １８ ＰＮＰ型トランジスタ７のエミッタ抵抗 １９ ＮＰＮ型トランジスタ８のエミッタ抵抗 ２１ 二重拡散プロセスで形成されたベース領域とエミ
ッタ領域から成るＮＰＮ型シリコンパワートランジスタ ２２ 二重拡散プロセスで形成されたベース領域とエミ
ッタ領域から成るＰＮＰ型シリコンパワートランジスタ ２３ 温度検出トランジスタ ２４ 定電流回路 ２５ 定電流回路 ２６ 入力端子 ２７ 出力端子 ２８ マルチプライヤー回路 ２９ ＮＰＮ型シリコンパワートランジスタ２１のエミ
ッタ抵抗器 ３０ ＰＮＰ型シリコンパワートランジスタ２２のエミ
ッタ抵抗器 ３１ 差動入力端子を備えた電圧増幅回路 ３２ この電力増幅器に接続される負荷 ４１ エミッタ領域 ４２ ベース領域 ４３ コレクタ高比抵抗領域 ４４ コレクタ高不純物濃度領域 ４５ コレクタ裏面部 ５１ パワートランジスタ部のエミッタ領域 ５２ パワートランジスタ部のベース領域 ５３ 温度検出用トランジスタ部のエミッタ領域 ５４ 温度検出用トランジスタ部のベース領域 ５５ コレクタ高比抵抗領域 ５６ コレクタ高不純物濃度領域 ５７ コレクタ裏面部
成されたＮＰＮ型のシリコンチップ ２ パワートランジスタ部 ３ 温度検出用トランジスタ部 ４ ベース領域とエミッタ領域が二重拡散プロセスで形
成されたＰＮＰ型のシリコンチップ ５ パワートランジスタ部 ６ 温度検出用トランジスタ部 ７ ＰＮＰ型トランジスタ ８ ＮＰＮ型トランジスタ ９ ダイオード １０ ダイオード １１ 定電流回路 １２ 電力増幅器の入力端子 １３ 電力増幅器の出力端子 １４ 差動入力端子を備えた電圧増幅回路 １５ この電力増幅器に接続される負荷 １６ 温度検出用トランジスタ３のエミッタ抵抗 １７ 温度検出用トランジスタ６のエミッタ抵抗 １８ ＰＮＰ型トランジスタ７のエミッタ抵抗 １９ ＮＰＮ型トランジスタ８のエミッタ抵抗 ２１ 二重拡散プロセスで形成されたベース領域とエミ
ッタ領域から成るＮＰＮ型シリコンパワートランジスタ ２２ 二重拡散プロセスで形成されたベース領域とエミ
ッタ領域から成るＰＮＰ型シリコンパワートランジスタ ２３ 温度検出トランジスタ ２４ 定電流回路 ２５ 定電流回路 ２６ 入力端子 ２７ 出力端子 ２８ マルチプライヤー回路 ２９ ＮＰＮ型シリコンパワートランジスタ２１のエミ
ッタ抵抗器 ３０ ＰＮＰ型シリコンパワートランジスタ２２のエミ
ッタ抵抗器 ３１ 差動入力端子を備えた電圧増幅回路 ３２ この電力増幅器に接続される負荷 ４１ エミッタ領域 ４２ ベース領域 ４３ コレクタ高比抵抗領域 ４４ コレクタ高不純物濃度領域 ４５ コレクタ裏面部 ５１ パワートランジスタ部のエミッタ領域 ５２ パワートランジスタ部のベース領域 ５３ 温度検出用トランジスタ部のエミッタ領域 ５４ 温度検出用トランジスタ部のベース領域 ５５ コレクタ高比抵抗領域 ５６ コレクタ高不純物濃度領域 ５７ コレクタ裏面部
Claims (3)
- 【請求項１】 二重拡散プロセスで形成されたベース領
域とエミッタ領域から成るシリコンパワートランジスタ
と、上記シリコンパワートランジスタと同体のシリコン
上に上記シリコンパワートランジスタとは電気的に絶縁
されたベース領域とエミッタ領域から成るある一定の面
積をもつ温度検出用トランジスタとを形成して構成され
た素子と、 上記素子とコンプリメンタリの素子と、 上記各シリコンとは別体で形成された実装基板上に実装
され、上記各温度検出用トランジスタのベース・エミッ
タ端子間電圧を検出し、上記各シリコンパワートランジ
スタのバイアス電圧を制御し、上記各シリコンパワート
ランジスタのバイアス電流を一定に保つバイアス回路と
で構成し、上記各温度検出用トランジスタはベース・コレクタ端子
間を接続すると共にエミッタ端子に定電流回路を接続し
てベース・エミッタ端子間に電圧を発生させるように構
成し、当該ベース・エミッタ端子間に上記バイアス回路
の各トランジスタのエミッタ・ベース端子を接続し、 上記各温度検出用トランジスタのベース・エミッタ端子
間に発生した電圧を、上記バイアス回路の各トランジス
タのコレクタ電流に変換するように構成しており、 上記各シリコンパワートランジスタの各エミッタ端子を
抵抗器を介さずに直接接続し、これを出力端子とするシ
ングル・エンディッド・プシュプル回路をとするように
構成したことを特徴とする電力増幅器。 - 【請求項２】 上記バイアス回路の各トランジスタの各
エミッタ端子間、及び上記各シリコンパワートランジス
タの各ベース端子間にバイアス電圧を発生させるダイオ
ードが接続されていることを特徴とする請求項１記載の
電力増幅器。 - 【請求項３】 上記各温度検出用トランジスタ、及び、
上記各温度検出用トランジスタの各コンプリメンタリ・
トランジスタのそれぞれの各エミッタ端子に抵抗器を挿
入することを特徴とする請求項２記載の電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05026794A JP3282358B2 (ja) | 1994-03-22 | 1994-03-22 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05026794A JP3282358B2 (ja) | 1994-03-22 | 1994-03-22 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263975A JPH07263975A (ja) | 1995-10-13 |
| JP3282358B2 true JP3282358B2 (ja) | 2002-05-13 |
Family
ID=12854196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05026794A Expired - Fee Related JP3282358B2 (ja) | 1994-03-22 | 1994-03-22 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3282358B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19634052C2 (de) * | 1996-08-23 | 1998-07-30 | Telefunken Microelectron | Verfahren zur Steuerung einer Gegentakt-Endstufe |
-
1994
- 1994-03-22 JP JP05026794A patent/JP3282358B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263975A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| SU528894A3 (ru) | Усилитель тока | |
| US4042886A (en) | High input impedance amplifier circuit having temperature stable quiescent operating levels | |
| US4302727A (en) | Power amplifier having bias circuit with temperature compensation | |
| JP2005101734A (ja) | 高出力増幅回路 | |
| US4833424A (en) | Linear amplifier with transient current boost | |
| US4163908A (en) | Bias circuit for complementary transistors | |
| US3919655A (en) | High power operational amplifier | |
| JP3282358B2 (ja) | 電力増幅器 | |
| US4501933A (en) | Transistor bridge voltage rectifier circuit | |
| JPS6327460Y2 (ja) | ||
| EP1181773B1 (en) | Overvoltage protection | |
| US3418590A (en) | Single ended push-pull class b amplifier with feedback | |
| US4041407A (en) | Driver circuit for developing quiescent and dynamic operating signals for complementary transistors | |
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| JPH08250940A (ja) | 半導体装置 | |
| JP3642675B2 (ja) | 受光増幅回路 | |
| JPS5896409A (ja) | 差動増幅器 | |
| US4274018A (en) | Saturation limited bias circuit for complementary transistors | |
| JP2006148403A (ja) | 受光増幅回路 | |
| JP3042134B2 (ja) | パワートランジスタ温度保護回路装置 | |
| JPS6410101B2 (ja) | ||
| JPH05259749A (ja) | トランジスタ回路 | |
| JP2002164747A (ja) | トランジスタ回路 | |
| JPH04369907A (ja) | 高周波増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |