JPH08279561A - バイポーラトランジスタ並びに該バイポーラトランジスタを用いた増幅器および集積回路 - Google Patents
バイポーラトランジスタ並びに該バイポーラトランジスタを用いた増幅器および集積回路Info
- Publication number
- JPH08279561A JPH08279561A JP7083011A JP8301195A JPH08279561A JP H08279561 A JPH08279561 A JP H08279561A JP 7083011 A JP7083011 A JP 7083011A JP 8301195 A JP8301195 A JP 8301195A JP H08279561 A JPH08279561 A JP H08279561A
- Authority
- JP
- Japan
- Prior art keywords
- base
- emitter
- bipolar transistor
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000012212 insulator Substances 0.000 claims abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 230000017525 heat dissipation Effects 0.000 abstract description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 12
- 238000009826 distribution Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100042630 Caenorhabditis elegans sin-3 gene Proteins 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
- H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Abstract
(57)【要約】
【目的】 従来のエミッタバラスト方式のようにエミッ
タ電極からの放熱を妨げず、再現性良く製造でき、さら
にＲＦ電力利得の低減を抑制できるバイポーラトランジ
スタを提供することを目的とする。 【構成】 エミッタ接地バイポーラトランジスタ（ＨＢ
Ｔを含む）において、ベース電極に、ベース層よりなる
ベースバラスト抵抗１を接続し、且つ、ベースバラスト
抵抗１に並列なベース並列容量２を設けた。ベース並列
容量２として、金属／絶縁体／金属キャパシタの接合ま
たはベース／エミッタの接合容量を用いた。
タ電極からの放熱を妨げず、再現性良く製造でき、さら
にＲＦ電力利得の低減を抑制できるバイポーラトランジ
スタを提供することを目的とする。 【構成】 エミッタ接地バイポーラトランジスタ（ＨＢ
Ｔを含む）において、ベース電極に、ベース層よりなる
ベースバラスト抵抗１を接続し、且つ、ベースバラスト
抵抗１に並列なベース並列容量２を設けた。ベース並列
容量２として、金属／絶縁体／金属キャパシタの接合ま
たはベース／エミッタの接合容量を用いた。
Description
【０００１】
【産業上の利用分野】この発明は、ヘテロ接合バイポー
ラトランジスタを含むバイポーラトランジスタ並びに該
トランジスタを用いた増幅器および集積回路に関するも
のである。
ラトランジスタを含むバイポーラトランジスタ並びに該
トランジスタを用いた増幅器および集積回路に関するも
のである。
【０００２】
【従来の技術】バイポーラトランジスタのコレクタ電流
と温度とは、正帰還の関係にあり、複数のエミッタフィ
ンガー間を流れるコレクタ電流の分布は、自己発熱によ
る温度分布を作る。この温度分布は、さらに電流分布を
増大させ、複数のエミッタフィンガーの中の一本に電流
が集中するようになり、エミッタフィンガーに比例した
コレクタ電流が得られなかったり、または熱暴走により
素子が破壊されるという現象が生じる。このような現象
を防止するために、従来のバイポーラトランジスタで
は、エミッタに直列に抵抗（バラスト抵抗）を接続し、
コレクタ電流を決定するエミッタ／ベース接合電圧をエ
ミッタ電流によるバラスト抵抗での電圧降下により自動
制御する方法や、素子の熱抵抗の低減がなされている。
図８は従来のエミッタバラスト抵抗付きバイポーラトラ
ンジスタの概念図である。エミッタバラスト抵抗として
は、薄膜抵抗、イオン注入による抵抗の他に、ＧａＡｓ
／ＡｌＧａＡｓヘテロ接合バイポーラトランジスタにお
いては、ＧａＡｓエミッタ層とオーミック電極との接触
抵抗や、ＡｌＧａＡｓエミッタ層上に積層されたＧａＡ
ｓエピ層を用いている例もある。熱抵抗低減のために
は、基板裏面から熱を逃がすだけでなく、エミッタ電極
からも放熱することが効果的である。
と温度とは、正帰還の関係にあり、複数のエミッタフィ
ンガー間を流れるコレクタ電流の分布は、自己発熱によ
る温度分布を作る。この温度分布は、さらに電流分布を
増大させ、複数のエミッタフィンガーの中の一本に電流
が集中するようになり、エミッタフィンガーに比例した
コレクタ電流が得られなかったり、または熱暴走により
素子が破壊されるという現象が生じる。このような現象
を防止するために、従来のバイポーラトランジスタで
は、エミッタに直列に抵抗（バラスト抵抗）を接続し、
コレクタ電流を決定するエミッタ／ベース接合電圧をエ
ミッタ電流によるバラスト抵抗での電圧降下により自動
制御する方法や、素子の熱抵抗の低減がなされている。
図８は従来のエミッタバラスト抵抗付きバイポーラトラ
ンジスタの概念図である。エミッタバラスト抵抗として
は、薄膜抵抗、イオン注入による抵抗の他に、ＧａＡｓ
／ＡｌＧａＡｓヘテロ接合バイポーラトランジスタにお
いては、ＧａＡｓエミッタ層とオーミック電極との接触
抵抗や、ＡｌＧａＡｓエミッタ層上に積層されたＧａＡ
ｓエピ層を用いている例もある。熱抵抗低減のために
は、基板裏面から熱を逃がすだけでなく、エミッタ電極
からも放熱することが効果的である。
【０００３】
【発明が解決しようとする課題】従来のバイポーラトラ
ンジスタでは、上記のようにエミッタに直列に抵抗（バ
ラスト抵抗）を接続し、エミッタ／ベース接合電圧を制
御しているが、一方、エミッタ電極と直列にエミッタバ
ラスト抵抗を接続することは熱抵抗を増大させるため、
熱抵抗低減に対して問題であった。また、エミッタバラ
スト抵抗は、大きすぎるとＲＦ電力利得を低下させるこ
とから、通常１０Ω以下の抵抗が用いられるが、これを
再現性良く作ることが困難であった。
ンジスタでは、上記のようにエミッタに直列に抵抗（バ
ラスト抵抗）を接続し、エミッタ／ベース接合電圧を制
御しているが、一方、エミッタ電極と直列にエミッタバ
ラスト抵抗を接続することは熱抵抗を増大させるため、
熱抵抗低減に対して問題であった。また、エミッタバラ
スト抵抗は、大きすぎるとＲＦ電力利得を低下させるこ
とから、通常１０Ω以下の抵抗が用いられるが、これを
再現性良く作ることが困難であった。
【０００４】この発明は、上記のような問題点を解消す
るためになされたもので、従来のエミッタバラスト方式
のようにエミッタ電極からの放熱を妨げず、再現性良く
製造でき、さらにＲＦ電力利得の低減を抑制できるバイ
ポーラトランジスタを提供することを目的とする。
るためになされたもので、従来のエミッタバラスト方式
のようにエミッタ電極からの放熱を妨げず、再現性良く
製造でき、さらにＲＦ電力利得の低減を抑制できるバイ
ポーラトランジスタを提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明に係わるバイポ
ーラトランジスタは、半導体基板上に形成されたベース
層、エミッタ層、コレクタ層およびベース電極、エミッ
タ電極、コレクタ電極を備え、ベース電極に、ベース層
よりなるベースバラスト抵抗を接続し、且つ、ベースバ
ラスト抵抗に並列なベース並列容量を設けたものであ
る。また、ベース並列容量として、金属／絶縁体／金属
キャパシタの接合を用いるものである。また、ベース並
列容量として、ベース／エミッタの接合容量を用いるも
のである。
ーラトランジスタは、半導体基板上に形成されたベース
層、エミッタ層、コレクタ層およびベース電極、エミッ
タ電極、コレクタ電極を備え、ベース電極に、ベース層
よりなるベースバラスト抵抗を接続し、且つ、ベースバ
ラスト抵抗に並列なベース並列容量を設けたものであ
る。また、ベース並列容量として、金属／絶縁体／金属
キャパシタの接合を用いるものである。また、ベース並
列容量として、ベース／エミッタの接合容量を用いるも
のである。
【０００６】また、ベース層は、Ｓｉよりなるものであ
る。また、ベース層は、ＳｉＧｅよりなるものである。
また、ベース層は、ＧａＡｓよりなるものである。ま
た、ベース層は、Ｉｎを含む半導体よりなるものであ
る。また、上記のバイポーラトランジスタを用いて増幅
器を作製するものである。また、上記のバイポーラトラ
ンジスタを用いて集積回路を作製するものである。
る。また、ベース層は、ＳｉＧｅよりなるものである。
また、ベース層は、ＧａＡｓよりなるものである。ま
た、ベース層は、Ｉｎを含む半導体よりなるものであ
る。また、上記のバイポーラトランジスタを用いて増幅
器を作製するものである。また、上記のバイポーラトラ
ンジスタを用いて集積回路を作製するものである。
【０００７】
【作用】この発明におけるバイポーラトランジスタは、
ベース電極にベースバラスト抵抗を接続したので、エミ
ッタ電極からの放熱を妨げず熱抵抗が低減されるととも
に、バラスト抵抗をベース層で併用し、抵抗値をエミッ
タバラスト抵抗の電流利得倍だけ大きく設定できるた
め、再現性良く形成することができ、さらに、ベースバ
ラスト抵抗に並列なベース並列容量を設けることによ
り、ＲＦ電力利得の低減を抑制することができるもので
ある。
ベース電極にベースバラスト抵抗を接続したので、エミ
ッタ電極からの放熱を妨げず熱抵抗が低減されるととも
に、バラスト抵抗をベース層で併用し、抵抗値をエミッ
タバラスト抵抗の電流利得倍だけ大きく設定できるた
め、再現性良く形成することができ、さらに、ベースバ
ラスト抵抗に並列なベース並列容量を設けることによ
り、ＲＦ電力利得の低減を抑制することができるもので
ある。
【０００８】また、上記バイポーラトランジスタを用い
ることににより、安定した均一動作を行う、高性能で信
頼性の高い増幅器または集積回路が得られる。
ることににより、安定した均一動作を行う、高性能で信
頼性の高い増幅器または集積回路が得られる。
【０００９】
実施例１．以下、この発明の一実施例を図にもとづいて
説明する。図１は、この発明の一実施例であるベースバ
ラスト抵抗付きエミッタ接地バイポーラトランジスタの
概念図である。なお、ヘテロ接合バイポーラトランジス
タ（ＨＢＴ）においても同様である。図において、１は
ベースバラスト抵抗、２はベース並列容量であり、Ｂは
ベース、Ｃはコレクタ、Ｅはエミッタを示す。まず、本
実施例で用いるベースバラスト抵抗値および並列接続容
量値を決定する。バラスト抵抗値としては、従来のエミ
ッタバラスト方式において通常用いられる７Ωとする。
従来のエミッタバラスト抵抗７Ωと同等の電圧降下を得
るためのベースバラスト抵抗１（ＲB）の値は、ベース
電流をＩB、エミッタ電流をＩEとすると、 ＲBＩB＝７・ＩE ＲB＝７・ＩE／ＩBΩ となる。今、ＩE／ＩB＝４０とすると、ＲB＝２８０Ω
となり、エミッタバラスト抵抗の４０倍の値が許される
ため、再現性が向上する。また、ＲＦロスについては、
ベース並列容量２をＣBとすると、ＲB／（１＋ｊωＣB
ＲB）の実部で決まる（ω：角周波数、ｊ2＝−１）。１
２ＧＨｚでは、ＲB＝２８０Ω、ＣB≒３００ｆＦの時、
実部が７Ωとなる。すなわち、１２ＧＨｚでは、ＲB＝
２８０Ω、ＣB≒３００ｆＦとすることで、ＲＦ電力に
対するロスにおいて、エミッタに７Ωのバラスト抵抗を
形成したことと等価である。ＣBを増加させると、ＲＦ
ロスは減少するが、面積を考慮して、最適設計を行う必
要がある。
説明する。図１は、この発明の一実施例であるベースバ
ラスト抵抗付きエミッタ接地バイポーラトランジスタの
概念図である。なお、ヘテロ接合バイポーラトランジス
タ（ＨＢＴ）においても同様である。図において、１は
ベースバラスト抵抗、２はベース並列容量であり、Ｂは
ベース、Ｃはコレクタ、Ｅはエミッタを示す。まず、本
実施例で用いるベースバラスト抵抗値および並列接続容
量値を決定する。バラスト抵抗値としては、従来のエミ
ッタバラスト方式において通常用いられる７Ωとする。
従来のエミッタバラスト抵抗７Ωと同等の電圧降下を得
るためのベースバラスト抵抗１（ＲB）の値は、ベース
電流をＩB、エミッタ電流をＩEとすると、 ＲBＩB＝７・ＩE ＲB＝７・ＩE／ＩBΩ となる。今、ＩE／ＩB＝４０とすると、ＲB＝２８０Ω
となり、エミッタバラスト抵抗の４０倍の値が許される
ため、再現性が向上する。また、ＲＦロスについては、
ベース並列容量２をＣBとすると、ＲB／（１＋ｊωＣB
ＲB）の実部で決まる（ω：角周波数、ｊ2＝−１）。１
２ＧＨｚでは、ＲB＝２８０Ω、ＣB≒３００ｆＦの時、
実部が７Ωとなる。すなわち、１２ＧＨｚでは、ＲB＝
２８０Ω、ＣB≒３００ｆＦとすることで、ＲＦ電力に
対するロスにおいて、エミッタに７Ωのバラスト抵抗を
形成したことと等価である。ＣBを増加させると、ＲＦ
ロスは減少するが、面積を考慮して、最適設計を行う必
要がある。
【００１０】図２は、本実施例によるｐ型ＧａＡｓベー
ス層、ｎ型ＧａＡｓコレクタ層およびｎ型ＡｌＧａＡｓ
エミッタ層からなる、ＧａＡｓ／ＡｌＧａＡｓ ヘテロ
接合ｎ−ｐ−ｎバイポーラトランジスタを示す平面図お
よび断面図である。図において、１はベースバラスト抵
抗、３はＳｉＮ膜、４はベース入力パッド、５は上部電
極、６は、ベースバラスト抵抗用電極、７はベース引き
出し電極、８はコレクタ電極、９はエミッタ電極、１０
はエミッタ電極パッド、１１はｐ型ＧａＡｓベース層、
１２はベース電極、１３はｎ型ＧａＡｓコレクタ層、１
４はｎ+ＧａＡｓコレクタコンタクト層、１５は半絶縁
性ＧａＡｓ基板、１６はｎ型ＡｌＧａＡｓエミッタ層、
１７はｎ+ＩｎＧａＡｓエミッタコンタクト層である。
本実施例では、ベースバラスト抵抗１として、ＩｎＧａ
Ａｓコンタクト層１７およびＡｌＧａＡｓエミッタ層１
６を除去したベース層１１のシート抵抗を用い、ベース
並列容量としては、ＳｉＮ膜３をベース入力パッド４と
上部電極５の両金属で挟んだＭＩＭキャパシタを用いて
いる。
ス層、ｎ型ＧａＡｓコレクタ層およびｎ型ＡｌＧａＡｓ
エミッタ層からなる、ＧａＡｓ／ＡｌＧａＡｓ ヘテロ
接合ｎ−ｐ−ｎバイポーラトランジスタを示す平面図お
よび断面図である。図において、１はベースバラスト抵
抗、３はＳｉＮ膜、４はベース入力パッド、５は上部電
極、６は、ベースバラスト抵抗用電極、７はベース引き
出し電極、８はコレクタ電極、９はエミッタ電極、１０
はエミッタ電極パッド、１１はｐ型ＧａＡｓベース層、
１２はベース電極、１３はｎ型ＧａＡｓコレクタ層、１
４はｎ+ＧａＡｓコレクタコンタクト層、１５は半絶縁
性ＧａＡｓ基板、１６はｎ型ＡｌＧａＡｓエミッタ層、
１７はｎ+ＩｎＧａＡｓエミッタコンタクト層である。
本実施例では、ベースバラスト抵抗１として、ＩｎＧａ
Ａｓコンタクト層１７およびＡｌＧａＡｓエミッタ層１
６を除去したベース層１１のシート抵抗を用い、ベース
並列容量としては、ＳｉＮ膜３をベース入力パッド４と
上部電極５の両金属で挟んだＭＩＭキャパシタを用いて
いる。
【００１１】本実施例におけるＨＢＴのベースバラスト
抵抗およびベース並列容量について説明する。ｐ型Ｇａ
Ａｓベース層は、キャリア濃度が４×１０19ｃｍ-3で、
その厚さが７００Åであり、シート抵抗は約２８０Ωで
ある。ベースバラスト抵抗値は、ベースバラスト抵抗用
電極６の間隔を２０μｍとし、その巾を２０μｍとする
ことで、２８０Ωとしている。ＳｉＮ膜３の比誘電率を
７とし、厚さを５００Åとすると、キャパシタの面積を
２４０μｍ2＝２０μｍ×１２μｍとすると、１２ＧＨ
ｚでのＭＩＭキャパシタ容量は３００ｆＦとなる。ベー
ス並列容量の形成方法は、ベース入力パッド４を下層電
極とし、その上に厚さが５００Åで面積が２４０μｍ2
のＳｉＮ３をデポジットし、その上にベース引き出し電
極７と同一電位となる上部電極５を形成する。これによ
り、２８０Ωのベースバラスト抵抗に並列な３００ｆＦ
のベース並列容量２ができる。
抵抗およびベース並列容量について説明する。ｐ型Ｇａ
Ａｓベース層は、キャリア濃度が４×１０19ｃｍ-3で、
その厚さが７００Åであり、シート抵抗は約２８０Ωで
ある。ベースバラスト抵抗値は、ベースバラスト抵抗用
電極６の間隔を２０μｍとし、その巾を２０μｍとする
ことで、２８０Ωとしている。ＳｉＮ膜３の比誘電率を
７とし、厚さを５００Åとすると、キャパシタの面積を
２４０μｍ2＝２０μｍ×１２μｍとすると、１２ＧＨ
ｚでのＭＩＭキャパシタ容量は３００ｆＦとなる。ベー
ス並列容量の形成方法は、ベース入力パッド４を下層電
極とし、その上に厚さが５００Åで面積が２４０μｍ2
のＳｉＮ３をデポジットし、その上にベース引き出し電
極７と同一電位となる上部電極５を形成する。これによ
り、２８０Ωのベースバラスト抵抗に並列な３００ｆＦ
のベース並列容量２ができる。
【００１２】図３および図４は、本実施例により作成し
たＡｌＧａＡｓ／ＧａＡｓ ＨＢＴにおいて、エミッタ
サイズ２μｍ×２０μｍの１０本のエミッタフィンガー
の温度分布およびコレクタ電流密度を、バラスト抵抗な
しの同一構造ＨＢＴと比較した結果である。図より明ら
かなように、ベースバラスト抵抗を設けたＨＢＴは、ベ
ース抵抗なしのＨＢＴに比べて、各エミッタフィンガー
間の温度およびコレクタ電流のばらつきが大幅に減少し
ており、非常に均一な分布である。また、上記と同様の
２０本のエミッタフィンガーについて、バラスト抵抗を
設けたＨＢＴのＩ−Ｖ特性を図５に、同構造でバラスト
抵抗なしのＨＢＴのＩ−Ｖ特性を図６に示す。バラスト
抵抗を設けたＨＢＴでは、均一動作を行う結果として、
コレクタ電流値がバラスト抵抗なしのＨＢＴに比べて約
１.２５倍増大するという効果が得られた。
たＡｌＧａＡｓ／ＧａＡｓ ＨＢＴにおいて、エミッタ
サイズ２μｍ×２０μｍの１０本のエミッタフィンガー
の温度分布およびコレクタ電流密度を、バラスト抵抗な
しの同一構造ＨＢＴと比較した結果である。図より明ら
かなように、ベースバラスト抵抗を設けたＨＢＴは、ベ
ース抵抗なしのＨＢＴに比べて、各エミッタフィンガー
間の温度およびコレクタ電流のばらつきが大幅に減少し
ており、非常に均一な分布である。また、上記と同様の
２０本のエミッタフィンガーについて、バラスト抵抗を
設けたＨＢＴのＩ−Ｖ特性を図５に、同構造でバラスト
抵抗なしのＨＢＴのＩ−Ｖ特性を図６に示す。バラスト
抵抗を設けたＨＢＴでは、均一動作を行う結果として、
コレクタ電流値がバラスト抵抗なしのＨＢＴに比べて約
１.２５倍増大するという効果が得られた。
【００１３】以上のように、本実施例によるＨＢＴで
は、ベース層のシート抵抗とＭＩＭキャパシタにより、
エミッタからの放熱を妨げることなく、ベースバラスト
抵抗値をエミッタバラスト抵抗の電流利得倍である４０
倍大きくでき、しかもバラスト抵抗をベース層により形
成するため、再現性良く製造することができ、歩留まり
が向上する。且つ、ベースバラスト抵抗に並列に容量を
接続することにより、ＲＦ電力利得の低減も抑制でき、
ＲＦ損失に対しても、エミッタに７Ωのバラスト抵抗を
形成したことと等価にでき、その結果、均一動作機能効
果が得られる。また、本実施例は、ｐ型ＧａＡｓをベー
ス層とするＡｌＧａＡｓ／ＧａＡｓＨＢＴのみでなく、
Ｓｉ、ＳｉＧｅまたはＩｎを含む半導体をベース層とす
る例えばＳｉバイポーラ、Ｓｉ／ＳｉＧｅＨＢＴや、そ
の他種々の半導体材料を用いたバイポーラトランジス
タ、ＨＢＴに適用できることは言うまでもない。さら
に、本実施例によるＨＢＴを用いて、高性能で信頼性の
高い増幅器または集積回路を作製することができる。
は、ベース層のシート抵抗とＭＩＭキャパシタにより、
エミッタからの放熱を妨げることなく、ベースバラスト
抵抗値をエミッタバラスト抵抗の電流利得倍である４０
倍大きくでき、しかもバラスト抵抗をベース層により形
成するため、再現性良く製造することができ、歩留まり
が向上する。且つ、ベースバラスト抵抗に並列に容量を
接続することにより、ＲＦ電力利得の低減も抑制でき、
ＲＦ損失に対しても、エミッタに７Ωのバラスト抵抗を
形成したことと等価にでき、その結果、均一動作機能効
果が得られる。また、本実施例は、ｐ型ＧａＡｓをベー
ス層とするＡｌＧａＡｓ／ＧａＡｓＨＢＴのみでなく、
Ｓｉ、ＳｉＧｅまたはＩｎを含む半導体をベース層とす
る例えばＳｉバイポーラ、Ｓｉ／ＳｉＧｅＨＢＴや、そ
の他種々の半導体材料を用いたバイポーラトランジス
タ、ＨＢＴに適用できることは言うまでもない。さら
に、本実施例によるＨＢＴを用いて、高性能で信頼性の
高い増幅器または集積回路を作製することができる。
【００１４】実施例２．図７は、本発明の実施例２であ
るＧａＡｓ／ＡｌＧａＡｓ ｎ−ｐ−ｎＨＢＴを示す平
面図および断面図である。本実施例では、ベース並列容
量２として、Ｅ−Ｂ接合容量を用いている。図におい
て、１はＩｎＧａＡｓコンタクト層１７およびＡｌＧａ
Ａｓエミッタ層１６を除去したベース層１１面上に形成
されたベース層のベースバラスト用エピ抵抗であり、実
施例１と同様にして２８０Ωに作成されている。１８
は、ベースバラスト抵抗用電極とＥ−Ｂ接合用ベース電
極とを併用するベースオーミック電極、１９は容量用ｎ
型ＡｌＧａＡｓエミッタ層、２０は容量用エミッタオー
ミック電極、２１はオーバーレーヤである。
るＧａＡｓ／ＡｌＧａＡｓ ｎ−ｐ−ｎＨＢＴを示す平
面図および断面図である。本実施例では、ベース並列容
量２として、Ｅ−Ｂ接合容量を用いている。図におい
て、１はＩｎＧａＡｓコンタクト層１７およびＡｌＧａ
Ａｓエミッタ層１６を除去したベース層１１面上に形成
されたベース層のベースバラスト用エピ抵抗であり、実
施例１と同様にして２８０Ωに作成されている。１８
は、ベースバラスト抵抗用電極とＥ−Ｂ接合用ベース電
極とを併用するベースオーミック電極、１９は容量用ｎ
型ＡｌＧａＡｓエミッタ層、２０は容量用エミッタオー
ミック電極、２１はオーバーレーヤである。
【００１５】ベースバラスト抵抗値は、ベースオーミッ
ク電極１８とベースバラスト抵抗用電極６との間隔と、
ベースバラスト抵抗用電極６の巾をそれぞれ２０μｍと
することで、２８０Ωと設定されている。また、ベース
並列容量は、面積が１５８μｍ2の容量用ｎ型ＡｌＧａ
Ａｓエミッタ層１９上のＩｎＧａＡｓコンタクト層１７
上に形成された容量用エミッタオーミック電極２０と、
オーバーレーヤ２１と、ベース入力パッド４とを接続す
ることにより、ベースバラスト抵抗１と並列に接続され
ている。
ク電極１８とベースバラスト抵抗用電極６との間隔と、
ベースバラスト抵抗用電極６の巾をそれぞれ２０μｍと
することで、２８０Ωと設定されている。また、ベース
並列容量は、面積が１５８μｍ2の容量用ｎ型ＡｌＧａ
Ａｓエミッタ層１９上のＩｎＧａＡｓコンタクト層１７
上に形成された容量用エミッタオーミック電極２０と、
オーバーレーヤ２１と、ベース入力パッド４とを接続す
ることにより、ベースバラスト抵抗１と並列に接続され
ている。
【００１６】ベース並列容量の面積の設定について説明
する。ｎ−Ａｌ0.3Ｇａ0.7Ａｓエミッタ層１６のキャリ
ア濃度が５×１０17ｃｍ-3、ｐ−ＧａＡｓベース層１１
のキャリア濃度を４×１０19ｃｍ-3とすると、エミッタ
層１６の空乏層巾に対し、ベース層１１の空乏層巾は無
視され、Ｅ−Ｂ間電圧が０Ｖの時エミッタ層の空乏層巾
は約６００Åとなる。この時の１μｍ2当たりのＥ−Ｂ
接合容量は１.９ｆＦとなる。一方、バイポーラトラン
ジスタおよびヘテロ接合バイポーラトランジスタにおい
ては、順バイアスで空乏層巾が減少して容量が増大し、
逆バイアスでは容量が減少する。このため、通常増幅器
として使用する場合には、ＤＣ順バイアスにＲＦを入力
するので、接合容量は平均的にはバイアスが０の場合よ
りも小さくならないと考えられる。接合容量を実施例１
と同様に３００ｆＦにするためには、Ｅ−Ｂ接合容量の
面積Ｓは、Ｓ＝３００ｆＦ／1.９ｆＦ／μｍ2＝１５８
μｍ2となる。
する。ｎ−Ａｌ0.3Ｇａ0.7Ａｓエミッタ層１６のキャリ
ア濃度が５×１０17ｃｍ-3、ｐ−ＧａＡｓベース層１１
のキャリア濃度を４×１０19ｃｍ-3とすると、エミッタ
層１６の空乏層巾に対し、ベース層１１の空乏層巾は無
視され、Ｅ−Ｂ間電圧が０Ｖの時エミッタ層の空乏層巾
は約６００Åとなる。この時の１μｍ2当たりのＥ−Ｂ
接合容量は１.９ｆＦとなる。一方、バイポーラトラン
ジスタおよびヘテロ接合バイポーラトランジスタにおい
ては、順バイアスで空乏層巾が減少して容量が増大し、
逆バイアスでは容量が減少する。このため、通常増幅器
として使用する場合には、ＤＣ順バイアスにＲＦを入力
するので、接合容量は平均的にはバイアスが０の場合よ
りも小さくならないと考えられる。接合容量を実施例１
と同様に３００ｆＦにするためには、Ｅ−Ｂ接合容量の
面積Ｓは、Ｓ＝３００ｆＦ／1.９ｆＦ／μｍ2＝１５８
μｍ2となる。
【００１７】本実施例も、実施例１と同様、Ｓｉ、Ｓｉ
ＧｅまたはＩｎを含む半導体をベース層とする例えばＳ
ｉバイポーラ、Ｓｉ／ＳｉＧｅＨＢＴや、その他種々の
半導体材料を用いたバイポーラトランジスタ、ＨＢＴに
適用できる。さらに、本実施例によるＨＢＴを用いて、
高性能で信頼性の高い増幅器または集積回路を作製する
ことができる。
ＧｅまたはＩｎを含む半導体をベース層とする例えばＳ
ｉバイポーラ、Ｓｉ／ＳｉＧｅＨＢＴや、その他種々の
半導体材料を用いたバイポーラトランジスタ、ＨＢＴに
適用できる。さらに、本実施例によるＨＢＴを用いて、
高性能で信頼性の高い増幅器または集積回路を作製する
ことができる。
【００１８】
【発明の効果】以上のように、この発明によれば、ベー
ス電極にバラスト抵抗を接続したので、エミッタ電極か
らの放熱を妨げず熱抵抗が低減されるとともに、ベース
バラスト抵抗に並列なベース並列容量を設けることによ
り、ＲＦ電力利得の低減を抑制することができ、安定し
た均一動作を行うバイポーラトランジスタを得ることが
でき、さらに、ベース層により形成されるベースバラス
ト抵抗値を、エミッタバラスト抵抗の電流利得倍だけ大
きく設定することができるため、再現性良く製造でき、
歩留まりが向上する。
ス電極にバラスト抵抗を接続したので、エミッタ電極か
らの放熱を妨げず熱抵抗が低減されるとともに、ベース
バラスト抵抗に並列なベース並列容量を設けることによ
り、ＲＦ電力利得の低減を抑制することができ、安定し
た均一動作を行うバイポーラトランジスタを得ることが
でき、さらに、ベース層により形成されるベースバラス
ト抵抗値を、エミッタバラスト抵抗の電流利得倍だけ大
きく設定することができるため、再現性良く製造でき、
歩留まりが向上する。
【００１９】また、本発明によるバイポ−ラトランジス
タを用いることにより、安定した均一動作を行う、高性
能で信頼性の高い増幅器または集積回路が得られる。
タを用いることにより、安定した均一動作を行う、高性
能で信頼性の高い増幅器または集積回路が得られる。
【図１】 この発明の一実施例であるバイポーラトラン
ジスタの概念図である。
ジスタの概念図である。
【図２】 この発明の一実施例であるＨＢＴを示す上面
図および断面図である。
図および断面図である。
【図３】 この発明の一実施例によるＨＢＴと、バラス
ト抵抗なしの同一構造のＨＢＴの１０本のエミッタフィ
ンガーの温度分布を比較する図である。
ト抵抗なしの同一構造のＨＢＴの１０本のエミッタフィ
ンガーの温度分布を比較する図である。
【図４】 この発明の一実施例によるＨＢＴと、バラス
ト抵抗なしの同一構造のＨＢＴの１０本のエミッタフィ
ンガーのコレクタ電流密度分布を比較する図である。
ト抵抗なしの同一構造のＨＢＴの１０本のエミッタフィ
ンガーのコレクタ電流密度分布を比較する図である。
【図５】 この発明の一実施例による２０本のエミッタ
フィンガーのＨＢＴにおけるＩ−Ｖ特性である。
フィンガーのＨＢＴにおけるＩ−Ｖ特性である。
【図６】 バラスト抵抗なしの２０本のエミッタフィン
ガーのＨＢＴにおけるＩ−Ｖ特性である。
ガーのＨＢＴにおけるＩ−Ｖ特性である。
【図７】 この発明の実施例２であるＨＢＴを示す上面
図および断面図である。
図および断面図である。
【図８】 従来のエミッタバラスト抵抗付きバイポーラ
トランジスタの概念図である。
トランジスタの概念図である。
１ ベースバラスト抵抗、２ ベース並列容量、３ Ｓ
ｉＮ膜、４ ベース入力パッド、５ 上部電極、６ ベ
ースバラスト抵抗用電極、７ ベース引き出し電極、８
コレクタ電極、９ エミッタ電極、１０ エミッタ電
極パッド、１１ ｐ型ＧａＡｓベース層、１２ ベース
電極、１３ ｎ型ＧａＡｓコレクタ層、１４ ｎ+Ｇａ
Ａｓコレクタコンタクト層、１５ 半絶縁性ＧａＡｓ基
板、１６ ｎ型ＡｌＧａＡｓエミッタ層、１７ ｎ+Ｉ
ｎＧａＡｓエミッタコンタクト層、１８ ベースオーミ
ック電極、１９ 容量用ｎ型ＡｌＧａＡｓエミッタ層、
２０ 容量用エミッタオーミック電極、２１ オーバー
レーヤ。
ｉＮ膜、４ ベース入力パッド、５ 上部電極、６ ベ
ースバラスト抵抗用電極、７ ベース引き出し電極、８
コレクタ電極、９ エミッタ電極、１０ エミッタ電
極パッド、１１ ｐ型ＧａＡｓベース層、１２ ベース
電極、１３ ｎ型ＧａＡｓコレクタ層、１４ ｎ+Ｇａ
Ａｓコレクタコンタクト層、１５ 半絶縁性ＧａＡｓ基
板、１６ ｎ型ＡｌＧａＡｓエミッタ層、１７ ｎ+Ｉ
ｎＧａＡｓエミッタコンタクト層、１８ ベースオーミ
ック電極、１９ 容量用ｎ型ＡｌＧａＡｓエミッタ層、
２０ 容量用エミッタオーミック電極、２１ オーバー
レーヤ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高宮 三郎 伊丹市瑞原４丁目１番地 三菱電機株式会 社光・マイクロ波デバイス開発研究所内
Claims (9)
- 【請求項１】 半導体基板上に形成されたベース層、エ
ミッタ層、コレクタ層およびベース電極、エミッタ電
極、コレクタ電極を備え、上記ベース電極に、上記ベー
ス層よりなるベースバラスト抵抗を接続し、且つ、上記
ベースバラスト抵抗に並列なベース並列容量を設けたこ
とを特徴とするバイポーラトランジスタ。 - 【請求項２】 ベース並列容量は、金属／絶縁体／金属
キャパシタの接合よりなることを特徴とする請求１記載
のバイポーラトランジスタ。 - 【請求項３】 ベース並列容量は、ベース／エミッタの
接合容量であることを特徴とする請求１記載のバイポー
ラトランジスタ。 - 【請求項４】 ベース層は、Ｓｉであることを特徴とす
る請求項１記載のバイポーラトランジスタ。 - 【請求項５】 ベース層は、ＳｉＧｅであることを特徴
とする請求項１記載のバイポーラトランジスタ。 - 【請求項６】 ベース層は、ＧａＡｓであることを特徴
とする請求項１記載のバイポーラトランジスタ。 - 【請求項７】 ベース層は、Ｉｎを含む半導体であるこ
とを特徴とする請求項１記載のバイポーラトランジス
タ。 - 【請求項８】 請求項１ないし７のいずれか一項記載の
バイポーラトランジスタを用いたことを特徴とする増幅
器。 - 【請求項９】 請求項１ないし７のいずれか一項記載の
バイポーラトランジスタを用いたことを特徴とする集積
回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7083011A JPH08279561A (ja) | 1995-04-07 | 1995-04-07 | バイポーラトランジスタ並びに該バイポーラトランジスタを用いた増幅器および集積回路 |
| EP95114904A EP0736908A1 (en) | 1995-04-07 | 1995-09-21 | Bipolar transistor with ballast impedance |
| CN95117767A CN1132939A (zh) | 1995-04-07 | 1995-10-06 | 双极晶体管电路元件 |
| KR1019950034375A KR0182061B1 (ko) | 1995-04-07 | 1995-10-06 | 바이폴라 트랜지스터 회로소자 |
| US08/806,396 US5760457A (en) | 1995-04-07 | 1997-02-26 | Bipolar transistor circuit element having base ballasting resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7083011A JPH08279561A (ja) | 1995-04-07 | 1995-04-07 | バイポーラトランジスタ並びに該バイポーラトランジスタを用いた増幅器および集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279561A true JPH08279561A (ja) | 1996-10-22 |
Family
ID=13790313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7083011A Pending JPH08279561A (ja) | 1995-04-07 | 1995-04-07 | バイポーラトランジスタ並びに該バイポーラトランジスタを用いた増幅器および集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5760457A (ja) |
| EP (1) | EP0736908A1 (ja) |
| JP (1) | JPH08279561A (ja) |
| KR (1) | KR0182061B1 (ja) |
| CN (1) | CN1132939A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010006037A (ko) * | 1997-04-04 | 2001-01-15 | 클라스 노린, 쿨트 헬스트룀 | 양극 트랜지스터 구조 |
| KR100451752B1 (ko) * | 2002-02-06 | 2004-10-08 | 엘지전자 주식회사 | 베이스 밸러스팅 캐패시터를 갖는 이종접합 바이폴라트랜지스터 |
| JP2005184707A (ja) * | 2003-12-24 | 2005-07-07 | Nec Corp | トランジスタ増幅器 |
| US7148557B2 (en) | 2002-08-29 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| US7286018B2 (en) | 2004-10-05 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Transistor circuit |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939739A (en) * | 1996-05-31 | 1999-08-17 | The Whitaker Corporation | Separation of thermal and electrical paths in flip chip ballasted power heterojunction bipolar transistors |
| US6130471A (en) * | 1997-08-29 | 2000-10-10 | The Whitaker Corporation | Ballasting of high power silicon-germanium heterojunction biploar transistors |
| US6775525B1 (en) * | 1999-10-29 | 2004-08-10 | Renesas Technology Corporation | Radio communication apparatus and semiconductor device |
| US6437419B1 (en) * | 1999-11-29 | 2002-08-20 | Fairchild Semiconductor Corporation | Emitter ballast resistor with enhanced body effect to improve the short circuit withstand capability of power devices |
| JP3952400B2 (ja) | 2001-01-10 | 2007-08-01 | 三菱電機株式会社 | 高周波用半導体装置 |
| US6455919B1 (en) * | 2001-03-19 | 2002-09-24 | International Business Machines Corporation | Internally ballasted silicon germanium transistor |
| JP3942984B2 (ja) * | 2002-08-06 | 2007-07-11 | 株式会社ナノテコ | バイポーラトランジスタ、マルチフィンガーバイポーラトランジスタ、バイポーラトランジスタ製造用エピタキシャル基板、及びバイポーラトランジスタの製造方法 |
| US6727761B1 (en) | 2002-09-03 | 2004-04-27 | Triquint Semiconductor, Inc. | Resonant bypassed base ballast circuit |
| US6803643B2 (en) | 2002-09-30 | 2004-10-12 | M/A-Com, Inc. | Compact non-linear HBT array |
| US6784747B1 (en) | 2003-03-20 | 2004-08-31 | Analog Devices, Inc. | Amplifier circuit |
| US6816015B2 (en) * | 2003-03-27 | 2004-11-09 | Analog Devices, Inc. | Amplifier circuit having a plurality of first and second base resistors |
| JP2005294659A (ja) * | 2004-04-02 | 2005-10-20 | Isahaya Electronics Corp | 抵抗内蔵バイポーラトランジスタ |
| JP4077831B2 (ja) * | 2005-05-11 | 2008-04-23 | 松下電器産業株式会社 | 高周波増幅器 |
| US20080311392A1 (en) * | 2007-06-12 | 2008-12-18 | Ming Scientific, Llc | Thermal barrier |
| KR101416881B1 (ko) * | 2013-11-13 | 2014-07-08 | 에이피반도체 주식회사 | 베이스 안정 저항을 구비한 전력 바이폴라 트랜지스터 |
| CN107302029B (zh) * | 2017-07-10 | 2020-04-24 | 东南大学 | 面向物联网的硅基具有热电转换功能的mosfet器件 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5829628B2 (ja) * | 1979-11-22 | 1983-06-23 | 富士通株式会社 | 半導体記憶装置 |
| JPH01140667A (ja) * | 1987-11-26 | 1989-06-01 | Nec Corp | 半導体装置 |
| JPH03248535A (ja) * | 1990-02-27 | 1991-11-06 | Sharp Corp | バイポーラトランジスタ素子 |
| FR2685128B1 (fr) * | 1991-12-11 | 1994-02-04 | France Telecom | Transistor bipolaire a heterojonction insensible a la variation de la temperature exterieure et circuit integre associe. |
| US5321279A (en) * | 1992-11-09 | 1994-06-14 | Texas Instruments Incorporated | Base ballasting |
| US5373170A (en) * | 1993-03-15 | 1994-12-13 | Motorola Inc. | Semiconductor memory device having a compact symmetrical layout |
| JP3156436B2 (ja) * | 1993-04-05 | 2001-04-16 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
| FR2726125A1 (fr) * | 1994-10-25 | 1996-04-26 | Thomson Csf | Composant semiconducteur a transistors bipolaires, stabilises thermiquement |
| US5532486A (en) * | 1995-02-13 | 1996-07-02 | Hughes Aircraft Company | Heterojunction diode with low turn-on voltage |
-
1995
- 1995-04-07 JP JP7083011A patent/JPH08279561A/ja active Pending
- 1995-09-21 EP EP95114904A patent/EP0736908A1/en not_active Withdrawn
- 1995-10-06 KR KR1019950034375A patent/KR0182061B1/ko not_active IP Right Cessation
- 1995-10-06 CN CN95117767A patent/CN1132939A/zh active Pending
-
1997
- 1997-02-26 US US08/806,396 patent/US5760457A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010006037A (ko) * | 1997-04-04 | 2001-01-15 | 클라스 노린, 쿨트 헬스트룀 | 양극 트랜지스터 구조 |
| KR100451752B1 (ko) * | 2002-02-06 | 2004-10-08 | 엘지전자 주식회사 | 베이스 밸러스팅 캐패시터를 갖는 이종접합 바이폴라트랜지스터 |
| US7148557B2 (en) | 2002-08-29 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| JP2005184707A (ja) * | 2003-12-24 | 2005-07-07 | Nec Corp | トランジスタ増幅器 |
| US7286018B2 (en) | 2004-10-05 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Transistor circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0736908A1 (en) | 1996-10-09 |
| KR960039421A (ko) | 1996-11-25 |
| CN1132939A (zh) | 1996-10-09 |
| US5760457A (en) | 1998-06-02 |
| KR0182061B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08279561A (ja) | バイポーラトランジスタ並びに該バイポーラトランジスタを用いた増幅器および集積回路 | |
| US5512496A (en) | Method of making collector-up bipolar transistor having improved emitter injection efficiency | |
| US5378922A (en) | HBT with semiconductor ballasting | |
| JPH08279562A (ja) | 半導体装置、及びその製造方法 | |
| US20010042867A1 (en) | Monolithic compound semiconductor integrated circuit and method of forming the same | |
| JPH0230588B2 (ja) | ||
| JPS6035569A (ja) | 集積化された過負荷保護装置 | |
| JPH0732160B2 (ja) | ヘテロ構造バイポーラ・トランジスタ | |
| US6881639B2 (en) | Method of manufacturing semiconductor device | |
| US11817356B2 (en) | Semiconductor device | |
| JPH049378B2 (ja) | ||
| US6459103B1 (en) | Negative-differential-resistance heterojunction bipolar transistor with topee-shaped current-voltage characteristics | |
| US4297597A (en) | Darlington-connected semiconductor device | |
| EP0064614A2 (en) | Improved emitter structure for semiconductor devices | |
| US6236072B1 (en) | Method and system for emitter partitioning for SiGe RF power transistors | |
| KR100616790B1 (ko) | 열폭주를 막기 위한 바이폴라 트랜지스터 | |
| JPH05190563A (ja) | 縦型構造トランジスタ | |
| JPH10512103A (ja) | 半導体抵抗装置 | |
| JP2518413B2 (ja) | 半導体集積回路 | |
| JP2004111941A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS6126232B2 (ja) | ||
| JPH09102501A (ja) | マルチエミッタ型ヘテロバイポーラトランジスタ | |
| JPH0727912B2 (ja) | 半導体装置 | |
| JPH07245312A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの使用方法 | |
| JPH03296222A (ja) | 半導体装置とその製造方法 |