JPS6035569A - 集積化された過負荷保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は集積化された過負荷保護装置に関するもので
ある。

集積回路として構成された共通エミツク増幅器が人力信
号によって駆動される場合、出力信号の極性は入力信号
に対して反転される。第１図に、在来の技術による周知
形式の共通エミッタ増幅回路の概略図が示されている。

代表的な構成においてはこの共通エミッタ増幅器はＮ　
Ｐ　Ｎ　）ランジスクＱから形成される。トランジスタ
Ｑのコレクタは負？ｄｉ抵抗器ＲＬをＪ出して正の電源
端子＋■に接続されている。トランジスタＱのエミッタ
はエミッタ抵抗器ＲＥを通して大地に後続されている。

入力信号ｖｉは入力抵抗器Ｒ８を通ってｌ・ランジスタ
Ｑのベースに結合される。生じた入力ベース電流は、こ
の入力ベース電流のベータ倍に等しいコレクタ電流が流
れるようにする。その結果、トランジスタＱのコレクタ
と大地の間で測定される出力電圧ＶＯは入力電圧Ｖｉの
増幅、反転されたものとなる。

エミッタ抵抗器Ｒ９を使用する共通エミッタ増幅器のエ
ミッタ電圧は、いわゆるエミッタホロワモードで入力電
圧に追随しようとする。従って、出力信号ＶＯは増加す
る入力信号■工により減少されていてもエミッタ電圧は
増加する。回路素子の相対値と与えられる入力駆動の大
きさによって１人力ピークの１１）ｌ　Ｑ、が飽和し２
、エミッタ電圧がコレクタ電圧よシ大きくなるに充分な
駆動が存在するようにすることが可能となる。従って、
第１図に示される入力信号（入力側に図示した実線）が
図示の出力信号（出力側に図示した実線）となる間、出
力信号の最も負の部分は鎖線で示される部分におきかえ
られる可能性がある。このような結果は、Ｒｓが小さく
、大きな駆動１ａυが存する状況のもとて最も起こりや
すい。

増幅器の変換特性を直線性にするために出力信号の一部
を入力に帰還する負帰還増幅器の場合、過負荷状態の間
、増１喝器が正帰還増幅器として作用することがあり得
る。テレビ回路に使用される形式のビデオ増幅器では、
自動利得制御（ＡＧＣ’）回路よりも前段にあるビデオ
増幅器を過駆動すると、ロック外れ（ロックアウト）と
して知られている現象を生じ正しくない画像が生ずるこ
とがある。しかし、前述の問題は差動及び演算増幅器に
使われているものも含めた多くの共通エミッタ増幅器に
共通していることに注意すべきである。従って、この現
象の発生を防ぐ保護装置の出現が強く望まれている。

この発明による負帰還増幅器が正帰還増幅器になるのを
防ぐ集積回路化過負荷保護装置は、ある導電型（即ちＰ
ＮＰ　）のバイポーラ保護トランジスタによって保護さ
れる上記と反対の導電型（即ちＮＰＮ）のバイポーラ増
幅トランジスタを持っている。保護トランジスタのエミ
ッタは被保護トランジスタのベースに接続され、保護ト
ランジスタのベースハ被保護トランジスタのコレクタに
接続されている。保護トランジスタのコレククハ被保護
トランジスタの負荷素子の端子が接続されている電源端
子と反対側の電源端子に接続されている。

以下、図面を参照して詳細に説明する。

図面の第２図には、この発明の好ましい実施例によって
保護された増幅回路１２の概略が示されている。増幅回
路１２は標準的な共通エミッタ型に接続された増幅ＮＰ
Ｎ）ランジスタＱ１によシ形成されている。この技術分
野において周知のように、共通エミッタ増幅器はしばし
ば抵抗性信号源から駆動され、この場合、信号ｄ６ｉは
入力信号■１をトランジスタＱ１のベースに結合するの
に使用される抵抗器Ｒｓ　（！：　Ｒｐによって形成さ
れている。この発明は。

ベースヲトツンジヌタＱ、１のコレクタに接続Ｌ　、工
を ミッタ保護抵抗Ｒｐを通して１ランシスタＱ、ｌのベー
ム スに接続させた第２のトランジスタＱ２を含んでいる。

この実施例ではトランジスタＱ２のコレクタはアークに
接続されている。その理由は、増幅トランジスタＱ１カ
Ｎ　Ｐ　Ｎ）ランシスタであシ、保護トランジスタ睡が
ＰＮＰ　）ランジスタであるからである。もしＱｌがＰ
ＮＰ　）ランジスタであれば、Ｑ、２にはＮＰＮ　ｌ−
ランジスタが選択され、Ｑ２のコレクタは正の電源電圧
＋Ｖに接続されることになる。

この発明の上記実施例において、負荷抵抗器」尺。

は正の電源端子＋Ｖに接続され、Ｑ、２のコレクタはブ
対の電源端子即ちアースに接続されている。或いは、も
しＱｌがＰＮＰ）ランジスタであればＱ２のコレクタは
正の電源端子に接続されることになる。

動作時に、Ｑｌが飽和されるとトランジスタＱ２はター
ンオンしてベース駆動信号をＱｌの初期飽和電圧の（至
）く僅か上のある電圧にクランプして、出力信号ｖ□の
反転を防止する。この回路が前述のロック外れを効果的
に防ぐように適切に作動するためには、保護トランジス
タＱ？のベータが比較的高い値を持つと共に保護抵抗器
Ｒｐが比較的に高いインピーダンス値を有することが必
要である。保護トランシフ・夕明のベータは１５以上の
値を持つことが好ましい。同様に、もしｌ・ランシスタ
の導電型がこ父で述へている型と反対のものであれば、
トランジスタＱ１の出力は初期飽和電圧よシ低くなるこ
とはない。

第３図および第４図には、この発明の過負荷保護装置の
一実施例装置２０の平面図と断面図が示されている。こ
の発明によると、装置２ｏは、ある導電型の集積化され
た増幅トランジスタと反対導電型の保護トランジスタの
組み合わさったものである。このようにして、増幅ＮＰ
Ｎ　）ランンスタに保護ｐ　Ｎｐ　トランジスタが組み
合わされている。

この発明の好ましい実施例では、装置２０は通常はＰ型
シリコンよシ成る１６導体基板２２の上に形成される。

このＰ型基板２２の」ユにＮ型エピタキシャル層２４が
形成されている。エピタキシャル層２４の一部は、エピ
タキシャル層の残部からそれを完全に囲む高濃度にトー
プされたＰ十型分離領域３８によって分離されている。

Ｐ十型分離領域３８はまたＰＮＰ保ｉ）ランジヌタＱ２
のコレクタとして作用する。Ｐ型ウェル領域２６はＮ型
エピクキシャル層２４内に延長している。このＰ型ウェ
ル領域２６は増幅トランジスタＱｌのベースとして作用
する。同様に、Ｎ十型領域２８は、これもまたＮ型エピ
タキシャル層２４中に延長しているが、増幅ｌ・ランシ
スタＱ１のコレクタとして作用する。エピタキシャル層
２４中の分離されたＮ型の部分は保護トランジスタＱ２
のベースとして作用する。高濃度にドープされた深いＰ
十型層３０は、保護トランジスタＱ２のベータを増加さ
せるために装置２０に含まれている。Ｐ＋領域３ｏはＰ
ウェル２６を貫通してエピタキシャル層２４中まで延び
、保護トランジスタＱ２のエミッタとして作用する。

高濃度にドープされたＮ型領域３２は増幅トランジスタ
Ｑｌのエミッタとして作用する。高濃度にドープされた
Ｎ型ポケット３４はＰ型基板２２とエピタキシャル満２
４の間においてＰ型下層２２中に延長し、トランジスタ
嗅のエミッタとコレクタの間の抵抗を減少させるために
使用される。このポケット３４はＮ型領域２８と３２の
下に延在している。

特に第３図において、Ｐ型領域２６は幅の狭い（上から
見た場合）領域３６を含んでいることが好ましい。幅の
狭い領域３６０目的は、第２図で示されるように保護抵
抗器Ｒｐ［比較的に高いインピーダンス値を与えること
である。この抵抗値は幅の狭い領域３６におけるウェル
材料の抵抗によって得られる。

この発明の装置の製作は、この技術分野でよく知られて
いる形式の標準的な処理段階によって行なわれる。特に
、この発明の装置を単板型（モノリシック）集積回路に
組み入れるのに、標準的なホトエツチング（ホトリソグ
ラフィ）、被着或いは拡散という製造工程の何れをも変
える必要がないということは、この発明の有利な点であ
る。従って、この技術分野の専門家は、Ｐ型シリコン基
板２２中に高濃度にドープされたＮ型領域３４を拡散す
ることによってこの発明の装置を製造できることが理解
できよう。Ｎ型ポケット３４は、通常、約４０Ω／口の
抵抗率を持つものである。

次に、１０００Ω／口程度の抵抗率を持つＮ型エピタキ
シャル層２４をこ・のＰ型基板の表面上に成長させる。

この発明の装置が形成されるＮ型エピタキシャル層の一
部は高濃度にドープされたＰ型分離拡散領ＷＪ、　３８
によってエピタキシャル層の残部から絶縁される。次に
、高濃度にドープされたＰ５ベース接触３０が画定され
尻形成される。その後、Ｐウニ／Ｉ／２６が画定され、
形成される。

装置２０の製造工程における次の段階は、高濃度にドー
プされたＮ型領域２８．３２の形成である。これらも上
記と同様に標準技酌を使用し、て形成される。

最後に、保護酸化物（示されていない）が装置の表面」
二に形成され、接触用の開孔（示されていない）がこの
保護酸化物中に明けられ、そして導電性の相互接続用材
料の被着、画定および形成が行なわれる。

この技術分野の専門家にとっては、」二連した各工程ハ
すべて標準的な周知のホトエツチング（ホトリソグラフ
ィ）、被着、拡散及びエツチング技法を使用して行なわ
れるということが理解できよう。

以上の説明ではＰ　Ｎ　Ｐ保護１−ランシスタと共に、
ＮＰＮ増幅トランシヌタについて述べたが、第３図およ
び第４図に示されている各領域の導電型を逆にすること
によって、保護Ｎ　Ｐ　Ｎ　）ランジスタと＼もにＰＮ
Ｐ増幅トランジスタを形成しうろことも、この技術分野
において普通の知識を有する者にとって自明であろう。

【図面の簡単な説明】

第１図は、典型的な入ノＪ及び出力信号と！もに、従来
周知形式の共通エミック増幅回路の概略を示す図、第２
図はこの発明の保護回路を含む保護された増幅回路の概
略図、第３図はこの発明の保１獲装置の好ましい実施例
の平Ｉｒ１ｉ図、第４図はこのブこ明による保護装置の
好捷しい実施例の断面図である。 Ｑｌ・・・増幅トランジスタ、Ｑ２・・・保護トランジ
スタ、ＲＬ・・増幅トランジスタの負荷素子（抵抗器）
　、　１ＩＦｉｐ・・・保護抵抗器、Ｒｓ・・・人力信
υ用抵抗器、ＲＬ七・・・エミッタ抵抗器、２２・・・
Ｐ型１を導体基板、２４・・・Ｎ型エピタキシャル層、
２６・・・ウェル領域、２８・・・増幅トランジスタの
コレクタ、３０・・・保護トランジスタのエミッタ・３
６・・・ウェル領域中の幅の狭い部分、３８・・・保護
トランジスタのコレクタ。 特、ｙｆ１ＭＩＩ人　アールシーニー　コーポレーショ
ン代　理　人　清　水　哲　ほか２名

Claims (2)

【特許請求の範囲】
1. （１）第１導電型の半導体基板と、上記基板上に形成さ
   れた第２導電型の半導体材料層と、上記の層を貫通して
   上記基板まで延長し」二記の層の一部を完全に囲んでこ
   の層の残シの部分と分層する上記第１導電型の第１の高
   濃度にドープされた領域と、」二記層の表面からその上
   記分離された部分中に部分的に延長している上記第１導
   電型のウェル領域と、上記層の表面からその上記分離さ
   れた部分中に延長し、上記分離された部分によって上記
   ウェル領域から隔てられている上記第２導電型の第２の
   高濃度にドーグされた領域と、上記ウェル領域の表面か
   らその内部に延長しそのウェル領域部分によって四重れ
   ている上記第２導電型の第３の高濃度にドープされた領
   域と、上記層の上記分離された部分と上記基板の間にし
   かも少なくとも上記第２と第３の高濃度にドープされた
   領域の下方に延在する第２導電型の第４の高濃度にドー
   プされた領域と、上記ウェル領域の表面からこのウェル
   領域と」二記層の境界面を貫通して延長し上記ウェル領
   域よりも高濃度にドープされた第１導電型の第５の高濃
   度にドープされた領域とを具備し、上記の第３の高濃度
   に１・′−プされた領域は、」二記表面から見たとき上
   記の第２の高濃度にトープされた領域と上記第５の高濃
   度に１−一部された領域の間に位置している集積化され
   た過負荷保護装置。
2. （２）特に請求の範囲第（１）項に記１１戊の集積化さ
   れた過負荷保護装置であって、上記ウェル領域は、」二
   記表面上から見たとき」二記第３の高濃度にドープされ
   た領域と第５の高濃度に（・′−デされた領域の間に存
   在する幅の狭い部分を自し、」二記第４の高濃度にドー
   プされた領域は、上記第２および第３の高濃度にドープ
   された領域の下方に延在すると共にその一部がウェル領
   域の上記幅の狭い部分の下まで延長している、集積化さ
   れた過負荷保護装置。